JP2014175578A - 半導体素子搭載用リードフレーム - Google Patents

半導体素子搭載用リードフレーム Download PDF

Info

Publication number
JP2014175578A
JP2014175578A JP2013048892A JP2013048892A JP2014175578A JP 2014175578 A JP2014175578 A JP 2014175578A JP 2013048892 A JP2013048892 A JP 2013048892A JP 2013048892 A JP2013048892 A JP 2013048892A JP 2014175578 A JP2014175578 A JP 2014175578A
Authority
JP
Japan
Prior art keywords
plating layer
copper plate
terminal
forming
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013048892A
Other languages
English (en)
Other versions
JP6083740B2 (ja
Inventor
Tatatomi Takaoka
忠臣 高岡
Hidehisa Akiba
英寿 秋葉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SH Materials Co Ltd
Original Assignee
SH Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SH Materials Co Ltd filed Critical SH Materials Co Ltd
Priority to JP2013048892A priority Critical patent/JP6083740B2/ja
Publication of JP2014175578A publication Critical patent/JP2014175578A/ja
Application granted granted Critical
Publication of JP6083740B2 publication Critical patent/JP6083740B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Abstract

【課題】封止樹脂と端子部の密着性を高めるようにした半導体素子搭載用リードフレームとその製造方法を提供する。
【解決手段】銅板１の表面の所望位置に所望形状の端子８を形成するためハーフエッチング法により凹み２を形成する工程と、該凹み２内に所定の厚さの貴金属めっき層４を形成する工程ｃと、前記凹み２内の前記めっき層４より大き目に前記銅板１の表面側を覆うと共に前記銅板１の裏面全体を覆うレジストマスク５を形成してハーフエッチングを行うことにより前記銅板の表面側に前記めっき層４を含む突出部を形成する工程ｄと、前記めっき層４を除いて前記レジストマスク５を除去する工程と、プレス加工により前記めっき層４を含む前記突出部を有する銅板１を圧縮加工する工程とにより、半導体素子載置部１１と、めっき層４を含む最上面部よりその下部の径が小さく断面形状にくびれがあるような形状の端子部８を形成する。
【選択図】図４

Description

本発明は、半導体素子搭載用リードフレーム、特に半導体素子搭載部と端子部の形状に関する。
半導体装置は、多ピン化、小型化、薄型化の要請から、ポリイミドフィルを使用したＴ
ＡＢ、半田ボールを使用したＢＧＡ、あるいは半導体チップの下側にアウターリードを配
置したＣＳＰ等さまざまなパッケージが考案されている。
その中でも、比較的安価で、チップサイズに近い搭載面積で対応できる方法として金属材料を利用したＱＦＮタイプがある。
このタイプは、金属材料を使用し、中央に半導体素子を置きその周辺にエリアアレイ状に、表面が半導体素子とワイヤで繋ぐワイヤボンディング部と裏面側が端子となって導体端子を配置した半導体パッケージであって、ワイヤボンディング部と端子部を共有することで、比較的安価で、チップサイズに近い搭載面積を実現している。
その後、特許文献１乃至３により、端子を樹脂封止面から露出させるタイプのものが提案されているが、このタイプのものは、以下の製造方法を取っている。即ち、この製造法は、リードフレーム用の銅材の表面に貴金属をめっきする第１工程と、裏面に耐エッチングレジスト膜を成形した後、表面のめっき層をレジスト層としてハーフエッチング加工する第２工程と、上記リードフレーム材の所定位置に半導体素子を搭載し半導体素子と金属めっき層をワイヤーボンディングする第３工程と、これら全体を樹脂封止する第４工程と、リードフレーム材の裏面に形成した耐エッチングレジストを除去し、前記貴金属めっき層をレジスト膜として使用して裏面をエッチング加工して、リードを露出させる第５工程とから成っている。
特許第3780122号公報 特許第4137981号公報 特許第3947750号公報
しかしながら、この製造方法では、めっき層を含む端子部の形成をエッチング加工で行っており、端子部の表面側の形状が図１に示すように、台形になる場合があり、前記第５工程において端子が、個々に切り離された時、引っ掛かりがないため、樹脂封止し、裏面をエッチング加工した後、樹脂から抜け落ちる不具合が発生する可能性がある。即ち、封止樹脂と端子部の密着性が低く、信頼性が十分でないという問題点がある。
そこで、本発明は、上記問題点に鑑みてなされたものであり、封止樹脂と端子部の密着性を高めるようにした半導体素子搭載用リードフレームとその製造方法を提供することを目的とする。
上記目的を達成するために、本発明による半導体素子搭載用リードフレームは、めっき層を含む端子部の最上面部よりその下部の径が小さく断面形状にくびれがあるような形状の端子部を有することを特徴とする。
また、本発明による半導体素子搭載用リードフレームの製造方法は、厚さ０．１〜０．２ｍｍの銅板の表面の所望位置に所望形状の端子を形成するためハーフエッチング法により深さ１０μｍ〜２０μｍ程度の凹みを形成する工程と、該凹み内に所定の厚さの貴金属めっき層を形成する工程と、前記凹み内の前記めっき層より大き目に前記銅板の表面側を覆うと共に前記銅板の裏面全体を覆うレジストマスクを形成してハーフエッチングを行うことにより前記銅板の表面側に前記めっき層を含む突出部を形成する工程と、前記めっき層を除いて前記レジストマスクを除去する工程と、プレス加工により前記めっき層を含む前記突出部を有する銅板を圧縮加工する工程とを含むことを特徴とする。
本発明において、銅材は、リードフレーム用の銅合金で厚さ０．１〜０．２ｍｍのものを使用する。そして、銅板の表面に形成しようとする端子の位置及び形状になるように、ハーフエッチング法により深さ１０μｍ〜２０μｍ程度の凹みを形成する。次いで、所定の金属めっき層を該凹み内に形成する。貴金属めっきは、特に指定しないが、一般的に、Ｎｉ，Ｐｄ，Ａｕの三層めっきやＮｉ，Ｐｄの二層めっき等を行う。
次に、表面側は、貴金属めっき層にこのめっき層よりも３０μｍ〜５０μｍ大きくなるように覆うレジストマスクを形成し、裏面側は、全面を覆うレジストマスクを形成し、所定の形状に金属材をハーフエッチング加工する。ハーフエッチングは、銅板の深さ方向（厚さ方向）に銅板を貫通しないように０．０５〜０．１ｍｍを目途に行う。その後、レジストマスクを除去する。これにより、端子となる表面側が形成される。
ここで、形成された端子の上部の断面形状は、前述のとおり、エッチング加工を行っていることにより、台形形状（富士山形状）になることがある。そこで、本発明では、この後、プレス機により、端子上部を圧縮加工し、端子の上端側面に樹脂への楔となる突起形状が形成される。
上記圧縮加工の深さは、端子の形状にもよるが、形状がФ０．３ｍｍの大きさの場合０．０２ｍｍ前後で、上端側面の突起量は、０．０１ｍｍ〜０．０２ｍｍになる。端子の形状が、Ф０．３ｍｍより大きい場合は、圧縮加工及び端子上端面へのハーフエッチング加工の深さは深く、小さい場合は、浅く設定し、端子上端側面の突起量が発生するように圧縮深さを調整する。
その後は、公知技術を使用し、半導体素子の搭載及び半導体素子と端子上面へボディング加工し、半導体素子を含む銅材の上面を樹脂封止する。最後に裏面側をエッチングして、端子を露出させ完成する。
端子の上端側面側に突起が形成されることにより、樹脂封止し裏面をエッチング加工した後の、端子と封止樹脂との密着性を高めた半導体素子搭載用リードフレームを得ることができる。
従来のエッチング方法による端子上部の断面図である。 本発明方法においてプレス加工を行う前の端子上部の断面図である。 本発明方法においてプレス加工を行った後の端子上部の断面図である。 本発明による製造方法を示すフロー図である。 端子部の圧縮量と突起量との関係を示すグラフである。
以下、図４を参照して、本発明に係る半導体素子搭載用リードフレームの製造方法を説明する。
先ず、工程a）において銅板１を準備し、次に工程ｂ）においてハーフエッチングにより銅板１に凹み２の形成し、次に工程c)において銅板１の表裏面にめっき用ジレストマスク３を形成し、露光・現像を行って、表面側凹み２内にめっき層４を形成し、同時に裏面上にもめっき層４を形成する。次に工程ｄ）において表面側にめっき層４を覆うめっき層４より大き目なエッチング用レジストマスク５を、裏面側に全面を覆うエッチング用レジストマスクを形成する。そして、工程e）においてハーフエッチングを行い、両面のエッチング用レジストマスクを除去することにより、端子の上端面６が形成される。
このようにして得られた端子付き銅板１を、工程ｆ）においてプレス金型７を用いてプレス加工する。工程g）はプレス加工が終了した状態であり、８は工程g）により得られた端子の形態を示している。
次に、工程h）において、半導体素子９の載置部１１上への搭載及びボンディングワイヤー１０による半導体素子９と端子上面へのボンディング加工を行ない、工程i）において銅板１の上面側を樹脂１２により封止し、工程j）において銅板１の裏面側をエッチングして端子を露出させ、全工程を終了する。
以下に本発明の実施例を説明する。
銅板１として、厚さ０．１２５ｍｍの銅材を使用した。ここでは、古河電工製ＥＦＴＥＣ６４−Ｔを用い、両面にドライフィルムレジストをラミネートした。
次に、所定のパターンで表面に露光を行い、現像して凹み２の必要部分を露出させた。続いて、所定のハ−フエッチング加工を施し、凹み（ディンプル）形状を形成した。次に、両面のドライレジストフィルムを除去し、再度、同様にドライレジストフィルムをラミネ−トし、露光、現像を行って、めっきが必要な部分（凹み上）が開口されたレジストマスクを成形した。
次に、形成したレジストマスクの開口部から露出している銅板に、Ｎｉを１μｍ、Ｐｄを０．０７μｍ、Ａｕを０．００３μｍの厚さで順次めっき層を形成した。
次に、レジスト膜を剥離し、めっき層が形成された銅板の両側に、前記と同じドライフィルムレジストをラミネートし、半導体素子が搭載される表側は、形成しためっき層より５０μｍ大きいパターンで露光し現像を行い、めっき層より大きいレジストマスクを形成した。そして、反対側の裏面側には、全面を覆うレジストマスクを形成した。
次に、液温４０℃のエッチング液（メック製メックブライト）を用いて、４分間エッチングを行い、表面側から約０．０９ｍｍの深さまでハーフエッチングを行った。次に、両面のレジストマスクを剥離した。
その後、プレス機（加圧能力８トン）を使用し、回転数８０ＳＰＭで端子表面側を、金型を用いて平面で圧縮加工した。端子の大きさは、φ０．２７ｍｍとし、圧縮量は２０μｍとした。これにより、突起量は１５μｍであった。
また、比較例として同じ形状のものを、圧縮量を５、１０、３０μｍで行った結果、５、１０μｍでは変化（突起量）は乏しく、３０μｍでは、端子がある方向に傾いて歪んでしまった。よって、φ０．２７ｍｍ前後の形状の場合、圧縮量は２０μｍ前後が好ましいことが分かった。
なお、本実施例において、圧縮量５、１０、２０、３０μｍのとき、得られた突起量との関係は、図５のグラフに示す通りであった。
１・・銅板
２・・銅板上に掲載された凹み（ディンプル）
３・・メッキ用レジストマスク
４・・めっき層
５・・エッチング用レジストマスク
６・・エッチングで形成された端子の上端面
７・・プレス金型（平面）
８・・プレスで成形した端子
９・・半導体素子
１０・ボンディングワイヤー
１１・半導体素子の載置部
１２・樹脂

Claims (2)

  1. 半導体素子載置部と、めっき層を含む最上面部よりその下部の径が小さく断面形状にくびれがあるような形状の端子部と、を有することを特徴とする半導体素子搭載用リードフレーム。
  2. 厚さ０．１〜０．２ｍｍの銅板の表面の所望位置に所望形状の端子を形成するためハーフエッチング法により深さ１０μｍ〜２０μｍ程度の凹みを形成する工程と、該凹み内に所定の厚さの貴金属めっき層を形成する工程と、前記凹み内の前記めっき層より大き目に前記銅板の表面側を覆うと共に前記銅板の裏面全体を覆うレジストマスクを形成してハーフエッチングを行うことにより前記銅板の表面側に前記めっき層を含む突出部を形成する工程と、前記めっき層を除いて前記レジストマスクを除去する工程と、プレス加工により前記めっき層を含む前記突出部を有する銅板を圧縮加工する工程とを含むことを特徴とする半導体素子搭載用リードフレームの製造方法。
JP2013048892A 2013-03-12 2013-03-12 半導体素子搭載用リードフレームの製造方法 Expired - Fee Related JP6083740B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013048892A JP6083740B2 (ja) 2013-03-12 2013-03-12 半導体素子搭載用リードフレームの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013048892A JP6083740B2 (ja) 2013-03-12 2013-03-12 半導体素子搭載用リードフレームの製造方法

Publications (2)

Publication Number Publication Date
JP2014175578A true JP2014175578A (ja) 2014-09-22
JP6083740B2 JP6083740B2 (ja) 2017-02-22

Family

ID=51696489

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013048892A Expired - Fee Related JP6083740B2 (ja) 2013-03-12 2013-03-12 半導体素子搭載用リードフレームの製造方法

Country Status (1)

Country Link
JP (1) JP6083740B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017130576A (ja) * 2016-01-21 2017-07-27 Ｓｈマテリアル株式会社 リードフレーム及びこれを用いた半導体装置、並びにそれらの製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02106059A (ja) * 1988-10-14 1990-04-18 Hitachi Cable Ltd リードフレームの製造方法
JPH0354852A (ja) * 1989-07-24 1991-03-08 Goto Seisakusho:Kk 半導体装置用リードフレームの製造方法
JP2006228975A (ja) * 2005-02-17 2006-08-31 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2012069886A (ja) * 2010-09-27 2012-04-05 Sumitomo Metal Mining Co Ltd 半導体素子搭載用リードフレームおよびその製造方法
JP2012146782A (ja) * 2011-01-11 2012-08-02 Sumitomo Metal Mining Co Ltd 半導体素子搭載用リードフレームの製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02106059A (ja) * 1988-10-14 1990-04-18 Hitachi Cable Ltd リードフレームの製造方法
JPH0354852A (ja) * 1989-07-24 1991-03-08 Goto Seisakusho:Kk 半導体装置用リードフレームの製造方法
JP2006228975A (ja) * 2005-02-17 2006-08-31 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2012069886A (ja) * 2010-09-27 2012-04-05 Sumitomo Metal Mining Co Ltd 半導体素子搭載用リードフレームおよびその製造方法
JP2012146782A (ja) * 2011-01-11 2012-08-02 Sumitomo Metal Mining Co Ltd 半導体素子搭載用リードフレームの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017130576A (ja) * 2016-01-21 2017-07-27 Ｓｈマテリアル株式会社 リードフレーム及びこれを用いた半導体装置、並びにそれらの製造方法

Also Published As

Publication number Publication date
JP6083740B2 (ja) 2017-02-22

Similar Documents

Publication Publication Date Title
TWI286375B (en) Leadless semiconductor package with electroplated layer embedded in encapsulant and the method for fabricating the same
US8674487B2 (en) Semiconductor packages with lead extensions and related methods
US6777265B2 (en) Partially patterned lead frames and methods of making and using the same in semiconductor packaging
JP3941877B2 (ja) 両面電極パッケージ及びその製造方法
US8184453B1 (en) Increased capacity semiconductor package
JP6030970B2 (ja) 樹脂封止型半導体装置およびその製造方法
US9196504B2 (en) Thermal leadless array package with die attach pad locking feature
US9190296B2 (en) Fabrication method of semiconductor package without chip carrier
JP6653139B2 (ja) リードフレーム及びその製造方法
US20090278243A1 (en) Stacked type chip package structure and method for fabricating the same
US20180122731A1 (en) Plated ditch pre-mold lead frame, semiconductor package, and method of making same
TW201306212A (zh) 晶片封裝結構及其製作方法
CN104517927A (zh) 半导体装置及其制造方法
US9659842B2 (en) Methods of fabricating QFN semiconductor package and metal plate
JP3540793B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP6505540B2 (ja) 半導体装置及び半導体装置の製造方法
JP2007048978A (ja) 半導体装置及びその製造方法
US20080303134A1 (en) Semiconductor package and method for fabricating the same
JP2019047064A (ja) リードフレーム及びその製造方法
JP6083740B2 (ja) 半導体素子搭載用リードフレームの製造方法
US11817375B2 (en) High I/O density flip-chip QFN
JP2012146782A (ja) 半導体素子搭載用リードフレームの製造方法
JP2006269719A (ja) 電子装置
JP2006237187A (ja) 樹脂封止型半導体パッケージの製造方法
TWI582903B (zh) 半導體封裝結構及其製作方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150804

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160707

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160712

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160902

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161011

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161227

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170118

R150 Certificate of patent or registration of utility model

Ref document number: 6083740

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees