JP2019047064A - リードフレーム及びその製造方法 - Google Patents

リードフレーム及びその製造方法 Download PDF

Info

Publication number
JP2019047064A
JP2019047064A JP2017171314A JP2017171314A JP2019047064A JP 2019047064 A JP2019047064 A JP 2019047064A JP 2017171314 A JP2017171314 A JP 2017171314A JP 2017171314 A JP2017171314 A JP 2017171314A JP 2019047064 A JP2019047064 A JP 2019047064A
Authority
JP
Japan
Prior art keywords
work
lead frame
plate
affected layer
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017171314A
Other languages
English (en)
Other versions
JP6985072B2 (ja
Inventor
孝治 渡邊
Koji Watanabe
孝治 渡邊
金子　健太郎
Kentaro Kaneko
健太郎 金子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2017171314A priority Critical patent/JP6985072B2/ja
Priority to US16/106,460 priority patent/US10381292B2/en
Priority to TW107129577A priority patent/TWI805606B/zh
Publication of JP2019047064A publication Critical patent/JP2019047064A/ja
Application granted granted Critical
Publication of JP6985072B2 publication Critical patent/JP6985072B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49112—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting a common bonding area on the semiconductor or solid-state body to different bonding areas outside the body, e.g. diverging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81439—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/85005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】リードフレームの反りを抑制すること。【解決手段】本リードフレームは、表層に加工変質層が形成された加工変質層形成領域と、表層に加工変質層が形成されていない加工変質層非形成領域と、を有するリードフレームであって、板状部と、前記板状部と一体に形成され、前記板状部の一の面から突起する突起部と、を有し、前記突起部の先端面は、前記加工変質層形成領域であり、前記板状部の前記一の面の前記突起部が形成されていない領域は、前記加工変質層非形成領域であり、前記板状部の一の面と対向する他の面は、前記加工変質層非形成領域を有する。【選択図】図２

Description

本発明は、リードフレーム及びその製造方法に関する。
圧延合金銅等の圧延金属材においては、その加工工程で圧延ロールによる表面への強い応力が加えられることで、表層に加工変質層（内部に比べて金属結晶粒が微細化された層）が形成され、この加工変質層に内部応力による歪みの多くが残留応力として蓄積される。
残留応力が蓄積された加工変質層は、金属材の両面に同等に存在することで板材料としての平坦性を保っているが、その片側を部分的又は全面的に除去する加工を施した場合には、残留応力のバランスが崩れて金属材に反りが生じ、リードフレーム製造の際に障害となる。
特開２００７−０３９８０４号公報 特開平７−１７６６６９号公報
本発明は、上記の点に鑑みてなされたものであり、リードフレームの反りを抑制することを目的とする。
本リードフレームは、表層に加工変質層が形成された加工変質層形成領域と、表層に加工変質層が形成されていない加工変質層非形成領域と、を有するリードフレームであって、板状部と、前記板状部と一体に形成され、前記板状部の一の面から突起する突起部と、を有し、前記突起部の先端面は、前記加工変質層形成領域であり、前記板状部の前記一の面の前記突起部が形成されていない領域は、前記加工変質層非形成領域であり、前記板状部の一の面と対向する他の面は、前記加工変質層非形成領域を有することを要件とする。
開示の技術によれば、リードフレームの反りを抑制することができる。
第１の実施の形態に係るリードフレームを例示する平面図である。 第１の実施の形態に係るリードフレームを構成する単位リードフレームを例示する図である。 加工変質層について説明する図である。 第１の実施の形態に係るリードフレームの製造工程を例示する図（その１）である。 第１の実施の形態に係るリードフレームの製造工程を例示する図（その２）である。 第１の実施の形態に係るリードフレームの製造工程を例示する図（その３）である。 第１の実施の形態に係る半導体装置の製造工程を例示する図である。 第１の実施の形態の変形例１に係るリードフレームを構成する単位リードフレームを例示する図である。 第１の実施の形態の変形例１に係るリードフレームの製造工程を例示する図である。 第１の実施の形態の変形例１に係る半導体装置の製造工程を例示する図（その１）である。 第１の実施の形態の変形例１に係る半導体装置の製造工程を例示する図（その２）である。 第１の実施の形態の変形例２に係るリードフレームの製造工程を例示する図（その１）である。 第１の実施の形態の変形例２に係るリードフレームの製造工程を例示する図（その２）である。 第２の実施の形態に係るリードフレームを構成する単位リードフレームを例示する図（その１）である。 第２の実施の形態に係るリードフレームを構成する単位リードフレームを例示する図（その２）である。 第２の実施の形態に係るリードフレームを構成する単位リードフレームを例示する図（その３）である。 第２の実施の形態に係るリードフレームの製造工程を例示する図（その１）である。 第２の実施の形態に係るリードフレームの製造工程を例示する図（その２）である。 第２の実施の形態に係るリードフレームの製造工程を例示する図（その３）である。 第２の実施の形態に係るリードフレームの製造工程を例示する図（その４）である。 第２の実施の形態に係るリードフレームの製造工程を例示する図（その５）である。 第２の実施の形態に係るリードフレームの製造工程を例示する図（その６）である。 第２の実施の形態に係る半導体装置の製造工程を例示する図（その１）である。 第２の実施の形態に係る半導体装置の製造工程を例示する図（その２）である。 第２の実施の形態の変形例に係るリードフレームを構成する単位リードフレームを例示する図である。
以下、図面を参照して発明を実施するための形態について説明する。なお、各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
〈第１の実施の形態〉
［リードフレームの構造］
図１は、第１の実施の形態に係るリードフレームを例示する平面図である。図１を参照するに、リードフレーム１は、平面視略矩形状の基板フレーム１０に、複数の単位リードフレーム群２０が離間して配列された構造を有している。
なお、図１の例では、３つの単位リードフレーム群２０を１列に配列しているが、配列する単位リードフレーム群２０の数は任意に決定することができる。又、単位リードフレーム群２０を複数列に配列しても構わない。又、図１の例では、隣接する単位リードフレーム群２０間にスリット１０ｘを設けているが、これは必須ではない。
リードフレーム１の材料としては、例えば、銅（Ｃｕ）、Ｃｕをベースにした合金、鉄−ニッケル（Ｆｅ−Ｎｉ）、Ｆｅ−Ｎｉをベースにした合金、又はステンレス等を用いることができる。
単位リードフレーム群２０には、複数の単位リードフレーム３０がマトリクス状に配列されている。単位リードフレーム３０は、最終的に半導体チップが搭載され、切断位置Ｃで切断されて、個々の半導体装置の一部となる領域である。なお、図１の例では、単位リードフレーム群２０が６行６列に配列された単位リードフレーム３０から構成されているが、単位リードフレーム群２０を構成する単位リードフレーム３０の数は任意に決定することができる。
図２は、第１の実施の形態に係るリードフレームを構成する単位リードフレームを例示する図であり、図２（ａ）は平面図、図２（ｂ）は図２（ａ）のＡ−Ａ線に沿う断面図である。
図２を参照するに、単位リードフレーム３０は、板状部３１と、板状部３１と一体に形成された突起部３２とを有している。板状部３１は、単位リードフレーム３０に半導体チップを搭載後に個片化された半導体装置において、半導体チップが搭載されるダイパッドとなるチップ搭載部３１１を備えている。板状部３１の厚さは、例えば、２０〜６０μｍ程度とすることができる。又、突起部３２の高さ（板状部３１の上面からの突出量）は、例えば、６０〜９０μｍ程度とすることができる。単位リードフレーム３０は、柱状の接続端子を有する片面ハーフエッチングタイプのリードフレームである。
なお、本実施の形態では、便宜上、単位リードフレーム３０の突起部３２が形成されている側を上側又は一方の側、突起部３２が形成されていない側を下側又は他方の側とする。又、各部位の突起部３２が形成されている側の面を一方の面又は上面、突起部３２が形成されていない側の面を他方の面又は下面とする。但し、単位リードフレーム３０は天地逆の状態で用いることができ、又は任意の角度で配置することができる。又、平面視とは対象物を板状部３１の一方の面の法線方向から視ることを指し、平面形状とは対象物を板状部３１の一方の面の法線方向から視た形状を指すものとする。
突起部３２は、板状部３１の上面に、例えば、円柱状に突起するように形成されている。但し、突起部３２は、四角柱や六角柱等の角柱状としてもよい。突起部３２は、例えば、平面視において、チップ搭載部３１１の周囲に所定のピッチで複数個設けられている。但し、突起部３２は必ずしもチップ搭載部３１１の周囲に２列に設ける必要はなく、１列でも３列以上でもよい。又、突起部３２は、チップ搭載部３１１の両側のみに設けてもよい。
突起部３２、及び突起部３２と平面視で重複する部分の板状部３１は、接続端子３２１を構成している。接続端子３２１は、単位リードフレーム３０に半導体チップを搭載後に個片化された半導体装置において、チップ搭載部３１１と電気的に独立し、半導体チップと電気的に接続されると共に、半導体装置の外部と接続可能となる部分である。
チップ搭載部３１１の下面には、金属膜３３が形成されている。接続端子３２１の上面には金属膜３４が形成され、下面には金属膜３５が形成されている。つまり、金属膜３５は、板状部３１の下面の、金属膜３４と平面視で重複する領域に形成されている。
金属膜３５の下面は、金属膜３３の下面と略面一とすることができる。金属膜３３、３４、及び３５としては、例えば、Ａｇ膜、Ａｕ膜、Ｎｉ／Ａｕ膜（Ｎｉ膜とＡｕ膜をこの順番で積膜した金属膜）、Ｎｉ／Ｐｄ／Ａｕ膜（Ｎｉ膜とＰｄ膜とＡｕ膜をこの順番で積膜した金属膜）等を用いることができる。
図３は、加工変質層について説明する図であり、図３（ａ）は本実施の形態に係るリードフレーム１に関する図、図３（ｂ）は比較例に係るリードフレーム１Ｘに関する図である。
図３（ａ）及び図３（ｂ）に示す加工変質層２００は、リードフレームの製造工程で用いる板材１０Ａ（後述）が鋳造、熱間圧延、冷間圧延、バフ研磨処理、焼鈍等の工程を適宜組み合わせて製造される過程において、様々な塑性加工を受けた結果、板材１０Ａの両面側の表層に形成される層である。加工変質層２００は、ベイルビー層２１０（上層）と微細結晶層２２０（下層）とを含む。ベイルビー層２１０は非晶質組織からなり、微細結晶層２２０は極微細な結晶集合組織からなる。
図３（ａ）に示すリードフレーム１は、その製造工程（後述）で加工変質層２００の一部が除去された結果、表層に加工変質層２００が形成された加工変質層形成領域と、表層に加工変質層２００が形成されていない加工変質層非形成領域とを有する。リードフレーム１では、突起部３２の先端面側（上端面側）の表層には加工変質層２００が形成され、板状部３１の上面の突起部３２が形成されていない領域の表層には加工変質層２００が形成されていない。つまり、突起部３２の先端面は加工変質層形成領域であり、板状部３１の上面の突起部３２が形成されていない領域は加工変質層非形成領域である。又、リードフレーム１では、板状部３１の下面の全面は、表層に加工変質層２００が形成されていない加工変質層非形成領域である。
一方、図３（ｂ）に示す比較例に係るリードフレーム１Ｘも、加工変質層形成領域と加工変質層非形成領域とを有する。リードフレーム１Ｘでは、リードフレーム１と同様に、突起部３２の先端面側（上端面側）の表層には加工変質層２００が形成され、板状部３１の上面の突起部３２が形成されていない領域の表層には加工変質層２００が形成されていない。つまり、突起部３２の先端面は加工変質層形成領域であり、板状部３１の上面の突起部３２が形成されていない領域は加工変質層非形成領域である。又、リードフレーム１Ｘでは、リードフレーム１とは異なり、板状部３１の下面の全面は、表層に加工変質層２００が形成された加工変質層形成領域である。
このように、リードフレーム１Ｘでは、板状部３１の上面側と下面側とで加工変質層形成領域の面積が大きく異なるため、板状部３１の上面側と下面側に存在する加工変質層２００の残留応力のバランスが崩れ、反りが発生する。これに対して、リードフレーム１では、板状部３１の上面側と下面側とで加工変質層形成領域の面積が近似する。若しくは、加工変質層非形成領域の面積が近似する。よって、加工変質層２００の残留応力のバランスが保たれ、リードフレーム１Ｘと比較して反りを抑制することができる。
［リードフレームの製造方法］
次に、第１の実施の形態に係るリードフレームの製造方法について、単位リードフレーム３０を図示しながら説明する。図４〜図６は、第１の実施の形態に係るリードフレームの製造工程を例示する図であり、図２（ｂ）に対応する断面を示している。
まず、図４（ａ）に示す工程では、図１に示す基板フレーム１０と同形状の金属製の板材１０Ａ（金属板）を準備する。板材１０Ａの材料としては、例えば、銅（Ｃｕ）、Ｃｕをベースにした合金、鉄−ニッケル（Ｆｅ−Ｎｉ）、Ｆｅ−Ｎｉをベースにした合金、又はステンレス等を用いることができる。板材１０Ａの厚さは、例えば、１００〜２００μｍ程度とすることができる。板材１０Ａの上面の全面及び下面の全面には、加工変質層２００が存在している。加工変質層２００の厚さは、例えば、数μｍ程度である。
次に、図４（ｂ）に示す工程では、板材１０Ａの上面の全面に感光性のレジスト３００を形成し、板材１０Ａの下面の全面に感光性のレジスト３１０を形成する。レジスト３００及び３１０としては、例えば、ドライフィルムレジストや電着レジスト等を用いることができる。そして、レジスト３００を露光及び現像し、図４（ｃ）のようにパターニングする。レジスト３００は、突起部３２を形成したい部分のみを被覆するようにパターニングされる。なお、レジスト３１０は、板材１０Ａの下面の全面を被覆したままである。
次に、図４（ｄ）に示す工程では、レジスト３００及び３１０をエッチングマスクとして板材１０Ａをハーフエッチングする。レジスト３００に被覆されてない領域が板材１０Ａの上面側からハーフエッチングされ、板状部３１及び突起部３２が形成される。板材１０Ａが銅である場合には、例えば、塩化第二銅水溶液を用いたウェットエッチングにより、チップ搭載部３１１を備えた板状部３１及び突起部３２を形成することができる。突起部３２、及び突起部３２と平面視で重複する部分の板状部３１は、接続端子３２１を構成する。ハーフエッチングされた領域は、加工変質層２００が除去された加工変質層非形成領域となる。つまり、板状部３１の上面の突起部３２が形成されていない領域は、加工変質層非形成領域となる。
次に、図５（ａ）に示す工程では、図４（ｄ）に示すレジスト３００及び３１０を除去する。次に、図５（ｂ）に示す工程では、板状部３１の上面側を被覆するレジスト３２０を形成する。レジスト３２０としては、例えば、ドライフィルムレジストや電着レジスト等を用いることができる。次に、図５（ｃ）に示す工程では、板状部３１の下面をソフトエッチングし、板状部３１の下面側の表層に形成されている加工変質層２００を除去する。例えば、板状部３１の下面から１〜２μｍ程度エッチングすることができる。ここで、ソフトエッチングとは、電気化学的な方法により、加工変質層２００を除去できる程度に、板状部３１の下面を数μｍ程度均一にエッチングすることである。ソフトエッチングは、例えば、塩化第二銅水溶液を用いたウェットエッチングにより行うことができる。次に、図５（ｄ）に示す工程では、図５（ｃ）に示すレジスト３２０を除去する。
なお、例えば、図４（ａ）よりも前の段階で板材１０Ａの上面及び下面をソフトエッチングし、板材１０Ａの上面及び下面に存在する加工変質層２００を除去する方法も考えられる。しかし、加工変質層２００は板材１０Ａの表面品質保護の機能を有している。そのため、板材１０Ａの表面品質保護の観点から、必要以上に早い段階で加工変質層２００を除去することは好ましくなく、リードフレーム１の製造工程の中で加工変質層２００を除去することが好ましい。
次に、図６（ａ）に示す工程では、板状部３１の上面並びに突起部３２の上面及び側面に感光性のレジスト３３０を形成し、板状部３１の下面に感光性のレジスト３４０を形成する。レジスト３３０及び３４０としては、例えば、ドライフィルムレジストや電着レジスト等を用いることができる。そして、図６（ｂ）に示す工程では、レジスト３３０及び３４０を露光及び現像し、開口部３３０ｘ、３４０ｘ、及び３４０ｙを形成する。開口部３３０ｘは、突起部３２の上面（接続端子３２１の上面）を露出するように形成する。又、開口部３４０ｘは、接続端子３２１の下面を露出するように形成する。開口部３４０ｙは、チップ搭載部３１１の下面を露出するように形成する。
次に、図６（ｃ）に示す工程では、開口部３３０ｘ内に露出する突起部３２の上面（接続端子３２１の上面）に金属膜３４を、開口部３４０ｘ内に露出する接続端子３２１の下面に金属膜３５を形成する。金属膜３５は、板状部３１の下面の、金属膜３４と平面視で重複する領域に形成される。又、開口部３４０ｙ内に露出するチップ搭載部３１１の下面に金属膜３３を形成する。
金属膜３３、３４、及び３５の材料は、前述の通りである。金属膜３３、３４、及び３５は、例えば、板状部３１を給電経路とする電解めっき法により形成できる。なお、板状部３１の下面は加工変質層２００が存在していない加工変質層非形成領域であるため、良好に電解めっき膜を形成することができる。
次に、図６（ｄ）に示す工程では、図６（ｃ）に示すレジスト３３０及び３４０を除去する。これにより、単位リードフレーム３０が行列状に配置されたリードフレーム１（図１参照）が完成する。
引き続き、単位リードフレーム３０に半導体チップを搭載して半導体装置を作製する工程について説明する。まず、図７（ａ）に示す工程では、各単位リードフレーム３０のチップ搭載部３１１の上面に半導体チップ４０をフェイスアップ状態で搭載する。半導体チップ４０は、例えば、ダイアタッチフィルム等の接着材５０を介してチップ搭載部３１１の上面に搭載（ダイボンディング）することができる。この場合、所定の温度に加熱してダイアタッチフィルムを硬化させる。接着材５０として、ダイアタッチフィルム等のフィルム状の接着材に代えて、ペースト状の接着材を用いてもよい。そして、半導体チップ４０の回路形成面側に形成された電極端子４１を、金線や銅線等である金属線６０を介して、金属膜３４と電気的に接続する。金属線６０は、例えば、ワイヤボンディング法により、半導体チップ４０の電極端子４１及び金属膜３４と接続できる。
なお、加工変質層２００が存在している加工変質層形成領域は、加工変質層２００が存在していない加工変質層非形成領域よりも硬度が高い。そのため、ワイヤボンディングする金属膜３４の下層に加工変質層２００が存在していることにより、突起部３２の先端側の硬度が高くなるため、ワイヤボンディングを行う際にワイヤボンディング性を維持できる点で有利である。
次に、図７（ｂ）に示す工程では、各単位リードフレーム３０、半導体チップ４０、及び金属線６０を封止する樹脂部７０を形成する。樹脂部７０としては、例えば、エポキシ樹脂にフィラーを含有させた所謂モールド樹脂等を用いることができる。樹脂部７０は、例えば、トランスファーモールド法やコンプレッションモールド法等により形成できる。
次に、図７（ｃ）に示す工程では、各単位リードフレーム３０を下面側からエッチング（例えば、ウェットエッチング）する。この時、金属膜３３及び３５（Ｎｉ／Ｐｄ／Ａｕめっき膜等）に対して板状部３１（Ｃｕ等）を選択的に除去できるエッチング液を選択することにより、金属膜３３及び３５がエッチングマスクとして機能する。そのため、金属膜３３及び３５が形成されていない領域の板状部３１のみがエッチングされ、チップ搭載部３１１（ダイパッド）と複数の接続端子３２１（リード）が独立すると共に樹脂部７０の下面から突出する（エッチバック工程）。
次に、図７（ｄ）に示す工程では、図７（ｃ）に示す構造体を切断位置Ｃで切断して個片化することにより、複数の半導体装置２が完成する。切断は、例えば、スライサー等により実行できる。
なお、半導体装置２を１つの製品として出荷してもよいし、図１及び図２に示した個片化前のリードフレーム１を１つの製品として出荷してもよい。後者の場合には、リードフレーム１を製品として入手した者が図７に示す各工程を実行し、複数の半導体装置２を作製することができる。
〈第１の実施の形態の変形例１〉
第１の実施の形態の変形例１では、第１の実施の形態とは金属膜の形成領域が異なるリードフレームの例を示す。なお、第１の実施の形態の変形例１において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。
図８は、第１の実施の形態の変形例１に係るリードフレームを構成する単位リードフレームを例示する図であり、図８（ａ）は平面図、図８（ｂ）は図８（ａ）のＡ−Ａ線に沿う断面図である。
図８を参照するに、単位リードフレーム３０Ａは、チップ搭載部３１１の下面に金属膜３３が形成されていない点が単位リードフレーム３０（図２参照）と相違する。
図９は、第１の実施の形態の変形例１に係るリードフレームの製造工程を例示する図であり、図８（ｂ）に対応する断面を示している。単位リードフレーム３０Ａが行列状に配置されたリードフレーム１を作製するには、まず、第１の実施の形態の図４（ａ）〜図６（ａ）と同様の工程を実行する。
次に、図９（ａ）に示す工程では、レジスト３３０及び３４０を露光及び現像し、開口部３３０ｘ及び３４０ｘを形成する（図６（ｂ）に示す開口部３４０ｙは形成しない）。開口部３３０ｘは、突起部３２の上面（接続端子３２１の上面）を露出するように形成する。又、開口部３４０ｘは、接続端子３２１の下面を露出するように形成する。
次に、図９（ｂ）に示す工程では、開口部３３０ｘ内に露出する突起部３２の上面（接続端子３２１の上面）に金属膜３４を、開口部３４０ｘ内に露出する接続端子３２１の下面に金属膜３５を形成する。金属膜３４及び３５の材料や形成方法は、例えば、第１の実施の形態と同様とすることができる。
次に、図９（ｃ）に示す工程では、図９（ｂ）に示すレジスト３３０及び３４０を除去する。これにより、単位リードフレーム３０Ａが行列状に配置されたリードフレーム１（図１参照）が完成する。
引き続き、単位リードフレーム３０Ａに半導体チップを搭載して半導体装置を作製する工程について説明する。まず、第１の実施の形態の図７（ａ）と同様の工程を実行後、図１０（ａ）に示す工程では、各単位リードフレーム３０Ａ、半導体チップ４０、及び金属線６０を封止する樹脂部７０を形成する。樹脂部７０としては、例えば、エポキシ樹脂にフィラーを含有させた所謂モールド樹脂等を用いることができる。樹脂部７０は、例えば、トランスファーモールド法やコンプレッションモールド法等により形成できる。
次に、図１０（ｂ）に示す工程では、各単位リードフレーム３０Ａを下面側からエッチング（例えば、ウェットエッチング）する。この時、金属膜３５（Ｎｉ／Ｐｄ／Ａｕめっき膜等）に対して板状部３１（Ｃｕ等）を選択的に除去できるエッチング液を選択することにより、金属膜３５がエッチングマスクとして機能する。そのため、金属膜３５が形成されていない領域の板状部３１のみがエッチングされ、複数の接続端子３２１（リード）が独立すると共に樹脂部７０の下面から突出する（エッチバック工程）。なお、チップ搭載部３１１の下面に金属膜３３が形成されていないため、チップ搭載部３１１もエッチングにより除去され、接着材５０の下面が樹脂部７０から露出する。接着材５０の下面と樹脂部７０の下面は、例えば、面一とすることができる。
次に、図１０（ｃ）に示す工程では、図１０（ｂ）に示す構造体を切断位置Ｃで切断して個片化することにより、複数の半導体装置２Ａが完成する。切断は、例えば、スライサー等により実行できる。
なお、単位リードフレーム３０Ａに半導体チップを搭載して下記のような半導体装置を作製してもよい。
まず、図１１（ａ）に示す工程では、各単位リードフレーム３０Ａ上に半導体チップ４０をフェイスダウン状態で搭載する。具体的には、半導体チップ４０の回路形成面側に形成された電極端子４１を、はんだバンプ８０を介して、接続端子３２１の上面に形成された金属膜３４と電気的に接続する。
次に、図１１（ｂ）に示す工程では、各単位リードフレーム３０Ａ、半導体チップ４０、及びはんだバンプ８０を封止する樹脂部７０を形成する。樹脂部７０としては、例えば、エポキシ樹脂にフィラーを含有させた所謂モールド樹脂等を用いることができる。樹脂部７０は、例えば、トランスファーモールド法やコンプレッションモールド法等により形成できる。なお、樹脂部７０は、半導体チップ４０の裏面全面を露出するように形成してもよいし、半導体チップ４０の裏面の一部又は全部を被覆するように形成してもよい。
次に、図１１（ｃ）に示す工程では、各単位リードフレーム３０Ａを下面側からエッチング（例えば、ウェットエッチング）する。この時、金属膜３５（Ｎｉ／Ｐｄ／Ａｕめっき膜等）に対して板状部３１（Ｃｕ等）を選択的に除去できるエッチング液を選択することにより、金属膜３５がエッチングマスクとして機能する。そのため、金属膜３５が形成されていない領域の板状部３１のみがエッチングされ、複数の接続端子３２１（リード）が独立すると共に樹脂部７０の下面から突出する（エッチバック工程）。なお、チップ搭載部３１１の下面に金属膜３３が形成されていないため、チップ搭載部３１１もエッチングにより除去される。
次に、図１１（ｄ）に示す工程では、図１１（ｃ）に示す構造体を切断位置Ｃで切断して個片化することにより、複数の半導体装置２Ｂが完成する。切断は、例えば、スライサー等により実行できる。
このように、単位リードフレーム３０Ａに半導体チップ４０をフリップチップ実装した半導体装置２Ｂを実現できる。
〈第１の実施の形態の変形例２〉
第１の実施の形態の変形例２では、第１の実施の形態の変形例１の製造工程の順番を変更する例を示す。なお、第１の実施の形態の変形例２において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。
図１２及び図１３は、第１の実施の形態の変形例２に係るリードフレームの製造工程を例示する図であり、図８（ｂ）に対応する断面を示している。
まず、図１２（ａ）に示す工程では、図５（ａ）に示す工程と同様に、図４（ｄ）に示すレジスト３００及び３１０を除去する。次に、図１２（ｂ）に示す工程では、図６（ａ）に示す工程と同様にして、板状部３１の上面並びに突起部３２の上面及び側面に感光性のレジスト３３０を形成し、板状部３１の下面に感光性のレジスト３４０を形成する。レジスト３３０及び３４０としては、例えば、ドライフィルムレジストや電着レジスト等を用いることができる。
次に、図１２（ｃ）に示す工程では、図９（ａ）に示す工程と同様にして、レジスト３３０及び３４０を露光及び現像し、開口部３３０ｘ及び３４０ｘを形成する（図６（ｂ）に示す開口部３４０ｙは形成しない）。開口部３３０ｘは、突起部３２の上面（接続端子３２１の上面）を露出するように形成する。又、開口部３４０ｘは、接続端子３２１の下面を露出するように形成する。
次に、図１２（ｄ）に示す工程では、図９（ｂ）に示す工程と同様にして、開口部３３０ｘ内に露出する突起部３２の上面（接続端子３２１の上面）に金属膜３４を、開口部３４０ｘ内に露出する接続端子３２１の下面に金属膜３５を形成する。金属膜３４及び３５の材料や形成方法は、例えば、第１の実施の形態と同様とすることができる。次に、図１３（ａ）に示す工程では、図９（ｃ）に示す工程と同様にして、図１２（ｄ）に示すレジスト３３０及び３４０を除去する。
次に、図１３（ｂ）に示す工程では、図５（ｂ）に示す工程と同様にして、板状部３１の上面側を被覆するレジスト３２０を形成する。レジスト３２０としては、例えば、ドライフィルムレジストや電着レジスト等を用いることができる。次に、図１３（ｃ）に示す工程では、図５（ｃ）に示す工程と同様にして、板状部３１の下面をソフトエッチングし、板状部３１の下面の金属膜３５に被覆されていない領域に存在する加工変質層２００を除去する。次に、図１３（ｄ）に示す工程では、レジスト３２０を除去する。これにより、単位リードフレーム３０Ａが行列状に配置されたリードフレーム１（図１参照）が完成する。
このように、金属膜３４及び３５を形成する工程よりも後に、加工変質層２００を除去する工程を実行し、板状部３１の下面の金属膜３５が形成されていない領域の加工変質層２００を除去してもよい。このように、加工変質層２００を除去する工程の順番を変えることで、製造工程の選択幅を広げることができる。この工程順を採用した場合にも、板状部３１の上面側と下面側とで加工変質層形成領域の面積が近似するため、加工変質層２００の残留応力のバランスが保たれ、リードフレーム１の反りを抑制することができる。
〈第２の実施の形態〉
第２の実施の形態では、第１の実施の形態とはタイプの異なるリードフレームの例を示す。なお、第２の実施の形態において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。
図１４〜図１６は、第２の実施の形態に係るリードフレームを構成する単位リードフレームを例示する図であり、図１４（ａ）は平面図、図１４（ｂ）は底面図である。又、図１５（ａ）は図１４（ａ）のＸ１−Ｘ１断面図、図１５（ｂ）は図１４（ａ）のＸ２−Ｘ２断面図である。又、図１６（ａ）は図１４（ａ）のＹ１−Ｙ１断面図、図１６（ｂ）は図１４（ａ）のＹ２−Ｙ２断面図、図１６（ｃ）は図１４（ａ）のＹ３−Ｙ３断面図、図１６（ｄ）は図１４（ａ）のＹ４−Ｙ４断面図、図１６（ｅ）は図１４（ａ）のＹ５−Ｙ５断面図である。なお、リードフレームの全体構造は図１と同様であるため、図示は省略する。
図１４〜図１６を参照するに、単位リードフレーム９０は、枠部９１と、第１リード９２と、第１接続端子９３と、第２リード９４と、第２接続端子９５とを有している。単位リードフレーム９０は、所謂ＤＲ−ＱＦＮ（Dual Raw Quad Flat Non-leaded Package）であり、接続端子を２列に配列して多ピン化に対応させたパッケージである。なお、第１リード９２及び第２リード９４は本発明に係る板状部の代表的な一例であり、第１接続端子９３及び第２接続端子９５は本発明に係る突起部の代表的な一例である。
枠部９１は例えば額縁状に形成されており、平面視において、枠部９１の内側の所定領域から枠部９１の中心部に向かって、細長状の第１リード９２及び第２リード９４が交互に設けられている。なお、隣接する第１リード９２と第２リード９４とは、半導体装置（後述）の製造工程において枠部９１に近い側で切断され、互いに電気的に絶縁される。
第１リード９２及び第２リード９４の下面側の所定領域は、ハーフエッチングされている（図１４（ｂ）の梨地模様で示した領域）。言い換えれば、第１リード９２の下面のハーフエッチングされていない領域には第１接続端子９３が突起し、第２リード９４の下面のハーフエッチングされていない領域には第２接続端子９５が突起している。第１接続端子９３と第２接続端子９５は、枠部９１に近い側と遠い側に位置するように、全周にわたって千鳥状に配置されている。
第１リード９２及び第２リード９４の上面の先端側には、金属膜９６が形成されている。金属膜９６は、半導体装置の製造工程において、ボンディングワイヤが接続される領域、又はフリップチップ接続される領域となる。第１接続端子９３と第２接続端子９５の下面には、金属膜９７が形成されている。金属膜９６及び９７としては、例えば、金属膜３３〜３５として例示した膜を用いることができる。
第１リード９２及び第２リード９４の上面の全面、及び第１リード９２及び第２リード９４の下面のハーフエッチングされた領域は、表層に加工変質層２００が形成されていない加工変質層非形成領域である。一方、枠部９１の下面、第１接続端子９３の下面、及び第２接続端子９５の下面は、表層に加工変質層２００が形成された加工変質層形成領域である。
単位リードフレーム９０では、枠部９１、第１リード９２及び第２リード９４、並びに第１接続端子９３及び第２接続端子９５の上面側と下面側とで加工変質層形成領域の面積が近似するため、加工変質層２００の残留応力のバランスが保たれ、反りを抑制することができる。
［リードフレームの製造方法］
次に、第２の実施の形態に係るリードフレームの製造方法について、単位リードフレーム９０を図示しながら説明する。図１７〜図２２は、第２の実施の形態に係るリードフレームの製造工程を例示する図である。
なお、図１７（ａ）及び図１７（ｂ）、図１７（ｃ）及び図１７（ｄ）、図１９（ａ）及び図１９（ｂ）、図１９（ｃ）及び図１９（ｄ）、図２０（ａ）及び図２０（ｂ）、図２０（ｃ）及び図２０（ｄ）、図２１（ａ）及び図２１（ｂ）、並びに図２２（ｃ）及び図２２（ｄ）は、図１５（ａ）及び図１５（ｂ）に対応する断面を示している。又、図１８（ａ）〜図１８（ｅ）は、図１６（ａ）〜図１６（ｅ）に対応する断面を示している。
まず、図１７（ａ）及び図１７（ｂ）に示す工程では、所定形状の金属製の板材１０Ｂを準備する。板材１０Ｂの材料としては、例えば、銅（Ｃｕ）、Ｃｕをベースにした合金、鉄−ニッケル（Ｆｅ−Ｎｉ）、Ｆｅ−Ｎｉをベースにした合金、又はステンレス等を用いることができる。板材１０Ｂの厚さは、例えば、１００〜２００μｍ程度とすることができる。板材１０Ｂの上面の全面及び下面の全面には、加工変質層２００が存在している。加工変質層２００の厚さは、例えば、数μｍ程度である。
そして、板材１０Ｂの上面の全面に感光性のレジスト３５０を形成し、板材１０Ｂの下面の全面に感光性のレジスト３６０を形成し、レジスト３５０及び３６０を露光及び現像して図１７（ａ）及び図１７（ｂ）に示すようにパターニングする。レジスト３５０及び３６０としては、例えば、ドライフィルムレジストや電着レジスト等を用いることができる。Ｈは、ハーフエッチングされる領域を示している。
次に、図１７（ｃ）及び図１７（ｄ）並びに図１８（ａ）〜図１８（ｅ）に示す工程では、レジスト３５０及び３６０をエッチングマスクとして板材１０Ｂを両面側からハーフエッチングする。レジスト３５０及び３６０が共に形成されない領域は、両面側からハーフエッチングされて貫通する。又、レジスト３５０に被覆されレジスト３６０に被覆されてない領域（Ｈで示す領域）が板材１０Ｂの下面側からハーフエッチングされ、枠部９１、第１リード９２、第１接続端子９３、第２リード９４、及び第２接続端子９５が形成される。
次に、図１９（ａ）及び図１９（ｂ）に示す工程では、図１７（ｃ）及び図１７（ｄ）並びに図１８（ａ）〜図１８（ｅ）に示すレジスト３５０及び３６０を除去する。次に、図１９（ｃ）及び図１９（ｄ）に示す工程では、枠部９１、第１リード９２、第１接続端子９３、第２リード９４、及び第２接続端子９５の下面側を被覆するレジスト３７０を形成する。レジスト３７０としては、例えば、ドライフィルムレジストや電着レジスト等を用いることができる。
次に、図２０（ａ）及び図２０（ｂ）に示す工程では、枠部９１、第１リード９２、第１接続端子９３、第２リード９４、及び第２接続端子９５の上面をソフトエッチングし、枠部９１、第１リード９２、第１接続端子９３、第２リード９４、及び第２接続端子９５の上面に存在する加工変質層２００を除去する。ソフトエッチングは、例えば、塩化第二銅水溶液を用いたウェットエッチングにより行うことができる。次に、図２０（ｃ）及び図２０（ｄ）では、図２０（ａ）及び図２０（ｂ）に示すレジスト３７０を除去する。
次に、図２１（ａ）及び図２１（ｂ）に示す工程では、枠部９１、第１リード９２、第１接続端子９３、第２リード９４、及び第２接続端子９５の表面（上面、側面、及び下面）に感光性のレジスト３８０を形成する。レジスト３８０としては、例えば、ドライフィルムレジストや電着レジスト等を用いることができる。そして、図２１（ｃ）及び図２１（ｄ）に示す工程では、レジスト３８０を露光及び現像し、開口部３８０ｘ及び３８０ｙを形成する。開口部３８０ｘは、第１リード９２、及び第２リード９４の上面の金属膜９６を形成する領域を露出するように形成する。又、開口部３８０ｙは、第１接続端子９３及び第２接続端子９５の下面の金属膜９７を形成する領域を露出するように形成する。
次に、図２２（ａ）及び図２２（ｂ）に示す工程では、開口部３８０ｘ内に露出する第１リード９２、及び第２リード９４の上面に金属膜９６を、開口部３８０ｙ内に露出する第１接続端子９３及び第２接続端子９５の下面に金属膜９７を形成する。金属膜９６及び９７としては、例えば、金属膜３３〜３５として例示した膜を用いることができる。金属膜９６及び９７は、例えば、枠部９１、第１リード９２、第１接続端子９３、第２リード９４、及び第２接続端子９５を給電経路とする電解めっき法により形成できる。
次に、図２２（ｃ）及び図２２（ｄ）に示す工程では、図２２（ａ）及び図２２（ｂ）に示すレジスト３８０を除去する。これにより、単位リードフレーム９０が行列状に配置されたリードフレーム１が完成する。
引き続き、単位リードフレーム９０に半導体チップを搭載して半導体装置を作製する工程について説明する。なお、図２３（ａ）〜図２３（ｃ）は図１５（ａ）に対応する断面を示しており、図２３（ｄ）は図１５（ｂ）に対応する断面を示している。
まず、図２３（ａ）に示す工程では、各単位リードフレーム９０上に半導体チップ４０をフェイスダウン状態で搭載する。具体的には、半導体チップ４０の回路形成面側に形成された電極端子４１を、はんだバンプ８０を介して、第１リード９２及び第２リード９４の上面に形成された金属膜９６と電気的に接続する。
次に、図２３（ｂ）に示す工程では、各単位リードフレーム９０、半導体チップ４０、及びはんだバンプ８０を封止する樹脂部７０を形成する。樹脂部７０としては、例えば、エポキシ樹脂にフィラーを含有させた所謂モールド樹脂等を用いることができる。樹脂部７０は、例えば、トランスファーモールド法やコンプレッションモールド法等により形成できる。なお、樹脂部７０は、半導体チップ４０の裏面全面を露出するように形成してもよいし、半導体チップ４０の裏面の一部又は全部を被覆するように形成してもよい。
次に、図２３（ｃ）及び図２３（ｄ）に示す工程では、図２３（ｂ）に示す構造体を切断位置Ｃで切断して個片化することにより、複数の半導体装置２Ｃが完成する。切断は、例えば、スライサー等により実行できる。
このように、単位リードフレーム９０に半導体チップ４０をフリップチップ実装した半導体装置２Ｃを実現できる。図２４に示すように、半導体装置２Ｃの下面において、樹脂部７０の下面から第１接続端子９３及び第２接続端子９５の下面に形成された金属膜９７が露出する。金属膜９７は、外部接続端子として用いることができる。
〈第２の実施の形態の変形例〉
第２の実施の形態の変形例では、枠部９１の下面側をハーフエッチングしたリードフレームの例を示す。なお、第２の実施の形態の変形例において、既に説明した実施の形態と同一構成部についての説明は省略する場合がある。
図２５は、第２の実施の形態の変形例に係るリードフレームを構成する単位リードフレームを例示する図であり、図１５に対応する断面を示している。なお、平面図は図１４と同様であり、Ｙ１−Ｙ１〜Ｙ５−Ｙ５断面図は図１６と同様であるため、図示は省略する。
図２５を参照するに、単位リードフレーム９０Ａは、枠部９１の下面側がハーフエッチングされている点が、単位リードフレーム９０（図１５等参照）と相違する。
枠部９１の下面側は、図１７（ａ）及び図１７（ｂ）に示す工程において、枠部９１の下面側も露出するようにレジスト３６０をパターニングし、図１７（ｃ）及び図１７（ｄ）並びに図１８（ａ）〜図１８（ｅ）に示す工程でハーフエッチングすることができる。
単位リードフレーム９０Ａでは、枠部９１の下面側がハーフエッチングされていることで、枠部９１が薄くなると共に、枠部９１の下面に形成されていた加工変質層２００（図１５等参照）も除去される。そのため、枠部９１、第１リード９２及び第２リード９４、並びに第１接続端子９３及び第２接続端子９５の上面側と下面側とで、より一層加工変質層形成領域の面積が近似するため、加工変質層２００の残留応力のバランスがより一層保たれ、反りをより一層抑制することができる。
［実施例］
Ｃ１９４材で作製された縦８０ｍｍ×横２５０ｍｍ×厚さ０．１２７ｍｍの板材を準備し、第１の実施の形態の図４（ａ）〜図５（ｂ）の工程を実行した。そして、図５（ｃ）の工程として、図５（ｂ）に示す構造体を常温において塩化第二銅水溶液からなる化学研磨液に２０秒浸漬させ、板状部３１の下面側の表層に形成された加工変質層２００を除去した。その後、塩酸洗浄及び水洗を実施し、レジスト３２０を剥離した。更に、硫酸洗浄及び水洗を実施後、乾燥させて、図５（ｄ）に示す構造体を得た。なお、図５（ｄ）に示す構造体は、６個作製した。
又、比較例として、６個のサンプルを作製した。比較例の各サンプルは、図５（ｃ）の工程（板状部３１下面側の加工変質層２００の除去）を実行しなかった以外は、実施例と同様の工程を実行して作製した。
実施例及び比較例の各サンプルを、凸側を下にして順番に定盤上に配置し、端部の反り量（定盤からの浮き量）を非接触段差測定器（光学式焦点位置検出方式の顕微鏡）を用いて測定した。結果を表１に示す。
Figure 2019047064
 表１に示すように、実施例の６サンプルでは、反り量の最大値が１．０ｍｍ、最小値が０ｍｍ、平均値が０．２５ｍｍであった。これに対して、比較例の６サンプルでは、反り量の最大値が３．５ｍｍ、最小値が１．０ｍｍ、平均値が１．７５ｍｍであった。
実施例では、板状部３１下面側の加工変質層２００の除去を行ったことにより、板状部３１の上面側と下面側とで加工変質層形成領域の面積が近似し、加工変質層２００の残留応力のバランスが保たれ、比較例よりも反りを抑制できたと考えられる。
以上、好ましい実施の形態等について詳説したが、上述した実施の形態等に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態等に種々の変形及び置換を加えることができる。
１ リードフレーム
２、２Ａ、２Ｂ、２Ｃ 半導体装置
１０ 基板フレーム
１０ｘ スリット
２０ 単位リードフレーム群
３０、３０Ａ、９０、９０Ａ 単位リードフレーム
３１ 板状部
３２ 突起部
３３、３４、３５、９６、９７ 金属膜
４０ 半導体チップ
４１ 電極端子
５０ 接着材
６０ 金属線
７０ 樹脂部
８０ はんだバンプ
９１ 枠部
９２ 第１リード
９３ 第１接続端子
９４ 第２リード
９５ 第２接続端子
２００ 加工変質層
２１０ ベイルビー層
２２０ 微細結晶層
３１１ チップ搭載部
３２１ 接続端子

Claims (10)

  1. 表層に加工変質層が形成された加工変質層形成領域と、表層に加工変質層が形成されていない加工変質層非形成領域と、を有するリードフレームであって、
    板状部と、
    前記板状部と一体に形成され、前記板状部の一の面から突起する突起部と、を有し、
    前記突起部の先端面は、前記加工変質層形成領域であり、
    前記板状部の前記一の面の前記突起部が形成されていない領域は、前記加工変質層非形成領域であり、
    前記板状部の一の面と対向する他の面は、前記加工変質層非形成領域を有するリードフレーム。
  2. 前記突起部の前記加工変質層形成領域に形成された第１金属膜と、
    前記板状部の前記他の面に形成された第２金属膜と、を有する請求項１に記載のリードフレーム。
  3. 前記第２金属膜は、前記板状部の前記他の面の、前記第１金属膜と平面視で重複する領域に形成されている請求項２に記載のリードフレーム。
  4. 前記板状部の前記他の面の全面は、前記加工変質層非形成領域である請求項１乃至３の何れか一項に記載のリードフレーム。
  5. 前記第２金属膜は、前記加工変質層形成領域に形成されている請求項２又は３に記載のリードフレーム。
  6. 前記板状部の前記他の面の前記第２金属膜が形成されていない領域は、前記加工変質層非形成領域である請求項５に記載のリードフレーム。
  7. 両面側の表層に加工変質層が形成された金属板をエッチングし、板状部、及び前記板状部の一の面から突起する突起部、を形成する工程と、
    前記板状部の他の面をエッチングし、前記他の面側の表層に形成されている前記加工変質層を除去する工程と、を有し、
    前記突起部の先端面は、表層に加工変質層が形成された加工変質層形成領域となり、
    前記板状部の前記一の面の前記突起部が形成されていない領域は、表層に加工変質層が形成されていない加工変質層非形成領域となるリードフレームの製造方法。
  8. 前記加工変質層を除去する工程では、前記板状部の前記他の面側の全面の表層に形成されている前記加工変質層を除去し、
    前記加工変質層を除去する工程よりも後に、
    前記突起部の前記加工変質層形成領域に第１金属膜を形成する工程と、
    前記板状部の前記他の面の前記加工変質層非形成領域に第２金属膜を形成する工程と、を有する請求項７に記載のリードフレームの製造方法。
  9. 前記突起部の前記加工変質層形成領域に第１金属膜を形成する工程と、
    前記板状部の前記他の面の前記加工変質層形成領域に第２金属膜を形成する工程と、を有し、
    前記第１金属膜を形成する工程及び前記第２金属膜を形成する工程よりも後に、前記加工変質層を除去する工程を実行し、前記板状部の前記他の面の前記第２金属膜が形成されていない領域の前記加工変質層を除去する請求項７に記載のリードフレームの製造方法。
  10. 前記第２金属膜は、前記板状部の前記他の面の、前記第１金属膜と平面視で重複する領域に形成される請求項８又は９に記載のリードフレームの製造方法。
JP2017171314A 2017-09-06 2017-09-06 リードフレーム及びその製造方法 Active JP6985072B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017171314A JP6985072B2 (ja) 2017-09-06 2017-09-06 リードフレーム及びその製造方法
US16/106,460 US10381292B2 (en) 2017-09-06 2018-08-21 Lead frame and method of manufacturing lead frame
TW107129577A TWI805606B (zh) 2017-09-06 2018-08-24 引線框架及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017171314A JP6985072B2 (ja) 2017-09-06 2017-09-06 リードフレーム及びその製造方法

Publications (2)

Publication Number Publication Date
JP2019047064A true JP2019047064A (ja) 2019-03-22
JP6985072B2 JP6985072B2 (ja) 2021-12-22

Family

ID=65518161

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017171314A Active JP6985072B2 (ja) 2017-09-06 2017-09-06 リードフレーム及びその製造方法

Country Status (3)

Country Link
US (1) US10381292B2 (ja)
JP (1) JP6985072B2 (ja)
TW (1) TWI805606B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11652040B2 (en) 2019-05-13 2023-05-16 Rohm Co., Ltd. Semiconductor device, method of manufacturing semiconductor device, and module

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016179023A1 (en) * 2015-05-01 2016-11-10 Adarza Biosystems, Inc. Methods and devices for the high-volume production of silicon chips with uniform anti-reflective coatings
CN115020245A (zh) * 2022-08-08 2022-09-06 江苏长晶浦联功率半导体有限公司 一种芯片悬空封装制作方法及封装结构

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2734356B2 (ja) 1993-12-17 1998-03-30 住友金属工業株式会社 電子機器用金属薄板の内部応力低減方法
WO2004100240A1 (ja) * 2003-05-12 2004-11-18 Tokyo Seimitsu Co., Ltd. 板状部材の分割方法及び分割装置
JP2007039804A (ja) 2005-07-05 2007-02-15 Furukawa Electric Co Ltd:The 電子機器用銅合金及びその製造方法
US7946022B2 (en) * 2005-07-05 2011-05-24 The Furukawa Electric Co., Ltd. Copper alloy for electronic machinery and tools and method of producing the same
JP2007235069A (ja) * 2006-03-03 2007-09-13 Tokyo Seimitsu Co Ltd ウェーハ加工方法
US20080079127A1 (en) * 2006-10-03 2008-04-03 Texas Instruments Incorporated Pin Array No Lead Package and Assembly Method Thereof
WO2008099784A1 (ja) * 2007-02-15 2008-08-21 Panasonic Electric Works Co., Ltd. Ｌｅｄパッケージおよび立体回路部品の取付構造
JP5215980B2 (ja) * 2009-10-30 2013-06-19 株式会社三井ハイテック 半導体装置の製造方法
JP6608672B2 (ja) * 2015-10-30 2019-11-20 新光電気工業株式会社 半導体装置及びその製造方法、リードフレーム及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11652040B2 (en) 2019-05-13 2023-05-16 Rohm Co., Ltd. Semiconductor device, method of manufacturing semiconductor device, and module

Also Published As

Publication number Publication date
TWI805606B (zh) 2023-06-21
US10381292B2 (en) 2019-08-13
US20190074242A1 (en) 2019-03-07
TW201912838A (zh) 2019-04-01
JP6985072B2 (ja) 2021-12-22

Similar Documents

Publication Publication Date Title
US7808084B1 (en) Semiconductor package with half-etched locking features
US7799611B2 (en) Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US8184453B1 (en) Increased capacity semiconductor package
US7382044B1 (en) Semiconductor device package diepad having features formed by electroplating
US8247888B2 (en) Semiconductor device and method for manufacturing metallic shielding plate
TWI419291B (zh) 引線框架結構、使用引線框架結構之進階四方扁平無引線封裝結構，以及其製造方法
JP6653139B2 (ja) リードフレーム及びその製造方法
US7683462B2 (en) Chip package structure
JP6863846B2 (ja) 半導体素子搭載用基板及びその製造方法
KR20110081813A (ko) 리드 프레임 기판과 그 제조 방법 및 반도체 장치
US10381292B2 (en) Lead frame and method of manufacturing lead frame
TWM512216U (zh) 半導體基板結構與半導體封裝結構
KR20110074514A (ko) 리드 프레임 기판과 그 제조 방법, 및 반도체 장치
JP6608672B2 (ja) 半導体装置及びその製造方法、リードフレーム及びその製造方法
TWI770176B (zh) 導線架及其製造方法
JP6927634B2 (ja) 半導体素子搭載用基板及びその製造方法
US9171740B2 (en) Quad flat non-leaded semiconductor package and fabrication method thereof
US10312187B2 (en) Multi-row wiring member for semiconductor device and method for manufacturing the same
US20220208664A1 (en) Lead frame, method of making lead frame, and semiconductor device
US11062983B2 (en) Substrate for mounting semiconductor element
US10777492B1 (en) Substrate for mounting semiconductor element
US10763202B2 (en) Multi-row wiring member for semiconductor device and method for manufacturing the same
JP6083740B2 (ja) 半導体素子搭載用リードフレームの製造方法
JP2006269719A (ja) 電子装置
TWI355703B (en) Tape carrier for semiconductor device and method f

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200521

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210330

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210406

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211102

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211125

R150 Certificate of patent or registration of utility model

Ref document number: 6985072

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150