JP2006237187A - 樹脂封止型半導体パッケージの製造方法 - Google Patents

樹脂封止型半導体パッケージの製造方法 Download PDF

Info

Publication number
JP2006237187A
JP2006237187A JP2005048259A JP2005048259A JP2006237187A JP 2006237187 A JP2006237187 A JP 2006237187A JP 2005048259 A JP2005048259 A JP 2005048259A JP 2005048259 A JP2005048259 A JP 2005048259A JP 2006237187 A JP2006237187 A JP 2006237187A
Authority
JP
Japan
Prior art keywords
lead frame
sealing
solvent
resin
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005048259A
Other languages
English (en)
Other versions
JP4418764B2 (ja
Inventor
Akiyoshi Sawai
章能 澤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2005048259A priority Critical patent/JP4418764B2/ja
Publication of JP2006237187A publication Critical patent/JP2006237187A/ja
Application granted granted Critical
Publication of JP4418764B2 publication Critical patent/JP4418764B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】 片面一括封止を用いて、アウターリードが側面から突出した樹脂封止型半導体パッケージを製造する。
【解決手段】 複数の同一パターンが碁盤目状に形成されたリードフレームの各パターンのダイパッドに半導体素子をダイボンドする工程と、半導体素子の電極パッドとリードフレームのインナーリードをワイヤによりワイヤボンドする工程と、リードフレームの隣接するパッケージ間のアウターリード上に溶剤可溶性樹脂を設ける工程と、リードフレーム上に実装された複数の半導体素子を封止樹脂で片面一括封止する封止工程と、封止工程の後にリードフレームを溶剤に浸漬することで溶剤可溶性樹脂を溶解除去する工程と、各々のパッケージに分離個片化する工程とを有する。
【選択図】 図１

Description

本発明は、片面一括封止を用いて、アウターリードが側面から突出した樹脂封止型半導体パッケージを製造することができる方法に関するものである。
従来の半導体パッケージは、リードフレーム上に半導体素子を接着し、半導体素子とリードフレームをワイヤで接合した後、リードフレームのアウターリードを除く全体を封止樹脂で封止したものである。このようなパッケージとして、QFP(Quad Flat Package)などがある。しかし、このパッケージは、小面積化、薄型化の点では未だ改善の余地があり、また各半導体素子を個別に封止するため生産性が低いという問題があった。
この問題を解決するために提案された半導体パッケージの製造方法について説明する（例えば、特許文献１又は２参照）。まず、リードフレーム上の複数の半導体素子を封止樹脂で片面一括封止する。次に、個々に分離個片化する。この方法により製造されるパッケージとして、例えばQFN(Quad Flat Non-leaded package)やSON(Small Outline Non-leaded package)などがある。このパッケージでは、リードフレームが封止樹脂から突出していないので、小面積化及び薄型化を図ることができる。また、リードフレーム上の複数の半導体素子を樹脂で片面一括封止するため生産性が高い。
特開平１０−１２７７３号公報 特開２００３−８６６１４号公報
従来の製造方法により得た半導体パッケージでは、パッケージ裏面の封止樹脂から露出したリードフレームを外部接続用電極としている。このため、マザー基板への実装において半田の接合面積が小さいため半田接合強度が低いという問題があった。また、基板に曲げが加わった際にその応力を緩衝する場がなく、実装後の信頼性が低いという問題もあった。
一方、アウターリードが側面から突出した半導体パッケージは、マザー基板への実装においてアウターリードの周囲全体に半田が濡れるため半田接合強度が高く、基板曲げ耐性も強い。しかし、この構造の半導体パッケージは、従来の製造方法では製造するのが困難であった。それは、アウターリードも含めて樹脂で片面一括封止されるため、個片化時にパッケージの側面から突出した清浄なアウターリードを露出させることができないからである。
本発明は、上述のような課題を解決するためになされたもので、その目的は、片面一括封止を用いて、アウターリードが側面から突出した樹脂封止型半導体パッケージを製造することができる方法を得るものである。
本発明に係る樹脂封止型半導体パッケージの製造方法は、複数の同一パターンが碁盤目状に形成されたリードフレームの各パターンのダイパッドに半導体素子をダイボンドする工程と、半導体素子の電極パッドとリードフレームのインナーリードをワイヤによりワイヤボンドする工程と、リードフレームの隣接するパッケージ間のアウターリード上に溶剤可溶性樹脂を設ける工程と、リードフレーム上に実装された複数の半導体素子を封止樹脂で片面一括封止する封止工程と、封止工程の後にリードフレームを溶剤に浸漬することで溶剤可溶性樹脂を溶解除去する工程と、各々のパッケージに分離個片化する工程とを有する。本発明のその他の特徴は以下に明らかにする。
本発明により、片面一括封止を用いた場合でも、アウターリードが側面から突出した樹脂封止型半導体パッケージを製造することができる。これにより、小面積化及び薄型化を図ることができ、生産性が高く、半田接合強度が高く、基板曲げ耐性も強い樹脂封止型半導体パッケージを得ることができる。
実施の形態１．
以下、本発明の実施の形態１に係る樹脂封止型半導体パッケージの製造方法について図１及び図２を用いて説明する。図１は、各工程における横断面図、図２は各工程におけるアウターリード切断位置における別方向から見た断面図である。
まず、図１（ａ），図２（ａ）に示すように、リードフレーム１１の各パターンのダイパッドに半導体素子１２をダイボンドする。リードフレーム１１は４２アロイや銅からなる板状のもので、エッチングやパンチングにより複数の同一パターンが碁盤目状に形成されている。また、リードフレーム１１のインナーリードには、後のワイヤボンドでワイヤ１３と金属接合が得られるように、銀などのめっきが施されている。
そして、半導体素子１２の電極パッドとリードフレーム１１のインナーリードをワイヤ１３によりワイヤボンドする。ワイヤ１３の材料は、主に金が使用される。また、接合に使用される材料は、半田や銀ペースト等の接着剤である。
さらに、リードフレーム１１の隣接するパッケージ間のアウターリード上に溶剤可溶性樹脂１４を幅０．３ｍｍ以上で設ける。この溶剤可溶性樹脂１４がリードフレーム１１の下面に垂れないように、リードフレーム１１の下面に密着するようにフィルムを載置するのが好ましい。フィルム材料としては、ＰＥＴ（ポリエチレンテレフタレート）、シリコーン、またはＦＥＰ（四フッ化エチレン−六フッ化プロピレン共重合体）などのフッ素系樹脂が挙げられる。溶剤可溶性樹脂はスチレンブタジエンゴム、アクリル樹脂、ブチラール樹脂、エチルセルロースなどを重量分率３０〜５０％程度含み、トルエン、キシレン、メチルエチルケトンなどの有機溶剤に溶かし込んで希釈したものを用いる。更に、充填剤として、シリカなどの無機粉末を含んでも良い。溶剤可溶性樹脂の塗布は、印刷、ディスペンス、インクジェットなどの方法で行われる。溶剤可溶性樹脂１４の塗布後、含まれる溶剤を揮発させることで、溶剤可溶性樹脂１４を固化させる。その後、フィルムを除去する。
次に、図１（ｂ），図２（ｂ）に示すように、リードフレーム１１上に実装された複数の半導体素子１２を封止樹脂１５で片面一括封止する。この際、リードフレーム１１のアウターリード領域に設けた溶剤可溶性樹脂１４も同時に封止樹脂１５で片面一括封止される。ここでは、封止材としてシート状樹脂を用い、装置は真空ラミネータまたは真空プレスを用いる。また、トランスファーモールド法を用いても良いが、この場合、封止時にリードフレーム１１の裏面への封止樹脂１５の周り込みを防ぐため、封止シートを用いるのが望ましい。この封止シートは、予め半導体素子１２搭載前のリードフレーム１１に設けても良い。真空ラミネータおよび真空プレスでは、一般的に搬送用にＰＥＴなどのフィルムを用いるため、封止樹脂１５の成形加圧時に、リードフレーム１１下面とフィルムが密着し、リードフレーム１１下面への封止樹脂１５の回り込みを抑えることができる。勿論、トランスファーモールド法と同様に、封止シートを用いて、真空ラミネータや真空プレスで成形することも可能である。
次に、図１（ｃ），図２（ｃ）に示すように、封止樹脂１５で片面一括封止されたリードフレーム１１を溶剤に浸漬することで溶剤可溶性樹脂１４を溶解除去する。封止時に封止シートを用いた場合は、一括封止後、封止シートをリードフレーム１１から剥離しておく。浸漬する溶剤は、溶剤可溶性樹脂１４を希釈していた溶剤を使用すれば良い。そうすることで、元々溶剤可溶性樹脂１４が存在した箇所、つまりアウターリード部は空洞１６となる。
次に、図１（ｄ），図２（ｄ）に示すように、溶剤可溶性樹脂１４を溶解除去した後にアウターリードに外装めっきをする。めっきは半田浴で電気めっきによる。外装めっきにより、露出しているリードフレーム１１面全体にめっき皮膜１７が付着する。元々溶剤可溶性樹脂１４が存在した箇所が空洞であるため、アウターリードの表面（半導体素子１２搭載面側）や側面にもめっき皮膜１７が付着する。
次に、図１（ｅ），図２（ｅ）に示すように、各々のパッケージに分離個片化する。個片化は、ダイシング法を用いて２段階で行う。ダイシング法はダイヤモンド粉を円盤の外周に焼結した回転刃を回転させながら、ウエハなどを切断する方式である。まず、封止樹脂１５で片面一括封止されたリードフレーム１１の半導体素子１２搭載面側から、アウターリード領域の空洞上に残った封止樹脂１５を除去する。除去する封止樹脂１５の幅が０．３ｍｍ程度の場合は、厚いダイシングの刃を用いて、不要な樹脂部を１回の走査で削り落とせばよい。ダイシングの深さは、リードフレーム１１表面から上へ、０〜１００μｍの位置とする。次に、半導体素子１２の搭載面側から、２段階目のダイシングを行い、アウターリードを切断する。用いる回転刃は１段階目に用いた回転刃より薄いものを用いる。以上で、各々個片化された半導体パッケージが完成する。なお、溶剤可溶性樹脂１４の幅を０．３ｍｍ以上とすることで、半導体パッケージ側面からのアウターリードの突出を０．２ｍｍ以上とすることができる。また、２段階目のダイシングの代わりに、金型によるリードカットで個片化しても良い。また、これまでの説明では、ダイシング前に外装めっきを行ったが、１段階目のダイシングと２段階目のダイシングの間に外装めっき工程を挿入しても、同じ完成品が得られる。
以上説明した製造方法により、片面一括封止を用いて、アウターリード１８が側面から突出した樹脂封止型半導体パッケージを製造することができる。これにより、小面積化及び薄型化を図ることができ、生産性が高く、半田接合強度が高く、基板曲げ耐性も強い樹脂封止型半導体パッケージを得ることができる。
また、アウターリード１８の表面には、除去が困難な封止樹脂１５ではなく、溶剤可溶性樹脂１４が接しているため、溶剤浸漬により容易にアウターリード表面を清浄化することができる。これにより、リード切断面を除いたアウターリード全面に外装めっきが付着した半導体パッケージを得ることができる。従って、本実施の形態に係る半導体パッケージを外部基板へ実装する際には、接合力の大きい良好な半田接合が形成され、実装信頼性が向上する。
実施の形態２．
以下、本発明の実施の形態２に係る樹脂封止型半導体パッケージの製造方法について図３及び図４を用いて説明する。図３は、各工程における横断面図、図４は各工程におけるアウターリード切断位置における別方向から見た断面図である。図１又は図２と同様の構成要素には同じ番号を付し、説明を省略する。
実施の形態２では、図３（ａ），図４（ａ）に示すように、リードフレーム１１に半導体素子１２をダイボンドする前に、リードフレーム１１の少なくともアウターリードとなる領域に外装めっきをする。図では、リードフレーム１１全面にめっき皮膜１７ａを形成した場合について示す。リードフレーム１１に予め施されるめっきはプリプレーティングと呼ばれる。また、めっき皮膜１７ａの構成は、ニッケル−パラジウム−金を想定している。そして、めっき皮膜１７ａを形成した後、リードフレーム１１の隣接するパッケージ間のアウターリード上に溶剤可溶性樹脂１４を実施の形態１と同様にして設ける。
次に、図３（ｂ），図４（ｂ）に示すように、リードフレーム１１上に実装された複数の半導体素子１２を封止樹脂１５で片面一括封止する。
次に、図３（ｃ），図４（ｃ）に示すように、封止樹脂１５で片面一括封止されたリードフレーム１１を溶剤に浸漬することで溶剤可溶性樹脂１４を溶解除去する。これにより、元々溶剤可溶性樹脂１４が存在した箇所、つまりアウターリード部は空洞１６となり、アウターリード表面に予め施されたプリプレーティング面が露出する。
次に、図３（ｄ），図４（ｄ）に示すように、各々のパッケージに分離個片化する。実施の形態１では分離個片化の前に外装めっきを行ったが、本実施の形態２では、予めリードフレーム１１にプリプレーティングが施されているため、この時点で外装めっきを行う必要はない。
以上説明した製造方法により、片面一括封止を用いて、アウターリード１８が側面から突出した樹脂封止型半導体パッケージを製造することができる。これにより、小面積化及び薄型化を図ることができ、生産性が高く、半田接合強度が高く、基板曲げ耐性も強い樹脂封止型半導体パッケージを得ることができる。
また、封止時にアウターリード１８部分のめっき皮膜１７ａに接しているのは、除去が困難な封止樹脂１５ではなく、溶剤可溶性樹脂１４であるため、封止後の溶剤浸漬により、容易にアウターリード表面を全面に渡って清浄化し、予めリードフレーム１１に施されたプリプレーティング面が露出再生できる。これにより、リード切断面を除いたアウターリード全面に外装めっきが付着した半導体パッケージを得ることができる。従って、本実施の形態に係る半導体パッケージを外部基板へ実装する際には、接合力の大きい良好な半田接合が形成され、実装信頼性が向上する。
実施の形態３．
図５は、本発明の実施の形態３に係る半導体パッケージの製造方法における封止工程を示す横断面図である。図示のように、片面一括封止に用いるシート状樹脂１５ａをリードフレーム１１上に載置している。封止装置として真空ラミネータまたは真空プレスを用いる。
ここで、実施の形態３では、溶剤可溶性樹脂１４の高さを、リードフレーム１１のインナーリードと半導体素子１２をワイヤボンドしているワイヤ１３の高さより高くしている。その他の工程は実施の形態１又は２と同様である。これにより、シート状樹脂１５ａを封止前のリードフレーム１１上に載置しても、ワイヤ１３を変形することがない。
本発明の実施の形態１に係る樹脂封止型半導体パッケージの製造方法の各工程における横断面図である。 本発明の実施の形態１に係る樹脂封止型半導体パッケージの製造方法の各工程におけるアウターリード切断位置における別方向から見た断面図である。 本発明の実施の形態２に係る樹脂封止型半導体パッケージの製造方法の各工程における横断面図である。 本発明の実施の形態２に係る樹脂封止型半導体パッケージの製造方法の各工程におけるアウターリード切断位置における別方向から見た断面図である。 本発明の実施の形態３に係る半導体パッケージの製造方法における封止工程を示す横断面図である。
符号の説明
１１ リードフレーム
１２ 半導体素子
１３ ワイヤ
１４ 溶剤可溶性樹脂
１５ 封止樹脂
１５ａ シート状樹脂
１７，１７ａ めっき皮膜

Claims (4)

  1. 複数の同一パターンが碁盤目状に形成されたリードフレームの各パターンのダイパッドに半導体素子をダイボンドする工程と、
    前記半導体素子の電極パッドと前記リードフレームのインナーリードをワイヤによりワイヤボンドする工程と、
    前記リードフレームの隣接するパッケージ間のアウターリード上に溶剤可溶性樹脂を設ける工程と、
    前記リードフレーム上に実装された複数の前記半導体素子を封止樹脂で片面一括封止する封止工程と、
    前記封止工程の後に前記リードフレームを溶剤に浸漬することで前記溶剤可溶性樹脂を溶解除去する工程と、
    各々のパッケージに分離個片化する工程とを有することを特徴とする半導体パッケージの製造方法。
  2. 前記溶剤可溶性樹脂を溶解除去した後に前記アウターリードに外装めっきをする工程を更に有することを特徴とする請求項１に記載の半導体パッケージの製造方法。
  3. 前記リードフレームに半導体素子をダイボンドする前に、前記リードフレームの少なくともアウターリードとなる領域に外装めっきをする工程を更に有することを特徴とする請求項１に記載の半導体パッケージの製造方法。
  4. 前記溶剤可溶性樹脂の高さを前記ワイヤの高さよりも高くし、前記片面一括封止にシート状樹脂を用いることを特徴とする請求項１〜３の何れか１項に記載の半導体パッケージの製造方法。



JP2005048259A 2005-02-24 2005-02-24 樹脂封止型半導体パッケージの製造方法 Expired - Fee Related JP4418764B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005048259A JP4418764B2 (ja) 2005-02-24 2005-02-24 樹脂封止型半導体パッケージの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005048259A JP4418764B2 (ja) 2005-02-24 2005-02-24 樹脂封止型半導体パッケージの製造方法

Publications (2)

Publication Number Publication Date
JP2006237187A true JP2006237187A (ja) 2006-09-07
JP4418764B2 JP4418764B2 (ja) 2010-02-24

Family

ID=37044527

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005048259A Expired - Fee Related JP4418764B2 (ja) 2005-02-24 2005-02-24 樹脂封止型半導体パッケージの製造方法

Country Status (1)

Country Link
JP (1) JP4418764B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008108872A (ja) * 2006-10-25 2008-05-08 Denso Corp モールドパッケージおよびその製造方法
JP2014154785A (ja) * 2013-02-12 2014-08-25 Seiko Instruments Inc 樹脂封止型半導体装置およびその製造方法
KR20150103337A (ko) 2013-11-07 2015-09-09 아사히 가라스 가부시키가이샤 이형 필름, 및 반도체 패키지의 제조 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008108872A (ja) * 2006-10-25 2008-05-08 Denso Corp モールドパッケージおよびその製造方法
JP2014154785A (ja) * 2013-02-12 2014-08-25 Seiko Instruments Inc 樹脂封止型半導体装置およびその製造方法
KR20150103337A (ko) 2013-11-07 2015-09-09 아사히 가라스 가부시키가이샤 이형 필름, 및 반도체 패키지의 제조 방법
US9613832B2 (en) 2013-11-07 2017-04-04 Asahi Glass Company, Limited Mold release film and process for producing semiconductor package

Also Published As

Publication number Publication date
JP4418764B2 (ja) 2010-02-24

Similar Documents

Publication Publication Date Title
US7439097B2 (en) Taped lead frames and methods of making and using the same in semiconductor packaging
US8329509B2 (en) Packaging process to create wettable lead flank during board assembly
TWI337775B (en) Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US7799611B2 (en) Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US6777265B2 (en) Partially patterned lead frames and methods of making and using the same in semiconductor packaging
EP1335427B1 (en) Resin-moulded semiconductor device
KR100789348B1 (ko) 부분적으로 패터닝된 리드 프레임 및 이를 제조하는 방법및 반도체 패키징에서 이를 이용하는 방법
TWI291756B (en) Low cost lead-free preplated leadframe having improved adhesion and solderability
US20020074672A1 (en) Semiconductor package without substrate and method of manufacturing same
JPH11260985A (ja) リードフレーム，樹脂封止型半導体装置及びその製造方法
JP2005223331A (ja) リードフレーム、これを利用した半導体チップパッケージ及びその製造方法
TWI274409B (en) Process for manufacturing sawing type leadless semiconductor packages
US9659842B2 (en) Methods of fabricating QFN semiconductor package and metal plate
JP2003174131A (ja) 樹脂封止型半導体装置及びその製造方法
JP4418764B2 (ja) 樹脂封止型半導体パッケージの製造方法
US20020048851A1 (en) Process for making a semiconductor package
JP5299411B2 (ja) リードフレームの製造方法
JP4570797B2 (ja) 半導体装置の製造方法
JP2002134654A (ja) 樹脂封止型半導体装置及びその製造方法
JP2003188332A (ja) 半導体装置およびその製造方法
JP4033969B2 (ja) 半導体パッケージ、その製造方法及びウェハキャリア
JP2002026192A (ja) リードフレーム
JP4362902B2 (ja) 樹脂封止型半導体装置の製造方法
JP2002026168A (ja) 半導体装置およびその製造方法
JP2012186207A (ja) リードフレーム、それを用いた半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080818

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090818

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091008

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091124

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091130

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121204

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121204

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131204

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees