JP2014154785A - 樹脂封止型半導体装置およびその製造方法 - Google Patents

樹脂封止型半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2014154785A
JP2014154785A JP2013024972A JP2013024972A JP2014154785A JP 2014154785 A JP2014154785 A JP 2014154785A JP 2013024972 A JP2013024972 A JP 2013024972A JP 2013024972 A JP2013024972 A JP 2013024972A JP 2014154785 A JP2014154785 A JP 2014154785A
Authority
JP
Japan
Prior art keywords
lead
resin
cutting
semiconductor device
die pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013024972A
Other languages
English (en)
Other versions
JP6030970B2 (ja
Inventor
Noriyuki Kimura
紀幸 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2013024972A priority Critical patent/JP6030970B2/ja
Priority to TW103102119A priority patent/TWI591775B/zh
Priority to US14/174,579 priority patent/US9275972B2/en
Priority to KR1020140014861A priority patent/KR102082941B1/ko
Priority to CN201410048433.4A priority patent/CN103985690B/zh
Publication of JP2014154785A publication Critical patent/JP2014154785A/ja
Priority to US14/960,658 priority patent/US9431273B2/en
Application granted granted Critical
Publication of JP6030970B2 publication Critical patent/JP6030970B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/89—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using at least one connector not provided for in any of the groups H01L24/81 - H01L24/86
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/85005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】リード部端面にメッキ層が存在しなくても、半導体装置をプリント基板等の実装基板にハンダの接合剤により接合した際に、封止樹脂部から露出したリード部の上面部分を介してリード部端面にもハンダフィレットが形成される半導体装置およびその製造方法を提供する。
【解決手段】ダイパッド部上に搭載された半導体素子と、ダイパッド部にその先端部が対向して配置された複数のリード部と、半導体素子の電極とリード部とを接続した金属細線と、それらを部分的に樹脂封止した樹脂封止型半導体装置のダイパッド部の底面部とリード部のリード底面部と外側面部と上側端部を封止樹脂から露出し、リード上側端部の上に封止樹脂の無い切り欠き部を形成した後、リード底面部およびリード上側端部にメッキ層を施す。
【選択図】図５

Description

本発明は、ＱＦＮ、ＤＦＮと称されるノンリードタイプの樹脂封止型半導体装置と、その製造方法に関するものである。特に、リード端子部の実装信頼性を向上させた樹脂封止型半導体装置と、その製造方法に関するものである。
近年、電子機器の小型化に対応するために、半導体部品の高密度実装が要求され、それにともなって、半導体部品の小型化、薄型化が進んでいる。ＢＧＡやＣＳＰパッケージと並んで、リードフレームを用いた小型パッケージとして、ＤＦＮやＱＦＮ型の半導体装置が実用化されている。
図７（ａ）は、従来のＤＦＮパッケージの裏面図、図７（ｂ）はそのＡ−Ａ線断面図である。ＤＦＮパッケージは、リード部１３とダイパッド部１２に搭載された半導体素子１１とを封止樹脂１６によって封止し、その裏面から複数のリード部１３とダイパッド部１２を露出させている。複数のリード部１３は、パッケージ裏面において対向する２方向に整列され、それらが外部リードを形成している。また、複数のリード部１３は、封止樹脂１６内において金属細線１４を介して半導体素子１１の表面電極に電気的に接続されている。
ＤＦＮパッケージは、複数のリード部１３を樹脂１６から外部へ突出させないため、実装基板への実装面積を小さくすることができるという利点をもつ。また、ダイパッド部１２を封止樹脂１６から露出させることで、内部の発熱を効率良く外部へ放散させることができる。但し、ＤＦＮパッケージには、ダイパッド部１２を封止樹脂１６内に封止する構造もある。ＱＦＮパッケージは、パッケージ裏面において４方向に外部リードを露出させた構成である。
図８は、樹脂封止後のフレームを上から見た上面図であり、続く図９は、図８に図示したフレームの切断後のＢ−Ｂ断面図である。図８および図９に示すように、フレーム枠の各ダイパッド部１２に搭載された半導体素子１１を封止樹脂１６で封止した後、切断ラインに沿って、ダイシング装置の回転ブレードによって封止樹脂１６とリード部１３とを同時に切断し、図１０に示すように個々の半導体装置に個片化する方法が採用されている。（例えば、特許文献１参照）
特表２００２−５１９８４８号公報（第７図）
しかしながら、この種の樹脂封止型半導体装置は、樹脂封止後、リード部１３の切断箇所を回転ブレードで切断してフレームから分離し、個々の半導体装置を得るが、リード部１３をフレームから切断して形成するため、図１１に示すようにリード部１３の切断部の端面には、メッキ層１７が存在せず、半導体装置をプリント基板等の実装基板２０にハンダ１８を用いて接合した際に、リード部１３の封止樹脂部から露出した側面部分にはハンダ１８によるハンダフィレットが形成されず、実装強度が弱くなり実装信頼性が低下する恐れがあった。
図面を参照して実装された状態を説明すると、図１１は図１０に示した円内の拡大図であり、半導体装置のリード部１３を示している。リード切断されたリード部１３の封止樹脂１６から露出したリード部１３の端面部には、他のリード部１３の外部表面に形成されているメッキ層１７が存在しない。したがって、実装された状態を拡大した模式断面図である図１２に示すように、半導体装置を実装基板２０にハンダ１８等の接合剤により実装した際、リード部１３の端面部分にハンダフィレットが形成されずに実装強度が低下してしまう。
本発明は，上記課題を解決し、ＤＦＮあるいはＱＦＮタイプの樹脂封止型半導体装置の基板実装の強度向上および実装信頼性を高めることのできる半導体装置およびその製造方法を提供するものである。
上記課題を解決するために、以下のような手段を用いた。
まず、ダイパッド部と、前記ダイパッド部上に搭載された半導体素子と、前記ダイパッド部に対向して配置された複数のリード部と、前記半導体素子の複数の電極と前記複数のリード部とを接続している金属細線と、前記複数のリード部が部分的に露出するように、前記ダイパッド部、前記半導体素子および前記複数のリード部を封止している封止樹脂と、を有し、前記複数のリード部は、前記封止樹脂から露出した、底面であるリード底面部と先端であるリード外側面部と上面の一部であるリード上側端部とを備えており、前記リード底面部は前記封止樹脂の底面と同一面内にあり、前記リード底面部および前記リード上側端部はメッキ層を有しており、前記リード上側端部の鉛直上方には前記封止樹脂の無い切り欠き部を介して前記封止樹脂が存在することを特徴とする樹脂封止型半導体装置とした。
また、前記リード外側面部が前記封止樹脂の側面よりも外側に突出していることを特徴とする樹脂封止型半導体装置とした。
また、前記リード外側面部が前記封止樹脂の側面と同一面であることを特徴とする樹脂封止型半導体装置とした。
また、前記リード底面部のメッキ層および前記リード上側端部のメッキ層は、鉛、ビスマス、スズ、銅、銀、パラジウム、金のいずれか一つの金属層もしくは２つ以上の合金層からなることを特徴とする樹脂封止型半導体装置とした。
また、前記切り欠き部は、コの字型であることを特徴とする樹脂封止型半導体装置とした。
また、前記ダイパッド部の底面部が前記封止樹脂から露出していることを特徴とする樹脂封止型半導体装置とした。
また、前記リード部が、インナーリード部とアウターリード部からなり、インナーリード部がアウターリード部よりも高くなるように折り曲げられていることを特徴とする樹脂封止型半導体装置とした。
また、ダイパッド部および前記ダイパッド部に対向して配置された複数のリード部を１ユニットとして、そのユニットを複数有したフレームもしくは電鋳基板を準備する工程と、
前記フレームもしくは電鋳基板の第１面に封止シートを貼り付ける工程と、前記リード部の前記第１面と反対側の第２面に可溶性フィルムを形成する工程と、前記フレームもしくは電鋳基板の前記ダイパッド部の各々に半導体素子を搭載し、前記リード部と前記半導体素子表面の電極を金属細線で接続する工程と、前記複数のリード部のリード底面部が露出するように、前記ダイパッド部と前記半導体素子と前記リード部とを封止樹脂により樹脂封止する工程と、前記可溶性フィルムを溶解除去し、空洞部を形成する工程と、
前記フレームもしくは電鋳基板をメッキ浴に浸して前記リード底面部と前記リード上側端部にメッキ層を形成する工程と、前記第１面側から前記リード部に第１の切断を施して、前記空洞部に至る第１の溝を形成する工程と、前記第１面と反対側の第２面側から前記封止樹脂を第２の切断を施して、前記フレームから樹脂封止型半導体装置を分離する工程と、からなることを特徴とする樹脂封止型半導体装置の製造方法を用いた。
また、前記第１の切断がパンチ切断であって、前記第２の切断が回転ブレード切断であることを特徴とする樹脂封止型半導体装置の製造方法を用いた。
また、前記第１の切断がパンチ切断であって、前記第２の切断もパンチ切断であることを特徴とする樹脂封止型半導体装置の製造方法を用いた。
また、前記第１の切断が回転ブレード切断であって、前記第２の切断もパンチ切断であることを特徴とする樹脂封止型半導体装置の製造方法を用いた。
また、前記回転ブレードにおける切断幅が前記パンチ切断における切断幅よりも広く、前記空洞部の幅よりも狭いことを特徴とする樹脂封止型半導体装置の製造方法を用いた。
そして、前記回転ブレードにおける切断幅と前記パンチ切断における切断幅とが同じであって、前記空洞部の幅よりも狭いことを特徴とする樹脂封止型半導体装置の製造方法を用いた。
上記手段を用いることで、本発明の樹脂封止型半導体装置をプリント基板等の実装基板のランド部にハンダ接合した際、リード部に設けられたリード上側端部１９ｂのメッキ層までハンダフィレットが形成されるため、実装強度が向上し、実装信頼性を高めることができる。さらに、基板実装時、リード端面部に形状良好なハンダフィレットが形成されることにより、実装後の接合部の外観検査時の認識精度を向上させ、認識不良を防止することができる。
本発明の一実施例の半導体素子搭載したフレームの上面図である。 本発明の一実施形態の樹脂封止型半導体装置の製造方法を示すであり、（ａ）は上面図、（ｂ）〜（ｄ）は断面図である。 図２に引き続く本発明の一実施形態の樹脂封止型半導体装置の製造方法を示す断面図（ｅ）〜（ｉ）である。 図３に引き続く本発明の一実施形態の樹脂封止型半導体装置の製造方法を示す断面図（ｊ）〜（ｋ）である。 本発明の一実施形態の樹脂封止型半導体装置を示す断面図である。 本発明の一実施形態の樹脂封止型半導体装置を示す断面図（実装状態拡大図）である。 従来の樹脂封止型半導体装置を示す図である。 従来の樹脂封止型半導体装置の製造方法を示すフレーム上面図である。 従来の樹脂封止型半導体装置の製造方法を示す断面図である。 従来の樹脂封止型半導体装置の断面図である。 従来の樹脂封止型半導体装置を示す断面図（リード部拡大図）である。 従来の樹脂封止型半導体装置を示す断面図（実装状態拡大図）である。 従来の樹脂封止型半導体装置を示す断面図（実装状態拡大図）である。
以下、本発明の樹脂封止型半導体装置およびその製造方法の一実施形態について図面を参照しながら説明する。
まず、本実施例のフレームについて説明する。
図１は本実施例の半導体素子搭載したフレームもしくは電鋳基板の上面図であり、図２（ａ）は半導体素子搭載前のフレーム上面図、図２（ｂ）〜図４（ｋ）は、半導体装置の製造方法を示す断面図である。本実施例の半導体装置は、図１に示すように、フレームは銅（Ｃｕ）材からなり、ダイパッド部１２上に搭載された半導体素子１１と、ダイパッド部１２にその先端部が対向して配置された複数のリード部１３とを１ユニットとして、そのユニットを複数有した構成になる。図中の破線は、半導体素子１１を搭載して樹脂封止型半導体装置を構成する場合、封止樹脂１６で封止する領域を示しており、また二点鎖線で示したラインは、半導体素子１１を搭載した後、樹脂封止し、樹脂封止型半導体装置を構成した後、各々の半導体装置に分離する切断ラインを示している。
次に本実施例の樹脂封止型半導体装置について説明する。図５は、図１に示すフレームを用いて製造されたひとつの樹脂封止型半導体装置を示す図であり、図１内の右上に示されるＢ−Ｂ切断線に沿った断面図である。
図５に示すように、フレームのダイパッド部１２上に半導体素子１１が搭載され、その半導体素子１１上の電極とリード部１３のインナーリード部とが金属細線１４により電気的に接続されている。リード部１３は、インナーリード部とアウターリード部からなり、インナーリード部がアウターリード部よりも高くなるように折り曲げられている。そしてダイパッド部１２上の半導体素子１１、金属細線１４、リード部１３は封止樹脂１６により封止されている。ダイパッド部１２の半導体素子１１搭載面と反対側である裏面は封止樹脂１６から露出し、その露出面はメッキ層１７により被覆されている。メッキ層１７は、鉛、ビスマス、スズ、銅、銀、パラジウム、金のいずれかの金属もしくは複数の金属の合金から成り、電解メッキ法もしくは無電解メッキ法によって形成される。ダイパッド部１２の端面にはダイパッドの厚みを薄くした肉薄部２５が設けられ、肉薄部２５の裏面には封止樹脂１６が回り込んでダイパッド１２が封止樹脂１６から抜けにくい構造となっている。
リード部１３のインナーリード部は封止樹脂１６によって封止されているが、ダイパッド部１２裏面および封止樹脂１６底面と同一平面となるアウターリード部のリード底面部１９ａは封止樹脂１６から露出し、その露出面にはメッキ層１７が被覆されている。封止樹脂１６の側面にはリード部１３のアウターリード部のリード上側端部１９ｂが露出するようにコの字型の切り欠き部２２が設けられ、アウターリード部のリード上側端部１９ｂ上にもメッキ層１７が形成され、被覆されている。リードの先端はリードが切断されたリード外側面部１９ｃであり、メッキはされていない。
図６は、図５に示した樹脂封止型半導体装置を基板に実装した状態を示す図である。実装基板２０には導電性のランド部２１が設けられており、封止樹脂型半導体装置のダイパッド部１２の裏面およびリード部１３のアウターリード部のリード底面部１９ａとメッキ層１７およびハンダ１８を介して接合される。メッキ層１７表面はハンダ１８が濡れ易い性質を有するためリード底面部１９ａ、リード上側端部１９ｂ、リード外側面部１９ｃを覆うようにハンダフィレットが形成されるため、実装強度が向上し、実装信頼性を高めることができる。比較のために、切り欠き部の無い従来の樹脂封止型半導体装置を基板実装した様子を図１３に示す。この例は封止樹脂１６からリード部１３が大きく突出する構造である。これに対し、図６に示す樹脂封止型半導体装置の場合は、封止樹脂１６の外形（端面）から突出するリード部１３は僅かであり、樹脂封止型半導体装置の小型化にも寄与する構造となっている。また、僅かのリード部突出は、樹脂封止型半導体装置の上面からの外観検査に際しても有効な特徴である。
上記では、インナーリード部がアウターリード部よりも高くなるように折り曲げられているリード部を例に説明したが、リードフラットタイプの樹脂封止型半導体装置でも同様の構造は採用できる。
次に本実施形態の封止樹脂型半導体装置の製造方法について説明する。
まず、図２（ａ）に示すように、フレーム内に半導体素子が載置される矩形状のダイパッド部１２とそのダイパッド部１２に先端部が対向して配置された複数のリード部１３とを１ユニットとして、そのユニットを複数有した銅材よりなるリードフレームを用意する。リードフレームの底面側には、封止シート１５が貼付されており、この封止シート１５はリード部１３の底面に封止樹脂が回り込まないように保護し、リード部１３の底面を露出させるための機能部材となっている。
図２（ｂ）は、図２（ａ）に示されるＣ−Ｃ切断線に沿った断面図である。封止シート１５上にダイパッド部１２の裏面とリード部１３のアウターリード部のリード底面部が接着し、インナーリード部はアウターリード部よりも高くなるように折り曲げられ、封止シート１５に接着していない。
図２（ｃ）は、アウターリード部の上面に水溶性テープ２３を選択的に貼り付けた状態を示す図である。ここでは、断面が矩形の水溶性テープ２３を用いている。水溶性テープに代えてレジストやコーティング材であっても構わない。水溶性テープ２３は図１において破線で示される封止樹脂１６の全幅にわたり設ける。
図２（ｄ）に示すように、リードフレームの各ユニットのダイパッド部１２上に銀ペースト等の接着剤（図示せず）により、それぞれ半導体素子１１をダイボンディングし、その後、図３（ｅ）に示すように、ワイヤーボンディング法により半導体素子１１上の電極パッド（図示せず）とリード部１３のインナーリード部とを金属細線１４により電気的に接続する。
次に図３（ｆ）に示すように、トランスファーモールド法により、エポキシ系樹脂よりなる封止樹脂１６により、リードフレームの外囲としてダイパッド部１２、半導体素子１１、リード部１３のインナーリード部およびアウターリード部の一部、そして金属細線１４を封止するとともに、リードフレームのダイパッド部１２およびリード部１３の底面に密着させていた封止シート１５を取り除く。この状態では、ダイパット１２およびリード部１３が封止樹脂１６から露出している。
次に図３（ｇ）に示すように、水処理にて水溶性テープ２３を溶解させ空洞部２４を形成する。断面が矩形の水溶性テープ２３を用いたので、空洞部２４の断面も矩形となっている。水溶性テープに代えてレジストを使用した場合はイソプロピルアルコールなどの溶剤で処理することでレジストを溶解させ空洞部２４を形成することができる。コーティング材の場合もこれを溶解する溶剤を用いることで空洞部２４を形成することができる。
次に図３（ｈ）に示すように、ダイパッド部１２裏面およびリード１３のアウターリード部のリード底面部、そして空洞部２４に露出するアウターリード部の上面にメッキ層１７を形成する。ここでは、スズ１００％組成のメッキ層を電解メッキ法により形成する。メッキ層１７の形成は、電解メッキによる方法の他、無電解メッキを使用してもよい。
次に図３（ｉ）に示すように、アウターリード部のリード底面部側から金型パンチを用いてリード部１３のアウターリード部をパンチ切断すると、図４（ｊ）に示すように、その切断ラインは空洞部２４に達する狭溝となる。
次に図４（ｋ）に示すように、パンチ切断と反対側である封止樹脂１６側（図では下側）から回転ブレードによりカットをし、空洞部２４に届く溝を形成する。このときの溝幅はパンチ切断で形成された狭溝よりも広く、空洞部２４の幅よりも狭いことが望ましい。
これにより、個々に分離されて図５に示す樹脂封止型半導体装置となる。このとき、空洞部２４は分断されて封止樹脂１６の側面の設けられる切り欠き部２２となる。そして、パンチ切断により形成された溝の溝幅と回転ブレードによって形成された溝の溝幅とから理解できるように、リード部１３の先端であるリード部外側面部１９ｃは封止樹脂の側面よりもわずかに突出することになる。
以上では、回転ブレードにおける切断幅がパンチ切断における切断幅よりも広い場合の実施例を説明したが、アウターリード部側からの切断と封止樹脂側からの切断を同じ幅とし、これらの切断幅が空洞部の幅よりも狭くすることでも良い。この場合は、リード部外側面部が封止樹脂の側面と同一面になる。これを実現するために、アウターリード部側からの切断と封止樹脂側からの切断の両方をパンチ切断するという手法を用いても良いし、両方を回転ブレード切断すると手法を用いても良い。
上記説明においては、断面が矩形の水溶性テープ２３を用いた実施例について説明したので、空洞部２４の断面も矩形となり、切り欠き部２２はコの字型となった。上述のように、水溶性テープ２３に代えてレジストやコーティング材を用いることも可能であり、その場合、選択的に配置されたレジストやコーティング材の断面は、必ずしも矩形とはならず、円あるいは長円を半分に切断したような形状となることもある。従って、空洞部２４の断面も円あるいは長円を半分に切断したような形状となり、切り欠き部２４はこれらをさらに半分にした、円あるいは長円を４分の１に切断したような形状となる。
以上、本発明の樹脂封止型半導体装置およびその製造方法において、樹脂封止型半導体装置は、半導体装置をプリント基板等の実装基板２０のランド部２１にハンダ１８により接合した際、リード部１３に設けられたリード上側端部１９ｂにメッキ層１７を有しているので、リード部１３の側面部分にハンダフィレットが形成され、実装強度が向上し、実装信頼性を高めることができる。さらに、基板実装時、リード端面部に形状良好なハンダフィレットが形成されることにより、実装後の接合部の外観検査時の認識精度を向上させ、認識不良を防止することができる。
１１ 半導体素子
１２ ダイパッド部
１３ リード部
１４ 金属細線
１５ 封止シート
１６ 封止樹脂
１７ メッキ層
１８ ハンダ
１９ａ リード底面部
１９ｂ リード上側端部
１９ｃ リード外側面部
２０ 実装基板
２１ ランド部
２２ 切り欠き部
２３ 水溶性テープ
２４ 空洞部
２５ 肉薄部

Claims (13)

  1. ダイパッド部と、
    前記ダイパッド部上に搭載された半導体素子と、
    前記ダイパッド部の少なくとも２辺に対向して配置された複数のリード部と、
    前記半導体素子の表面に設けられた複数の電極と前記複数のリード部とを接続している金属細線と、
    前記複数のリード部が部分的に露出するように、前記ダイパッド部、前記半導体素子および前記複数のリード部を封止している封止樹脂と、を有し、
    前記複数のリード部は、前記封止樹脂から露出した、底面であるリード底面部と先端であるリード外側面部と上面の一部であるリード上側端部とを備えており、
    前記リード底面部は前記封止樹脂の底面と同一面内にあり、
    前記リード底面部および前記リード上側端部はメッキ層を有しており、
    前記リード上側端部の鉛直上方には前記封止樹脂の無い切り欠き部を介して前記封止樹脂が存在することを特徴とする樹脂封止型半導体装置。
  2. 前記切り欠き部の断面は、コの字型であることを特徴とする請求項１に記載の樹脂封止型半導体装置。
  3. 前記ダイパッド部の底面部が前記封止樹脂から露出していることを特徴とする請求項１又は２に記載の樹脂封止型半導体装置。
  4. 前記リード外側面部が前記封止樹脂の側面よりも外側に突出していることを特徴とする請求項１乃至３のいずれか1項に記載の樹脂封止型半導体装置。
  5. 前記リード外側面部が前記封止樹脂の側面と同一面であることを特徴とする請求項１乃至３のいずれか1項に記載の樹脂封止型半導体装置。
  6. 前記リード底面部のメッキ層および前記リード上側端部のメッキ層は、鉛、ビスマス、スズ、銅、銀、パラジウムおよび金の中から選ばれた一つの金属からなる金属層もしくは二つ以上の金属の合金からなる合金層であることを特徴とする請求項１乃至５のいずれか１項に記載の樹脂封止型半導体装置。
  7. 前記複数のリード部は、それぞれインナーリード部とアウターリード部からなり、前記インナーリード部が前記アウターリード部よりも高くなるように折り曲げられていることを特徴とする請求項１乃至６のいずれか１項に記載の樹脂封止型半導体装置。
  8. ダイパッド部および前記ダイパッド部に対向して配置された複数のリード部を１ユニットとして、そのユニットを複数有したフレームもしくは電鋳基板を準備する工程と、
    前記フレームもしくは電鋳基板の第１面に封止シートを貼り付ける工程と、
    前記複数のリード部の前記第１面と反対側の第２面に可溶性フィルムを形成する工程と、
    前記フレームもしくは電鋳基板の前記ダイパッド部の各々に半導体素子を搭載し、前記複数のリード部と前記半導体素子表面の電極を金属細線で接続する工程と、
    前記複数のリード部のリード底面部が露出するように、前記ダイパッド部と前記半導体素子と前記複数のリード部とを封止樹脂により樹脂封止する工程と、
    前記可溶性フィルムを溶解除去し、前記封止樹脂に空洞部を形成する工程と、
    前記フレームもしくは電鋳基板をメッキ浴に浸して前記リード底面部とリード上側端部にメッキ層を形成する工程と、
    前記第１面側から前記複数のリード部に第１の切断を施して、前記空洞部に至る第１の溝を形成する工程と、
    前記第１面と反対側の第２面側から前記封止樹脂に第２の切断を施して、前記フレームから樹脂封止型半導体装置を分離する工程と、
    からなることを特徴とする樹脂封止型半導体装置の製造方法。
  9. 前記第１の切断がパンチ切断であり、前記第２の切断が回転ブレード切断であることを特徴とする請求項８記載の樹脂封止型半導体装置の製造方法。
  10. 前記第１の切断がパンチ切断であり、前記第２の切断もパンチ切断であることを特徴とする請求項８記載の樹脂封止型半導体装置の製造方法。
  11. 前記第１の切断が回転ブレード切断であり、前記第２の切断がパンチ切断であることを特徴とする請求項８記載の樹脂封止型半導体装置の製造方法。
  12. 前記第２の切断による切断幅が前記第１の切断による切断幅よりも広く、前記空洞部の幅よりも狭いことを特徴とする請求項８乃至１１のいずれか１項に記載の樹脂封止型半導体装置の製造方法。
  13. 前記第２の切断による切断幅と前記第１の切断による切断幅とが同じであって、前記空洞部の幅よりも狭いことを特徴とする請求項８乃至１１のいずれか１項に記載の樹脂封止型半導体装置の製造方法。
JP2013024972A 2013-02-12 2013-02-12 樹脂封止型半導体装置およびその製造方法 Expired - Fee Related JP6030970B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2013024972A JP6030970B2 (ja) 2013-02-12 2013-02-12 樹脂封止型半導体装置およびその製造方法
TW103102119A TWI591775B (zh) 2013-02-12 2014-01-21 樹脂密封型半導體裝置及其製造方法
US14/174,579 US9275972B2 (en) 2013-02-12 2014-02-06 Resin-encapsulated semiconductor device and method of manufacturing the same
KR1020140014861A KR102082941B1 (ko) 2013-02-12 2014-02-10 수지 봉지형 반도체 장치 및 그 제조 방법
CN201410048433.4A CN103985690B (zh) 2013-02-12 2014-02-12 树脂密封型半导体装置及其制造方法
US14/960,658 US9431273B2 (en) 2013-02-12 2015-12-07 Method for manufacturing a resin-encapsulated semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013024972A JP6030970B2 (ja) 2013-02-12 2013-02-12 樹脂封止型半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2014154785A true JP2014154785A (ja) 2014-08-25
JP6030970B2 JP6030970B2 (ja) 2016-11-24

Family

ID=51277603

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013024972A Expired - Fee Related JP6030970B2 (ja) 2013-02-12 2013-02-12 樹脂封止型半導体装置およびその製造方法

Country Status (5)

Country Link
US (2) US9275972B2 (ja)
JP (1) JP6030970B2 (ja)
KR (1) KR102082941B1 (ja)
CN (1) CN103985690B (ja)
TW (1) TWI591775B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015129185A1 (ja) * 2014-02-27 2015-09-03 パナソニックＩｐマネジメント株式会社 樹脂封止型半導体装置、およびその製造方法、ならびにその実装体

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ITTO20120854A1 (it) * 2012-09-28 2014-03-29 Stmicroelectronics Malta Ltd Contenitore a montaggio superficiale perfezionato per un dispositivo integrato a semiconduttori, relativo assemblaggio e procedimento di fabbricazione
JP2015176907A (ja) * 2014-03-13 2015-10-05 ルネサスエレクトロニクス株式会社 半導体装置
CN106206326B (zh) * 2015-05-28 2022-05-13 意法半导体股份有限公司 用于制造表面安装类型半导体器件的方法以及对应的半导体器件
US10403669B2 (en) * 2015-06-15 2019-09-03 Sony Corporation Semiconductor device and electronic device having a chip size package (CSP) stack
US20170047271A1 (en) * 2015-08-10 2017-02-16 Freescale Semiconductor, Inc. Method for making a semiconductor device having an interposer
US9806043B2 (en) * 2016-03-03 2017-10-31 Infineon Technologies Ag Method of manufacturing molded semiconductor packages having an optical inspection feature
JP6840466B2 (ja) * 2016-03-08 2021-03-10 株式会社アムコー・テクノロジー・ジャパン 半導体パッケージ及び半導体パッケージの製造方法
DE112016006677B4 (de) 2016-03-29 2021-12-16 Mitsubishi Electric Corporation Verfahren zum Herstellen einer mit Harz versiegelten Leistungs-Halbleitervorrichtung
US10388616B2 (en) * 2016-05-02 2019-08-20 Rohm Co., Ltd. Semiconductor device and method for manufacturing the same
JP6851239B2 (ja) 2017-03-29 2021-03-31 エイブリック株式会社 樹脂封止型半導体装置およびその製造方法
JP2018206797A (ja) * 2017-05-30 2018-12-27 アオイ電子株式会社 半導体装置および半導体装置の製造方法
US10535812B2 (en) * 2017-09-04 2020-01-14 Rohm Co., Ltd. Semiconductor device
US11444048B2 (en) * 2017-10-05 2022-09-13 Texas Instruments Incorporated Shaped interconnect bumps in semiconductor devices
JP6952913B2 (ja) * 2018-12-05 2021-10-27 三菱電機株式会社 半導体装置及びアンテナ装置
DE102019120886A1 (de) * 2019-08-02 2021-02-04 Infineon Technologies Ag Halbleitergehäuse mit einem Hohlraum in seinem Gehäusekörper
JP7193008B2 (ja) * 2019-10-15 2022-12-20 三菱電機株式会社 半導体装置
CN113035721A (zh) 2019-12-24 2021-06-25 维谢综合半导体有限责任公司 用于侧壁镀覆导电膜的封装工艺
JP7442333B2 (ja) * 2020-02-12 2024-03-04 エイブリック株式会社 半導体装置およびその製造方法
EP4340020A1 (en) * 2022-09-16 2024-03-20 Nexperia B.V. A method for manufacturing a semiconductor package assembly as well as a semiconductor package assembly obtained with this method

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0531252U (ja) * 1991-09-30 1993-04-23 テイアツク株式会社 半導体集積回路装置
JP2000012758A (ja) * 1998-06-26 2000-01-14 Matsushita Electron Corp リードフレームおよびそれを用いた樹脂封止型半導体装置およびその製造方法
US6281047B1 (en) * 2000-11-10 2001-08-28 Siliconware Precision Industries, Co., Ltd. Method of singulating a batch of integrated circuit package units constructed on a single matrix base
JP2002026223A (ja) * 2000-07-05 2002-01-25 Matsushita Electric Ind Co Ltd 樹脂封止型半導体装置およびその製造方法
JP2004319996A (ja) * 2003-04-02 2004-11-11 Yamaha Corp 半導体パッケージ、その製造方法、および、これに使用するリードフレーム
JP2005203469A (ja) * 2004-01-14 2005-07-28 Sony Corp 半導体パッケージ
JP2006237187A (ja) * 2005-02-24 2006-09-07 Mitsubishi Electric Corp 樹脂封止型半導体パッケージの製造方法
JP2014067750A (ja) * 2012-09-24 2014-04-17 Seiko Instruments Inc 樹脂封止型半導体装置およびその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3230348B2 (ja) * 1993-09-06 2001-11-19 ソニー株式会社 樹脂封止型半導体装置及びその製造方法
KR970008530A (ko) * 1995-07-07 1997-02-24 김광호 표면 실장용 리드프레임 및 그를 이용한 반도체 패키지와 그 제조방법
US6143981A (en) * 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
CN1321455C (zh) * 2001-04-13 2007-06-13 雅马哈株式会社 半导体器件和封装及其制造方法
US6841854B2 (en) * 2002-04-01 2005-01-11 Matsushita Electric Industrial Co., Ltd. Semiconductor device
US20050248259A1 (en) * 2004-05-10 2005-11-10 Roger Chang Bent lead light emitting diode device having a heat dispersing capability
US8067823B2 (en) * 2004-11-15 2011-11-29 Stats Chippac, Ltd. Chip scale package having flip chip interconnect on die paddle
US7262491B2 (en) * 2005-09-06 2007-08-28 Advanced Interconnect Technologies Limited Die pad for semiconductor packages and methods of making and using same
JP2008098478A (ja) * 2006-10-13 2008-04-24 Renesas Technology Corp 半導体装置及びその製造方法
DE112006004099B4 (de) * 2006-11-14 2013-08-22 Infineon Technologies Ag Elektronisches Bauelement und Verfahren zu dessen Herstellung
US8659131B2 (en) * 2008-09-25 2014-02-25 Lg Innotek Co., Ltd. Structure for multi-row lead frame and semiconductor package capable of minimizing an under-cut
TWI404187B (zh) * 2010-02-12 2013-08-01 矽品精密工業股份有限公司 能避免電磁干擾之四方形扁平無引腳封裝結構及其製法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0531252U (ja) * 1991-09-30 1993-04-23 テイアツク株式会社 半導体集積回路装置
JP2000012758A (ja) * 1998-06-26 2000-01-14 Matsushita Electron Corp リードフレームおよびそれを用いた樹脂封止型半導体装置およびその製造方法
JP2002026223A (ja) * 2000-07-05 2002-01-25 Matsushita Electric Ind Co Ltd 樹脂封止型半導体装置およびその製造方法
US6281047B1 (en) * 2000-11-10 2001-08-28 Siliconware Precision Industries, Co., Ltd. Method of singulating a batch of integrated circuit package units constructed on a single matrix base
JP2004319996A (ja) * 2003-04-02 2004-11-11 Yamaha Corp 半導体パッケージ、その製造方法、および、これに使用するリードフレーム
JP2005203469A (ja) * 2004-01-14 2005-07-28 Sony Corp 半導体パッケージ
JP2006237187A (ja) * 2005-02-24 2006-09-07 Mitsubishi Electric Corp 樹脂封止型半導体パッケージの製造方法
JP2014067750A (ja) * 2012-09-24 2014-04-17 Seiko Instruments Inc 樹脂封止型半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015129185A1 (ja) * 2014-02-27 2015-09-03 パナソニックＩｐマネジメント株式会社 樹脂封止型半導体装置、およびその製造方法、ならびにその実装体

Also Published As

Publication number Publication date
US9431273B2 (en) 2016-08-30
KR102082941B1 (ko) 2020-02-28
CN103985690A (zh) 2014-08-13
CN103985690B (zh) 2018-09-25
TW201448127A (zh) 2014-12-16
US9275972B2 (en) 2016-03-01
JP6030970B2 (ja) 2016-11-24
TWI591775B (zh) 2017-07-11
KR20140101686A (ko) 2014-08-20
US20140225239A1 (en) 2014-08-14
US20160086826A1 (en) 2016-03-24

Similar Documents

Publication Publication Date Title
JP6030970B2 (ja) 樹脂封止型半導体装置およびその製造方法
JP5959386B2 (ja) 樹脂封止型半導体装置およびその製造方法
JP4032063B2 (ja) 半導体装置の製造方法
KR102227588B1 (ko) 반도체 장치 및 그 제조 방법
JP2005057067A (ja) 半導体装置およびその製造方法
JP2005191240A (ja) 半導体装置及びその製造方法
JPH08125066A (ja) 樹脂封止型半導体装置とそれに用いられるリードフレーム、及び樹脂封止型半導体装置の製造方法
JP7089388B2 (ja) 半導体装置および半導体装置の製造方法
JP6653139B2 (ja) リードフレーム及びその製造方法
TW563232B (en) Chip scale package and method of fabricating the same
JP6505540B2 (ja) 半導体装置及び半導体装置の製造方法
JP2007048978A (ja) 半導体装置及びその製造方法
JP6927634B2 (ja) 半導体素子搭載用基板及びその製造方法
US20200321228A1 (en) Method of manufacturing a lead frame, method of manufacturing an electronic apparatus, and electronic apparatus
JP2017038051A (ja) 半導体パッケージ及びその製造方法
JP2001077268A (ja) 樹脂封止型半導体装置およびその製造方法
JP7419474B2 (ja) 半導体装置及び半導体装置の製造方法
JP3802500B2 (ja) リードフレーム
JP2020080396A (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP4311294B2 (ja) 電子装置およびその製造方法
JP2003318328A (ja) 樹脂封止型半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151204

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20160112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160912

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160927

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161021

R150 Certificate of patent or registration of utility model

Ref document number: 6030970

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees