JP2018206797A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2018206797A
JP2018206797A JP2017106608A JP2017106608A JP2018206797A JP 2018206797 A JP2018206797 A JP 2018206797A JP 2017106608 A JP2017106608 A JP 2017106608A JP 2017106608 A JP2017106608 A JP 2017106608A JP 2018206797 A JP2018206797 A JP 2018206797A
Authority
JP
Japan
Prior art keywords
semiconductor device
manufacturing
main surface
wafer
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017106608A
Other languages
English (en)
Inventor
勝大 高尾
Katsuhiro Takao
勝大 高尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aoi Electronics Co Ltd
Original Assignee
Aoi Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aoi Electronics Co Ltd filed Critical Aoi Electronics Co Ltd
Priority to JP2017106608A priority Critical patent/JP2018206797A/ja
Priority to US16/493,338 priority patent/US11075180B2/en
Priority to CN201780091538.XA priority patent/CN110709970A/zh
Priority to PCT/JP2017/028390 priority patent/WO2018220868A1/ja
Priority to TW106128764A priority patent/TWI693647B/zh
Publication of JP2018206797A publication Critical patent/JP2018206797A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/022—Protective coating, i.e. protective bond-through coating
    • H01L2224/02205—Structure of the protective coating
    • H01L2224/02206—Multilayer protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/03019—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for protecting parts during the process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】半導体装置の高さ方向における厚みを容易に制御することが可能な半導体装置およびその製造方法を提供する。
【解決手段】半導体装置１において、半導体素子１０は、端子形成面Ｓの一部にめっきにより形成された実装端子１２ａ、１２ｂを有する。半導体素子１０の端子形成面Ｓ以外の面は、封止樹脂１３により封止される。実装端子は、半導体素子１０内の回路と電気的に接続されている。
【選択図】図１

Description

本発明は、半導体装置および半導体装置の製造方法に関する。
ボンディングワイヤによる内部配線を行わずに、ベアチップに外部接続用の端子を直接実装した半導体装置が知られている。例えば特許文献１には、ベアチップの一面に外部接続用のバンプを設け、他の面を保護樹脂により封止した構造の半導体装置が記載されている。
特開２００１−２４４２８１号公報
特許文献１に記載されている従来の半導体装置は、実装端子を半田バンプにより構成しているため、半導体装置の高さ方向における厚みの制御が困難であった。
本発明の第１の態様によると、半導体装置は、主面の一部にめっき部を有する半導体素子と、前記半導体素子の前記主面以外の面を封止する保護部材とを備え、前記めっき部は、前記半導体素子内の回路と電気的に接続されている。
本発明の第２の態様によると、半導体装置の製造方法は、半導体素子の主面の一部に、前記半導体素子内の回路と電気的に接続されるめっき部を形成することと、前記半導体素子の前記主面以外の面を保護部材により封止することと、を有する。
本発明によれば、半導体装置の高さ方向における厚みを容易に制御することができる。
第１の実施形態に係る半導体装置の模式図であり、（ａ）は半導体装置の断面図、（ｂ）は半導体装置を主面側から観た平面図。 （ａ）〜（ｄ）は、半導体装置の製造方法を説明するための断面図。 （ａ）〜（ｄ）は、図２に続く半導体装置の製造方法を説明するための断面図。 （ａ）〜（ｄ）は、図３に続く半導体装置の製造方法を説明するための断面図。 （ａ）〜（ｄ）は、図４に続く半導体装置を説明するための製造方法を説明するための断面図。 （ａ）、（ｂ）は、それぞれ、変形例に係る半導体装置の断面図。
以下では、適宜図面を参照しながら、第１の実施形態の半導体装置および半導体装置の製造方法等について説明する。以下の実施形態において、半導体装置の外部接続端子を備える面を半導体装置の主面とし、上下方向を当該主面に垂直な方向にとり、半導体装置の主面から外側へ向かう向きを上向き（上方向）とする。また、以下の実施形態において、「接続する」の語は、接続された２つの物が導通可能である意味を含む。
（第１の実施形態）
図１は、本発明の第１の実施形態に係る半導体装置の模式図である。図１（ａ）は、半導体装置１の断面図であり、図１（ｂ）は、半導体装置１を主面側から観た平面図である。
半導体装置１は、半導体素子１０、パッド１１ａ、パッド１１ｂ、実装端子１２ａ、実装端子１２ｂ、および封止樹脂１３を有する。半導体素子１０の、パッド１１ａおよびパッド１１ｂが形成されている端子形成面Ｓが主面である。端子形成面Ｓには、パッド１１ａおよびパッド１１ｂが並んで配置されている。パッド１１ａの上方向には、実装端子１２ａが設けられる。パッド１１ａは、実装端子１２ａと電気的に接続されている。パッド１１ｂの上方向には、実装端子１２ｂが設けられる。パッド１１ｂは、実装端子１２ｂと電気的に接続されている。
以下の説明において、パッド１１ａおよびパッド１１ｂをパッド１１と総称する。同様に、実装端子１２ａおよび実装端子１２ｂを実装端子１２と総称する。
端子形成面Ｓの、パッド１１が形成されていない部分には、絶縁保護層１６が形成されている。絶縁保護層１６は、半導体素子１０を絶縁すると共に、異物等から保護する。絶縁保護層１６は、端子形成面Ｓの上に形成されたパッシベーション膜１７と、パッシベーション膜１７の上に形成された保護膜１８とを含む。
実装端子１２は、パッド１１の上に形成された第１導電層１４と、第１導電層１４の上に形成された第２導電層１５とを含む。第１導電層１４は、例えば銅等の導体により構成される。第２導電層１５は、例えば錫、銀等の導体により構成される。
半導体素子１０は、半導体基板であるウェハをダイシングして得られたベアーの半導体チップである。半導体素子１０は、ダイオード等の単一回路、あるいは、集積回路、大規模集積回路等の電子回路を含んで構成される。パッド１１ａおよびパッド１１ｂは、例えばアルミニウム等の金属により構成される。封止樹脂１３は、半導体装置１の６つの面のうち、実装端子１２や絶縁保護層１６が設けられている端子形成面Ｓを除く５つの面を封止する保護部材である。
（半導体装置１の製造方法）
以下、図２から図５までを参照して、半導体装置１の製造方法を説明する。半導体装置１は、材料のウェハ２０に対して、工程１から工程１４までを順次実施することにより製造される。
なお、図２および図３では、ウェハ２０に形成される多数の半導体装置１のうち、１つの半導体装置１に対応する領域のみを図示している。実際には、ウェハ２０に、図２および図３に図示する半導体装置１を形成するための半導体装置形成領域が多数形成される。
図２（ａ）に示すように、ウェハ２０には、パッド１１ａおよびパッド１１ｂが、例えば蒸着等の方法により形成されている。ウェハ２０の、パッド１１が形成されている端子形成面Ｓには、パッド１１の上から、パッシベーション膜１７が形成されている。
パッシベーション膜１７のうち、パッド１１の上部の領域には、開口部２１が形成されている。パッド１１は、パッシベーション膜１７の開口部２１から露出している。
（工程１）
工程１では、ウェハ２０にポリイミドコーティングを行う。図２（ａ）に図示したウェハ２０の上にポリイミド樹脂を塗布し、所定のパターンが形成されているフォトマスクを使用して露光、現像、硬化する。これにより、ウェハ２０は図２（ｂ）に示す状態になる。図２（ｂ）では、パッシベーション膜１７の上にポリイミド樹脂による保護膜１８が形成されている。保護膜１８の厚さは、例えば５マイクロメートル程度である。保護膜１８は、開口部２１の上には形成されない。
（工程２）
工程２では、電解めっきのためのシード層２２を形成する。図２（ｂ）に図示したパッド１１および保護膜１８の上に、スパッタ法等によりシード層２２を形成する。シード層２２は、ＵＢＭ（Ｕｎｄｅｒ Ｂｕｍｐ Ｍｅｔａｌｌｕｒｇｙ）として機能する薄膜である。シード層２２は、例えば密着層としてチタン（Ｔｉ）を形成し、その上に銅（Ｃｕ）を形成する。これにより、ウェハ２０は図２（ｃ）に示す状態になる。図２（ｃ）では、保護膜１８および開口部２１の上にシード層２２が形成されている。
（工程３）
工程３では、めっきレジスト２３を形成する。図２（ｃ）に図示したシード層２２の上に、めっきレジストを塗布し、所定のパターンが形成されたフォトマスクを使用して露光、現像する。これにより、ウェハ２０は図２（ｄ）に示す状態になる。図２（ｄ）では、シード層２２の上にめっきレジスト２３が形成されている。めっきレジスト２３は、実装端子１２を形成する箇所、すなわち開口部２１の上には形成されない。
（工程４）
工程４では、実装端子１２の第１導電層１４を形成する。図２（ｄ）に図示しためっきレジスト２３が形成されていない部分に対して、電解めっきにより、第１導電層１４を形成する。第１導電層１４は、例えば銅等により構成される。これにより、ウェハ２０は図３（ａ）に示す状態になる。図３（ａ）では、開口部２１の上に、実装端子１２の一部、すなわち第１導電層１４が形成されている。
（工程５）
工程５では、実装端子１２の第２導電層１５を形成する。図３（ａ）に図示した第１導電層１４の上に、電解めっきにより、第２導電層１５を形成する。第２導電層１５は、例えば錫および銀を含む金属により形成される。これにより、ウェハ２０は図３（ｂ）に示す状態になる。図３（ｂ）では、開口部２１の上に、第１導電層１４および第２導電層１５を含む実装端子１２が形成されている。
なお、半導体装置１の実装厚みを低減するため、絶縁保護層１６の表面からみた実装端子１２の厚みは、１５マイクロメートル以下であることが望ましい。例えば第１導電層１４の厚さを８マイクロメートル程度にし、第２導電層１５の厚さを３マイクロメートル程度にすれば、そのような厚みを実現することができる。
（工程６）
工程６では、めっきレジスト２３を除去する。図３（ｂ）に図示した第１導電層１４および第２導電層１５を形成し終わったので、めっきレジスト２３は不要であり、除去される。これにより、ウェハ２０は図３（ｃ）に示す状態になる。図３（ｃ）では、実装端子１２ａおよび実装端子１２ｂ以外の部分に形成されていためっきレジスト２３が除去されている。
（工程７）
工程７では、露出しているシード層２２を除去する。図３（ｃ）に図示した実装端子１２同士が絶縁されるように、エッチングにより、露出しているシード層２２を除去する。これにより、ウェハ２０は図３（ｄ）に示す状態になる。図３（ｄ）では、実装端子１２ａおよび実装端子１２ｂの間に存在していた、露出しているシード層２２が除去されている。
以上の工程１から工程７までを終えたウェハ２０の一部を図４（ａ）に示す。なお、図４および図５では、ウェハ２０の全体のうち、３つの半導体装置１に対応する領域を模式的に図示している。
（工程８）
工程８では、バックグラインドおよびダイシングテープへの貼り付けを行う。バックグラインドにより、ウェハ２０を、主面と対向する底面側から除去し、所定の厚さまで薄くする。その後、ウェハ２０の底面が、ダイシングテープ３０に貼り付けられる。これにより、ウェハ２０は図４（ｂ）に示す状態になる。図４（ｂ）では、ウェハ２０の表面、すなわち実装端子１２が形成されている主面とは反対側の面である底面に、ダイシングテープ３０が貼り付けられている。
（工程９）
工程９では、半導体装置１のダイシングを行う。すなわち、半導体装置１が形成される領域（半導体装置形成領域）の境界で上方側から、保護膜１８、パッシベーション膜１７と共にウェハ２０を切断する。切断は、ダイシングテープ３０の厚さの中間まで行う。ウェハ２０を切断することにより、ウェハ２０から取り出される予定の、多数の半導体装置１が形成される領域が、互いに分離される。これにより、ウェハ２０は図４（ｃ）に示す状態になる。図４（ｃ）では、互いに分離した個々のウェハ片が、ダイシングテープ３０に接着されている。
（工程１０）
工程１０では、テープの貼り替えを行う。ウェハ２０の端子形成面Ｓを覆うようにサポートテープ３１を貼り付け、その後、ウェハ２０の底面に貼り付けられたダイシングテープ３０を剥離する。これにより、ウェハ２０は図４（ｄ）に示す状態になる。図４（ｄ）では、サポートテープ３１に、実装端子１２が埋没している。サポートテープ３１の表面には、絶縁保護層１６の表面１６ａが接触している。
（工程１１）
工程１１では、樹脂封止を行う。例えば真空ラミネートにより、サポートテープ３１が貼り付けられている端子形成面Ｓを除く５つの面を、封止樹脂１３により封止する。例えば、フィルム状の熱硬化性樹脂でウェハ２０を覆い、１ｈｐａ以下の真空下で、０．５ＭＰａの圧力を加えながら、摂氏１２０度〜１５０度で加熱する。これにより、ウェハ２０は図５（ａ）に示すように、分離された半導体装置形成領域（ウエハ片）間に封止樹脂１３が充填されると共に、封止樹脂１３の一面１３ａが平坦になる。つまり、図５（ａ）では、工程９においていったん分離されたウェハ片同士が、封止樹脂１３により、再度お互いに固着した状態になっている。また、樹脂封止は、サポートテープ３１の表面に絶縁保護層１６の表面１６ａが接触している状態で行うので、封止樹脂１３のサポートテープ３１に接触する面１３ｂは、絶縁保護層１６の表面１６ａと面一になる。
なお、半導体装置１の厚みをより薄くするためには、ウェハ２０の表面（上面）における封止樹脂１３の厚さｈは、３０マイクロメートル以下とすることが望ましい。また、ウェハ片同士の間を封止樹脂１３で確実に封止するために、封止樹脂１３には充填剤（フィラー）が含まれていることが望ましい。樹脂中にミクロサイズ、ナノサイズのフィラーを分散することで、強度や耐熱性、難燃性、絶縁性を高め、薄型化および平坦化が容易となる。
ここで、更に封止樹脂１３の一面１３ａを平坦化するためのプレスを加えてもよい。封止樹脂１３の上面の厚みが一定以上である場合、封止樹脂１３の上面に凹凸が生じる可能性があるが、このプレスを加えることにより、封止樹脂１３の上面を均一にすることができる。
（工程１２）
工程１２では、封止樹脂１３で一体化された各ウェハ片をサポートテープ３１から剥離する。サポートテープ３１が加温により粘着力が低下する特性を有している場合には、加熱しながらサポートテープ３１を剥離することが望ましい。サポートテープ３１を剥離した後、必要に応じてポストキュアを行い、封止樹脂１３を固着させる。ポストキュアを、サポートテープ３１を剥離した後に行えば、サポートテープ３１の熱特性を考慮する必要がない。サポートテープ３１が高い耐熱性を持つ場合は、サポートテープ３１を剥離する前にポストキュアを行ってもよい。これにより、ウェハ２０は図５（ｂ）に示す状態になる。図５（ｂ）では、上述したように、封止樹脂１３のサポートテープ３１に接触する面１３ｂと、絶縁保護層１６の表面１６ａとは連続して形成され、かつ、面一になっている。
（工程１３）
工程１３では、ウェハ２０の表面にダイシングテープ３２を貼り付ける。これにより、ウェハ２０は図５（ｃ）に示す状態になる。
（工程１４）
工程１４では、ダイシングを行う。ウェハ片間に充填されている封止樹脂１３を、各ウェハ片の周側縁から必要な厚みを残して切削する。これにより、ウェハ２０は図５（ｄ）に示す状態になる。図５（ｄ）では、ダイシングテープ３２上に多数の半導体装置１が貼り付けられた状態になっている。
上述した実施の形態によれば、次の作用効果が得られる。
（１）半導体素子１０は、端子形成面Ｓの一部にめっきにより形成された実装端子１２を有する。半導体素子１０の端子形成面Ｓ以外の面は、封止樹脂１３により封止される。実装端子１２は、半導体素子１０内の回路と電気的に接続されている。このようにしたので、半導体装置１の高さ方向における厚みを容易に制御することができる。特に、半導体装置１の実装厚みを従来よりも薄くすることが可能となる。
（２）半導体素子１０の底面Ｓの端部（絶縁保護層１６の端部）と封止樹脂１３の表面とが連続的に、すなわち同一平面を構成するように形成される。このようにしたので、半導体素子１０を確実に封止し、高い絶縁性を確保できる。また、実装端子１２の側面が封止樹脂１３に埋没することなく完全に露出するため、実装端子１２をごく薄く形成することができる。
（３）実装端子１２の底面Ｓからの厚みは、１５マイクロメートル以下である。このようにしたので、例えば５０マイクロメートル前後の厚みを有していた従来の半導体装置に比べて、半導体装置１の実装厚みを大幅に薄くすることができる。
（４）封止樹脂１３は、単一の工程１１により硬化され、均一に形成される。このようにしたので、別々の工程でポッティングにより形成されていた引用文献１等の従来技術に比べて、より頑強にかつ速やかに樹脂封止を行うことができる。
（５）封止樹脂１３は、真空ラミネート法により形成される。このようにしたので、半導体装置１の上面における封止樹脂の厚さをより確実に制御することができる。
次のような変形も本発明の範囲内であり、変形例の一つ、もしくは複数を上述の実施形態と組み合わせることも可能である。
（変形例１）
実装端子１２の形成方法は、上述した工程１から工程７までの方法に限定されない。例えば、工程１から工程７までの代わりに、以下に説明する方法で実装端子１２を形成してもよい。
図６（ａ）に示す半導体装置１ａは、工程１から工程７までの方法とは異なる方法で実装端子１２が形成されている。まず、めっきの前処理として、パッド１１に対するジンケート処理を行う。その後、ニッケル（Ｎｉ）による第１導電層３１を無電解めっきによりパッド１１上に形成する。その上に、パラジウム（Ｐｄ）による第２導電層３２、金（Ａｕ）による第３導電層３３を、無電解めっきにより順次形成する。
半導体装置１の実装厚みを低減するため、絶縁保護層１６の表面からみた実装端子１２の厚みは、１５マイクロメートル以下であることが望ましく、１０マイクロメートル以下であることがより好ましい。例えば、第１導電層３１の厚さを８マイクロメートル程度にし、第２導電層３２および第３導電層３３の厚さを０．０５マイクロメートル程度にすれば、そのような厚みを実現することができる。
以上のように実装端子１２を形成すれば、工程１から工程７までの方法を用いる場合に比べてより短い工程で、実装端子の厚みを容易に制御することができる。
図６（ｂ）に示す半導体装置１ｂは、工程１から工程７までの方法とは異なる方法で実装端子１２が形成されている。まず、前処理として、高周波電力を用いたスパッタ処理を行い、パッド１１の表面の酸化膜等を除去する。その後、工程２と同様に、チタン（Ｔｉ）や銅（Ｃｕ）等によるシード層２２をスパッタ法等により形成する。その上から、ニッケル（Ｎｉ）による第１導電層４１を、電解めっきにより形成する。第１導電層４１の上に、ニッケル（Ｎｉ）による第２導電層４２、パラジウム（Ｐｄ）による第３導電層４３、金（Ａｕ）による第４導電層４４を、無電解めっきにより順次形成する。そして、工程７と同様に、露出しているシード層２２をエッチングにより除去する。
半導体装置１の実装厚みを低減するため、絶縁保護層１６の表面からみた実装端子１２の厚みは、１５マイクロメートル以下であることが望ましく、１０マイクロメートル以下であることがより好ましい。例えば、第１導電層４１の厚さを７マイクロメートル程度にし、第２導電層４２の厚さを１マイクロメートル程度にし、第３導電層４３および第４導電層４４の厚さを０．０５マイクロメートル程度にすれば、そのような厚みを実現することができる。
以上のように実装端子１２を形成すれば、パッド１１に無電解めっきを直接行えない場合であっても、実装端子の厚みを容易に制御することができる。
なお、第３導電層４３は省略することも可能である。
上記では、種々の実施の形態および変形例を説明したが、本発明はこれらの内容に限定されるものではない。本発明の技術的思想の範囲内で考えられるその他の態様も本発明の範囲内に含まれる。
１、１ａ、１ｂ…半導体装置、１０…半導体素子、１１、１１ａ、１１ｂ…パッド、１２、１２ａ、１２ｂ…実装端子、１３…封止樹脂、１４、３１、４１…第１導電層、１５、３２、４２…第２導電層、１６…絶縁保護層、１７…パッシベーション膜、１８…保護膜、２２…シード層、３３、４３…第３導電層、４４…第４導電層
本発明の第１の態様によると、半導体装置は、内部回路と電気的に接続されているパッドを有し、主面上の一部にめっき部を有する半導体素子と、前記主面を覆い、前記パッドを露出する開口部を有する一つの絶縁保護層と、前記半導体素子の前記主面以外の面を封止する保護部材とを備え、前記絶縁保護層は、パッシベーション膜と、該パッシベーション膜上に形成され、樹脂により形成された保護膜とを有し、前記開口部は前記パッドの周縁部の内側に形成され、前記主面の端部において、前記保護部材は前記保護膜の側面の少なくとも一部を覆って、該保護膜と連続して形成されており、前記めっき部は、前記保護膜の開口部を介して前記パッドに接続された実装端子であり、該実装端子は、複数のめっき層が積層されて形成され、前記保護膜の上面よりも突出している。
本発明の第２の態様によると、半導体装置の製造方法は、内部回路と電気的に接続されているパッドを有する半導体素子の主面上の一部に、前記パッドに接続されるめっき部を形成することと、前記半導体素子の前記主面以外の面を保護部材により封止することと、を有し、前記めっき部の形成は、前記主面を覆い、前記パッドを露出する開口部を有する一つの絶縁保護層を形成することを有し、前記絶縁保護層の形成は、パッシベーション膜と、該パッシベーション膜上に形成され、樹脂により形成された保護膜とを、前記パッシベーション膜の開口部と前記保護膜の開口部とが前記パッドの周縁部の内側に配置されるように形成することを含み、前記主面の端部において、前記保護部材は前記保護膜の側面の少なくとも一部を覆って、該保護膜と連続して形成することを含み、前記めっき部は、前記保護膜の開口部を介して前記パッドに接続された実装端子として形成され、該実装端子は、複数のめっき層を積層して、前記保護膜の上面よりも突出して形成することを含む。
本発明の第１の態様によると、半導体装置は、内部回路と電気的に接続されているパッドを有し、主面上の一部にめっき部を有する半導体素子と、前記主面を覆い、前記パッドを露出する開口部を有する一つの絶縁保護層と、前記半導体素子の前記主面以外の面を封止する保護部材とを備え、前記絶縁保護層は、パッシベーション膜と、該パッシベーション膜上に形成され、樹脂により形成された保護膜とを有し、前記開口部は前記パッドの周縁部の内側に形成され、前記主面の端部において、前記保護部材は前記保護膜の側面の少なくとも一部を覆って、該保護膜と連続して形成されており、前記めっき部は、前記保護膜の開口部を介して前記パッドに接続された実装端子であり、該実装端子は、複数のめっき層が積層されて形成され、前記保護膜の上面よりも突出している。
本発明の第２の態様によると、半導体装置の製造方法は、内部回路と電気的に接続されているパッドを有する半導体素子が複数形成されたウエハの前記半導体素子の主面上の一部に、前記パッドに接続されるめっき部を形成することと、前記半導体素子の前記主面以外の面を保護部材により封止することと、を有し、前記めっき部の形成は、前記ウエハの前記複数の半導体素子の前記主面を覆い、前記パッドを露出する開口部を有する一つの絶縁保護層を形成することを有し、前記絶縁保護層の形成は、パッシベーション膜と、該パッシベーション膜上に形成され、樹脂により形成された保護膜とを、前記パッシベーション膜の開口部と前記保護膜の開口部とが前記パッドの周縁部の内側に配置されるように前記ウエハの前記複数の半導体素子の前記主面に対して形成することを含み、前記保護部材による封止は、前記主面の端部において、前記保護部材は前記保護膜の側面の少なくとも一部を覆って、該保護膜と連続して形成することを含むとともに、前記複数の半導体素子が切断された後に行われ、前記めっき部は、前記保護膜の開口部を介して前記パッドに接続された実装端子として形成され、該実装端子は、複数のめっき層を積層して、前記保護膜の上面よりも突出して形成することを含む。

Claims (11)

  1. 主面の一部にめっき部を有する半導体素子と、
    前記半導体素子の前記主面以外の面を封止する保護部材とを備え、
    前記めっき部は、前記半導体素子内の回路と電気的に接続されている半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記主面の端部と前記保護部材の表面とが連続的に形成されている半導体装置。
  3. 請求項１または請求項２に記載の半導体装置において、
    前記めっき部の前記主面からの厚みは、１５マイクロメートル以下である半導体装置。
  4. 請求項１から請求項３までのいずれか一項に記載の半導体装置において、
    前記保護部材は、均一な熱硬化性樹脂である半導体装置。
  5. 請求項４に記載の半導体装置において、
    前記保護部材は、所定の充填剤を含む半導体装置。
  6. 半導体素子の主面の一部に、前記半導体素子内の回路と電気的に接続されるめっき部を形成することと、
    前記半導体素子の前記主面以外の面を保護部材により封止することと、を有する半導体装置の製造方法。
  7. 請求項６に記載の半導体装置の製造方法において、
    前記主面の端部と前記保護部材の表面とを連続的に形成する、半導体装置の製造方法。
  8. 請求項７に記載の半導体装置の製造方法において、
    前記めっき部を、前記主面から１５マイクロメートル以下の厚みを有するように形成する、半導体装置の製造方法。
  9. 請求項６から請求項８までのいずれか一項に記載の半導体装置の製造方法において、
    熱硬化性樹脂を均一に硬化させて前記保護部材とする、半導体装置の製造方法。
  10. 請求項９に記載の半導体装置の製造方法において、
    所定の充填剤を含む前記熱硬化性樹脂を前記保護部材とする、半導体装置の製造方法。
  11. 請求項６から請求項１０までのいずれか一項に記載の半導体装置の製造方法において、
    真空ラミネート法により前記保護部材を形成する、半導体装置の製造方法。
JP2017106608A 2017-05-30 2017-05-30 半導体装置および半導体装置の製造方法 Pending JP2018206797A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2017106608A JP2018206797A (ja) 2017-05-30 2017-05-30 半導体装置および半導体装置の製造方法
US16/493,338 US11075180B2 (en) 2017-05-30 2017-08-04 Semiconductor device and method of manufacturing the semiconductor device
CN201780091538.XA CN110709970A (zh) 2017-05-30 2017-08-04 半导体装置及半导体装置的制造方法
PCT/JP2017/028390 WO2018220868A1 (ja) 2017-05-30 2017-08-04 半導体装置および半導体装置の製造方法
TW106128764A TWI693647B (zh) 2017-05-30 2017-08-24 半導體裝置及半導體裝置之製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017106608A JP2018206797A (ja) 2017-05-30 2017-05-30 半導体装置および半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2018213453A Division JP6515243B2 (ja) 2018-11-14 2018-11-14 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2018206797A true JP2018206797A (ja) 2018-12-27

Family

ID=64454523

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017106608A Pending JP2018206797A (ja) 2017-05-30 2017-05-30 半導体装置および半導体装置の製造方法

Country Status (5)

Country Link
US (1) US11075180B2 (ja)
JP (1) JP2018206797A (ja)
CN (1) CN110709970A (ja)
TW (1) TWI693647B (ja)
WO (1) WO2018220868A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI769070B (zh) * 2021-08-30 2022-06-21 万閎企業有限公司 半導體晶片封裝之導接線路結構

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002093830A (ja) * 2000-09-14 2002-03-29 Sony Corp チップ状電子部品の製造方法、及びその製造に用いる疑似ウェーハの製造方法
WO2005076352A1 (ja) * 2004-02-05 2005-08-18 Renesas Technology Corp. 半導体装置および半導体装置の製造方法
JP2009272383A (ja) * 2008-05-01 2009-11-19 Fujitsu Ltd 半導体装置及び基板の接合方法
JP2009272512A (ja) * 2008-05-09 2009-11-19 Shinko Electric Ind Co Ltd 半導体装置の製造方法
JP2010232648A (ja) * 2009-03-04 2010-10-14 Nec Corp 半導体装置及びその製造方法
WO2011108308A1 (ja) * 2010-03-04 2011-09-09 日本電気株式会社 半導体素子内蔵配線基板
WO2011118572A1 (ja) * 2010-03-23 2011-09-29 日本電気株式会社 半導体装置の製造方法
JP2012028708A (ja) * 2010-07-27 2012-02-09 Renesas Electronics Corp 半導体装置
JP2012109306A (ja) * 2010-11-15 2012-06-07 Shinko Electric Ind Co Ltd 半導体パッケージの製造方法
WO2012121377A1 (ja) * 2011-03-10 2012-09-13 住友ベークライト株式会社 半導体装置および半導体装置の製造方法
WO2015045089A1 (ja) * 2013-09-27 2015-04-02 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3456462B2 (ja) 2000-02-28 2003-10-14 日本電気株式会社 半導体装置及びその製造方法
KR20120104198A (ko) * 2009-11-10 2012-09-20 로무 가부시키가이샤 반도체 장치 및 반도체 장치의 제조 방법
US9620413B2 (en) * 2012-10-02 2017-04-11 STATS ChipPAC Pte. Ltd. Semiconductor device and method of using a standardized carrier in semiconductor packaging
US9496195B2 (en) 2012-10-02 2016-11-15 STATS ChipPAC Pte. Ltd. Semiconductor device and method of depositing encapsulant along sides and surface edge of semiconductor die in embedded WLCSP
JP6030970B2 (ja) * 2013-02-12 2016-11-24 エスアイアイ・セミコンダクタ株式会社 樹脂封止型半導体装置およびその製造方法
US9704769B2 (en) 2014-02-27 2017-07-11 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming encapsulated wafer level chip scale package (EWLCSP)

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002093830A (ja) * 2000-09-14 2002-03-29 Sony Corp チップ状電子部品の製造方法、及びその製造に用いる疑似ウェーハの製造方法
WO2005076352A1 (ja) * 2004-02-05 2005-08-18 Renesas Technology Corp. 半導体装置および半導体装置の製造方法
JP2009272383A (ja) * 2008-05-01 2009-11-19 Fujitsu Ltd 半導体装置及び基板の接合方法
JP2009272512A (ja) * 2008-05-09 2009-11-19 Shinko Electric Ind Co Ltd 半導体装置の製造方法
JP2010232648A (ja) * 2009-03-04 2010-10-14 Nec Corp 半導体装置及びその製造方法
WO2011108308A1 (ja) * 2010-03-04 2011-09-09 日本電気株式会社 半導体素子内蔵配線基板
WO2011118572A1 (ja) * 2010-03-23 2011-09-29 日本電気株式会社 半導体装置の製造方法
JP2012028708A (ja) * 2010-07-27 2012-02-09 Renesas Electronics Corp 半導体装置
JP2012109306A (ja) * 2010-11-15 2012-06-07 Shinko Electric Ind Co Ltd 半導体パッケージの製造方法
WO2012121377A1 (ja) * 2011-03-10 2012-09-13 住友ベークライト株式会社 半導体装置および半導体装置の製造方法
WO2015045089A1 (ja) * 2013-09-27 2015-04-02 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
WO2018220868A1 (ja) 2018-12-06
TW201901821A (zh) 2019-01-01
US11075180B2 (en) 2021-07-27
US20210143113A1 (en) 2021-05-13
CN110709970A (zh) 2020-01-17
TWI693647B (zh) 2020-05-11

Similar Documents

Publication Publication Date Title
TWI527175B (zh) 半導體封裝件、基板及其製造方法
JP5325736B2 (ja) 半導体装置及びその製造方法
US9443827B2 (en) Semiconductor device sealed in a resin section and method for manufacturing the same
JP2008218926A (ja) 半導体装置及びその製造方法
US8211754B2 (en) Semiconductor device and manufacturing method thereof
US10424542B2 (en) Semiconductor device
US20170186678A1 (en) Fan-out chip package and its fabricating method
EP1906445A2 (en) Manufacturing method of semiconductor device
JP2008210912A (ja) 半導体装置及びその製造方法
US7964493B2 (en) Method of manufacturing semiconductor device
CN213782012U (zh) 半导体封装结构
TW201705426A (zh) 樹脂密封型半導體裝置及其製造方法
JP2016136613A (ja) 半導体装置の製造方法および半導体装置
KR20080111391A (ko) 전자 장치의 제조 방법 및 전자 장치
US20170025386A1 (en) Semiconductor device
JP2018206797A (ja) 半導体装置および半導体装置の製造方法
KR101494411B1 (ko) 반도체패키지 및 이의 제조방법
JP6515243B2 (ja) 半導体装置の製造方法
JP2012023409A (ja) 回路装置およびその製造方法
JP6989632B2 (ja) 半導体装置
JP7022784B2 (ja) 半導体装置
JP2021022591A (ja) 半導体装置の製造方法、および半導体装置
KR101665228B1 (ko) 반도체 디바이스 및 그 제조 방법
CN113990759A (zh) 半导体封装方法及半导体封装结构
JP2006108130A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180925