JP2012023409A - 回路装置およびその製造方法 - Google Patents

回路装置およびその製造方法 Download PDF

Info

Publication number
JP2012023409A
JP2012023409A JP2011239059A JP2011239059A JP2012023409A JP 2012023409 A JP2012023409 A JP 2012023409A JP 2011239059 A JP2011239059 A JP 2011239059A JP 2011239059 A JP2011239059 A JP 2011239059A JP 2012023409 A JP2012023409 A JP 2012023409A
Authority
JP
Japan
Prior art keywords
electrode
rewiring
circuit device
filling resin
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011239059A
Other languages
English (en)
Inventor
Ryosuke Usui
良輔 臼井
Yasunori Inoue
恭典 井上
Hideki Mizuhara
秀樹 水原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2011239059A priority Critical patent/JP2012023409A/ja
Publication of JP2012023409A publication Critical patent/JP2012023409A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/94Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】 回路素子の電極から外部電極に至るまでの経路の接続信頼性を向上させた回路
装置およびその製造方法を提供する。
【解決手段】 本発明の回路装置10Aは、周辺部に電極14が形成された回路素子11
と、電極14の表面に接続する接続部15と、接続部15に連続した再配線16とを具備
する。本発明では、接続部15と再配線16とが一体化された金属により形成される。従
って、両者の間に異種材料間の接続部が無いので、熱応力等に対する装置全体の接続信頼
性が向上されている。
【選択図】図1

Description

本発明は回路装置およびその製造方法に関し、特に、回路素子と同等の大きさの回路装置およびその製造方法に関する。
携帯電話等の電子機器の小型化および高機能化に伴い、こうした機器に使用される回路装置にも、よりいっそうの小型化が要求されている。
高集積化された回路素子をパッケージする構造は、従来のQFP(Quad Flat Package)からCSP(Chip Size Package)へ移行している。CSPでは、一主面に外部接続電極が形成されたウェハをダイシングすることによりパッケージが形成される。従って、CSPは、回路素子と同等のサイズにて実装基板に固着することが可能となり、CSPが実装される側の実装基板を小型化することが可能となる。従って、CSPを採用することにより、携帯電話等のセット全体を小型化することも可能となる。
CSPでは、回路素子の電極を再配置するために、回路素子の主面に再配線が形成される。回路素子の電極は、通常、集積回路が形成された領域を避けた周辺部に形成される。従って、この電極間のピッチは例えば70μmと非常に狭く、このままでははんだ接続が困難である。このため、回路素子の主面に再配線を形成することにより、電極と接続された外部電極をマトリックス状に配置する。このことにより、外部電極間のピッチは例えば500μm程度となり、はんだ接続を容易に行うことができる。
図7を参照して、従来のCSP型の回路装置100を説明する。回路装置100は、回路素子101の表面に集積回路が形成され、この集積回路と接続された電極104が周辺部に配置されている。回路素子101の表面は、電極104が露出する箇所を除いて、保護膜102により被覆される。保護膜102としては、PSG(Phospho−Silicate−Glass)膜やSi34(シリコン窒化膜)等が採用される。
バンプ108は、電極104上にワイヤボンディング技術により形成されて、上部が括れた形状となっている。バンプ108は、上面を除いた部分が樹脂層103により被覆される。
樹脂層103の上面には、バンプ108と電気的に接続された再配線106が延在している。各再配線106は、回路素子101の周辺部に位置する電極104から内部に向かって延在している。また、半田等から成る外部電極107が形成される箇所を除いて、再配線106は、レジスト109により被覆される。
特開平9−64049号公報
しかしながら、上述した従来型の回路装置100では、電極104から再配線106までにいたる経路が異なる材料から成るため、接続信頼性に劣る問題があった。具体的には、バンプ108は、金、銅または半田等が採用される。それに対して、再配線106は一般的に銅から成る。従って、バンプ108と再配線106とでは材料が異なる場合があり、温度変化に応じて、両者の界面には熱応力が発生する。従って、バンプ108と再配線106との接合箇所で、断線が発生する恐れがあった。更に、バンプ108の形状が熱応力に応じて変形する形状ではないことも、この問題を大きくしていた。
更に、バンプ108を採用していることから、微細化された回路素子に対応できない問題があった。ワイヤボンディング技術により形成されるバンプ108の径は、30〜60μm程度であるので、電極104の大きさもそれ以上が必要である。従って、1辺の大きさが、30μm以下の微細な電極を有する回路素子では、バンプ108を形成できない問題があった。
更に、ワイヤボンディング技術によりバンプ108を形成することから、CSPを製造するコストが高くなってしまう問題もあった。
本発明は、上記問題点を鑑みてなされ、本発明の主な目的は、接続信頼性を向上させた回路装置およびその製造方法を提供することにある。
本発明の回路装置は、回路素子と、前記回路素子の電極と接続される接続部と、前記接続部と連続して前記回路素子の主面と平行に延在する再配線とを具備する回路装置に於いて、前記接続部と前記再配線とが一体化された金属で形成されることを特徴とする。
更に、本発明の回路装置では、前記再配線および前記接続部は、圧延された金属から成ることを特徴とする。
更に、本発明の回路装置では、前記再配線はレジストにより被覆され、前記再配線と連続するポストが、前記レジストを貫通して外部に露出することを特徴とする。
更に、本発明の回路装置では、前記ポストは、前記接続部および前記再配線と一体化された金属で形成されることを特徴とする。
本発明の回路装置の製造方法は、集積回路と接続された電極を表面に有する半導体ウェハを用意する工程と、前記電極の位置に対応して突出して設けられた接続部が形成されるように、導電箔の表面に分離溝を設ける工程と、前記接続部が前記電極に接続されるように、前記半導体ウェハと前記導電箔とを重畳させる工程と、前記半導体ウェハと前記導電箔との間隙に充填樹脂を充填させる工程と、前記導電箔をパターニングして前記集積回路毎に再配線を形成する工程と、前記半導体ウェハをダイシングすることにより、個別の回路素子に分離する工程とを具備することを特徴とする。
更に、本発明の回路装置の製造方法では、前記半導体ウェハと前記導電箔とを重畳させる前に、前記接続部の上面が露出されるように前記分離溝に第1の充填樹脂を充填させ、前記半導体ウェハと前記導電箔とを重畳させた後に、前記第1の充填樹脂と前記ウェハとの間に、第2の充填樹脂を充填させることを特徴とする。
本発明の回路装置に依れば、回路素子の電極に接続される接続部と再配線とを一体化した金属により形成することが可能となる。従って、回路素子の電極から外部電極に至るまでの経路の熱応力に対する接続信頼性を向上させることができる。
また、接続部及び再配線は、圧延された金属により形成されるので、熱応力に対する接続信頼性を更に向上させることができる。
更に、再配線は、回路素子の表面を保護する保護膜から離間して形成されている。即ち、接続部は保護膜の厚さよりも高く形成されている。従って、高く形成された接続部が温度変化に応じて変形することで、熱応力を低減させて接続信頼性を向上させることができる。
更に、回路素子と再配線との間に位置する充填樹脂にフィラーを混入することで、回路装置全体の放熱性が向上されている。
更に、本発明の回路装置の製造方法に依れば、接続部および再配線は、エッチングにより微細に形成されるので、微小な電極が狭ピッチに形成された回路素子に対応可能である。従って、高機能化された回路素子を採用して回路装置を構成することが可能となる。
更に、回路素子の電極から外部電極に至るまでの経路を、一枚の導電箔からエッチングにより形成することができるので、CSP型の回路装置の製造工程を簡略化することができる。更に製造コストを低減することもできる。
更に、接続部の上面を粗化した後に、回路素子の電極に接続部の上面を当接させるので、接続部と電極との接続信頼性を向上させることができる。
本発明の回路装置を示す図であり、(A)は断面図、(B)は平面図である。 本発明の回路装置を示す図であり、(A)および(B)は断面図である。 本発明の回路装置の製造方法を示す図であり、(A)は斜視図であり、(B)は斜視図であり、(C)は断面図である。 本発明の回路装置の製造方法を示す図であり、(A)−(E)は断面図である。 本発明の回路装置の製造方法を示す図であり、(A)−(D)は断面図である。 本発明の回路装置の製造方法を示す図であり、(A)−(D)は断面図である。 従来の回路装置を示す断面図である。
以下、本発明の実施の形態を図面を参照して説明する。
図1を参照して本実施の形態の回路装置10Aの構成を説明する。図1(A)は回路装置10Aの代表的な断面図であり、図10(B)は、外部電極17等が形成された面の回路装置10Aの平面図である。
図1(A)を参照して、回路装置10Aは、表面に電極14が形成された回路素子11と、電極14の露出面に接続する接続部15と、接続部15と一体化して形成されて、回路素子11の表面に対して平行に延在する再配線16と、再配線16と接続されてマトリックス状に配置されたパッド20を具備する。また、パッドの表面には、外部電極17が形成されている。
回路素子(半導体素子)11は、厚みが100μm程度の半導体基板の表面に、周知の拡散工程により所定の電気回路が形成されている。また、表面に形成された電気回路を保護するために、回路素子11の表面は、厚みが数μm程度の保護膜12により被覆されている。保護膜12としては、PSG(Phospho−Silicate−Glass)膜やSi34(シリコン窒化膜)等が採用される。電極14の表面は、この保護膜12から露出している。
電極14は、回路素子11の表面に形成された電気回路と接続され、周辺部に多数個が位置するように形成されている。電極14の材料には一般的にAlが採用される。1つの電極の大きさは、例えば30〜50μm四方程度であり、非常に微細に形成されている。また、電極14間のピッチも非常に狭く形成されている。
電極14の表面には、バリヤ膜を形成しても良い。このバリヤ膜としては、Ti、Ta、TiN、TaN、TiW、TaW、WN等を採用可能である。また、これらの金属を積層させてバリヤ膜を形成しても良い。このように電極14の表面にバリア膜を形成することで、Cuから成る接続部15が電極14に当接した場合でも、接続部15の材料であるCuが電極14に拡散されることを防止することができる。
接続部15は、圧延された銅等の金属から成り、ここでは下面が電極14の表面に当接している。接続部15の高さは、例えば90μm程度に形成される。また、接続部15は円筒状または矩形状に形成され、その幅は30〜50μm程度である。接続部15がこのように細長く形成されることにより、接続部15自体が変形することで熱応力を低減させることができる。なお、接続部15は、充填樹脂13を貫通するように、再配線16と一体的に連続して、電極14の表面まで延在している。
電極14の表面に当接する接続部15の下面は、粗化することが好適である。このようにすることにより、圧着により接合される電極14と接続部15との接続強度を向上させることができる。更に、接続部15の当接する面が部分的に電極14に食い込むので、両者の接続信頼性が向上される。
電極14と接続部15は、ここでは両者を圧接させて接合されている。しかしながら、半田や導電性ペースト等の導電性の接合材により両者を接合することも可能である。半田を用いて両者を接合させる場合は、外部電極17を構成する半田よりも高融点のものが採用される。
再配線16は、上記接続部15と一体化した金属から成り、回路素子11の表面と平行に延在している。再配線16は、回路素子14の周辺部に狭ピッチで配置された電極14と、内部に広いピッチにて配置されたパッド20とを接続させる機能を有する。電極14間のピッチは例えば50〜70μm程度であり、パッド20間のピッチは例えば500μm程度である。このように再配線16を用いて、広いピッチのパッド20と狭いピッチの電極14とを接続することにより、回路装置10Aの実装を容易にすることができる。即ち、回路装置10Aが実装される側の実装基板の導電路をファインピッチにする必要が無くなる。
本形態では、接続部15と再配線16とは、一体化された金属により形成されている。即ち、回路素子11の電極14から外部電極17に至るまでの経路に、異種材料間の接続部が無い。従って、使用状況下の温度変化等により、接続部15や再配線16に熱応力が作用しても、断線等の恐れが少ない構成となっている。
更に、接続部15、再配線16およびパッド20は、圧延された銅等の圧延金属から成る。圧延金属を構成する結晶粒子の長軸は、再配線16の延在方向と平行に延在している。メッキ処理等により形成された金属と比較すると、圧延金属は機械的強度の点に於いて優れている。さらに、屈曲性の点に於いても、圧延金属はめっきから成る金属よりも優れている。上記のことから、接続部15および再配線16を一体に構成する金属として、圧延金属は好適である。
更に、再配線16は、保護膜12を被覆するように形成された充填樹脂13の上面に形成されている。ここで、充填樹脂13の厚みは、接続部15の高さと同程度の90μm程度である。即ち、再配線16は、回路素子11の表面を保護する保護膜12から離間して延在している。このことにより、温度変化により再配線16と回路素子11とが異なる膨張量を示しても、両者の間に位置する充填樹脂13により熱応力が緩和される。従って、熱応力による接続信頼性の低下を抑止することができる。
充填樹脂13としては、熱可塑性樹脂または熱硬化性樹脂の両方を採用可能である。また、エポキシ樹脂等の樹脂にフィラーが混入されたものを充填樹脂13として採用することができる。フィラーが充填樹脂13に混入されることにより、放熱性を向上させることができ、更に、充填樹脂13の熱膨張係数を回路素子11に接近させることができる。フィラーとしては、繊維状または粒子状のSiO2、SiNまたはAl23等を用いることができる。
パッド20は、回路素子11の電極14に囲まれる領域の内部にマトリックス状に形成されている。パッド20同士のピッチは、例えば500μm程度である。上述したように、パッド20は、接続部15および再配線16と一体化した金属により形成されている。パッド20の表面には、外部電極17が形成されている。
外部電極17は、半田や導電性ペースト等から成り、レジスト19から部分的に露出するパッド20の露出面に付着される。上述したように、外部電極17間のピッチは、例えば500μm程度と広くなっている。
レジスト19は、外部電極17が形成される領域を除いて、再配線16および充填樹脂13の表面を被覆している。
図1(B)を参照して、回路装置10Aの周辺部には、回路素子11の電極14と接続された接続部15が位置している。また、パッド20および外部電極17は、接続部15にて囲まれる領域の内部に、マトリックス状に配置されている。そして、再配線16は、接続部15とパッド20との間に延在している。
図2を参照して、他の形態の回路装置10B、10Cの構成を説明する。図2(A)および図2(B)は、回路装置10Bおよび回路装置10Cの断面図である。
図2(A)を参照して、回路装置10Bでは、充填樹脂13が、第1の充填樹脂13Aおよび第2の充填樹脂13Bとから成る。回路装置10Bの他の構成は、回路装置10Aと同様である。
第1の充填樹脂13Aは、再配線16側に形成される樹脂であり、フィラーが混入された樹脂から成る。第1の充填樹脂13Aは、接続部15を電極14に当接させる前に形成されるので、大量のフィラー(例えば50重量%以上)を混入させることができる。第1の樹脂13Aの形成方法等については後述する。
第2の充填樹脂13Bは、回路素子11側に形成される樹脂でありフィラーが基本的に混入されていないエポキシ樹脂等から成る。また、第2の充填樹脂13Bにフィラーが混入されたとしても、その量は第1の充填樹脂13Aよりも少ない。第2の充填樹脂13Bは、接続部15を電極14に当接させた後に、第1の充填樹脂13Aと保護膜12との間に充填される。
図2(B)を参照して、回路装置10Cでは、再配線16から上部に突出するように延在するポスト18が形成されている。ポスト18の太さは、例えば100〜200μm程度である。ポスト18の上面はレジスト19から露出し、外部電極17が付着されている。ポスト18は、横方向に作用する応力に応じて変形可能なため、外部電極17に作用する熱応力を低減させることが可能となり、外部電極17の接続信頼性を向上させることができる。更に、ポスト18は、再配線16および接続部15と共に一体化した圧延金属により形成されているので、熱応力に対する接続信頼性が高い。回路装置10Cの他の構成は、回路装置10Aと同様である。
続いて、図3以降の図を参照して上記した回路装置の製造方法を説明する。
図3を参照して、先ず、半導体ウェハ30および導電箔40を用意する。図3(A)は半導体ウェハ30の斜視図であり、図3(B)は導電箔40の斜視図であり、図3(C)は導電箔40の断面図である。
図3(A)を参照して、拡散工程等を経た半導体ウェハ30の表面にはマトリックス状に集積回路が形成されている。また、各集積回路と接続された電極14がその周辺部に形成されている。以下の説明では、1つの回路装置となる集積回路および電極14をユニット31と呼ぶ。各ユニット31の間には、ダイシングライン32が位置している。
図3(B)および図3(C)を参照して、次に、導電箔40の表面に突起状の接続部15を形成する。導電箔40の平面的な大きさは、半導体ウェハ30と同程度に形成される。即ち、半導体ウェハ30が8インチ(200mm)の径である場合は、ほぼ同一の大きさの導電箔40が用意される。導電箔40の厚みは、例えば120μm程度である。
接続部15は、導電箔40の表面を選択的にエッチングすることにより形成される。具体的には、接続部15が形成予定の導電箔40の表面をエッチングレジスト41により被覆した後に、導電箔40を表面からエッチングする。このことにより、導電箔40の表面には分離溝42が形成され、エッチングされない接続部15は凸状に突出する構成となる。接続部15の高さは、例えば90μm程度である。各接続部15の平面的な位置は、半導体ウェハ30の表面に形成された電極14に正確に対応している。ここで、エッチング処理により形成される接続部15のピッチは、例えば10μm程度に非常に微細に形成することが可能である。
また、接続部15の上面は、粗化処理を行うことが好適である。粗化処理を行うことにより、後の工程にて、半導体ウェハの電極14と接続部15との接続信頼性を向上させることができる。接続部15上面の粗化処理は、エッチング、CZ処理、プラズマ処理等により行うことができる。ここで、CZ処理とは、ギ酸と塩酸の混合液を用いて行う粗化処理である。
次に、図4の各断面図を参照して、以降の工程を説明する。図4では、図1に示すような回路装置10Aを製造する製造方法を説明する。
図4(A)および図4(B)を参照して、次に、各ユニット31の各電極14に接続部15の上面が圧着されるように、半導体ウェハ30と導電箔40とを重畳させる。ここでは、導電箔40を水平な台の上に載置し、その上部に半導体ウェハ30を載置している。電極14の位置と、接続部15の位置が一致するように、カメラにて両者の位置を確認しつつ、半導体ウェハ30を導電箔40に重畳させる。ここでは、接続部15と電極14との接続は圧着により行われるが、半田や導電性ペースト等の導電性の接合材を用いて両者を接続することもできる。接続部15と電極14とを圧着した後の状態を図4(B)に示す。本工程では、半導体ウェハ30の厚みは例えば600μm程度と厚いので、半導体ウェハ30を搬送することにより反りや割れの恐れは少ない。
図4(C)を参照して、次に、導電箔40と半導体ウェハ30との間隙に、充填樹脂13を充填させる。充填樹脂13としては、熱可塑性樹脂および熱硬化性樹脂の両方が採用可能である。エポキシ樹脂等の熱硬化性樹脂を充填樹脂13として採用した場合は、充填された液状の充填樹脂13を加熱硬化させる。また、本実施の形態では、接続部15はエッチングにより形成されるので、接続部15の側面は、周囲に対して裾広がりの形状となっている。従って、接続部15と導電箔40との接続部にも、充填樹脂13は容易に充填されている。
図4(D)を参照して、次に、導電箔40を裏面からエッチングすることにより、再配線16およびパッド20を形成する。具体的には、形成予定の再配線16およびパッド20に対応する領域の導電箔をエッチングレジスト41にて被覆した後に、エッチングを行う。本工程にて、エッチングされる領域の導電箔40の厚さは30μm程度であるので、微細な再配線16およびパッド20を形成することができる。更に、本工程にて、各ユニット31の境界に位置する導電箔もエッチングにより除去される。
図4(E)を参照して、次に、再配線16およびパッド20が被覆されるようにレジスト19を形成する。そして、パッド20の裏面が部分的に露出されるように、レジスト19を部分的に除去する。更に、レジスト19から露出するパッド20の表面に、半田等から成る外部電極17を付着させる。本工程が終了した後に、各ユニット31が分離されるように、点線の箇所にて半導体ウェハ30をダイシングする。
以上の工程により、図1に示すような回路装置10Aが製造される。
次に、図5を参照して、図2(A)に示すような回路装置10Bの製造方法を説明する。この製造方法は、第1の充填樹脂13Aおよび第2の充填樹脂13Bにより、充填樹脂13を形成する点に於いて、上述した製造方法と異なる。
図5(A)を参照して、先ず、接続部15の上面が電極14に当接するように半導体ウェハ30と導電箔30とを重畳させる。この方法は、上述した方法と同一である。ここでは、半導体ウェハ30と導電箔40とを重畳する前に、導電箔40の表面に形成された分離溝42に、第1の充填樹脂13Aを塗布している。第1の充填樹脂13Aは、フィラーが混入された樹脂から成る。
第1の充填樹脂13Aを分離溝42に充填されるように塗布する方法は、次の通りである。先ず、導電箔40の表面に第1の充填樹脂13Aを全面的に塗布する。次に、接続部15を被覆する第1の充填樹脂13Aが薄くなるように、スキージを用いて第1の充填樹脂13Aを掻き取る。更に、第1の充填樹脂13Aが熱硬化性樹脂の場合は、加熱硬化処理を行う。次に、過マンガン酸カリウムの溶液に、導電箔40を浸漬すると、第1の充填樹脂13Aが全面的に薄くなるので、接続部15の上面が第1の充填樹脂13Aから露出する。
第1の充填樹脂13Aにはフィラーが多量に混入されているので、流動性が低い場合がある。従って、第1の充填樹脂13Aを、半導体ウェハ30と導電箔40とを重畳させてから両者の間隙に充填させることが困難である。このことから、本実施の形態では、予め第1の充填樹脂13Aを、導電箔40の表面に形成している。
図5(B)を参照して、次に、導電箔40と半導体ウェハ30との間隙に、第2の充填樹脂13Bを充填させる。第1の樹脂13Aが導電箔40の表面に形成されることにより、導電箔40と半導体ウェハ30との間隙は狭くなっている。例えば、第1の充填樹脂13Aの厚さが50μm程度の場合は、第1の充填樹脂13Aと半導体ウェハ30との間隙は40μm程度である。従って、第2の充填樹脂13Bは、毛細管現象により容易に両者の間隙に充填され、ボイドの形成を防止することができる。
第2の充填樹脂13Bは、フィラーが混入されていないエポキシ樹脂等の樹脂から成る。また、第2の充填樹脂13Bにフィラーが混入されても、その量は第1の充填樹脂13Aよりも少ない。従って、第2の充填樹脂13Bは流動性に優れているので、上記したように狭い間隙に充填可能である。
図5(C)を参照して、次に、導電箔40を選択的にエッチングすることにより、再配線16およびパッド20を形成する。
図5(D)を参照して、次に、再配線16およびパッド20を被覆するようにレジスト19を形成する。更に、レジスト19から露出するパッド20に外部電極17を形成する。最後に、各ユニット31が分離されるように点線にて示す位置にて、半導体ウェハ30をダイシングすることで個別の回路装置を得る。上述した工程により、図2(A)に示すような回路装置10Bが製造される。
図6を参照して、次に、図2(B)に構造を示した回路装置10Cの製造方法を説明する。この製造方法は、ポスト18を製造する点に於いて上記した製造方法と異なる。
図6(A)を参照して、先ず、導電箔40と半導体ウェハ30とを重ね合わせ、両者の間に形成される空間に充填樹脂13を充填させる。ここで、上述したように、充填樹脂13を、第1の充填樹脂13Aおよび第2の充填樹脂13Bから構成しても良い。
図6(B)を参照して、次に、ポスト18が形成予定の導電箔40の裏面を部分的にエッチングレジスト41Aにより被覆した後に、導電箔40を裏面からエッチングする。本工程により、紙面にて凸状に下方に突出するポスト18が形成される。
図6(C)を参照して、次に、新たなエッチングレジスト41Bにより導電箔40の裏面を被覆した後に、エッチングを行う。このことにより、再配線16が形成される。
図6(D)を参照して、次に、ポスト18の上部が露出されるように再配線20をレジスト19により被覆する。そして、レジスト19から露出するポスト18には、半田等から成る外部電極17が付着して形成される。
以上の工程により、図2(B)に構造を示すような回路装置10Cが形成される。
10A、10B、10C 回路装置
11 回路素子
12 保護膜
13 充填樹脂
13A 第1の充填樹脂
13B 第2の充填樹脂
14 電極
15 接続部
16 再配線
17 外部電極
18 ポスト
19 レジスト
20 パッド
30 半導体ウェハ
31 ユニット
32 ダイシングライン
40 導電箔
41 エッチングレジスト
42 分離溝

Claims (3)

  1. 集積回路と接続された電極を表面に有する半導体ウェハと、
    前記電極の位置に対応して突出した金属からなる接続部と、
    前記接続部と一体化された前記金属からなり、前記金属をパターニングした再配線と、
    前記再配線と接続された外部電極と、
    前記外部電極を除く、前記再配線の前記接続部を設けた側とは反対側の表面、及び前記再配線の側面を覆ったレジストと、
    を備えたことを特徴とする回路装置。
  2. 前記接続部の側面は、周囲に対して裾広がりの形状であることを特徴とする請求項1に記載の回路装置。
  3. 前記半導体ウェハの電極と前記接続部とは第1の半田材料によって接合されており、前記第1の半田材料は、前記外部電極を構成する第2の半田材料よりも高融点の半田材料であることを特徴とする請求項1または2に記載の回路装置。
JP2011239059A 2011-10-31 2011-10-31 回路装置およびその製造方法 Withdrawn JP2012023409A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011239059A JP2012023409A (ja) 2011-10-31 2011-10-31 回路装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011239059A JP2012023409A (ja) 2011-10-31 2011-10-31 回路装置およびその製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2009155588A Division JP2010010689A (ja) 2009-06-30 2009-06-30 回路装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2012023409A true JP2012023409A (ja) 2012-02-02

Family

ID=45777331

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011239059A Withdrawn JP2012023409A (ja) 2011-10-31 2011-10-31 回路装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2012023409A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015513804A (ja) * 2012-03-05 2015-05-14 コーニング インコーポレイテッド ガラスインターポーザ組込三次元集積回路及び作製方法
JP2016192447A (ja) * 2015-03-30 2016-11-10 株式会社東芝 半導体装置
WO2020195451A1 (ja) * 2019-03-28 2020-10-01 太陽誘電株式会社 モジュールおよびその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015513804A (ja) * 2012-03-05 2015-05-14 コーニング インコーポレイテッド ガラスインターポーザ組込三次元集積回路及び作製方法
JP2016192447A (ja) * 2015-03-30 2016-11-10 株式会社東芝 半導体装置
US10115704B2 (en) 2015-03-30 2018-10-30 Toshiba Memory Corporation Semiconductor device
WO2020195451A1 (ja) * 2019-03-28 2020-10-01 太陽誘電株式会社 モジュールおよびその製造方法

Similar Documents

Publication Publication Date Title
JP2006310530A (ja) 回路装置およびその製造方法
EP2852974B1 (en) Method of making a substrate-less stackable package with wire-bond interconnect
TWI373835B (en) Wiring board and semiconductor device
US20060108666A1 (en) Semiconductor device and method of fabricating the same
US7863717B2 (en) Package structure of integrated circuit device and manufacturing method thereof
JP5135246B2 (ja) 半導体モジュールおよびその製造方法、ならびに携帯機器
JPWO2012137714A1 (ja) 半導体装置および半導体装置の製造方法
TWI527186B (zh) 半導體封裝及其製造方法
US8169073B2 (en) Semiconductor device and electronic apparatus of multi-chip packaging
US8072068B2 (en) Semiconductor device and a method for manufacturing the same
US10872845B2 (en) Process for manufacturing a flip chip semiconductor package and a corresponding flip chip package
JP2012023409A (ja) 回路装置およびその製造方法
JP6495130B2 (ja) 半導体装置及びその製造方法
JP6318084B2 (ja) 半導体装置及びその製造方法
TWI420610B (zh) 半導體裝置及其製造方法
JP2010010689A (ja) 回路装置およびその製造方法
KR100927749B1 (ko) 반도체 디바이스 및 그 제조 방법
CN114256164A (zh) 半导体封装结构
JP2007150346A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2008053406A (ja) 半導体装置およびその製造方法
JP4840385B2 (ja) 半導体パッケージ
JP2008177404A (ja) 半導体装置、半導体モジュールおよびその製造方法
KR101354802B1 (ko) 반도체 디바이스 및 그 제조 방법
JP2008021712A (ja) 半導体モジュールならびにその製造方法
JP2008103395A (ja) 半導体モジュール及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111104

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20111118

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20111130

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20121017