JP2010010689A - 回路装置およびその製造方法 - Google Patents
回路装置およびその製造方法 Download PDFInfo
- Publication number
- JP2010010689A JP2010010689A JP2009155588A JP2009155588A JP2010010689A JP 2010010689 A JP2010010689 A JP 2010010689A JP 2009155588 A JP2009155588 A JP 2009155588A JP 2009155588 A JP2009155588 A JP 2009155588A JP 2010010689 A JP2010010689 A JP 2010010689A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- rewiring
- circuit device
- conductive foil
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】 本発明の回路装置10Aは、周辺部に電極14が形成された回路素子11と、電極14の表面に接続する接続部15と、接続部15に連続した再配線16とを具備する。本発明では、接続部15と再配線16とが一体化された金属により形成される。従って、両者の間に異種材料間の接続部が無いので、熱応力等に対する装置全体の接続信頼性が向上されている。
【選択図】図1
Description
Package)からCSP(Chip Size Package)へ移行している。CSPでは、一主面に外部接続電極が形成されたウェハをダイシングすることによりパッケージが形成される。従って、CSPは、回路素子と同等のサイズにて実装基板に固着することが可能となり、CSPが実装される側の実装基板を小型化することが可能となる。従って、CSPを採用することにより、携帯電話等のセット全体を小型化することも可能となる。
の樹脂13Aの形成方法等については後述する。
11 回路素子
12 保護膜
13 充填樹脂
13A 第1の充填樹脂
13B 第2の充填樹脂
14 電極
15 接続部
16 再配線
17 外部電極
18 ポスト
19 レジスト
20 パッド
30 半導体ウェハ
31 ユニット
32 ダイシングライン
40 導電箔
41 エッチングレジスト
42 分離溝
Claims (6)
- 集積回路と接続された電極を表面に有する半導体ウェハを用意する工程と、
前記電極の位置に対応して突出して設けられた接続部が形成されるように、導電箔をエッチングする工程と、
前記接続部が前記電極に接続されるように、前記半導体ウェハと前記導電箔とを接合させる工程と、
前記導電箔の前記接続部を形成した面とは反対側の面から前記導電箔をエッチングして再配線を形成する工程と、
を具備することを特徴とする回路装置の製造方法。 - 前記再配線を形成する工程の後に、前記再配線と接続される外部電極を設ける領域以外をレジストで覆う工程を具備することを特徴とする請求項1に記載の回路装置の製造方法。
- 前記半導体ウェハと前記導電箔との接合は第1の半田材料によってなされており、前記第1の半田材料は、前記外部電極を構成する前記第2の半田材料よりも高融点の半田材料であることを特徴とする請求項2に記載の回路装置の製造方法。
- 前記レジストで覆う工程の後に、前記半導体ウェハをダイシングすることにより、個別の回路素子に分離する工程を具備することを特徴とする請求項2または3に記載の回路装置の製造方法。
- 前記接続部の上面を粗化する工程をさらに含むことを特徴とする請求項1〜4のうちいずれか1項に記載の回路装置の製造方法。
- 前記接続部の側面は、周囲に対して裾広がりの形状であることを特徴とする請求項1〜5のうちいずれか1項に記載の回路装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009155588A JP2010010689A (ja) | 2009-06-30 | 2009-06-30 | 回路装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009155588A JP2010010689A (ja) | 2009-06-30 | 2009-06-30 | 回路装置およびその製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005131130A Division JP2006310530A (ja) | 2005-04-28 | 2005-04-28 | 回路装置およびその製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011239059A Division JP2012023409A (ja) | 2011-10-31 | 2011-10-31 | 回路装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010010689A true JP2010010689A (ja) | 2010-01-14 |
Family
ID=41590745
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009155588A Pending JP2010010689A (ja) | 2009-06-30 | 2009-06-30 | 回路装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010010689A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012049279A (ja) * | 2010-08-26 | 2012-03-08 | Teramikros Inc | 半導体装置及び半導体装置の製造方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001094003A (ja) * | 1999-09-22 | 2001-04-06 | Nec Corp | 半導体装置及びその製造方法 |
JP2001223287A (ja) * | 2000-02-07 | 2001-08-17 | Mitsui High Tec Inc | インターポーザーの製造方法 |
JP2002184904A (ja) * | 2000-12-12 | 2002-06-28 | Fujitsu Ltd | 半導体装置の製造方法及び半導体装置 |
JP2003347473A (ja) * | 2002-05-29 | 2003-12-05 | Hitachi Chem Co Ltd | 半導体装置とその製造方法 |
-
2009
- 2009-06-30 JP JP2009155588A patent/JP2010010689A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001094003A (ja) * | 1999-09-22 | 2001-04-06 | Nec Corp | 半導体装置及びその製造方法 |
JP2001223287A (ja) * | 2000-02-07 | 2001-08-17 | Mitsui High Tec Inc | インターポーザーの製造方法 |
JP2002184904A (ja) * | 2000-12-12 | 2002-06-28 | Fujitsu Ltd | 半導体装置の製造方法及び半導体装置 |
JP2003347473A (ja) * | 2002-05-29 | 2003-12-05 | Hitachi Chem Co Ltd | 半導体装置とその製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012049279A (ja) * | 2010-08-26 | 2012-03-08 | Teramikros Inc | 半導体装置及び半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2006310530A (ja) | 回路装置およびその製造方法 | |
TWI373835B (en) | Wiring board and semiconductor device | |
EP2852974B1 (en) | Method of making a substrate-less stackable package with wire-bond interconnect | |
US20060108666A1 (en) | Semiconductor device and method of fabricating the same | |
JP4305502B2 (ja) | 半導体装置の製造方法 | |
TWI280641B (en) | Chip structure | |
US7863717B2 (en) | Package structure of integrated circuit device and manufacturing method thereof | |
JP5135246B2 (ja) | 半導体モジュールおよびその製造方法、ならびに携帯機器 | |
JPWO2012137714A1 (ja) | 半導体装置および半導体装置の製造方法 | |
TWI527186B (zh) | 半導體封裝及其製造方法 | |
US8169073B2 (en) | Semiconductor device and electronic apparatus of multi-chip packaging | |
US8072068B2 (en) | Semiconductor device and a method for manufacturing the same | |
US7994638B2 (en) | Semiconductor chip and semiconductor device | |
US10872845B2 (en) | Process for manufacturing a flip chip semiconductor package and a corresponding flip chip package | |
JP2012023409A (ja) | 回路装置およびその製造方法 | |
JP6495130B2 (ja) | 半導体装置及びその製造方法 | |
JP6318084B2 (ja) | 半導体装置及びその製造方法 | |
TWI420610B (zh) | 半導體裝置及其製造方法 | |
JP4750586B2 (ja) | 半導体装置および電子装置並びにその製造方法 | |
JP2010010689A (ja) | 回路装置およびその製造方法 | |
JP2004014854A (ja) | 半導体装置 | |
KR100927749B1 (ko) | 반도체 디바이스 및 그 제조 방법 | |
JP2007150346A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
CN114256164A (zh) | 半导体封装结构 | |
JP4840385B2 (ja) | 半導体パッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110906 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111031 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20111117 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20111130 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120731 |