JP2015513804A - ガラスインターポーザ組込三次元集積回路及び作製方法 - Google Patents

ガラスインターポーザ組込三次元集積回路及び作製方法 Download PDF

Info

Publication number
JP2015513804A
JP2015513804A JP2014561028A JP2014561028A JP2015513804A JP 2015513804 A JP2015513804 A JP 2015513804A JP 2014561028 A JP2014561028 A JP 2014561028A JP 2014561028 A JP2014561028 A JP 2014561028A JP 2015513804 A JP2015513804 A JP 2015513804A
Authority
JP
Japan
Prior art keywords
glass
glass interposer
integrated circuit
interposer
dimensional integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014561028A
Other languages
English (en)
Inventor
チェン，イー−アン
ルゥ，ユン−ジェアン
パイプス サード トーマス，ウィンザー
パイプス サード トーマス，ウィンザー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Corning Inc
Original Assignee
Corning Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Corning Inc filed Critical Corning Inc
Publication of JP2015513804A publication Critical patent/JP2015513804A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

ガラスインターポーザを組み込んでいる三次元集積回路（３Ｄ−ＩＣ）及びガラスインターポーザをもつ三次元集積回路（３Ｄ−ＩＣ）を作製するための方法が明細書に説明される。一実施形態において、３Ｄ−ＩＣは、（例えば）再配線層間の精密金属−金属相互接続を可能にする、導電体で充填されていないバイアが形成されているガラスインターポーザを組み込んでいる。別の実施形態において、３Ｄ−ＩＣは、バイアを有し、３.２ｐｐｍ/℃のシリコンの熱膨張係数（ＣＴＥ）とは異なるＣＴＥを有する、ガラスインターポーザを組み込んでいる。

Description

関連出願の説明
本出願は２０１２年３月５日に出願された米国仮特許出願第６１/６０６６８３号の米国特許法第１１９条の下の優先権の恩典を主張する。本明細書は上記仮特許出願の明細書の内容に依存し、上記仮特許出願の明細書の内容はその全体が本明細書に参照として含められる。
本発明はガラスインターポーザを組み込んでいる三次元集積回路及びガラスインターポーザをもつ三次元集積回路を作製するための方法に関する。
ムーアの法則はおそらく半導体集積回路に関する広範な技術の中で最もよく知られたトレンドの１つである。ムーアの法則は、コストを高めずに集積回路上に配され得るトランジスタの数がほぼ２年ごとに２倍になるという、コンピュータハードウエアにおけるトレンドを述べている。このトレンドは半世紀をこえて継続しており、少なくとも次の数年は継続すると考えられる。ムーアの法則は、研究及び開発に対する長期計画及び目標設定のため、業界に役立ち、ＩＴＲＳとして世界中で知られる、国際半導体技術ロードマップ(International Technology Roadmap for Semiconductors)に数１０年にわたって組み入れられてさえいる。
半導体集積回路上に小さくなる一方の最小寸法（ノード）をつくり込むコストは、フォトリソグラフィ技術の、ｉ線からＫｒＦへ、次いでＡｒＦへ、さらには新しく出現した極紫外（ＥＵＶ）線への、移行により過去数年の間に劇的に増大した。この観点から、数人の業界専門家は、半導体業界がムーアの法則で述べられるのと同じ時間枠内で半導体集積回路上の最小寸法を費用効果の高い態様で縮小することはできなくなるのはそう遠いことではないと主張している。
しかし、集積回路のパッケージに関する性能を向上させるために用いることができる別の機構がある。集積回路のウェハが完成され、ダイシングされると、集積回路は使用のためにパッケージに組み込まれる必要がある。図１（従来技術）は集積回路のパッケージが、年々、ワイアボンディング１０２，フリップチップ１０４，積層ダイ１０６，パッケージオンパッケージ１０８から新興の三次元集積回路１１０（３Ｄ−ＩＣ１１０）まで、どのように変遷してきたかを示す図である。半導体工業界は、新興の３Ｄ−ＩＣパッケージ技術を開発、適合及び実施するために、益々積極的なアプローチをとってきた。
三次元集積回路１１０（３Ｄ−ＩＣ１１０）は、２つ以上の能動電子コンポーネント層が縦方向及び横方向に集積されて単一回路にされた、半導体回路である。３Ｄ−ＩＣパッケージを、数年にわたって用いられてきた、単一パッケージに個別チップを積層することでスペースを節約する、３Ｄパッケージと混同すべきではない。システムインパッケージ（ＳｉＰ）としても知られる３Ｄパッケージはチップを単一回路に集積しない。特に、ＳｉＰ内のチップは、まるで普通の回路基板上の個別パッケージに搭載されているかのように、オフチップコントロールと通信する。
対照的に、３Ｄ−ＩＣ１１０は、異なる層の全てのコンポーネントが縦方向にも横方向にもオンチップコントロールと通信する、単チップとしてはたらく。基本的に、集積回路、すなわちダイを、それぞれの上に積み重ねることによる新しい３Ｄ−ＩＣパッケージ技術の結果、他のパッケージ技術によって製造されたＩＣに比較して、向上した速度、低減された電力及び低減されたコストを有する、３Ｄ−ＩＣ１１０が得られる。実際、３Ｄ−ＩＣにともなう利点はムーアの法則の効力を延命するに役立ち、おそらくは、ムーアの法則で予測されるよりもさらに長く性能を拡張するに役立つことができるであろう。
３Ｄ−ＩＣパッケージ技術は、例えば、メモリスタックからフィールドプログラマブルゲートアレイ（ＦＰＧＡ）に至る、多くの異なるタイプの三次元集積回路の作製に用いられ得る。図２（従来技術）を参照すれば、ＴＳＭＣ（台湾積体電路製造股分有限公司）で製造されたシリコンインターポーザ２０２を組み込んでいる，ザイリンクス(Xilinx)３Ｄ−ＩＣ ＦＰＧＡ２００の写真が示されている。ザイリンクス３Ｄ−ＩＣ ＦＰＧＡ２００は、マイクロバンプ２０６がその上に形成されている再配線層２０５を含むＦＰＧＡスライス２０４を有し、ＦＰＧＡスライス２４はシリコンインターポーザ２０２の一方の面に隣接して配置されている。シリコンインターポーザ２０２の他方の面は、Ｃ４バンプ２１０がその上に配置されている再配線層２０７を有する、配線基板２０８に隣接して配置される。シリコンインターポーザ２０２はマイクロバンプ２０６とＣ４バンプ２１０の間に精確な相互接続を提供するために銅２１４が充填された（スルーシリコンバイア（ＴＳＶ）２１２として知られる）バイア２１２を有する。配線基板２０８は、マザーボード２１５に取り付けられたボールグリッドアレイ２１１（ＢＧＡ２１１）もＣ４バンプ２１０を接続するために用いられる再配線層を他方の面上に有する。ザイリンクス３Ｄ−ＩＣ ＦＰＧＡ２００のアーキテクチャは普通、複数のＩＣの縦積みとは異なり、インターポーザ上に複数のＩＣがあるから、「２.５Ｄ−ＩＣ」と称されている。
この特定の例において、シリコンインターポーザ２０２はＦＰＧＡスライス２０４及び配線基板２０８に対して精確な相互接続（銅２１４で充填されたバイア２１２）を提供し、同時に、ＦＰＧＡスライス２０４とＢＧＡ２０８の間の電気的分離（電気絶縁）を提供するためにも機能する。一般に、シリコンインターポーザ２０２は、業界では「ボッシュプロセス」としても知られる乾式反応性イオンエッチングプロセス（ＤＲＩＥ）を用いて比較的良好な品質で形成されたバイア２１２（ＴＳＶ２１２）を有する。しかし、ＤＲＩＥプロセスは完全ではない。例えば、ＤＲＩＥプロセスは、ダイ接続がダイの周縁に沿ってパッケージ基板に直接になされる、通常のワイアボンディングプロセスに比較して、かなり多額のコストがかかる。ワイアボンディングプロセスは３Ｄ−ＩＣ１１０の作製には用いられないが、それにもかかわらず、ＤＲＩＥプロセスにともなうかなりのコストを説明するに役立つ。
図３（従来技術）を参照すれば、３００ｍｍ外径シリコンウェハを用いる、ワイアボンディングプロセス３００及びＤＲＩＥプロセス３０２を実施するための様々な工程及び付随する相対コストを示す図がある。この例におけるＤＲＩＥプロセス３０２は、１０μｍ/分（３０２ａ），２０μｍ/分（３０２ｂ），３０μｍ/分（３０２ｃ），４０μｍ/分（３０２ｄ）及び５０μｍ/分（３０２ｅ）で３００ｍｍ外径シリコンウェハにバイア２１２（ＴＳＶ）２１２を形成する工程及び付随コストを示す。ワイアボンディングプロセス３００及びＤＲＩＥプロセス３０２における様々な工程は、以下の凡例：
・リソグラフィ工程３０４
・エッチング工程３６０
・ストリップ／クリーニング工程３０８
・誘電体ライニング工程３１０
・バリア及びシード工程３１２
・リソグラフィ工程３１４
・Ｃｕ電気メッキ及びソルダー工程３１６
・ストリップ工程３１８
・バリア及びシードウエットエッチング工程３２０
・裏面研削及び研磨工程３２２
・ダイフィルム貼付工程３２４
・バイア露光及びバイア誘電体開口工程３２６
・ダイシング（鋸引き）工程３２８
・ピックアンドプレイス及びダイ貼付工程３３０
・ワイアボンディング工程３３２
よって表される。
図３のグラフが示すように、ＤＲＩＥプロセスで銅充填バイア２１２及び２１４が作製されているシリコンインターポーザ２０２は比較的高い製造コストを有する。したがって、従来のシリコンインターポーザにともなう上記の欠点及びその他の欠点に対処する必要がある。この必要及びその他の必要は本発明によって満たされる。
三次元集積回路及び三次元集積回路を作製するための方法が本出願の独立特許請求項に述べられる。三次元集積回路及び三次元集積回路を作製するための方法の有用な実施形態が従属特許請求項に述べられる。
一態様において、本発明は、
（ａ）第１の回路コンポーネント、
（ｂ）１つ以上の第１の再配線層であって、その内の１つはそれから延びる複数の第１の導電ピラーを有する第１の再配線層、
（ｃ）相互に実質的に平行な第１の表面及び第２の表面を含む構体であって、第１の表面から第２の表面まで構体を貫通する複数のバイアが形成されている構体を有するガラスインターポーザ、
（ｄ）１つ以上の第２の再配線層であって、その内の１つはそれから延びる複数の第２の導電ピラーを有する第２の再配線層、
及び
（ｅ）第２の回路コンポーネント、
を有し、
（ｆ）１つ以上の第１の再配線層が第１の回路コンポーネントとガラスインターポーザの第１の表面の間に配置される、
（ｇ）１つ以上の第２の再配線層が第２の回路コンポーネントとガラスインターポーザの第２の表面の間に配置さる、及び
（ｈ）第１の導電ピラーのそれぞれ１つが対応する第２の導電ピラーの１つと接触し、第１の導電ピラーと第２の導電ピラーのそれぞれの対はガラスインターポーザに配置されたバイアの内の１つの中で相互に接触するように、ガラスインターポーザが第１の再配線層の内の１つと第２の再配線層の内の１つの間に配置される、
三次元集積回路を提供する。
別の態様において、本発明は三次元集積回路を作製する方法を提供する。方法は、
（ａ）第１の回路コンポーネントを提供する工程、
（ｂ）１つ以上の第１の再配線層であって、その内の１つはそれから延びる複数の第１の導電ピラーを有する第１の再配線層を提供する工程、
（ｃ）相互に実質的に平行な第１の表面及び第２の表面を含む構体であって、第１の表面から第２の表面まで構体を貫通する複数のバイアが形成されている構体を有するガラスインターポーザを提供する工程、
（ｄ）１つ以上の第２の再配線層であって、その内の１つはそれから延びる複数の第２の導電ピラーを有する第２の再配線層を提供する工程、
（ｅ）第２の回路コンポーネントを提供する工程、
（ｆ）１つ以上の第１の再配線層を第１の回路コンポーネントとガラスインターポーザの第１の表面の間に配置する工程、
（ｇ）１つ以上の第２の再配線層を第２の回路コンポーネントとガラスインターポーザの第２の表面の間に配置する工程、及び
（ｈ）第１の導電ピラーのそれぞれ１つが対応する第２の導電ピラーの１つと接触し、第１の導電ピラーと第２の導電ピラーのそれぞれの対はガラスインターポーザに配置されたバイアの内の１つの中で相互に接触するように、ガラスインターポーザを第１の再配線層の内の１つと第２の再配線層の内の１つの間に配置する工程、
を含む。
また別の態様において、本発明は、
（ａ）第１の回路コンポーネント、
（ｂ）１つ以上の第１の再配線層、
（ｃ）相互に実質的に平行な第１の表面及び第２の表面を含む構体であって、第１の表面から第２の表面まで構体を貫通する複数のバイアを有し、約３.２ｐｐｍ/℃のシリコンの熱膨張係数（ＣＴＥ）とは異なるＣＴＥを有する構体を有するガラスインターポーザ、
（ｄ）１つ以上の第２の再配線層、
及び
（ｅ）第２の回路コンポーネント、
を有し、
（ｆ）１つ以上の第１の再配線層がガラスインターポーザと第１の回路コンポーネントの間に配置される、
（ｇ）１つ以上の第２の再配線層がガラスインターポーザと第２の回路コンポーネントの間に配置さる、及び
（ｈ）ガラスインターポーザが第１の再配線層の内の１つと第２の再配線層の内の１つの間に配置される、
三次元集積回路を提供する。
本発明のさらなる態様は、ある程度は以下の詳細な説明並びに添付される図面及びいずれかの特許請求項に述べられるであろうし、ある程度は、その詳細な説明から得られるであろうし、あるいは本発明の実施によって習得され得る。上述の全般的説明及び以下の詳細な説明が例示及び説明に過ぎず、開示される本発明を限定するものではないことは当然である。
本発明のさらに完全な理解は、以下の詳細な説明の参照が添付図面とともになされたときに得ることができる。
図１（従来技術）は、集積回路のパッケージが、年々、ワイアボンディング、フリップチップ、積層ダイ、パッケージオンパッケージから３Ｄ−ＩＣまで、どのように変遷してきたかを示す図である。 図２（従来技術）は、シリコンインターポーザを組み込んでいる３Ｄ−ＩＣ ＦＰＧＡの側断面を示す写真である。 図３（従来技術）は、３００ｍｍ外径シリコンウェハを用いてワイアボンディングプロセス及びＤＲＩＥプロセスを実施するための、様々な工程及び付随する相対コストを示すグラフである。 図４Ａは本発明の一実施形態にしたがって構成される三次元集積回路の分解部分側面図を示す。 図４Ｂは図４Ａの三次元集積回路の組立側面図を示す。 図５Ａは、一連の直径４０μｍのバイアが２００μｍピッチで形成されている、１００μｍ厚のガラスシートの上面図を示す。 図５Ｂは図５Ａのガラスシートの部分上面図を示す。 図５Ｃは図５Ａのガラスシートの部分側面図を示す。 図６Ａは本発明の別の実施形態にしたがって構成される三次元集積回路の部分分解側面図を示す。 図６Ｂは図５Ａの三次元集積回路の組立側面図を示す。 図７（従来技術）は、接合集積回路スタックの温度の変化にともなう反り性能にシリコンインポーザの厚さが有する、かなり強い影響を示す４つのグラフである。 図８は、本発明の一実施形態にしたがうガラスインターポーザを形成するために切り分けてさらに処理することができる無研磨ガラスシートを製造するための、フュージョンプロセス及びアイソパイプを用いるガラス製造システムの一例の略図である。 図９は図８に示されるアイソパイプをさらに詳細に示している斜視図である。 図１０は、クランプされていない（自由状態にある）ガラスインターポーザの表面全体における立面最大厚（Ｔ最大）と立面最小厚（Ｔ最小）の差であると定義される総厚変動（ＴＴＶ）を説明するために用いられるガラスインポーザの一例の略図である。 図１１は、ガラスインターポーザの形状に適用される、最高点と最小二乗焦平面（破線）の間及び最低点と最小二乗焦平面（破線）の間で測定される最大距離の絶対値の和として定義される反りを説明するために用いられるガラスインターポーザの一例の略図である。
図４Ａ〜４Ｂを参照すれば、本発明の一実施形態にしたがって構成される三次元集積回路４００の分解部分側面図及び組立側面図がそれぞれ示されている。三次元集積回路４００は、第１の回路コンポーネント４０２（例えば、ダイ４０２，マザーボード４０２），（３つが示される）１つ以上の第１の再配線層４０４ａ，４０４ｂ及び４０４ｃ，ガラスインターポーザ４０６，（３つが示される）１つ以上の第２の再配線層４０８ａ，４０８ｂ及び４０８ｃ，及び第２の回路コンポーネント４０９（例えば、ダイ４０９，マザーボード４０９）を有する。第１の再配線層４０４ｃはそれから延びる第１の導電ピラー（例えば）４１０ａ，４１０ｂ,..., ４１０ｐを有する。同様に、第２の再配線層４０８ｃはそれから延びる第２の導電ピラー（例えば）４１２ａ，４１２ｂ,..., ４１２ｐを有する。ガラスインターポーザ４０６は相互に実質的に平行な第１の表面４１６及び第２の表面４１８を含む構体４１４を有する。構体４１４には第１の表面４１６から第２の表面４１８まで構体４１４を貫通する複数のバイア（例えば）４２０ａ，４２０ｂ,..., ４２０ｐが形成されている。バイア４２０ａ，４２０ｂ,..., ４２０ｐ（スルーガラスバイア（ＴＧＶ）４２０ａ，４２０ｂ,..., ４２０ｐ）には金属電気メッキが施されておらず、銅、スズ、ニッケル、金または銀のような導電金属の充填もなされていない。三次元集積回路４００は本分野で知られている別のコンポーネントを有することができるが、明解さのため、本発明を説明するため及び本発明を可能にするために必要なコンポーネントだけが本明細書に説明される。
三次元集積回路４００は、１つ以上の第１の再配線層４０４ａ，４０４ｂ及び４０４ｃが第１の回路コンポーネント４０２とガラスインターポーザ４０６の第１の表面４１６の間に配置されるように、作製される。同様に、１つ以上の第２の再配線層４０８ａ，４０８ｂ及び４０８ｃは第２の回路コンポーネント４０９とガラスインターポーザ４０６の第２の表面４１８の間に配置される。ガラスインターポーザ４０６は第１の再配線層４０４ｃと第２の再配線層４０８ｃの間に、第１の導電ピラー４１０ａ，４１０ｂ,..., ４１０ｐのそれぞれ１つが対応する第２の導電ピラー４１２ａ，４１２ｂ,..., ４１２ｐの１つと接するように、配置される。第１の導電ピラー４１０ａ，４１０ｂ,..., ４１０ｐと第２の導電ピラー４１２ａ，４１２ｂ,..., ４１２ｐは、ガラスインターポーザ４０６に配置されたバイア４２０ａ，４２０ｂ,..., ４２０ｐの１つの中で相互に接触する（図４Ｂを見よ）。すなわち、ガラスインターポーザ４０６にはバイア４２０ａ，４２０ｂ,..., ４２０ｐが形成されていて、バイア４２０ａ，４２０ｂ,..., ４２０ｐには金属被膜が施されておらず、バイア４２０ａ，４２０ｂ,..., ４２０ｐは、精密バイア４２０ａ，４２０ｂ,..., ４２０ｐの中間で接触して電気接続を確立する、ガラスインターポーザ４０６の両側に配された第１の導電ピラー４１０ａ，４１０ｂ,..., ４１０ｐと第２の導電ピラー４１２ａ，４１２ｂ,..., ４１２ｐの形態の精確な金属−金属相互接続を可能にし、同時に、第１の回路コンポーネント４０２と第２の回路コンポーネント４０９の間のどこでも、また隣接するバイア間のガラスインターポーザ４０６を通るその他のいかなる電気的接触に対しても、完全な絶縁（または実質的に完全な絶縁）を維持することを可能にする。ガラスインターポーザ４０６をどのように作製できるかに関する詳細な議論は、ガラスインターポーザ４０６の様々な特徴及びいくつかの組成例に関する議論とともに、次に与えられる。
ガラスインターポーザ４０６：作製
ガラスインポーザ４０６は、所望のガラスインポーザ４０６の形状に切り分けることができるガラスシートを作製するために、フュージョンプロセスを用いるガラス製造システムによって作製することができる。ガラスインポーザ４０６は、（例えば）３００ｍｍ径の円のような、所望のいかなる形状も有することができる。フュージョンプロセスを用いるガラス製造システムの利点は、得られるガラスインターポーザ４０６を、第１の表面４１６または第２の表面４１８を研磨または別途の仕上げを施す必要なしに、２５μｍから２００μｍのオーダーで一様な厚さを有するように作製できることである。加えて、無研磨ガラスインターポーザ４０６は、１.０μｍ未満の総厚変動（ＴＴＶ）、３０μｍ未満の反り及び約０.３５ｎｍＲａの範囲内で測定される表面粗さ（総厚変動及び反りに関する議論については図１０〜１１を見よ）のような、極めて高品質の表面特徴を有することができる。ガラスインターポーザ４０６を製造することができるフュージョンプロセスを用いるガラス製造システムの一例は、図８〜９に関して以下で詳細に論じられる。あるいは、ガラスインターポーザ４０６は、いずれかのガラス製造システムで製造し、次いで、所望の２５μｍから２００μｍのオーダーの一様な厚さ、所望の１.０μｍ未満の総厚変動、所望の３０μｍ未満の反り及び所望の約１.０ｎｍの範囲で測定される表面粗さを有するように研磨またはエッチングすることができる。実際上、ガラスインターポーザ４０６はおそらく２５μｍ未満の厚さを有するように作製または研磨することができるであろう。
ガラスインターポーザ４０６：ＣＴＥ
ガラスインターポーザ４０６は、三次元集積回路（３Ｄ−ＩＣ）４００の第１の再配線層４０４ｃ及び第２の再配線層４０８ｃのような隣接材料と整合するかまたはかなり密に整合することができるようにガラスインターポーザの熱膨張係数（ＣＴＥ）を選択する能力が得られる、広い範囲の組成内のいずれの組成も有することができる。例えば、ガラスインターポーザ４０６は、シリコンのＣＴＥと同等の約３.０ｐｐｍ/℃〜３.５ｐｐｍ/℃の範囲にあるＣＴＥを有するような組成を有することができる。約３.０ｐｐｍ/℃〜３.５ｐｐｍ/℃の範囲にあるＣＴＥを有するガラスインターポーザ４０６が得られる組成の一例は、酸化物基準のモル％で、６４.０〜７１.０１％のＳｉＯ２，９.０〜１２.０％のＡｌ２Ｏ３，７.０〜１２.０％のＢ２Ｏ３，１.０〜３.０％のＭｇＯ，６.０〜１１.５％のＣａＯ，０〜２.０％のＳｒＯ及び０〜１.０％のＢａＯであり、（ａ）１.００≦Σ[ＲＯ]/[Ａｌ２Ｏ３]≦１.２５、ここで[Ａｌ２Ｏ３]はＡｌ２Ｏ３のモル％、Σ[ＲＯ]はＭｇＯ，ＣａＯ，ＳｒＯ及びＢａＯのモル％の和、であって、（ｂ）ガラスは以下の組成上の特徴、（ｉ）酸化物基準で、ガラスは多くとも０.０５モル％のＳｂ２Ｏ３を含む、及び（ii）酸化物基準で、ガラスは少なくとも０.０１モル％のＳｎＯ２を含む、の少なくとも一方を有する。あるいは、ガラスインターポーザ４０６は約６.０ｐｐｍ/℃〜１２.０ｐｐｍ/℃の範囲にあるＣＴＥを有するような組成を有することができる。約６.０ｐｐｍ/℃の範囲にあるＣＴＥを有するガラスインターポーザ４０６が得られる、一例の公称組成は、６９.２モル％のＳｉＯ２，８.５モル％のＡｌ２Ｏ３，１３.９モル％のＮａ２Ｏ，１.２モル％のＫ２Ｏ，６.５モル％のＭｇＯ，０.５モル％のＣａＯ及び０.２モル％のＳｎＯ２である。また、約１０.０ｐｐｍ/℃の範囲にあるＣＴＥを有するガラスインターポーザ４０６が得られる、一例の公称組成は、酸化物基準のモル％で、６４.０〜７２.０％のＳｉＯ２，９.０〜１６.０％のＡｌ２Ｏ３，１.０〜５.０％のＢ２Ｏ３，１.０〜７.５％のＭｇＯ＋Ｌａ２Ｏ３，２.０〜７.５％のＣａＯ，０.０〜４.５％のＳｒＯ，１.０〜７.０％のＢａＯを含み、Σ(ＭｇＯ＋ＣａＯ＋ＳｒＯ＋ＢａＯ＋３Ｌａ２Ｏ３)/(Ａｌ２Ｏ３)≧１.１５である、無アルカリガラス組成である。ここで、Ａｌ２Ｏ３，ＭｇＯ，ＣａＯ，ＳｒＯ，ＢａＯ及びＬａ２Ｏ３はそれぞれの酸化物成分のモル％を表す。実際上、ガラスインターポーザ４０６は約３.０ｐｐｍ/℃〜１２.０ｐｐｍ/℃の範囲にある所望のいかなるＣＴＥも有することができる。
ガラスインターポーザ４０６：バイア形成
ガラスインターポーザ４０６には、第１の表面４１６から第２の表面４１８までガラスインターポーザ４０６を貫通する複数のバイア（例えば）４２０ａ，４２０ｂ,..., ４２０ｐが形成される。例えば、構体４１４に形成されるバイア４２０ａ，４２０ｂ,..., ４２０ｐは約５μｍから約１００μｍの範囲にある直径及び約１０μｍから２００μｍのダイパターン当たり最小ピッチを有することができる。図５Ａ〜５Ｃはそれぞれ、一連の４０μｍ径のバイア５０２が２００μｍのピッチで形成されている、表１〜２に関して以下で論じられる組成をもつ、１００μｍ厚ガラスシート５００の上面図、一部のバイアの上面図及び部分側断面図を示す写真である。ピッチはバイア５０２間の距離であり、ｘ成分及びｙ成分を有することができる。ガラスインターポーザ４０６にバイア（例えば）４２０ａ，４２０ｂ,..., ４２０ｐを形成するために用いることができるプロセスの例は、２０１０年１１月３０日に出願された米国仮特許出願第６１/４１８１５２号の優先権を主張している、２０１２年１１月３０日に出願された、名称を「ガラスに孔の高密度アレイを形成する方法(Methods of Forming High-Density Arrays of Holes in Glass)」とする、共通に譲渡された、国際特許出願第ＵＳ１１/６２５２０号の国際公開パンフレットに論じられている（これらの特許文献の内容は本明細書に参照として含められる）。このプロセス例は、以下の工程（ａ）前面を有するガラス片を提供する工程、（ｂ）ガラス片の前面を紫外（ＵＶ）レーザビームで照射する工程を含み、ビームはガラス片の前面の±１００μｍ以内にレンズによって集束され、レンズはガラス片の前面からガラス片内に延びる開孔を形成するように、０.１から１.５の範囲の開口数を有し、孔は５〜１００μｍの範囲の直径及び少なくとも２０：１のアスペクト比を有する。
５０μｍから１００μｍのオーダーの所望の厚さ、１.０μｍ未満の所望の総厚変動、３０μｍ未満の所望の反り及び約０.３５ｎｍＲａの（無研磨）表面粗さ及び約１.０ｎｍＲａ（研磨後）の表面粗さを有する、所望のガラスインターポーザ４０６に切り分けることができる、組成フレキシビリティ（例えば、ＣＴＥフレキシビリティ）をもつガラスシートの費用効果が高い形成と、精密形成されたバイア（例えば）４２０ａ，４２０ｂ,..., ４２０ｐとの独自の組合せにより、以前には市場に出ていなかった全く新規のアーキテクチャが可能になった。この可能になったアーキテクチャの結果、従来のインターポーザのようにはメタライズされておらず、ガラスインターポーザ４０６の両側の第１の導電ピラー４１０ａ，４１０ｂ,..., ４１０ｐと第２の導電ピラー４１２ａ，４１２ｂ,..., ４１３ｐの間の相互接続（図４Ｂを見よ）を可能にする貫通バイア（例えば）４２０ａ，４２０ｂ,..., ４２０ｐである、高精度バイア（例えば）４２０ａ，４２０ｂ,..., ４２０ｐを有する薄いガラス構体４１４が得られる。第１の導電ピラー４１０ａ，４１０ｂ,..., ４１０ｐと第２の導電ピラー４１２ａ，４１２ｂ,..., ４１３ｐの高精度相互接続は、高精度バイア（例えば）４２０ａ，４２０ｂ,..., ４２０ｐの中間で接触して電気的接続を確立し、同時に、ダイ間のどこでも、また隣接する電気接続間のガラス構体４１４を通るその他のいかなる電気的接触に対しても、完全な絶縁（または実質的に完全な絶縁）を維持する。
図４Ａ〜４Ｂを再び参照すれば、ガラスインターポーザ４０６はバイア（例えば）４２０ａ，４２０ｂ,..., ４２０ｐが従来のインターポーザでなされているようにはメタライズされないように構成され、これにより、第１の導電ピラー４１０ａ，４１０ｂ,..., ４１０ｐと第２の導電ピラー４１２ａ，４１２ｂ,..., ４１３ｐの高精度接合の高精度バイア（例えば）４２０ａ，４２０ｂ,..., ４２０ｐ内での形成が可能になる。導電材料充填工程プロセス（図３の工程３１６を見よ）の排除は主要な利点を提供し、ガラスインターポーザ４０６によってのみ可能である。さらに、第１の導電ピラー４１０ａ，４１０ｂ,..., ４１０ｐ及び第２の導電ピラー４１２ａ，４１２ｂ,..., ４１３ｐはそれぞれ、リソグラフィプロセスを用いて、第１の再配線層４０４ｃ及び第２の配線層４０８ｃ上に被着することができる。したがって、リソグラフィプロセスによる第１の導電ピラー４１０ａ，４１０ｂ,..., ４１０ｐと第２の導電ピラー４１２ａ，４１２ｂ,..., ４１３ｐは高さ対直径に対して２：１のアスペクト比を有するであろう。この結果、例えば高さ２０μｍの導電ピラーは最小で１０μｍ径に作製できるだけであり、これは、他の再配線層上の「バンプ」に接触するためにガラスインターポーザ４０６の幅をわたる１つの長い導電ピラー４１０ａをもつ１つの再配線層を用いるのではなく、導電ピラー４１０ａと４１２ａの対が用いられて、導電ピラー４１０ａと４１２ａがガラスインターポーザ４０６内でインターフェースしなければならないであろうことを意味する。さらに、第１の導電ピラー４１０ａ，４１０ｂ,..., ４１０ｐと第２の導電ピラー４１２ａ，４１２ｂ,..., ４１３ｐの間の高精度接合は、完全な電気絶縁（または実質的に完全な電気絶縁）を提供するガラスインターポーザ４０６内でのみ実行可能である。
上述したガラスインターポーザ４０６を組み込んでいる三次元集積回路４００は、そのうちのいくつかが以下で論じられる、多くの利点を有する：
１．ガラスインターポーザ４０６の組成は、第１の回路コンポーネント４０２，第１の再配線層４０４ａ，４０４ｂ及び（第１の導電ピラー４１０ａ，４１０ｂ,..., ４１０ｐを含む）４０４ｃ，第２の再配線層４０８ａ，４０４８及び（第２の導電ピラー４１２ａ，４１２ｂ,..., ４１２ｐを含む）４０８ｃ，及び第２の回路コンポーネント４０９の複合構造に整合するＣＴＥを有するように選ぶことができる。これは熱過渡及び通常のサイクル中の信頼性を大きく向上させる；
２．いかなる研磨工程または仕上げ工程も必要とせずにガラスインターポーザ４０６を作製するためにフュージョンプロセスを用いる（図８〜９も見よ）ことの高い費用効果。例えば、これによって図３の工程３２２のコストが削減される；
３．ガラスインターポーザ４０６は極めて良好な絶縁体であり、シリコンインターポーザよりかなりよい絶縁体である。加えて、三次元集積回路４００のアーキテクチャはシリコンインターポーザでは、シリコンインターポーザは半導体であるため、導電ピラー４１０ａ，４１０ｂ,..., ４１０ｐ及び４１２ａ，４１２ｂ,..., ４１２ｐはシリコンインターポーザのバイアの側面に触れることはできないから、不可能であろう。例えば、これにより図３の工程３１０のコストが削減される；
４．ガラスインターポーザ４０６は、電気メッキ金属を有しておらず、銅、スズ、ニッケル、金または銀のような導電材料で充填されていない、バイア４２０ａ，４２０ｂ,..., ４２０ｐを有する。したがって、高コストの金属電気メッキ及びソルダー工程３１６（図３を見よ）を実施する必要がない；
５．シリコンインターポーザを用いている従来の三次元集積回路の致命的な故障機構は、ＣＴＥが異なり、銅が周囲の材料より高率で膨張すると、シリコンインターポーザが外向きに「ピストン運動」してバンプ及び再配線層に押し寄せることである。しかし、整合するＣＴＥを有する三次元集積回路４００のアーキテクチャによれば、ガラスインターポーザ４０６が膨張して、軸方向応力を緩和し、よってこの故障モードを完全に排除する、径方向自由度がある；
６．三次元集積回路４００の作製にともなう低減されたコスト。これらの低減されたコストのいくつかは以下の通りである：
Ａ．フュージョンプロセスを用いて、５０μｍ〜２００μｍの最終所要厚を有するようにシリコンインターポーザを作製するコストよりもおそらく２桁は低費用のガラスインターポーザ４０６を製造することができる；
Ｂ．ガラスインターポーザ４０６は、シリコンインターポーザの作製に必要な、リソグラフィ工程３０４，エッチング工程３０６，誘電体ライニング工程３１０，バリア及びシード工程３１２並びに電気メッキ及びソルダー工程３１６（図３を見よ）を実施する必要なく、製造することができる；
Ｃ．ガラスインターポーザ４０６ではバイア４２０ａ，４２０ｂ,..., ４２０ｐを導電材料で充填する必要がないことは、ガラスを貫通する孔に要求される品質をかなり低め得ることを意味する。これは、導電材料で充填されるバイアを用いるシリコンインターポーザの作製に比較すると、バイア４２０ａ，４２０ｂ,..., ４２０ｐの形状がそれほどクリティカルではなく、壁面粗さは重要ではなく、高精度に形成されたバイアの正確な反復はもはや必要ではないことを意味する。さらに、導電材料で充填されるバイアを用いるシリコンインターポーザの作製に比較すると、ガラスインターポーザ４０６の製造速度を高めることができ、複数のバイアを同時に形成するために比較的安価なレーザ及び光学系を用いることができる。
図６Ａ〜６Ｂを参照すれば、本発明の別の実施形態にしたがって構成された三次元集積回路６００の分解部分側面図及び組立側面図がそれぞれ示されている。三次元集積回路６００は、第１の回路コンポーネント６０２（例えば、ダイ６０２，マザーボード６０２），（３つが示される）１つ以上の第１の再配線層６０４ａ，６０４ｂ及び６０４ｃ，ガラスインターポーザ６０６，（３つが示される）１つ以上の第２の再配線層６０８ａ，６０８ｂ及び６０８ｃ，及び第２の回路コンポーネント６０９（例えば、ダイ６０９，マザーボード６０９）を有する。第１の再配線層６０４ｃは第１の導電バンプ（例えば）６１０ａ，６１０ｂ,..., ６１０ｐを有する。同様に、第２の再配線層６０８ｃは第２の導電バンプ（例えば）６１２ａ，６１２ｂ,..., ６１２ｐを有する。ガラスインターポーザ６０６は相互に実質的に平行な第１の表面６１６及び第２の表面６１８を含む構体６１４を有する。構体６１４には第１の表面６１６から第２の表面６１８まで構体６１４を貫通する複数のバイア（例えば）６２０ａ，６２０ｂ,..., ６２０ｐが形成されている。バイア６２０ａ，６２０ｂ,..., ６２０ｐ（スルーガラスバイア（ＴＧＶ）６２０ａ，６２０ｂ,..., ６２０ｐ）には金属電気メッキが施され、銅、スズ、ニッケル、金または銀のような導電材料（６２３ａ，６２３ｂ,..., ６２３ｐ）が充填されている。三次元集積回路６００は本分野で知られている別のコンポーネントを有することができるが、明解さのため、本発明を説明するため及び本発明を可能にするために必要なコンポーネントだけが本明細書に説明される。
三次元集積回路６００は、１つ以上の第１の再配線層６０４ａ，６０４ｂ及び６０４ｃが第１の回路コンポーネント６０２とガラスインターポーザ６０６の第１の表面６１６の間に配置されるように、作製される。同様に、１つ以上の第２の再配線層６０８ａ，６０８ｂ及び６０８ｃは第２の回路コンポーネント６０９とガラスインターポーザ６０６の第２の表面６１８の間に配置される。ガラスインターポーザ６０６は第１の再配線層６０４ｃと第２の再配線層６０８ｃの間に、第１の導電バンプ６１０ａ，６１０ｂ,..., ６１０ｐのそれぞれ１つが対応するバイアの導電材料６２３ａ，６２３ｂ,..., ６２３ｐの一方の側に接触し、第２の導電バンプ６１２ａ，６１２ｂ,..., ６１２ｐのそれぞれ１つが対応するバイアの導電材料６２３ａ，６２３ｂ,..., ６２３ｐの他方の側に接触するように、配置される。ガラスインターポーザ６０６をどのように作製できるかに関する詳細な議論は、ガラスインターポーザ６０６の様々な特徴及びいくつかの組成例に関する議論とともに、次に与えられる。
ガラスインターポーザ６０６：作製
ガラスインターポーザ６０６は、所望のガラスインポーザ６０６の形状に切り分けることができるガラスシートを作製するために、フュージョンプロセスを用いるガラス製造システムによって作製することができる。ガラスインポーザ６０６は、（例えば）３００ｍｍ径の円のような、所望のいかなる形状も有することができる。フュージョンプロセスを用いるガラス製造システムの利点は、得られるガラスインターポーザ６０６を、第１の表面６１６または第２の表面６１８を研磨または別途の仕上げを施す必要なしに、２５μｍから２００μｍのオーダーで一様な厚さを有するように作製できることである。加えて、無研磨ガラスインターポーザ６０６は、１.０μｍ未満の総厚変動、３０μｍ未満の反り及び約０.３５ｎｍＲａの範囲内で測定される表面粗さ（総厚変動及び反りに関する議論については図１０〜１１を見よ）のような、極めて高品質の表面特徴を有することができる。ガラスインターポーザ６０６を製造することができるフュージョンプロセスを用いるガラス製造システムの一例は、図８〜９に関して以下で詳細に論じられる。あるいは、ガラスインターポーザ６０６は、いずれかのガラス製造システムで製造し、次いで、所望の２５μｍから２００μｍのオーダーの一様な厚さ、所望の１.０μｍ未満の総厚変動、所望の３０μｍ未満の反り及び所望の約１.０ｎｍの範囲で測定される表面粗さを有するように研磨またはエッチングすることができる。実際上、ガラスインターポーザ６０６はおそらく２５μｍ未満の厚さを有するように作製または研磨することができるであろう。
ガラスインターポーザ６０６：ＣＴＥ
ガラスインターポーザ６０６は、三次元集積回路（３Ｄ−ＩＣ）６００の第１の再配線層６０４ｃ及び第２の再配線層６０８ｃのような隣接材料と整合するかまたはかなり密に整合することができるように熱膨張係数（ＣＴＥ）を調節できる能力が得られる、広い範囲の組成内のいずれの組成も有することができる。これは、シリコンインターポーザを組み込んでいる従来の三次元集積回路にともなう問題を論じた後に明らかになるであろうように、望ましい特徴である。
図２（従来技術）を再び参照すれば、シリコンインターポーザ２０２を組み込んでいるザイリンクス３Ｄ−ＩＣ ＦＰＧＡ２００は、シリコンではなく、３.２ｐｐｍ/℃のシリコンのＣＴＥよりかなり大きいＣＴＥを有する、相互接続材料（金属「バンプ」をもつ再配線層）をシリコンインターポーザの両側に有している。シリコンインターポーザが例えば７００μｍと厚ければ、これらの再配線層及び金属「バンプ」は複合構造のＣＴＥに最小限の効果しか有していない。しかし、シリコンインターポーザ２０２が、要求されているように、薄ければ、再配線層及び「バンプ」は極めて重大な役割を果たし、複合構造のＣＴＥは以下に論じられるように大きくなる。図７（従来技術）を参照すれば、集積回路内のシリコンインターポーザの厚さが接合された層スタックの反り性能に有する温度変化にともなう大きな影響を示すために４つのグラフ７０２ａ，７０２ｂ、７０２ｃ及び７０２dが与えられている。グラフ７０２ａ，７０２ｂ、７０２ｃ及び７０２dは以下の特徴：
（ａ）ｘ軸は距離（ｍｍ）である；
（ｂ）ｙ軸は撓み（μｍ）である；
（ｃ）線７０４は室温２５℃を表す；
（ｄ）線７０６は２００℃を表す；及び
（ｅ）線７０８は室温２５℃と２００℃の間の差を表す：
・グラフ７０２ａ：ＣＴＥが３.２ｐｐｍの０.７ｍｍ厚ガラス；０.０６ｍｍ厚接着剤；０.７＿ｍｍ厚Ｓｉ；最大弓反り＝−８０μｍ；総Δ弓反り＝１１５μｍ；
・グラフ７０２ｂ：ＣＴＥが３.２ｐｐｍの０.７ｍｍ厚ガラス；０.０６ｍｍ厚接着剤；０.０７２ｍｍ厚Ｓｉ；最大弓反り＝４０μｍ；総Δ弓反り＝−５０μｍ；
・グラフ７０２ｃ：ＣＴＥが３.２ｐｐｍの０.７ｍｍ厚ガラス；０.０６ｍｍ厚接着剤；０.０５ｍｍ厚Ｓｉ；最大弓反り＝−４５μｍ；総Δ弓反り＝１０μｍ；
・グラフ７０２ｄ：ＣＴＥが３.２ｐｐｍの０.７ｍｍ厚ガラス；０.０６ｍｍ厚接着剤；０.０２ｍｍ厚Ｓｉ；最大弓反り＝４０５μｍ；総Δ弓反り＝３５μｍ；
を有する。
見てわかるように、導電材料で充填されたバイアをもつシリコンインターポーザを組み込んでいる従来の三次元集積回路は問題をおこす弓反りを有する。対照的に、導電材料（例えば）６２３ａ，６２３ｂ,..., ６２３ｐで充填されたバイア（例えば）６２０ａ，６２０ｂ,..., ６２０ｐを有するガラスインターポーザ６０６を用いた三次元集積解離６００は問題をおこす弓反りを有していないであろう。代わりに、三時伝集積回路６００は。３.２ｐｐｍ/℃のシリコンのＣＴＥとは異なるＣＴＥを有するガラスインターポーザ６０６を組み込むように製造することができる。特に、ガラスインターポーザ６０６は、特定の用途に応じて異なるＣＴＥを有するように、異なるガラス組成で作製することができる。例えば、ガラスインターポーザ６０６は、約３.３ｐｐｍ/℃〜１２ｐｐｍ/℃の範囲にあるＣＴＥを有するような組成を有することができる。約６.０ｐｐｍ/℃の範囲にあるＣＴＥを有するガラスインターポーザ６０６が得られる一例の公称組成は、６９.２モル％のＳｉＯ２，８.５モル％のＡｌ２Ｏ３，１３.９モル％のＮａ２Ｏ，１.２モル％のＫ２Ｏ，６.５モル％のＭｇＯ，０.５モル％のＣａＯ及び０.２モル％のＳｎＯ２である。また、約１０.０ｐｐｍ/℃の範囲にあるＣＴＥを有するガラスインターポーザ４０６が得られる、一例の公称組成は、酸化物基準のモル％で、６４.０〜７２.０％のＳｉＯ２，９.０〜１６.０％のＡｌ２Ｏ３，１.０〜５.０％のＢ２Ｏ３，１.０〜７.５％のＭｇＯ＋Ｌａ２Ｏ３，２.０〜７.５％のＣａＯ，０.０〜４.５％のＳｒＯ，１.０〜７.０％のＢａＯを含み、Σ(ＭｇＯ＋ＣａＯ＋ＳｒＯ＋ＢａＯ＋３Ｌａ２Ｏ３)/(Ａｌ２Ｏ３)≧１.１５の無アルカリガラス組成である。ここで、Ａｌ２Ｏ３，ＭｇＯ，ＣａＯ，ＳｒＯ，ＢａＯ及びＬａ２Ｏ３はそれぞれの酸化物成分のモル％を表す。
ガラスインターポーザ６０６：バイア形成
ガラスインターポーザ６０６は、導電材料（例えば）６２３ａ，６２３ｂ,..., ６２３ｐで充填されたバイア（例えば）６２０ａ，６２０ｂ,..., ６２０ｐを有する。バイア６２０ａ，６２０ｂ,..., ６２０ｐは約５μｍから約１００μｍの範囲にある直径及び約１０μｍから２００μｍの第パターン当たりの最小ピッチを有することができる。バイア６２０ａ，６２０ｂ,..., ６２０ｐを形成するために用いられるプロセスは、導電材料で充填されていないバイア４２０ａ，４２０ｂ,..., ４２０ｐを有するガラスインターポーザ４０６に関して上述したプロセスよりもさらに精密にすることが必要になり得る。これは、バイア６２０ａ，６２０ｂ,..., ６２０ｐの形状、壁面粗さ及び反復が、バイア６２０ａ，６２０ｂ,..., ６２０ｐが導電材料６２３ａ，６２３ｂ,..., ６２３ｐで充填される場合はバイア６２０ａ，６２０ｂ,..., ６２０ｐが導電材料６２３ａ，６２３ｂ,..., ６２３ｐで充填されていない場合よりもさらに一層厳密であるためである。
当業者であれば、上述した三次元集積回路４００及び６００が１つだけの第１の回路コンポーネント４０２及び６０２と１つだけの第２のコンポーネント４０９及び６０９を用いる場合とは異なる構成を有し得ることを理解するはずである。例えば、三次元集積回路４００及び６００では、３，４，５，６，等の回路ダイ及び２，３，４，５，等のガラスインターポーザ４０６及び６０６のスタックのように、ｎ個の回路ダイがｍ枚のガラスインターポーザ４０６及び６０６と交互する構造でスタックされ得る。ｎ及びｍに理論限界はなく、実用限界があるだけである。重要な点は、三次元集積回路４００及び６００が、ガラスインターポーザ４０６及び６０６の上側に１つだけより多くの回路コンポーネントを、またガラスインターポーザ４０６及び６０６の下側に１つだけより多くの回路コンポーネントを、有し得ることである。さらに、ガラスインターポーザ４０６及び６０６は、ガラスインターポーザ４０６及び６０６をダイ及び配線基板の間に直接に配することができる、図２に示されるような「２.５Ｄ−ＩＣ」構造と知られる構造に利用することができる。
以下は、無研磨の第１の表面４１６及び６１６と無研磨の第２の表面４１８及び６１８を上述した物理的属性及び組成上の属性とともに有する複数のガラスインターポーザ４０６及び６０６を形成するために所望の形状に切り分けて処理（バイア形成）することができる、ガラスシートを製造することができるガラス製造システムの一例に関する議論である。この例のガラス製造システムは、ガラスシートの２つの表面が空気中で形成され、よって２つの表面の研磨が必要ではない、フュージョンプロセスとして知られるガラス形成プロセスを利用する。ガラスインターポーザ４０６及び６０６を作製するために切り分けることができるガラスシートを作成するための、フュージョンプロセスを用いるガラス製造システムの一例が以下で図８〜９を参照して論じられる。
図８を参照すれば、本発明の一実施形態にしたがうガラスインターポーザ４０６及び６０６を形成するために切り分けてさらに処理することができる無研磨ガラスシート８０２を作製するための、フュージョンドロープロセスを用いる一例のガラス製造システム８００の略図がある。この例のガラス製造システム８００は、溶融槽８１０，清澄化槽８１５，混合層８２０（例えば、撹拌室８２０），搬送槽８２５（例えば、ボウル８２５），アイソパイプ８６０（例えば、形成装置８３０），引出ロールアセンブリ８３５及び移動アンビル装置８４０を備える。溶融槽８１０は、ガラスバッチ材料が、矢印８１２で示されるように、投入され、溶融されて、溶融ガラスを形成する槽である。清澄化槽８１８（すなわち、清澄管８１５）は、溶融槽９１０から耐熱管８１３を介して（この時点では図示されていない）溶融ガラス８２６を受け取り、その中で溶融ガラス８２６から気泡が除去される、高温処理領域を有する。清澄化槽８１５は清澄管−撹拌室連結管８２２によって混合槽８２０（すなわち、撹拌室８２０）に連結される。混合槽８２０は撹拌室−ボウル連結管８２７によって搬送槽８２５に連結される。搬送槽８２５はダウンカマー８２９を介して溶融ガラス８２６をインレット８３２に送ってアイソパイプ８３０に送り込む。アイソパイプ８６０は溶融ガラス８２６を受け取るインレット８３６を有し、溶融ガラス８２６はトラフ８３７に流入し、次いで溢流して２つの側面８３８'及び８３８"を流れ下ってから、ルート８３９として知られる場所で融合する（図９を見よ）。ルート８３９は２つの側面８３８'及び８３８"が会合する場所であり、溶融ガラス８２６の２つの溢流壁が、ガラスシート８０２を形成するために引出ロールアセンブリ８３０において２つのロールの間を下方に引かれる前に、再接合（すなわち再融合）する場所である。次いで、移動アンビル装置８４０がガラスシート８０２を切断して、後にガラスインターポーザ４０６及び６０６のための所望の形状に切り分けられる個々のガラスシート８０２にする。アイソパイプ８３０の形状の一例に関するさらに詳細な議論が図９に関して次に与えられる。
図９を参照すれば、ガラスシート８０２を形成するために用いることができる例示アイソパイプ８３０の斜視図がある。アイソパイプ８３０は、インレット８３６を介してトラフ８３７に溶融ガラス８２６を供給する供給管９０２を有する。トラフ８３７は、底面９０６に対して実質的に垂直な関係を有するように示されるが、底面９０６に対していかなるタイプの関係も有し得るであろう、内側壁９０４'及び９０４"で境界が定められる。この例において、アイソパイプ８３０は、インレット８３６から最遠の端面９０８の近傍で急激に減少する外形高を有する、底面９０６を有する。望ましければ、アイソパイプ８３０は、インレット８３６から最遠の端面９０８の近傍に埋め込まれた物体（埋込プラウ）がその上に配置された、底面９０６を有することができる。
例示アイソパイプ８３０は、収斂する側壁８３８'及び８３８"が対向して配置されている楔形体９１０を有する。底面９０６及びおそらくは埋込物（図示せず）を有するトラフ８３７は、楔形体９１０の上面に長さに沿って配置される。底面９０６及び（用いられていれば）埋込物はいずれも、インレット９０８から最遠の端面である、端面９０８において浅くなる、数学的に表されるパターンを有する。図示されるように、トラフ８３７の底面９０６と上面９１２'及び９１２"の間の高さはインレット８３６から端面９０８に向けて移動するにつれて減少する。しかし、底面９０６と上面９１２'及び９１２"の間の高さがいかなる態様でも変わり得ることは当然である。楔形体９１０が、平行な上面９１２'及び９１２"の水平面からの角度変化である、θとして示される所望の傾角を与えるために、調節可能なローラー、楔、カムまたはその他の道具（図示せず）のような道具によって軸旋回態様で調節され得ることも当然である。
動作において、溶融ガラス８２６はインレット８３６及び供給管９０２を介してトラフ８３７に入る。溶融ガラス８２６は、トラフ８３７の平行な上面９１２'及び９１２"をこえて溢れ、分かれて、楔形体９１０の対向配置された収斂する側壁８３８'及び８３８"のそれぞれの側面を流れ下る。楔部の底、すなわちルート８３９において、分かれた溶融ガラス８２６は再接合して、非常に平坦で平滑な無研磨表面を有するガラスシート８０２を形成する。ガラスシート８０２の高い表面品質は、分かれて対向配置された収斂する側壁８３８'及び８３８"を流れ下り、アイソパイプ８３０の外側面と接触することなくガラスシート８０２の外表面を形成する、溶融ガラス８２６の自由表面による結果である。
ガラスシート８０２は様々なガラス組成（バッチ材料）のいずれか１つを用いて得ることができる。例えば、選ばれるガラス組成は、必要に応じて１つ以上のアルカリ及び／またはアルカリ土類からなる改質剤を含むことができる、広い範囲のケイ酸ガラス、ホウケイ酸ガラス、アルミノケイ酸ガラスまたはアルミノホウケイ酸ガラスの組成のいずれとすることもできる。説明のための例として、そのようなガラス組成の１つは以下の構成成分、５８〜７２モル％のＳｉＯ２，９〜１７モル％のＡｌ２Ｏ３，０〜１２モル％のＢ２Ｏ３，８〜１６％モル％のＮａ２Ｏ及び０〜４モル％のＫ２Ｏを含む。ここで、比：
Figure 2015513804
であり、改質剤はアルカリ金属酸化物である。
別のガラス組成は以下の構成成分、６１〜７５モル％のＳｉＯ２，７〜１５モル％のＡｌ２Ｏ３，０〜１２モル％のＢ２Ｏ３，９〜２１％モル％のＮａ２Ｏ，０〜４モル％のＫ２Ｏ，０〜７モル％のＭｇＯ及び０〜３モル％のＣａＯを含む。説明のための、また別のガラス組成は以下の構成成分、６０〜７０モル％のＳｉＯ２，６〜１４モル％のＡｌ２Ｏ３，０〜１５モル％のＢ２Ｏ３，０〜１５モル％のＬｉ２Ｏ，０〜２０％モル％のＮａ２Ｏ，０〜１０モル％のＫ２Ｏ，０〜８モル％のＭｇＯ，０〜１０モル％のＣａＯ，０〜５モル％のＺｒＯ２，０〜１モル％のＳｎＯ２，０〜１モル％のＧｅＯ２，５０ｐｐｍ未満のＡｓ２Ｏ３及び５０ｐｐｍ未満のＳｂ２Ｏ３を含む。ここで、１２モル％≦Ｌｉ２Ｏ＋Ｎａ２Ｏ＋Ｋ２Ｏ≦２０モル％及び０モル％≦ＭｇＯ＋ＣａＯ≦１０モル％である。説明のための、また別のガラス組成は以下の構成成分、５５〜７５モル％のＳｉＯ２，８〜１５モル％のＡｌ２Ｏ３，１０〜２０モル％のＢ２Ｏ３，０〜８モル％のＭｇＯ，０〜８モル％のＣａＯ，０〜８モル％のＳｒＯ及び０〜８モル％のＢａＯを含む。さらに、ガラスシートは必要に応じてアニール及び／または（例えば、熱強化、化学イオン交換または同様のプロセスによる）強化を施すことができる。
図１０を参照すれば、クランプされていない（自由状態の）ガラスインターポーザ４０６及び６０６の全表面１００６における立面最大厚（Ｔ最大）１００２と立面最小厚（Ｔ最小）１００４の間の差と定義される総厚変動（ＴＴＶ）を説明するために用いられる、一例のガラスインターポーザ４０６及び６０６の略図がある。この略図は比例尺で描かれておらず、また、ＴＴＶをどのように計算することができるかを容易に理解できるように、ガラスインターポーザのバイア４２０ａ，４２０ｂ,..., ４２０ｐ及び６２０ａ，６２０ｂ,..., ６２０ｐは示されていない。
図１１を参照すれば、最高点１１０６とガラスインターポーザ４０６及び６０６の形状に適用される最小二乗焦平面１１０８（破線）の間及び最低点１１１０と最小二乗焦平面１１０８（破線）の間でそれぞれ測定される最大距離１１０２及び１１０４の絶対値の和として定義される反りを説明するための、一例のガラスインターポーザ４０６及び６０６の略図がある。最高点及び最低点はいずれもガラスインターポーザ４０６及び６０６の同じ表面に関してとられる。最小二乗焦平面１１０８は以下の方法によって決定される。平面は式ｚ＝Ａ＋Ｂｘ−Ｃｙによって決定される。したがって、最小二乗平面フィッティングは、平面からの実データの偏差の二乗の和の行列の最小化によって決定される。この方法により、最小二乗値Ａ，Ｂ及びＣが見いだされる。行列方程式は：
Figure 2015513804
のように定められる。
Ａ，Ｂ及びＣについてこの方程式を解くことで、最小二乗フィッティングは完了する。この略図は比例尺で描かれておらず、また、反りをどのように計算することができるかを容易に理解できるように、ガラスインターポーザのバイア４２０ａ，４２０ｂ,..., ４２０ｐ及び６２０ａ，６２０ｂ,..., ６２０ｐは示されていない。
本発明のいくつかの実施形態を添付図面に示し、上記の詳細な説明に説明したが、本発明が開示された実施形態に限定されず、添付される特許請求の範囲に述べられ、定められるような本発明を逸脱しない、数多くの再構成、改変及び置換が可能であることは当然である。
４００ 三次元集積回路
４０２ 第１の回路コンポーネント
４０４ａ，４０４ｂ，４０４ｃ 第１の再配線層
４０６ ガラスインターポーザ
４０８ａ，４０８ｂ，４０８ｃ 第２の再配線層
４０９ 第２の回路コンポーネント
４１０ａ，４１０ｂ,...,４１０ｐ 第１の導電ピラー
４１２ａ，４１２ｂ,...,４１２ｐ 第２の導電ピラー
４１４ 構体
４１６ 第１の構体表面
４１８ 第２の構体表面
４２０ａ，４２０ｂ,...,４２０ｐ バイア

Claims (10)

  1. 三次元集積回路（４００）において、
    第１の回路コンポーネント（４０２）、
    １つ以上の第１の再配線層（４０４ａ，４０４ｂ，４０４ｃ）であって、その内の１つ（４０４ｃ）がそれから延びる複数の第１の導電ピラー（４１０ａ，４１０ｂ,..., ４１０ｐ）を有する第１の再配線層、
    相互に実質的に平行な第１の表面（４１６）及び第２の表面（４１８）を含む構体（４１４）であって、前記第１の表面から前記第２の表面まで前記構体を貫通する複数のバイア（４２０ａ，４２０ｂ,..., ４２０ｐ）を有する構体を有するガラスインターポーザ（４０６）、
    １つ以上の第２の再配線層（４０８ａ，４０８ｂ，４０８ｃ）であって、その内の１つ（４０８ｃ）がそれから延びる複数の第２の導電ピラー（４１２ａ，４１２ｂ,..., ４１２ｐ）を有する第２の再配線層、
    及び
    第２の回路コンポーネント（４０９）、
    を有し、
    前記１つ以上の第１の再配線層が前記第１の回路コンポーネントと前記ガラスインターポーザの前記第１の表面の間に配置される、
    前記１つ以上の第２の再配線層が前記第２の回路コンポーネントと前記ガラスインターポーザの前記第２の表面の間に配置される、及び
    前記第１の導電ピラーのそれぞれ１つが対応する前記第２の導電ピラーの１つと接触するように、前記ガラスインターポーザが前記第１の再配線層の内の前記１つと第２の再配線層の内の前記１つの間に配置され、前記第１の導電ピラーと前記第２の導電ピラーのそれぞれの対は前記ガラスインターポーザに配置された前記バイアの内の１つの中で相互に接触する、
    ことを特徴とする三次元集積回路。
  2. 前記バイアに金属が電気メッキされていないことを特徴とする請求項１に記載の三次元集積回路。
  3. 前記ガラスインターポーザが、約３.０ｐｐｍ/℃〜３.５ｐｐｍ/℃の範囲にある熱膨張係数（ＣＴＥ）を有することを特徴とする請求項１または２に記載の三次元集積回路。
  4. 前記ガラスインターポーザが、約６.０ｐｐｍ/℃〜１２.０ｐｐｍ/℃の範囲にある熱膨張係数（ＣＴＥ）を有することを特徴とする請求項１または２に記載の三次元集積回路。
  5. 前記ガラスインターポーザが、約１.０μｍ未満の総厚変動及び約３０μｍ未満の反り並びに約０.３５ｎｍＲａの（無研磨）表面粗さ及び約１.０ｎｍＲａの研磨後表面粗さを有することを特徴とする請求項１から４のいずれかに記載の三次元集積回路。
  6. 三次元集積回路を作製する方法において、前記方法が、
    第１の回路コンポーネント（４０２）を提供する工程、
    １つ以上の第１の再配線層（４０４ａ，４０４ｂ，４０４ｃ）であって、その内の１つ（４０４ｃ）がそれから延びる複数の第１の導電ピラー（４１０ａ，４１０ｂ,..., ４１０ｐ）を有する第１の再配線層を提供する工程、
    相互に実質的に平行な第１の表面（４１６）及び第２の表面（４１８）を含む構体（４１４）であって、前記第１の表面から前記第２の表面まで前記構体を貫通する複数のバイア（４２０ａ，４２０ｂ,..., ４２０ｐ）を有する構体を有するガラスインターポーザ（４０６）を提供する工程、
    １つ以上の第２の再配線層（４０８ａ，４０８ｂ，４０８ｃ）であって、その内の１つ（４０８ｃ）がそれから延びる複数の第２の導電ピラー（４１２ａ，４１２ｂ,..., ４１２ｐ）を有する第２の再配線層を提供する工程、
    第２の回路コンポーネント（４０９）を提供する工程、
    前記１つ以上の第１の再配線層を前記第１の回路コンポーネントと前記ガラスインターポーザの前記第１の表面の間に配置する工程、
    前記１つ以上の第２の再配線層を前記第２の回路コンポーネントと前記ガラスインターポーザの前記第２の表面の間に配置する工程、及び
    前記第１の導電ピラーのそれぞれ１つが対応する前記第２の導電ピラーの１つと接触し、前記第１の導電ピラーと前記第２の導電ピラーのそれぞれの対は前記ガラスインターポーザに配置された前記バイアの内の１つの中で相互に接触するように、前記ガラスインターポーザを前記第１の再配線層の内の前記１つと前記第２の再配線層の内の前記１つの間に配置する工程、
    を含むことを特徴とする方法。
  7. 三次元集積回路（４００及び６００）において、
    第１の回路コンポーネント（４０２，６０２）、
    １つ以上の第１の再配線層（４０４ａ，４０４ｂ，４０４ｃ，６０４ａ，６０４ｂ，６０４ｃ）、
    相互に実質的に平行な第１の表面（４１６，６１６）及び第２の表面（４１８，６１８）を含む構体（４１４，６１４）であって、前記第１の表面から前記第２の表面まで前記構体を貫通する複数のバイア（４２０ａ，４２０ｂ,..., ４２０ｐ，６２０ａ，６２０ｂ,..., ６２０ｐ）を有し、３.２ｐｐｍ/℃のシリコンの熱膨張係数（ＣＴＥ）とは異なるＣＴＥを有する構体を有するガラスインターポーザ（４０６，６０６）、
    １つ以上の第２の再配線層（４０８ａ，４０８ｂ，４０８ｃ，６０８ａ，６０８ｂ，６０８ｃ）、
    及び
    第２の回路コンポーネント（４０９、６０９）、
    を有し、
    前記１つ以上の第１の再配線層が前記ガラスインターポーザと前記第１のコンポーネントの間に配置される、
    前記１つ以上の第２の再配線層が前記ガラスインターポーザと前記第２の回路コンポーネントの間に配置される、及び
    前記ガラスインポーザが前記第１の再配線層の内の１つと前記第２の再配線層の内の１つの間に配置される、
    ことを特徴とする三次元集積回路。
  8. 前記バイアが導電体で充填されていないことを特徴とする請求項７に記載の三次元集積回路。
  9. 前記ガラスインターポーザが、約３.３ｐｐｍ/℃〜１２.０ｐｐｍ/℃の範囲にある熱膨張係数（ＣＴＥ）を有することを特徴とする請求項７または８に記載の三次元集積回路。
  10. 前記ガラスインターポーザが、約１.０μｍ未満の総厚変動及び約３０μｍ未満の反りを有することを特徴とする請求項７から９のいずれかに記載の三次元集積回路。
JP2014561028A 2012-03-05 2013-03-05 ガラスインターポーザ組込三次元集積回路及び作製方法 Pending JP2015513804A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201261606683P 2012-03-05 2012-03-05
US61/606,683 2012-03-05
PCT/US2013/029071 WO2013134237A1 (en) 2012-03-05 2013-03-05 Three-dimensional integrated circuit which incorporates a glass interposer and method for fabricating the same

Publications (1)

Publication Number Publication Date
JP2015513804A true JP2015513804A (ja) 2015-05-14

Family

ID=47989363

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014561028A Pending JP2015513804A (ja) 2012-03-05 2013-03-05 ガラスインターポーザ組込三次元集積回路及び作製方法

Country Status (7)

Country Link
US (1) US9082764B2 (ja)
EP (1) EP2823508A1 (ja)
JP (1) JP2015513804A (ja)
KR (1) KR20150011797A (ja)
CN (1) CN104620378A (ja)
TW (1) TW201349442A (ja)
WO (1) WO2013134237A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018024571A (ja) * 2016-08-05 2018-02-15 旭硝子株式会社 孔を有するガラス基板の製造方法
JP2019530629A (ja) * 2016-09-08 2019-10-24 コーニング インコーポレイテッド 形態的属性を備えた孔を有する物品及びその製作方法
US11554984B2 (en) 2018-02-22 2023-01-17 Corning Incorporated Alkali-free borosilicate glasses with low post-HF etch roughness

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014079478A1 (en) 2012-11-20 2014-05-30 Light In Light Srl High speed laser processing of transparent materials
EP2754524B1 (de) 2013-01-15 2015-11-25 Corning Laser Technologies GmbH Verfahren und Vorrichtung zum laserbasierten Bearbeiten von flächigen Substraten, d.h. Wafer oder Glaselement, unter Verwendung einer Laserstrahlbrennlinie
EP2781296B1 (de) 2013-03-21 2020-10-21 Corning Laser Technologies GmbH Vorrichtung und verfahren zum ausschneiden von konturen aus flächigen substraten mittels laser
US9263370B2 (en) * 2013-09-27 2016-02-16 Qualcomm Mems Technologies, Inc. Semiconductor device with via bar
US9214421B2 (en) * 2013-09-30 2015-12-15 United Microelectronics Corp. Semiconductor device with fine conductive pillar and method of manufacturing the same
US9850160B2 (en) 2013-12-17 2017-12-26 Corning Incorporated Laser cutting of display glass compositions
US9701563B2 (en) 2013-12-17 2017-07-11 Corning Incorporated Laser cut composite glass article and method of cutting
US9815730B2 (en) 2013-12-17 2017-11-14 Corning Incorporated Processing 3D shaped transparent brittle substrate
US9676167B2 (en) 2013-12-17 2017-06-13 Corning Incorporated Laser processing of sapphire substrate and related applications
US20150165560A1 (en) 2013-12-17 2015-06-18 Corning Incorporated Laser processing of slots and holes
US10442719B2 (en) 2013-12-17 2019-10-15 Corning Incorporated Edge chamfering methods
US11556039B2 (en) 2013-12-17 2023-01-17 Corning Incorporated Electrochromic coated glass articles and methods for laser processing the same
US9517963B2 (en) 2013-12-17 2016-12-13 Corning Incorporated Method for rapid laser drilling of holes in glass and products made therefrom
JP2015146401A (ja) * 2014-02-04 2015-08-13 大日本印刷株式会社 ガラスインターポーザー
US9815144B2 (en) 2014-07-08 2017-11-14 Corning Incorporated Methods and apparatuses for laser processing materials
CN107073642B (zh) * 2014-07-14 2020-07-28 康宁股份有限公司 使用长度和直径可调的激光束焦线来加工透明材料的系统和方法
CN208586209U (zh) 2014-07-14 2019-03-08 康宁股份有限公司 一种用于在工件中形成限定轮廓的多个缺陷的系统
US10335902B2 (en) 2014-07-14 2019-07-02 Corning Incorporated Method and system for arresting crack propagation
US10526234B2 (en) 2014-07-14 2020-01-07 Corning Incorporated Interface block; system for and method of cutting a substrate being transparent within a range of wavelengths using such interface block
TWI488244B (zh) * 2014-07-25 2015-06-11 Chipbond Technology Corp 具有凸塊結構的基板及其製造方法
US20180226311A1 (en) * 2014-09-25 2018-08-09 Nippon Electric Glass Co., Ltd. Supporting glass substrate, laminate, semiconductor package, electronic device, and method of manufacturing semiconductor package
US10047001B2 (en) 2014-12-04 2018-08-14 Corning Incorporated Glass cutting systems and methods using non-diffracting laser beams
WO2016115017A1 (en) 2015-01-12 2016-07-21 Corning Incorporated Laser cutting of thermally tempered substrates using the multi photon absorption method
KR102419729B1 (ko) * 2015-03-10 2022-07-12 니폰 덴키 가라스 가부시키가이샤 반도체용 지지 유리 기판 및 이것을 사용한 적층 기판
JP7292006B2 (ja) 2015-03-24 2023-06-16 コーニング インコーポレイテッド ディスプレイガラス組成物のレーザ切断及び加工
US9913405B2 (en) 2015-03-25 2018-03-06 Globalfoundries Inc. Glass interposer with embedded thermoelectric devices
JP2018516215A (ja) 2015-03-27 2018-06-21 コーニング インコーポレイテッド 気体透過性窓、および、その製造方法
US9601472B2 (en) 2015-04-24 2017-03-21 Qualcomm Incorporated Package on package (POP) device comprising solder connections between integrated circuit device packages
JP6657609B2 (ja) * 2015-06-12 2020-03-04 凸版印刷株式会社 配線回路基板、半導体装置、配線回路基板の製造方法および半導体装置の製造方法
US11186060B2 (en) * 2015-07-10 2021-11-30 Corning Incorporated Methods of continuous fabrication of holes in flexible substrate sheets and products relating to the same
US10177114B2 (en) 2015-11-25 2019-01-08 Invensas Corporation Hybrid 3D/2.5D interposer
EP3957611A1 (en) 2016-05-06 2022-02-23 Corning Incorporated Transparent substrates with improved edge surfaces
US10410883B2 (en) 2016-06-01 2019-09-10 Corning Incorporated Articles and methods of forming vias in substrates
US10794679B2 (en) 2016-06-29 2020-10-06 Corning Incorporated Method and system for measuring geometric parameters of through holes
US10134657B2 (en) 2016-06-29 2018-11-20 Corning Incorporated Inorganic wafer having through-holes attached to semiconductor wafer
EP3490945B1 (en) 2016-07-29 2020-10-14 Corning Incorporated Methods for laser processing
US10522963B2 (en) 2016-08-30 2019-12-31 Corning Incorporated Laser cutting of materials with intensity mapping optical system
US10730783B2 (en) 2016-09-30 2020-08-04 Corning Incorporated Apparatuses and methods for laser processing transparent workpieces using non-axisymmetric beam spots
EP3529214B1 (en) 2016-10-24 2020-12-23 Corning Incorporated Substrate processing station for laser-based machining of sheet-like glass substrates
US10752534B2 (en) 2016-11-01 2020-08-25 Corning Incorporated Apparatuses and methods for laser processing laminate workpiece stacks
DE102017102035A1 (de) * 2017-02-02 2018-08-02 Infineon Technologies Ag Halbleitervorrichtung, Verfahren zum Fertigen einer Halbleitervorrichtung und Verfahren zum Verstärken eines Die in einer Halbleitervorrichtung
US10688599B2 (en) 2017-02-09 2020-06-23 Corning Incorporated Apparatus and methods for laser processing transparent workpieces using phase shifted focal lines
US10580725B2 (en) 2017-05-25 2020-03-03 Corning Incorporated Articles having vias with geometry attributes and methods for fabricating the same
US11078112B2 (en) 2017-05-25 2021-08-03 Corning Incorporated Silica-containing substrates with vias having an axially variable sidewall taper and methods for forming the same
US10626040B2 (en) 2017-06-15 2020-04-21 Corning Incorporated Articles capable of individual singulation
JP7106875B2 (ja) * 2018-01-30 2022-07-27 凸版印刷株式会社 ガラスコアデバイスの製造方法
US11152294B2 (en) 2018-04-09 2021-10-19 Corning Incorporated Hermetic metallized via with improved reliability
WO2020171940A1 (en) 2019-02-21 2020-08-27 Corning Incorporated Glass or glass ceramic articles with copper-metallized through holes and processes for making the same
US11148935B2 (en) 2019-02-22 2021-10-19 Menlo Microsystems, Inc. Full symmetric multi-throw switch using conformal pinched through via
CN110854111A (zh) * 2019-11-25 2020-02-28 维沃移动通信有限公司 封装组件、电子设备及封装方法
CN114929639A (zh) * 2020-01-06 2022-08-19 康宁股份有限公司 对玻璃制品进行金属化的方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002531360A (ja) * 1998-11-30 2002-09-24 コーニング インコーポレイテッド フラットパネルディスプレイ用ガラス
US20110180913A1 (en) * 2010-01-27 2011-07-28 Shiann-Ming Liou Method of stacking flip-chip on wire-bonded chip
JP2011228511A (ja) * 2010-04-21 2011-11-10 Asahi Glass Co Ltd 半導体デバイス貫通電極用のガラス基板およびその製造方法
JP2012004506A (ja) * 2010-06-21 2012-01-05 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2012023409A (ja) * 2011-10-31 2012-02-02 Sanyo Electric Co Ltd 回路装置およびその製造方法
WO2012023394A1 (ja) * 2010-08-18 2012-02-23 株式会社村田製作所 Ｅｓｄ保護デバイス

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7842948B2 (en) * 2004-02-27 2010-11-30 Nvidia Corporation Flip chip semiconductor die internal signal access system and method
JP4797391B2 (ja) 2005-02-10 2011-10-19 東京エレクトロン株式会社 インターポーザの製造方法
US7297574B2 (en) * 2005-06-17 2007-11-20 Infineon Technologies Ag Multi-chip device and method for producing a multi-chip device
JP5175003B2 (ja) 2005-09-07 2013-04-03 光正 小柳 三次元積層構造を持つ集積回路装置の製造方法
US8096147B2 (en) 2007-03-28 2012-01-17 Life Bioscience, Inc. Methods to fabricate a photoactive substrate suitable for shaped glass structures
KR20080094147A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 반도체 장치, 반도체 패키지, 및 메모리 적층 방법
TWI335059B (en) 2007-07-31 2010-12-21 Siliconware Precision Industries Co Ltd Multi-chip stack structure having silicon channel and method for fabricating the same
TW200921815A (en) 2007-11-15 2009-05-16 Powertech Technology Inc Semiconductor chip device having through-silicon-holes (TSV) and its fabricating method
KR100919080B1 (ko) 2008-01-18 2009-09-28 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US7919851B2 (en) 2008-06-05 2011-04-05 Powertech Technology Inc. Laminate substrate and semiconductor package utilizing the substrate
US7951647B2 (en) 2008-06-17 2011-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Performing die-to-wafer stacking by filling gaps between dies
KR101054565B1 (ko) 2008-09-02 2011-08-04 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그의 제조방법
TWI407540B (zh) 2008-10-02 2013-09-01 矽品精密工業股份有限公司 具矽通道之多晶片堆疊結構及其製法
JP5357510B2 (ja) 2008-10-31 2013-12-04 株式会社日立製作所 半導体集積回路装置
US8053902B2 (en) 2008-12-02 2011-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Isolation structure for protecting dielectric layers from degradation
US8264066B2 (en) 2009-07-08 2012-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Liner formation in 3DIC structures
KR101300587B1 (ko) 2009-12-09 2013-08-28 한국전자통신연구원 반도체 소자의 제조 방법
US20110217657A1 (en) 2010-02-10 2011-09-08 Life Bioscience, Inc. Methods to fabricate a photoactive substrate suitable for microfabrication
CN102947931A (zh) 2010-03-03 2013-02-27 佐治亚技术研究公司 无机中介片上的贯通封装过孔（tpv）结构及其加工方法
US8222139B2 (en) 2010-03-30 2012-07-17 Taiwan Semiconductor Manufacturing Company, Ltd. Chemical mechanical polishing (CMP) processing of through-silicon via (TSV) and contact plug simultaneously
US8507940B2 (en) 2010-04-05 2013-08-13 Taiwan Semiconductor Manufacturing Company, Ltd. Heat dissipation by through silicon plugs
US8584354B2 (en) 2010-08-26 2013-11-19 Corning Incorporated Method for making glass interposer panels
WO2012061304A1 (en) 2010-11-02 2012-05-10 Georgia Tech Research Corporation Ultra-thin interposer assemblies with through vias
TWI418269B (zh) 2010-12-14 2013-12-01 Unimicron Technology Corp 嵌埋穿孔中介層之封裝基板及其製法
KR20120096754A (ko) 2011-02-23 2012-08-31 삼성전자주식회사 인터포저를 이용한 웨이퍼 칩의 3차원 스택 구조
JP5808586B2 (ja) 2011-06-21 2015-11-10 新光電気工業株式会社 インターポーザの製造方法
US8766460B2 (en) * 2012-02-02 2014-07-01 Taiwan Semiconductor Manufacturing Company, Ltd. Package with interposer frame and method of making the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002531360A (ja) * 1998-11-30 2002-09-24 コーニング インコーポレイテッド フラットパネルディスプレイ用ガラス
US20110180913A1 (en) * 2010-01-27 2011-07-28 Shiann-Ming Liou Method of stacking flip-chip on wire-bonded chip
JP2011228511A (ja) * 2010-04-21 2011-11-10 Asahi Glass Co Ltd 半導体デバイス貫通電極用のガラス基板およびその製造方法
JP2012004506A (ja) * 2010-06-21 2012-01-05 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
WO2012023394A1 (ja) * 2010-08-18 2012-02-23 株式会社村田製作所 Ｅｓｄ保護デバイス
JP2012023409A (ja) * 2011-10-31 2012-02-02 Sanyo Electric Co Ltd 回路装置およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018024571A (ja) * 2016-08-05 2018-02-15 旭硝子株式会社 孔を有するガラス基板の製造方法
JP2019530629A (ja) * 2016-09-08 2019-10-24 コーニング インコーポレイテッド 形態的属性を備えた孔を有する物品及びその製作方法
US11554984B2 (en) 2018-02-22 2023-01-17 Corning Incorporated Alkali-free borosilicate glasses with low post-HF etch roughness

Also Published As

Publication number Publication date
US9082764B2 (en) 2015-07-14
CN104620378A (zh) 2015-05-13
KR20150011797A (ko) 2015-02-02
US20130228918A1 (en) 2013-09-05
EP2823508A1 (en) 2015-01-14
WO2013134237A1 (en) 2013-09-12
TW201349442A (zh) 2013-12-01

Similar Documents

Publication Publication Date Title
JP2015513804A (ja) ガラスインターポーザ組込三次元集積回路及び作製方法
KR101921777B1 (ko) 비-연마 유리 웨이퍼, 박형화 시스템 및 반도체 웨이퍼를 박형화하기 위한 비-연마 유리 웨이퍼를 이용한 방법
TWI653713B (zh) 用於提供互連半導體之中介層的方法與設備
CN108074896B (zh) 半导体器件和方法
US8704354B2 (en) Package on package structures and methods for forming the same
CN106328632B (zh) 电子封装件及其制法
CN106206509B (zh) 电子封装件及其制法与基板结构
CN102969305A (zh) 用于半导体结构的管芯对管芯间隙控制及其方法
US20230223278A1 (en) High density organic interconnect structures
CN116813198A (zh) 支承玻璃基板及使用其的层叠体
CN111627893A (zh) 包含二维移位的tsv半导体装置
CN111863751A (zh) 布线结构
US20210225811A1 (en) Systems and methods for flash stacking
Fukushima et al. Self-assembly technologies for FlexTrate™
Shorey et al. Glass Interposer Substrates: Fabrication, Characterization and Modeling
Park et al. A fracture mechanics based parametric study with dimensional variables of the Cu-Cu direct thermo-Compression bonded interface using FEA
Park et al. A Fracture mechanics based parametric study of the copper-to-copper direct thermo-compression bonded interface using finite element method
Interconnections et al. 8 Die-to-Wafer Hybrid
Tanaka et al. Flexible Hybrid Electronics with 3DIC
TWM632394U (zh) 扇出型電子封裝結構
TWI482240B (zh) 半導體之貫孔內連接線的製造方法
Sundaram et al. Interposer Technology
Kim et al. An efficient edge traces technique for 3D interconnection of stack chip
Flemming et al. Cost Effective Production of Glass Interposers for 3D ICs Using APEX (TM) Glass Ceramic

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20150224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20150224

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160307

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161129

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20170228

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20170428

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170801