JP2011228511A - 半導体デバイス貫通電極用のガラス基板およびその製造方法 - Google Patents

Abstract

【課題】コーティング膜を有しながらも、反りや変形の抑制された半導体デバイス貫通電極用のガラス基板を提供する。
【解決手段】第１の表面から第２の表面まで延在する貫通孔を有する、半導体デバイス貫通電極用のガラス基板であって、０．００５ｍｍ〜１ｍｍの範囲の厚さを有し、５０℃〜３５０℃における平均熱膨張係数は、１０×１０^−７／Ｋ〜１００×１０^−７／Ｋの範囲であり、貫通孔の数密度は、０．１個／ｍｍ^２〜１００００個／ｍｍ^２の範囲であり、第１の表面および第２の表面には、それぞれ、第１のシリカ膜および第２のシリカ膜が設置され、第１のシリカ膜の厚さｔ１および第２のシリカ膜の厚さｔ２は、いずれも０．２μｍ〜１０μｍの範囲であり、第１のシリカ膜の厚さｔ１と、第２のシリカ膜の厚さｔ２の差の比ΔｔをΔｔ（％）＝（ｔ１−ｔ２）／ｔ１×１００で表したとき、Δｔは、±２０％以下である。
【選択図】図２

Description

本発明は、半導体デバイス貫通電極用のガラス基板に関する。

高密度実装化に伴うプリント回路基板の高密度化の要求に応えるため、複数のプリント回路基板を積層した多層プリント回路基板が開発されている。このような多層回路基板では、樹脂製の絶縁層にビアホールと呼ばれる直径１００μｍ以下程度の微細な貫通孔を形成し、この内部にメッキを施して、上下に積層されたプリント回路基板間の導電層同士を電気的に接続する。

このような貫通孔をより容易に形成する方法として、特許文献１、２には、多数の貫通開口が形成されたマスクを介して、絶縁層にレーザ光を照射する方法が記載されている。この方法によれば、樹脂製の絶縁層に複数の貫通孔を同時に空けることができるので、貫通孔（ビアホール）をより容易に形成することができる。また、非特許文献１には、このような絶縁層として、複数の貫通孔を有するガラス基板が使用され得ることが記載されている。

一方、半導体デバイスの小型化、高速化、低消費電力化の要求がより一層高まる中、複数のＬＳＩからなるシステムを１つのパッケージに収める、システムインパッケージ（ＳｉＰ）技術と３次元実装技術を組み合わせた３次元ＳｉＰ技術の開発も進められている。この場合、ワイヤボンディング技術では、微細なピッチに対応することができないため、貫通電極を用いたインターポーザと呼ばれる中継基板が必要となる。このような中継基板用の材料として、ガラス基板を使用することが考えられる。

特開２００５−８８０４５号公報 特開２００２−１２６８８６号公報

ＪＰＣＡ ＮＥＷＳ、ｐ１６−ｐ２５ ２００９年１０月

前述のように、半導体デバイス貫通電極用の基板材料として、ガラス基板を使用することが考えられる。

しかしながら、そのような半導体デバイス貫通電極用のガラス基板では、該ガラス基板表面の、貫通孔の開口の外周部（すなわち、貫通孔と非開口部の界面）で、ワレやクラックが生じやすいという問題が生じ得る。例えば、半導体デバイス貫通電極用のガラス基板は、小さな曲げ応力を受けただけでも、この外周部を起点としてクラックが生じ、比較的容易に破損してしまうおそれがある。

また、このような問題に対処するため、貫通孔を有するガラス基板の表面に、各種コーティング膜を設置し、ガラス基板の強度を向上させることが考えられる。

しかしながら、半導体デバイス貫通電極用の薄いガラス基板にコーティングを施工すると、ガラス基板に反りや変形などが生じる可能性が高い。

本発明は、このような問題に鑑みなされたものであり、本発明では、半導体デバイス貫通電極用のガラス基板であって、コーティング膜を有しながらも、反りや変形の抑制されたガラス基板を提供することを目的とする。また、そのような半導体デバイス貫通電極用のガラス基板の製造方法を提供することを目的とする。

本発明では、第１の表面と第２の表面とを有し、前記第１の表面から前記第２の表面まで延在する貫通孔を有する、半導体デバイス貫通電極用のガラス基板であって、
当該ガラス基板は、０．００５ｍｍ〜１ｍｍの範囲の厚さを有し、５０℃〜３５０℃における平均熱膨張係数は、１０×１０^−７／Ｋ〜１００×１０^−７／Ｋの範囲であり、
前記貫通孔の数密度は、０．１個／ｍｍ^２〜１００００個／ｍｍ^２の範囲であり、
前記第１の表面には、ＳｉＯ_２を５０ｗｔ％以上含む第１の膜が設置され、
前記第２の表面には、ＳｉＯ_２を５０ｗｔ％以上含む第２の膜が設置され、
前記第１の膜の厚さｔ１および前記第２の膜の厚さｔ２は、いずれも０．２μｍ〜１０μｍの範囲であり、
前記第１の膜の厚さｔ１と、前記第２の膜の厚さｔ２の差の比Δｔを

Δｔ（％）＝（ｔ１−ｔ２）／ｔ１×１００ 式（１）

で表したとき、
Δｔは、±２０％以下であることを特徴とするガラス基板が提供される。

ここで、本発明によるガラス基板において、５０％のフッ酸溶液と６０％の硝酸溶液とを体積比で、１：１００となるように混合して得られた混合水溶液中における、前記第１および／または第２の膜のエッチング速度は、０．２μｍ／分以下であっても良い。

また、本発明では、
第１の表面と第２の表面とを有し、前記第１の表面から前記第２の表面まで延在する貫通孔を有する、半導体デバイス貫通電極用のガラス基板の製造方法であって、
（ａ）ガラス基板を準備し、前記ガラス基板は、０．００５ｍｍ〜１ｍｍの範囲の厚さを有し、５０℃〜３５０℃における平均熱膨張係数が１０×１０^−７／Ｋ〜１００×１０^−７／Ｋの範囲にあり、
（ｂ）前記ガラス基板をレーザ加工することにより、前記第１の表面から前記第２の表面まで延在する複数の貫通孔を形成し、前記貫通孔の数密度は、０．１個／ｍｍ^２〜１００００個／ｍｍ^２の範囲であり、
（ｃ）前記第１の表面にＳｉＯ_２を５０ｗｔ％以上含む第１の膜をコーティングし、前記第２の表面にＳｉＯ_２を５０ｗｔ％以上含む第２の膜をコーティングし、前記第１の膜の厚さｔ１および前記第２の膜の厚さｔ２は、いずれも０．２μｍ〜１０μｍの範囲であり、前記第１の膜の厚さｔ１と、前記第２の膜の厚さｔ２の差の比Δｔを

Δｔ（％）＝（ｔ１−ｔ２）／ｔ１×１００ 式（１）

で表したとき、Δｔは、±２０％以下である、製造方法が提供される。

ここで、本発明による製造方法は、
さらに、前記（ｂ）と前記（ｃ）の間に、
（ｄ）前記第１の表面および前記第２の表面をエッチングしても良い。

また、本発明による製造方法において、前記（ｃ）は、前記第１の表面および前記第２の表面に、それぞれ、前記第１および第２の膜を、ＣＶＤ法によりコーティングしても良い。

本発明では、半導体デバイス貫通電極用のガラス基板であって、コーティング膜を有しながらも、反りや変形の抑制されたガラス基板を提供することができる。また、そのような半導体デバイス貫通電極用のガラス基板の製造方法が提供される。

従来のガラス基板の断面図を概略的に示した図である。 本発明のガラス基板の断面図の一例を概略的に示した図である。 本発明の別のガラス基板の拡大断面図である。 本発明によるガラス基板の製造方法のフローを概略的に示した図である。 本発明のガラス基板に貫通孔を形成する際に使用される加工装置の一構成を概略的に示した図である。 実施例において使用したマスク４３０の構成を概略的に示した上面図である。

以下、図面により本発明について説明する。

本発明の特徴をより良く理解するため、まず、従来の半導体デバイス貫通電極用のガラス基板の構成について、簡単に説明する。

図１には、従来の半導体デバイス貫通電極用のガラス基板の断面図を示す。

図１に示すように、従来の半導体デバイス貫通電極用のガラス基板１は、第１の表面１ａと、第２の表面１ｂとを有する。また、ガラス基板１は、貫通孔５を有する。この貫通孔５は、ガラス基板１の第１の表面１ａから、第２の表面１ｂまで貫通している。

通常の場合、貫通孔５には、導電性物質が充填され、この導電性物質は、例えば、ガラス基板１の上下に設置された半導体デバイスや素子用の電極として使用される。また、ガラス基板１は、半導体デバイス同士間を絶縁する役割を有する。

従って、ガラス基板１は、半導体デバイス貫通電極用の基板として使用することができる。

しかしながら、このような半導体デバイス貫通電極用のガラス基板１では、該ガラス基板１の表面１ａ、１ｂの、貫通孔５の開口の外周部（すなわち、貫通孔と非開口部の界面：図１の丸印Ｒの部分）で、ワレやクラックが生じやすいという問題がある。例えば、半導体デバイス貫通電極用のガラス基板１は、小さな曲げ応力を受けただけでも、この開口の外周部を起点としてクラックが生じ、比較的容易に破損してしまう。

特に、半導体デバイスに対するさらなる微細化の要望ため、半導体デバイス貫通電極用のガラス基板における貫通孔の孔密度は、今後さらに増加する傾向にある。このような傾向が続くと、ガラス基板の強度がよりいっそう低下し、前述のような貫通孔の開口の外周部でのワレの発生の問題は、より顕著になるおそれがある。

さらに、このような問題に対処するため、ガラス基板１の一方の表面または両方の表面に、各種コーティング膜を設置し、ガラス基板１の強度を向上させることが考えられる。

しかしながら、半導体デバイス貫通電極用のガラス基板１は、通常の場合、０．００５ｍｍ〜１ｍｍ程度の薄さしかない。従って、このようなガラス基板１に、一般的な条件で強度向上のための膜をコーティングした場合、ガラス基板１に、反り、うねり、および／または変形などが生じる可能性が極めて高くなるという問題がある。

これに対して、本発明による半導体デバイス貫通電極用のガラス基板（以下、単に「本発明のガラス基板」とも称する）は、
０．００５ｍｍ〜１ｍｍの範囲の厚さを有し、５０℃〜３５０℃における平均熱膨張係数は、１０×１０^−７／Ｋ〜１００×１０^−７／Ｋの範囲であり、
貫通孔の数密度は、１個／ｍｍ^２〜１０００個／ｍｍ^２の範囲であり、
第１の表面には、ＳｉＯ_２を５０ｗｔ％以上含む第１の膜が設置され、
第２の表面には、ＳｉＯ_２を５０ｗｔ％以上含む第２の膜が設置され、
前記第１の膜の厚さｔ１および前記第２の膜の厚さｔ２は、いずれも０．２μｍ〜１０μｍの範囲であり、
前記第１の膜の厚さｔ１と、前記第２の膜の厚さｔ２の差の比Δｔを

Δｔ（％）＝（ｔ１−ｔ２）／ｔ１×１００ 式（１）

で表したとき、
Δｔは、±２０％以下であることを特徴とする。

本発明のガラス基板では、第１の表面と第２の表面に、ＳｉＯ_２を５０ｗｔ％以上含む膜（以下、単に「シリカ膜」と称する）が設置されている。このため、従来のガラス基板に比べて、前述の貫通孔５の開口の外周部Ｒにおける強度が向上する。従って、本発明では、前述のようなワレやクラックの問題が抑制または軽減され、従来のガラス基板よりも高い強度を有するガラス基板を得ることができる。

また、本発明のガラス基板では、第１の表面と第２の表面に設置されたシリカ膜の厚さがほぼ等しくなっている。このため、本発明では、厚さが０．００５ｍｍ〜１ｍｍの範囲と薄く、さらにコーティング膜（シリカ膜）を有しているにも関わらず、反りや変形が抑制される。なお、本願において、「ガラス基板の厚さ」とは、両表面に設置されたシリカ膜の厚さを含めた全体の厚さを意味することに留意する必要がある。

さらに、本発明のガラス基板では、ガラス基板の５０℃〜３５０℃における平均熱膨張係数が１０×１０^−７／Ｋ〜１００×１０^−７／Ｋの範囲にある。これは、シリカ膜の主成分であるＳｉＯ_２の熱膨張係数（５×１０^−７／Ｋ）よりも若干大きな値とすることにより、シリカ膜の表面に圧縮応力を形成し、これにより強度を向上させるためである。

従って、ガラス基板の５０℃〜３５０℃における平均熱膨張係数は、２０×１０^−７／Ｋ以上であることがより好ましく、３５×１０^−７／Ｋ以上であることがさらに好ましい。しかし、熱膨張係数が大きすぎると、ガラス基板とシリカ膜との間に、良好な密着性が得られにくくなる。そのため、ガラス基板の５０℃〜３５０℃における平均熱膨張係数は、９０×１０^−７／Ｋ以下であることがより好ましく、６０×１０^−７／Ｋ以下であることがさらに好ましく、４０×１０^−７／Ｋ以下であることが特に好ましい。

なお、本発明において、５０℃から３００℃における平均熱膨張係数は、示差熱膨張計（ＴＭＡ）を用いて測定し、ＪＩＳ Ｒ３１０２（１９９５年度）に基づいて求めた値を意味する。

以下、図面を参照して、本発明のガラス基板の構成について、より詳しく説明する。

図２には、本発明によるガラス基板の断面図の一例を概略的に示す。

図２に示すように、本発明によるガラス基板１００は、第１の表面１１０ａと、第２の表面１１０ｂとを有する。また、ガラス基板１００は、貫通孔１５０を有する。この貫通孔１５０は、ガラス基板１００の第１の表面１１０ａに設けられた第１の開口１８０ａから、第２の表面１１０ｂに設けられた第２の開口１８０ｂまで貫通している。

ここで、本発明によるガラス基板１００では、第１の表面１１０ａに、第１のシリカ膜１１５ａが設置されており、第２の表面１１０ｂには、第２のシリカ膜１１５ｂが設置されているという特徴を有する。

これにより、ガラス基板１００の表面の、貫通孔１５０の開口１８０ａ、１８０ｂの外周部（図１のＲ部参照）の強度が向上する。従って、本発明では、小さな応力負荷によって、貫通孔１５０の開口１８０ａ、１８０ｂの外周部において、ワレやクラックが生じるという問題を有意に抑制することができる。

また、第１のシリカ膜１１５ａおよび第２のシリカ膜１１５ｂの厚さは、いずれも０．２μｍ〜１０μｍの範囲であり、比較的薄く形成されている。また、第１のシリカ膜１１５ａの厚さをｔ１とし、第２のシリカ膜１１５ｂの厚さをｔ２としたとき、第１のシリカ膜１１５ａの厚さと、第２のシリカ膜１１５ｂの厚さの差の比

Δｔ（％）＝（ｔ１−ｔ２）／ｔ１×１００ 式（１）

は、±２０％以内になっている。

このため、本発明のガラス基板１００では、表面にシリカ膜を設置することによって、ガラス基板が反ったり、変形したりすることを有意に抑制することができる。

ここで、本発明のガラス基板１００において、シリカ膜１１５ａ、１１５ｂは、緻密性が高いことが望ましい。ガラス基板１００の表面１１０ａ、１１０ｂに設置されているシリカ膜１１５ａ、１１５ｂの緻密性が高いほど、ガラス基板の強度は、より向上するからである。

従って、本発明のガラス基板１００では、５０％のフッ酸溶液と６０％の硝酸溶液とを体積比で、１：１００となるように混合して得られた混合水溶液中におけるシリカ膜１１５ａ、１１５ｂのエッチング速度は、０．２μｍ／分以下であることが好ましい。

エッチング速度は、シリカ膜１１５ａ、１１５ｂの緻密性を評価する指標となる。すなわち、シリカ膜１１５ａ、１１５ｂのエッチング速度が小さいほど、ガラス基板１００の表面１１０ａ、１１０ｂに、緻密なシリカ膜１１５ａ、１１５ｂが形成されていると言える。特に、シリカ膜１１５ａ、１１５ｂのエッチング速度は、０．１μｍ／分以下であることが好ましい。

本発明のガラス基板１００は、前述のように、厚さが０．００５ｍｍ〜１ｍｍの範囲にある。ガラス基板の厚さが１ｍｍよりも厚くなると、貫通孔の形成に時間がかかり、また０．００５ｍｍ未満になると、加工の際にワレなどの問題が生じるようになるからである。本発明のガラス基板１００の厚さは、０．０５ｍｍ以上０．４ｍｍ以下であることがさらに好ましい。

前述のように、本発明のガラス基板１００において、第１および第２のシリカ膜１１５ａ、１１５ｂは、５０ｗｔ%以上のＳｉＯ_２を含む。ＳｉＯ_２含有量は、例えば、５０ｗｔ%〜１００ｗｔ%の範囲であっても良い。なお、シリカ膜に含まれるＳｉＯ_２以外の成分は、特に限られない。シリカ膜に含まれるＳｉＯ_２以外の成分は、例えば、ＳｉＯＮ、ＳｉＯＣ、Ｓｉ_３Ｎ_４、ＳｉＣ、Ｂ_２Ｏ_３、Ａｌ_２Ｏ_３、またはＹ_２Ｏ_３等であっても良い。

また、本発明のガラス基板１００は、２５℃、１ＭＨｚでの誘電率が６以下であることが好ましい。また、本発明のガラス基板１００は、２５℃、１ＭＨｚでの誘電損失が０．００５以下であることが好ましい。誘電率および誘電損失を小さくすることにより、優れたデバイス特性を発揮することができる。

本発明のガラス基板１００は、複数の貫通孔１５０を有する。各貫通孔１５０は、円形であっても良い。この場合、貫通孔１５０の直径は、本発明のガラス基板１００の用途によっても異なるが、一般的には、５μｍ〜５００μｍの範囲にあることが好ましい。貫通孔１５０の直径は、本発明のガラス基板１００を、上記のような多層回路基板の絶縁層として用いる場合、貫通孔の直径は、０．０１ｍｍ〜０．２ｍｍであることがより好ましく、０．０２ｍｍ〜０．１ｍｍであることがさらに好ましい。また、ウェハレベルパッケージ（ＷＬＰ）技術を適用し、本発明のガラス基板１００をウェハ上に積層して、圧力センサ等に用いるＩＣチップを形成することができる。この場合における空気を取り入れるための貫通孔１５０の直径は、０．１〜０．５ｍｍであることがより好ましく、０．２〜０．４ｍｍであることがさらに好ましい。さらにこの場合、空気孔とは別の電極取り出し用の貫通孔１５０の直径は、０．０１〜０．２ｍｍであることがより好ましく、０．０２〜０．１ｍｍであることがさらに好ましい。特に、本発明のガラス基板１００をインターポーザなどの貫通電極用基板として用いる場合には、貫通孔１５０の直径は、０．００５〜０．０７５ｍｍであることがより好ましく、０．０１〜０．０５ｍｍであることがさらに好ましい。

なお、後述するように、本発明のガラス基板１００において、上記円形の貫通孔１５０の第１の開口１８０ａの直径と、第２の開口１８０ｂの直径とは、異なる場合がある。この場合、「貫通孔１５０の直径」とは、両開口１８０ａ、１８０ｂのうちの大きい方の直径を意味するものとする。

大きいほうの直径（ｄｌ）と、小さいほうの直径（ｄｓ）の比（ｄｓ／ｄｌ）は、０．２〜０．９９であることが好ましく、０．５〜０．９０であることがより好ましい。

本発明のガラス基板１００において、貫通孔１５０の数密度は、０．１個／ｍｍ^２〜１００００個／ｍｍ^２の範囲である。本発明のガラス基板１００を、上記に説明したような多層回路基板の絶縁層として用いる場合、貫通孔１５０の数密度は、３個／ｍｍ^２〜１００００個／ｍｍ^２の範囲であることが好ましく、２５個／ｍｍ^２〜１００個／ｍｍ^２の範囲であることがより好ましい。また、ウェハレベルパッケージ（ＷＬＰ）技術を適用し、本発明のガラス基板１００をウェハ上に積層して、圧力センサ等に用いるＩＣチップを形成する場合、貫通孔１５０の数密度は、１個／ｍｍ^２〜２５個／ｍｍ^２であることが好ましく、２個／ｍｍ^２〜１０個／ｍｍ^２の範囲であることがより好ましい。本発明のガラス基板１００をインターポーザなどの貫通電極用の基板として用いる場合には、貫通孔１５０の数密度は、２個／ｍｍ^２〜５００個／ｍｍ^２であることがさらに好ましい。

本発明のガラス基板１００は、エキシマレーザ光の波長に対する吸収係数が、３ｃｍ^−１以上であることが好ましい。この場合、貫通孔１５０の形成がより容易となる。より効果的にエキシマレーザ光を吸収させるためには、ガラス基板１００中の鉄（Ｆｅ）の含有率は、２０質量ｐｐｍ以上であることが好ましく、０．０１質量％以上であることがより好ましく、０．０３質量％以上であることがさらに好ましく、０．０５質量％以上であることが特に好ましい。一方、Ｆｅの含有率が多い場合は、着色が強くなり、レーザ加工時の位置あわせが難しくなるという問題がある。Ｆｅの含有率は０．２質量％以下であることが好ましく、０．１質量％以下であることがより好ましい。

なお、本発明のガラス基板において、貫通孔の断面積は、第１の開口から第２の開口に向かって、単調に減少していても良い。この特徴について、図３を用いて説明する。

図３には、本発明における別のガラス基板の断面図の一例を示す。

図３に示すように、このガラス基板２００は、第１の表面２１０ａと、第２の表面２１０ｂとを有する。また、ガラス基板２００は、貫通孔２５０を有する。この貫通孔２５０は、ガラス基板２００の第１の表面２１０ａに設けられた第１の開口２８０ａから、第２の表面２１０ｂに設けられた第２の開口２８０ｂまで貫通している。なお、図３では、明確化のため、シリカ膜が省略されていることに留意する必要がある。

貫通孔２５０の第１の開口２８０ａでの直径は、Ｌ１であり、第２の開口２８０ｂでの直径は、Ｌ２である。

ここで、前述の図２における貫通項１５０とは異なり、貫通孔２５０は、「テーパ角」αを有する。ここで、テーパ角αとは、ガラス基板２００の第１の表面２１０ａ（および第２の表面２１０ｂ）の法線（図の点線）と、貫通孔２５０の壁面２７０とがなす角度を意味する。

なお、図３では、ガラス基板２００の法線と、貫通孔２５０の右側の壁面２７０ａとがなす角度をαとしているが、同図において、ガラス基板２００の法線と貫通孔の左側の面２７０ｂとがなす角も同様にテーパ角αであり、通常は、右側のテーパ角αと左側のテーパ角αとは、ほぼ同じ値を示す。

本発明のガラス基板２００において、テーパ角αは、０．１゜〜２０゜の範囲にあることが好ましい。ガラス基板２００の貫通孔２５０がこのようなテーパ角αを有する場合、ワイヤボンディング処理を行う際に、ガラス基板２００の第１の表面２１０a側から貫通孔２５０の内部にまで、ワイヤを、速やかに挿入することが可能となる。また、これにより、ガラス基板２００の上下に積層されたプリント回路基板の導電層同士を、ガラス基板２００の貫通孔２５０を介して、より容易かつ確実に接続することが可能になる。テーパ角αは、特に、０．５゜〜１０゜の範囲であることが好ましい。

後述するように、本発明によるガラス基板の製造方法では、テーパ角αを任意に調整することができる。

なお、本願では、ガラス基板の貫通孔のテーパ角αは、以下のようにして求めることができる：
ガラス基板２００の第１の表面２１０ａ側の開口２８０ａにおける貫通孔２５０の直径Ｌ１を求める；
ガラス基板２００の第２の表面２１０ｂ側の開口２８０ｂにおける貫通孔２５０の直径Ｌ２を求める；
ガラス基板２００の厚さを求める；
貫通孔２５０全体において、テーパ角αは、均一であると仮定して、上記測定値から、テーパ角αが算出される。

本発明のガラス基板は、半導体用デバイス部材用、より詳しくは、多層回路基板の絶縁層、ウェハレベルパッケージ、電極取り出し用の貫通穴、インターポーザなどの用途に好適に用いられる。

（本発明によるガラス基板の製造方法について）
次に、図４および図５を参照して、前述のような特徴を有する本発明のガラス基板の製造方法について、説明する。

図４には、本発明のガラス基板の製造方法のフローの一例を概略的に示す。

図４に示すように、本発明のガラス基板の製造方法は、
（ａ）ガラス基板を準備する工程であって、前記ガラス基板は、０．００５ｍｍ〜１ｍｍの範囲の厚さを有し、５０℃〜３５０℃における平均熱膨張係数が４０×１０^−７／Ｋ〜６０×１０^−７／Ｋの範囲にある、工程（ステップＳ１１０）と、
（ｂ）前記ガラス基板をレーザ加工することにより、前記第１の表面から前記第２の表面まで延在する複数の貫通孔を形成する工程であって、前記貫通孔の数密度は、１個／ｍｍ^２〜１０００個／ｍｍ^２の範囲である工程（ステップＳ１２０）と、
（ｃ）前記第１の表面および前記第２の表面をエッチングする工程（ステップＳ１３０）と、
（ｄ）前記第１の表面にＳｉＯ_２を５０ｗｔ％以上含む第１の膜をコーティングし、前記第２の表面にＳｉＯ_２を５０ｗｔ％以上含む第２の膜をコーティングする工程であって、前記第１の膜の厚さｔ１および前記第２の膜の厚さｔ２は、いずれも０．２μｍ〜１０μｍの範囲であり、前記第１の膜の厚さｔ１と、前記第２の膜の厚さｔ２の差の比Δｔを

Δｔ（％）＝（ｔ１−ｔ２）／ｔ１×１００ 式（１）

で表したとき、Δｔは、±２０％以下である工程（ステップＳ１４０）と、
を有する。ただし、このうち、（ｃ）の工程（ステップＳ１３０）は、任意の工程であって、本発明において、必ずしも必須ではない。

以下、各工程について、詳しく説明する。

（ステップＳ１１０）
最初に、ガラス基板が準備される。

ガラス基板は、５０℃〜３５０℃における平均熱膨張係数が１０×１０^−７／Ｋ〜１００×１０^−７／Ｋの範囲にある。なお、ガラス基板の厚さは、後にシリカ膜がコーティングされた後、全体として、０．００５ｍｍ〜１ｍｍの範囲の厚さを有するように選定される。

ガラス基板の好ましい組成等は、特に限られないが、ガラス基板の具体例として、ＡＮ１００ガラス（旭硝子社製）、ＥＡＧＬＥガラス（コーニング社製）、ＳＷガラス（旭硝子社製）、パイレックス（登録商標）ガラス（ＡＧＣテクノグラス社製）などが挙げられる。

本発明のガラス基板は、アルカリ金属の含有率が低いものであることが好ましい。具体的には、Ｎａ（ナトリウム）とＫ（カリウム）との合計含有量が、酸化物換算で３．５ｗｔ％以下であることが好ましい。３．５ｗｔ％を超えると、アルカリ金属が半導体プロセスの汚染原因となる可能性がある。合計含有量は、３ｗｔ％以下であることがより好ましい。高周波デバイスに用いる場合、あるいはより細かいピッチ、例えば、５０μｍ以下の貫通孔を２００μｍ以下のピッチで多数形成する場合などは、ガラス基板は、無アルカリガラスであることが特に好ましい。ここで無アルカリガラスとは、アルカリ金属の総量が酸化物換算で０．１ｗｔ％未満のガラスを意味する。

なお、本発明のガラス基板をシリコンウェハと陽極結合方法により結合する場合には、Ｎａの含有量が酸化物換算で０．５ｗｔ％以上含まれていることが好ましく、１．５ｗｔ％以上含まれていることがより好ましい。

本発明のガラス基板は、ＳｉＯ_２濃度が５０ｗｔ％以上７０ｗｔ％以下であることが好ましい。ＳｉＯ_２含有量が高いと、貫通孔形成時に、裏面にクラックが生成しやすくなる。ガラスのクラック発生挙動は、ＳｉＯ_２含有量の高いガラスと低いガラスで異なることが知られており、ＳｉＯ_２含有量の高いガラスは、物体との接触などにより、コーン形状のクラックが生成しやすい。一方、ＳｉＯ_２含有量が低いガラスは、物体との接触などにより、割れが生成しやすい。従って、ガラス基板中のＳｉＯ_２含有量によって、割れやクラックを発生しにくくすることができる。

（ステップＳ１２０）
次に、前記ガラス基板に貫通孔が形成される。

図５には、本発明のガラス基板に貫通孔を形成する際に使用される加工装置の構成図の一例を示す。

図５に示すように、加工装置４００は、エキシマレーザ光発生装置４１０と、マスク４３０と、ステージ４４０とを備える。エキシマレーザ光発生装置４１０とマスク４３０との間には、複数のミラー４５０〜４５１およびホモジナイザー４６０が配置される。また、マスク４３０とステージ４４０との間には、別のミラー４５２および投影レンズ４７０が配置される。

マスク４３０は、例えば、貫通開口を有する金属板等で構成されても良い。金属板の材料としては、例えば、クロム（Ｃｒ）、およびステンレス鋼等が使用される。この場合、マスク４３０に入射されたレーザ光は、貫通開口を介して、放射されることになる。

あるいは、マスク４３０は、例えば、レーザ光に対して透明な基材（透明基材）上に、反射層のパターンが配置された構成を有する。従って、マスク４３０において、透明基材上に反射層が設置されている箇所は、レーザ光を遮断し、反射層が設置されていない箇所は、レーザ光を透過することができる。

透明基材は、レーザ光４９０に対して透明である限り、材質は特に限定されない。透明基材の材質は、例えば、合成石英、溶融石英、ホウケイ酸ガラス等であっても良い。

一方、反射層は、レーザ光４９０を効率的に遮断する性質を有する限り、材質は特に限定されない。反射層は、例えば、クロム、銀、アルミニウム、および／または金等の金属で構成されても良い。誘電体多層膜としては、例えば、ＳｉＯ₂、ＴｉＯ₂、ＨｆＯ₂、Ｔａ₂Ｏ₅、Ａｌ₂Ｏ₃、Ｃｒ₂Ｏ₃、ＭｇＦ₂、ＭｇＯ、ＺｒＯ₂等が挙げられる。

また、マスク４３０の大きさ、マスク４３０の反射層パターンの形状、配置等は、特に限定されない。

ステージ４４０上には、被加工対象となるガラス基板４２０が配置される。ステージ４４０を２次元的に、または３次元的に移動することにより、ガラス基板４２０を任意の位置に移動することができる。

このような加工装置４００の構成において、エキシマレーザ光発生装置４１０から生じたエキシマレーザ光４９０は、第１のミラー４５０、ホモジナイザー４６０および第２のミラー４５１を通り、マスク４３０に入射される。なお、エキシマレーザ光４９０は、ホモジナイザー４６０を通過した際に、均一な強度のレーザ光に調整される。

マスク４３０は、例えば、前述のように、レーザ光に対して透明な基材上に、反射層のパターンを有する。このため、エキシマレーザ光４９０は、反射層のパターン（より詳しくは、反射層の設置されていない部分）に対応したパターンで、マスク４３０から放射される。

その後、マスク４３０を透過したレーザ光４９０は、第３のミラー４５２によって方向調整され、投影レンズ４７０によって縮小投影され、ステージ４４０上に指示されたガラス基板４２０に入射される。このレーザ光４９０によって、ガラス基板４２０に、同時に複数の貫通孔が形成される。

ガラス基板４２０に貫通孔が形成された後、ステージ４４０上でガラス基板４２０を移動させてから、再度、ガラス基板１２０にエキシマレーザ光４９０を照射しても良い。これにより、ガラス基板４２０の表面の所望の部分に、所望の貫通孔を形成することができる。すなわち、本方法では、公知のステップ・アンド・リピート法を適用することができる。

なお、投影レンズ４７０は、ガラス基板４２０の表面の加工領域の全体に、エキシマレーザ光４９０を照射し、貫通孔を一度に形成できるものが好ましい。しかしながら、通常、全貫通孔を一度に形成し得る照射フルエンスを得ることは難しい場合が多い。そこで実際は、マスク４３０を通過したエキシマレーザ光４９０を、投影レンズ４７０によって縮小投影することにより、ガラス基板４２０の表面におけるエキシマレーザ光４９０の照射フルエンスを増加させ、貫通孔を形成するために必要な照射フルエンスを確保する。

投影レンズ４７０での縮小投影を利用することにより、ガラス基板４２０の表面におけるエキシマレーザ光４９０の断面積を、マスク４３０を通過した直後のエキシマレーザ光４９０の断面積に対して、１／１０とすれば、照射フルエンスを１０倍にすることができる。縮小率が１／１０の投影レンズを用い、エキシマレーザ光の断面面積を１／１００とすることにより、ガラス基板４２０の表面におけるエキシマレーザ光の照射フルエンスを、発生装置４１０から発生した直後のエキシマレーザ光の１００倍とすることができる。

なお、エキシマレーザ光発生装置４１０から放射されるエキシマレーザ光４９０としては、発振波長が２５０ｎｍ以下であれば、使用することができる。出力の観点からは、ＫｒＦエキシマレーザ（波長２４８ｎｍ）、ＡｒＦエキシマレーザ（１９３ｎｍ）、またはＦ_２エキシマレーザ（波長１５７ｎｍ）が好ましい。取扱いとガラスの吸収の観点からは、ＡｒＦエキシマレーザがより好ましい。

また、エキシマレーザ光４９０として、パルス幅が短いものを用いた場合、ガラス基板４２０の照射部位における熱拡散距離が短くなり、ガラス基板に対する熱影響を抑えることができる。この観点からは、エキシマレーザ光４９０のパルス幅は、１００ｎｓｅｃ以下であることが好ましく、５０ｎｓｅｃ以下であることがより好ましく、３０ｎｓｅｃ以下であることがさらに好ましい。

また、エキシマレーザ光４９０の照射フルエンスは、１Ｊ／ｃｍ^２以上とすることが好ましく、２Ｊ／ｃｍ^２以上とすることがより好ましい。エキシマレーザ光４９０の照射フルエンスが低すぎると、アブレーションを誘起することができず、ガラス基板に貫通孔を形成することが難しくなる。一方、エキシマレーザ光４９０の照射フルエンスが２０Ｊ／ｃｍ^２を超えると、ガラス基板にクラックや割れが発生し易くなる傾向がある。エキシマレーザ光４９０の照射フルエンスの好適範囲は、使用するエキシマレーザ光４９０の波長域や加工されるガラス基板の種類等によっても異なるが、ＫｒＦエキシマレーザ（波長２４８ｎｍ）の場合、２〜２０Ｊ／ｃｍ^２であることが好ましい。また、ＡｒＦエキシマレーザ（波長１９３ｎｍ）の場合、１〜１５Ｊ／ｃｍ^２であることが好ましい。

なお、特に説明がない限り、エキシマレーザ光４９０の照射フルエンスの値は、加工されるガラス基板の表面における値を意味するものとする。また、このような照射フルエンスは、加工面上でエネルギーメータを使用して測定した値を意味するものとする。

エキシマレーザ光４９０をガラス基板４２０に照射する際には、エキシマレーザ光の繰り返し周波数と照射時間とを調整することで、ショット数を調整することができる（ショット数＝繰り返し周波数×照射時間）。

照射フルエンス（Ｊ／ｃｍ^２）とショット数（回）とガラス基板の厚さ（ｍｍ）との積が、１０００〜３００００となるように、エキシマレーザ光４９０をガラス基板４２０に照射することが好ましい。

この範囲は、ガラス基板４２０の種類や性状（特にガラス転移温度Ｔｇに関連すると推定する）にもよるが、概ね１０００〜２００００であることがより好ましく、２０００〜１５０００であることがより好ましく、３０００〜１００００であることがさらに好ましい。照射フルエンスとショット数との積がこのような範囲であると、よりクラックが形成され難いからである。照射フルエンスは１〜２０Ｊ／ｃｍ^２であることが好ましい。

また、エキシマレーザ光の照射フルエンスが大きいと、テーパ角αが小さくなる傾向がある。逆に、照射フルエンスが小さいと、テーパ角αは、大きくなる傾向にある。そこで、照射フルエンスを調整することで、所望のテーパ角αの貫通孔を有するガラス基板を得ることができる。テーパ角αは、０．１゜〜２０゜の範囲であっても良い。

なお、通常、半導体回路作製ウェハサイズは、６〜８インチ程度である。また、上記のように投影レンズ４７０によって縮小投影した場合、ガラス基板の表面での加工領域は、通常数ｍｍ角程度となる。従って、ガラス基板４２０の加工希望領域全体にエキシマレーザ光を照射するには、一箇所の加工が終了した後、エキシマレーザ光を移動するか、ガラス基板４２０を移動する必要がある。どちらかといえば、エキシマレーザ光に対してガラス基板４２０を移動させることが好ましい。光学系を駆動する必要がなくなるからである。

また、ガラス基板４２０にエキシマレーザ光を照射すると、デブリ（飛散物）が発生する場合がある。また、このデブリが貫通孔の内部に堆積すると、加工されたガラス基板の品質や加工レートが劣化する場合がある。従って、ガラス基板へのレーザ照射と同時に、吸引もしくは吹き飛ばし処理により、デブリの除去を行っても良い。

このように、加工装置４００を使用することにより、ガラス基板に複数の貫通孔を形成することができる。

（ステップＳ１３０）
次に、必要な場合、ガラス基板の第１の表面および第２の表面がエッチング処理される。エッチング処理は、前段のステップＳ１２０でのレーザ加工によって粗さが大きくなったガラス基板の表面を、平滑化すること等を目的として実施される。

エッチング処理の方法は、特に限られず、湿式エッチングまたは乾式エッチングのいずれの方法で実施しても良い。

湿式エッチングの場合、例えば、フッ酸と硝酸をそれぞれ５％ずつ含む水溶液中に、ガラス基板を所定の時間浸漬することにより、実施しても良い。浸漬時間は、例えば１０秒〜１０分間程度である。

（ステップＳ１４０）
次に、ガラス基板の両表面に、ＳｉＯ_２を５０ｗｔ％以上含む膜、すなわちシリカ膜が形成される。シリカ膜は、第１の表面と第２の表面に同時に成膜しても、片面ずつ成膜しても良い。

シリカ膜の成膜方法は、特に限られない。シリカ膜は、例えば、ＰＶＤ（物理気相成膜法）、ＣＶＤ（化学気相成膜法）のような気相成膜法、浸漬法、またはスピンコート法等で設置しても良い。これらの中では、特に、ＣＶＤ法が好ましい。ＣＶＤ法では、比較的緻密なシリカ膜を形成することができる。

シリカ膜の成膜後に、ガラス基板を高温に保持して、ガラス基板表面にシリカ膜を焼き付けても良い。この場合、ガラス基板の保持温度は、例えば２００℃〜４００℃の範囲であっても良い。

ここで、ガラス基板の第１の表面のシリカ膜の厚さｔ１および第２の表面のシリカ膜の厚さｔ２は、いずれも０．２μｍ〜１０μｍの範囲である。また、第１の表面のシリカ膜の厚さｔ１と、第２の表面のシリカ膜の厚さｔ２の差の比

Δｔ（％）＝（ｔ１−ｔ２）／ｔ１×１００ 式（１）

は、±２０％以下である必要がある。そうでなければ、成膜後のガラス基板に、反り、うねり、および／または変形が生じる場合があるからである。

以上の工程により、本発明による半導体デバイス貫通電極形成用のガラス基板を製造することができる。

ここで、前述の記載とは異なり、ステップＳ１１０、ステップＳ１３０、ステップＳ１４０、およびステップＳ１２０の順序、すなわち、ガラス基板をエッチングし、シリカ膜をコーティングした後に、貫通孔を形成することも可能である。ただし、ガラス基板とシリカ膜の剥離などの問題が生じるおそれがあるため、前述の手順により、本発明による半導体デバイス貫通電極形成用のガラス基板を製造することが好ましい。

また、上記ステップにおいて、貫通孔を形成した後にシリカ膜をコーティングするため、表面のシリカ膜の厚さｔ１および第２の表面のシリカ膜の厚さｔ２は、貫通孔の半径より小さいことが好ましい。ｔ１およびｔ２が貫通孔の半径と同じかこれよりも大きい場合、貫通孔が表面付近で埋められてしまう可能性がある。好ましくは、シリカ膜の厚さｔ１および第２の表面のシリカ膜の厚さｔ２は、貫通孔の半径の１／２よりも小さいことがより好ましく、貫通孔の半径の１／４よりも小さいことがさらに好ましく、貫通孔の半径の１／８よりも小さいことが特に好ましい。

加えて、上記ステップにおいて、貫通孔を形成した後にシリカ膜をコーティングするため、貫通孔が表面付近で埋められてしまうことを回避するため、ＰＶＤ（物理気相成膜法）、ＣＶＤ（化学気相成膜法）のような気相成膜法を用いることが好ましい。特に、緻密性の高い膜を得やすいことから、ＣＶＤ法を用いることが特に好ましい。シリカ膜の形成には、ゾルゲル法などによって作製された薬液を浸漬法、またはスピンコート法にてガラス基板上にコーティングし、焼成することでシリカ膜とする方法もある。この場合は、焼成時の寸法変化により、表面に引張応力が形成され、ガラス基板の強度が低下しやすい。そのため、浸漬法、またはスピンコート法を用いる場合は、焼成時の収縮量を低減させるか、ガラス基板との密着性をある程度軽減させることが必要となる。

次に、本発明の実施例について説明する。

（実施例１）
以下の手順で、本発明によるガラス基板を製造する。

（ガラス基板の準備）
まず、加工用のガラス基板（ＡＮ１００、ＳｉＯ_２含有量６０ｗｔ％、旭硝子株式会社製）を準備する。このガラス基板は、縦５５０ｍｍ×横６５０ｍｍ×厚さ０．３ｍｍの寸法を有する。また、このガラス基板は、Ｆｅ（鉄）をＦｅ_２Ｏ_３換算で０．０５ｗｔ％含み、Ｎａ（ナトリウム）とＫ（カリウム）の合計含有量が、酸化物換算で０．１ｗｔ％未満である。ガラス基板の５０℃〜３５０℃の平均熱膨張係数は、３８×１０^−７／Ｋである。

（貫通孔の形成）
前述のガラス基板にレーザ加工を行い、貫通孔を形成する。

レーザ加工には、図５に示した加工装置を使用する。なお、エキシマレーザ光の発生装置４１０には、ＬＰＸ Ｐｒｏ ３０５（コヒレント社製）を用いる。この装置は、最大パルスエネルギー：０．６Ｊ、繰り返し周波数：５０Ｈｚ、パルス幅：２５ｎｓ、発生時ビームサイズ：１０ｍｍ×２４ｍｍ、発振波長：１９３ｎｍのＡｒＦエキシマレーザ光を発生できる装置である。

まず、図５に示すように、ガラス基板４２０を、ステージ４４０上に配置する。

次に、エキシマレーザ光の発生装置４１０とガラス基板４２０の間に、マスク４３０を配置する。図６には、使用するマスク４３０の構成を概略的に示す。

図６に示すように、使用したマスク４３０は、縦３０ｍｍ×横３０ｍｍ、厚さ０．５ｍｍのステンレス鋼基板４３２の第１の表面４３４の一部に、貫通開口の配列部４３５を有するものである。貫通開口の配列部４３５は、ステンレス鋼基板４３２の第１の表面４３４のほぼ中央の領域に設置する。

図６の右側に示すように、貫通開口の配列部４３５は、直径０．４ｍｍの円形の貫通開口４３７が縦横に２次元的に配列された配列パターンを有する。貫通開口４３７は、縦横いずれも０．６ｍｍピッチで、縦に１６個、横に４０個配列する。

貫通開口４３７は、ＡｒＦエキシマレーザ光を透過することができる。これに対して、マスク４３０のその他の領域は、ＡｒＦエキシマレーザ光を反射する。

次に、マスク４３０とガラス基板４２０の間に、投影レンズ４７０を配置する。投影レンズ４７０は、焦点距離が１００ｍｍのレンズであり、光路上におけるマスク４３０との距離が１１００ｍｍ、ガラス基板４２０の加工面（ステージ４４０に接していない方の表面）との距離が１１０ｍｍになるように配置する。この場合、投影レンズ４７０の縮小率は、１／１０となり、１／１０に縮小されたマスクパターンがガラス基板４２０に投影される。すなわち、エキシマレーザ光の発生装置４１０から、１０ｍｍ×２４ｍｍのビームサイズで発生したエキシマレーザ光４９０は、ガラス基板４２０の加工面に到達した時点で、１．０ｍｍ×２．４ｍｍのビームサイズとなるように縮小される（面積比＝１／１００）。

なお、ガラス基板４２０にレーザ加工を実施する前に、ガラス基板４２０の加工面におけるエキシマレーザ光４９０の照射フルエンスをエネルギーメータで測定する。その結果、照射フルエンスは、ビーム伝送系のロス等による減少分と、ビーム縮小による向上分とを併せて、最大１１Ｊ／ｃｍ^２程度である。

このような加工装置を用いて、ガラス基板４２０の加工面にエキシマレーザ光４９０を照射する。なお、照射の際には、ガラス基板４２０の加工面での照射フルエンスが７Ｊ／ｃｍ^２となるように、レーザ光４９０をアッテネーターで調整する。レーザ光４９０の照射により、ガラス基板４２０には、１６×４０＝６４０箇所の貫通開口が同時に形成される。

次に、ステージを所定量移動させ、その度に、同様の操作を繰り返す。これにより、ガラス基板の中央の縦９．６ｍｍ×横９．６ｍｍの領域に、多数の貫通孔を形成する。なお、貫通孔の数密度は、２８９個／ｃｍ^２である。

なお、加工後のガラス基板には、外観上、クラックは、認められない。

（シリカ膜の形成）
次に、得られるガラス基板の両表面に、シリカ膜を成膜する。

シリカ膜は、以下の方法により、成膜する。

まず、フッ酸と硫酸とを、それぞれ５％含む水溶液中に、ガラス基板を５分間浸漬し、
ガラス基板をエッチングする。これにより、ガラス基板の両表面は、約５μｍエッチングされる。

次に、ＣＶＤ法により、ガラス基板の片面に、約０．５μｍのシリカ膜を形成する。なお、原料ガスには、テトラエトキシシラン（２ｖｏｌ％）と酸素（９８ｖｏｌ％）の混合ガスを使用する。その後、ガラス基板の他方の表面にも、同様に、約０．５μｍのシリカ膜を形成する。Ｘ線電子分光法（ＥＳＣＡ）による分析の結果、成膜されるシリカ膜は、ほぼ１００％ＳｉＯ_２で構成されていることがわかる。

以上の工程により、実施例１に係るガラス基板を得る。

外観観察の結果、得られるガラス基板には、反りや変形は生じていないことが確認される。

（緻密性の評価）
次に、実施例１に係るガラス基板を用いて、シリカ膜の緻密性について評価する。シリカ膜の緻密性は、５０％のフッ酸と、６０％の硝酸とを、体積比で１：１００の割合で含む混合水溶液中で、ガラス基板をエッチングすることにより評価する。すなわち、エッチング速度が０．２μｍ／分以下の場合、そのようなシリカ膜は、十分に緻密な状態であると想定される。

測定の結果、エッチング速度は、０．１μｍ／分程度であり、十分に小さな値が得られる。このことから、実施例１にかかるシリカ膜は、十分に緻密な状態で、ガラス基板上に設置されているものと予想される。

表１には、実施例１に係るガラス基板におけるシリカ膜の成膜方法、シリカ膜の厚さ、および評価結果をまとめて示す。

（実施例２）
実施例１と同様の方法により、実施例２に係るガラス基板を製作する。ただし、実施例２では、以下の方法により、シリカ膜を成膜する。

（シリカ膜の形成）
まず、フッ酸と硫酸とを、それぞれ５％含む水溶液中に、ガラス基板を５分間浸漬し、
ガラス基板をエッチングする。これにより、ガラス基板の両表面は、約５μｍエッチングされる。

次に、０．３Ｎ硝酸水溶液中に、エタノールおよびテトラエトキシシランを加え、コーティング用のゾルを調製する。なお、テトラエトキシシラン：水：エタノールの比率は、１：８：１１（モル比）とする。

乾燥窒素雰囲気中で、このゾル中にガラス基板を浸漬した後、ガラス基板を引き上げる。引き上げ速度は、１００ｃｍ／分とする。その後、ガラス基板を６０℃で３０分間、乾燥処理する。さらに乾燥後のガラス基板を、１０℃／分の昇温速度で、４００℃まで昇温する。４００℃で１０分間保持した後、降温し、シリカ膜が形成されたガラス基板を得る。なお、シリカ膜の厚さは、いずれの表面においても、約０．５μｍである。なお、Ｘ線電子分光法（ＥＳＣＡ）による分析の結果、成膜されたシリカ膜は、ほぼ１００％ＳｉＯ_２で構成されていることがわかる。

以上の工程により、実施例２に係るガラス基板を得る。

外観観察の結果、得られるガラス基板には、反りや変形は生じていないことが確認される。また、前述の緻密性の評価の結果、エッチング速度は、０．２μｍ／分程度であり、小さなエッチング速度が得られる。

前述の表１には、実施例２に係るガラス基板におけるシリカ膜の成膜方法、シリカ膜の厚さ、および評価結果をまとめて示す。

（実施例３）
実施例１と同様の方法により、実施例２に係るガラス基板を製作する。ただし、実施例３では、以下の方法により、シリカ膜を成膜する。

（シリカ膜の形成）
まず、エタノール中に、コロイド状シリカ（商品名０３ＣＡＬ、触媒化成工業株式会社製）を分散させる。次に、これに、エタノールとテトラエトキシシランを加え、さらに、０．３Ｎ硝酸と水とを添加し、コーティング用のゾルを調製する。なお、テトラエトキシシラン：水：エタノールの比率は、１：８：１１（モル比）とする。

乾燥窒素雰囲気中で、このゾル中にガラス基板を浸漬した後、ガラス基板を引き上げる。引き上げ速度は、２０ｃｍ／分とする。その後、ガラス基板を６０℃で３０分間、乾燥処理する。さらに乾燥後のガラス基板を、３０℃／分の昇温速度で、３５０℃まで昇温する。３５０℃で１０分間保持した後、降温し、シリカ膜が形成されたガラス基板を得る。なお、シリカ膜の厚さは、いずれの表面においても、約２μｍである。なお、Ｘ線電子分光法（ＥＳＣＡ）による分析の結果、成膜されたシリカ膜は、ほぼ１００％ＳｉＯ_２で構成されていることがわかる。

以上の工程により、実施例３に係るガラス基板を得る。

外観観察の結果、得られたガラス基板には、反りや変形は生じていないことが確認される。また、前述の緻密性の評価の結果、エッチング速度は、０．３μｍ／分程度である。このことから、実施例３に係るガラス基板では、シリカ膜の緻密性は、実施例１および２のものに比べて、幾分劣ることが予想される。

前述の表１には、実施例３に係るガラス基板におけるシリカ膜の成膜方法、シリカ膜の厚さ、および評価結果をまとめて示す。

（比較例１）
実施例１と同様の方法により、比較例１に係るガラス基板を製作する。ただし、比較例１では、以下の方法により、シリカ膜を成膜する。

（シリカ膜の形成）
ポリシラザンをキシレンで２０％希釈した溶液（商品名ＮＰ１１０、クラリアントジャパン社製）を用いて、ガラス基板の片面にスピンコートを実施する。次に、このガラス基板を６０℃で３０分間、乾燥処理する。さらに乾燥後のガラス基板を、１０℃／分の昇温速度で、４００℃まで昇温する。４００℃で１０分間保持した後、降温し、シリカ膜が形成されたガラス基板を得る。なお、シリカ膜の厚さは、ガラスの一部分にマスクを施し、そのマスクをコーティング後に剥がすことにより、ガラス基板そのものを露出させ、その部分とシリカ膜部分との高さの差から求めることができる。分析の結果、いずれの表面においても、シリカ膜の厚さは、約１μｍである。なお、Ｘ線電子分光法（ＥＳＣＡ）による分析の結果、成膜されたシリカ膜は、ほぼ１００％ＳｉＯ_２で構成されていることがわかる。

以上の工程により、比較例１に係るガラス基板を得る。

外観観察の結果、得られるガラス基板は、成膜面が凸状となるように、大きく反っていることが確認される。なお、前述の緻密性の評価の結果、エッチング速度は、０．１μｍ／分程度である。

前述の表１には、比較例１に係るガラス基板におけるシリカ膜の成膜方法、シリカ膜の厚さ、および評価結果をまとめて示す。

なお、実施例１〜３および比較例１に係るガラス基板において、シリカ膜のＦＴ−ＩＲ透過スペクトルを分析する。その結果、実施例１〜３に係るガラス基板では、−ＳｉＯ−の結合しか認められないのに対して、比較例１にかかるガラス基板では、−ＳｉＮ−の結合が存在することがわかる。これは、比較例１では、ポリシラザンの加水分解が不十分であることを示している。従って、比較例１に係るガラス基板を使用した場合、半導体デバイス製造過程において、ガラス基板が高温になったときに、シリカ膜から遊離ガスが発生し、この遊離ガスが真空度に影響を及ぼす可能性がある。特にＮ（窒素）は、絶縁膜中において双極子構造を有し、半導体の電気特性に影響を及ぼす可能性がある。さらに、ポリシラザンは、ガラス基板とシリカ膜との間の密着性が強く、かつポリシラザンからシリカ膜へ転化する際の体積収縮量が大きすぎるため、表面に引張応力が形成され、ガラス基板の強度が低下する。

本発明は、半導体用デバイス部材用、より詳しくは、多層回路基板の絶縁層、ウェハレベルパッケージ、電極取り出し用の貫通穴、インターポーザなどの用途に好適に用いられるガラス基板に利用することができる。

１ 従来のガラス基板
１ａ 第１の表面
１ｂ 第２の表面
５ 貫通孔
１００ 本発明のガラス基板
１１０ａ 第１の表面
１１０ｂ 第２の表面
１１５ａ 第１のシリカ膜
１１５ｂ 第２のシリカ膜
１５０ 貫通孔
１８０ａ 第１の開口
１８０ｂ 第２の開口
２００ 別のガラス基板
２１０ａ 第１の表面
２１０ｂ 第２の表面
２５０ 貫通孔
２７０ 貫通孔の壁面
２８０ａ 第１の開口
２８０ｂ 第２の開口
α テーパ角
Ｌ１ 貫通孔の第１の開口の直径
Ｌ２ 貫通孔の第２の開口の直径
４００ 加工装置
４１０ エキシマレーザ光の発生装置
４２０ ガラス基板
４３０ マスク
４３２ ステンレス鋼基板
４３４ 第１の表面
４３５ 貫通開口の配列部
４３７ 貫通開口
４４０ ステージ
４５０〜４５２ ミラー
４６０ ホモジナイザー
４７０ 投影レンズ
４９０ エキシマレーザ光。

Claims (5)

1. 第１の表面と第２の表面とを有し、前記第１の表面から前記第２の表面まで延在する貫通孔を有する、半導体デバイス貫通電極用のガラス基板であって、
   当該ガラス基板は、０．００５ｍｍ〜１ｍｍの範囲の厚さを有し、５０℃〜３５０℃における平均熱膨張係数は、１０×１０^−７／Ｋ〜１００×１０^−７／Ｋの範囲であり、
   前記貫通孔の数密度は、１個／ｍｍ^２〜１０００個／ｍｍ^２の範囲であり、
   前記第１の表面には、ＳｉＯ_２を５０ｗｔ％以上含む第１の膜が設置され、
   前記第２の表面には、ＳｉＯ_２を５０ｗｔ％以上含む第２の膜が設置され、
   前記第１の膜の厚さｔ１および前記第２の膜の厚さｔ２は、いずれも０．２μｍ〜１０μｍの範囲であり、
   前記第１の膜の厚さｔ１と、前記第２の膜の厚さｔ２の差の比Δｔを
   
   Δｔ（％）＝（ｔ１−ｔ２）／ｔ１×１００ 式（１）
   
   で表したとき、
   Δｔは、±２０％以下であることを特徴とするガラス基板。
2. ５０％のフッ酸溶液と６０％の硝酸溶液とを体積比で、１：１００となるように混合して得られた混合水溶液中における、前記第１および／または第２の膜のエッチング速度は、０．２μｍ／分以下であることを特徴とする請求項１に記載のガラス基板。
3. 第１の表面と第２の表面とを有し、前記第１の表面から前記第２の表面まで延在する貫通孔を有する、半導体デバイス貫通電極用のガラス基板の製造方法であって、
   （ａ）ガラス基板を準備し、前記ガラス基板は、０．００５ｍｍ〜１ｍｍの範囲の厚さを有し、５０℃〜３５０℃における平均熱膨張係数が１０×１０^−７／Ｋ〜１００×１０^−７／Ｋの範囲にあり、
   （ｂ）前記ガラス基板をレーザ加工することにより、前記第１の表面から前記第２の表面まで延在する複数の貫通孔を形成し、前記貫通孔の数密度は、０．１個／ｍｍ^２〜１００００個／ｍｍ^２の範囲であり、
   （ｃ）前記第１の表面にＳｉＯ_２を５０ｗｔ％以上含む第１の膜をコーティングし、前記第２の表面にＳｉＯ_２を５０ｗｔ％以上含む第２の膜をコーティングし、前記第１の膜の厚さｔ１および前記第２の膜の厚さｔ２は、いずれも０．２μｍ〜１０μｍの範囲であり、前記第１の膜の厚さｔ１と、前記第２の膜の厚さｔ２の差の比Δｔを
   
   Δｔ（％）＝（ｔ１−ｔ２）／ｔ１×１００ 式（１）
   
   で表したとき、Δｔは、±２０％以下である、製造方法。
4. さらに、前記（ｂ）の工程と前記（ｃ）の工程の間に、
   （ｄ）前記第１の表面および前記第２の表面をエッチングする工程
   を有することを特徴とする請求項３に記載の製造方法。
5. 前記（ｃ）の工程は、前記第１の表面および前記第２の表面に、それぞれ、前記第１および第２の膜を、ＣＶＤ法によりコーティングする工程を有することを特徴とする請求項３または４に記載の製造方法。

Images