WO2011132601A1 - 半導体デバイス貫通電極形成用のガラス基板の製造方法 - Google Patents

半導体デバイス貫通電極形成用のガラス基板の製造方法 Download PDF

Info

Publication number
WO2011132601A1
WO2011132601A1 PCT/JP2011/059318 JP2011059318W WO2011132601A1 WO 2011132601 A1 WO2011132601 A1 WO 2011132601A1 JP 2011059318 W JP2011059318 W JP 2011059318W WO 2011132601 A1 WO2011132601 A1 WO 2011132601A1
Authority
WO
WIPO (PCT)
Prior art keywords
glass substrate
excimer laser
laser light
manufacturing
hole
Prior art date
Application number
PCT/JP2011/059318
Other languages
English (en)
French (fr)
Inventor
元司 小野
小池　章夫
亮太 村上
菊川　信也
Original Assignee
旭硝子株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 旭硝子株式会社 filed Critical 旭硝子株式会社
Publication of WO2011132601A1 publication Critical patent/WO2011132601A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/38—Removing material by boring or cutting
    • B23K26/382—Removing material by boring or cutting by boring
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/40—Removing material taking account of the properties of the material involved
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Laser Beam Processing (AREA)
  • Re-Forming, After-Treatment, Cutting And Transporting Of Glass Products (AREA)
  • Glass Compositions (AREA)

Abstract

　ガラス基板にレーザ光を照射することにより、ガラス基板にクラックや変形等を生じさせることなく、複数の貫通孔を適正に形成することが可能な、半導体デバイス貫通電極形成用のガラス基板の製造方法を提供する。本発明は、（１）厚さが０．０１ｍｍ～５ｍｍ、ＳｉＯ２含有量が５０ｗｔ％～７０ｗｔ％、５０℃から３００℃における平均熱膨張係数が１０×１０－７／Ｋ～５０×１０－７／Ｋのガラス基板を準備するステップ、（２）前記ガラス基板を、エキシマレーザ光発生装置からのエキシマレーザ光の光路上に配置するステップ、（３）前記エキシマレーザ光発生装置と、前記ガラス基板との間の前記光路上に、貫通開口を有さないマスクを配置するステップ、および、（４）前記エキシマレーザ光発生装置から、前記光路に沿って前記ガラス基板に、前記エキシマレーザ光を照射し、前記ガラス基板に貫通孔を形成するステップを有する半導体デバイス貫通電極形成用のガラス基板の製造方法に関する。

Description

半導体デバイス貫通電極形成用のガラス基板の製造方法
　本発明は、半導体デバイス貫通電極形成用のガラス基板の製造方法に関する。
　高密度実装化に伴うプリント回路基板の高密度化の要求に応えるため、複数のプリント回路基板を積層した多層プリント回路基板が開発されている。このような多層回路基板では、樹脂製の絶縁層にビアホールと呼ばれる直径１００μｍ以下程度の微細な貫通孔を形成し、この内部にメッキを施して、上下に積層されたプリント回路基板間の導電層同士を電気的に接続する。
　このような貫通孔をより容易に形成する方法として、特許文献１、２には、多数の貫通穴が形成されたマスクを介して、絶縁層にレーザ光を照射する方法が記載されている。この方法によれば、樹脂製の絶縁層に複数の貫通孔を同時に空けることができるので、多数の貫通孔（ビアホール）をより容易に形成することができると考えられる。
　また、ＩＣチップの小型化、薄型化の要求に応えるため、近年ウェハレベルパッケージ（ＷＬＰ）技術が盛んに利用されている。これは、パッケージサイズをＩＣチップと同等に抑えることが可能な技術であり、ＩＣが形成されたウェハ表面において、半導体パッケージとして必要な再配線、ハンダバンプ加工、樹脂封止等を行い、その後にダイシング加工により、各チップを個片化する。ＷＬＰ技術では、通常シリコンウェハを樹脂で封止したものをダイシング加工により個片化しているが、近年、信頼性の面から陽極接合技術等により、ガラスをシリコンに接着したものが用いられるようになってきた。
　また、半導体デバイスの小型化、高速化、低消費電力化の要求がより一層高まる中、複数のＬＳＩからなるシステムを１つのパッケージに収める、システムインパッケージ（ＳｉＰ）技術と３次元実装技術を組み合わせた３次元ＳｉＰ技術の開発も進められている。この場合、ワイヤーボンディング技術では、微細なピッチに対応することができないため、貫通電極を用いたインターポーザと呼ばれる中継基板が必要となる。
日本国特開２００５－８８０４５号公報 日本国特開２００２－１２６８８６号公報
　上記のような樹脂製の絶縁層は、反りや変形等の影響があるため、位置決め精度が悪くなり、高密度実装用には不向きである。従って、上記樹脂製絶縁層の代わりとなる材料を、基板材料に適用することが望まれている。
　例えば、貫通電極を有するインターポーザ材料として、シリコンを使用することが検討されている。シリコンは、ドライエッチングにより比較的容易に微細孔加工を行うことができるからである。しかしながら、シリコンは、半導体であり、絶縁性を確保するためには、貫通孔の内壁を絶縁処理する必要がある。また、このような絶縁処理は、今後、貫通孔の寸法が微細化されるにつれ、より難しくなるものと予想される。
　従って、上記樹脂製絶縁層の代わりに、絶縁性のガラス基板を用いることが要望されている。例えば、ガラス基板に複数の微細な貫通孔を形成することができれば、そのようなガラス基板は、インターポーザとして適用することができる。
　しかしながら、樹脂製の絶縁層に貫通孔を形成する場合と同様の条件で、ガラス基板にレーザ光を照射しても、ガラス基板に、多数の微細な貫通孔を適正に形成することは極めて難しい場合がある。ガラスは、樹脂と比較して加工性が劣る可能性がある。また、ガラスは、脆性材料であるので、適正な条件でレーザ加工を行わない限り、ガラス基板にクラックや変形を発生させずに、微細な貫通孔を形成することは難しい。
　一方、ウェットエッチング技術やドライエッチング技術を使用すれば、ガラス基板にも、複数の貫通孔を同時に形成することは可能であると思われる。しかしながら、この場合、工程が複雑となり、加工時間が長くなるとともに、廃液処理等の問題も発生する可能性がある。
　本発明は、以上のような問題に鑑みなされたものであり、本発明では、ガラス基板にレーザ光を照射することにより、ガラス基板にクラックや変形等を生じさせることなく、複数の貫通孔を適正に形成することが可能な、半導体デバイス貫通電極形成用のガラス基板の製造方法を提供することを目的とする。
　本発明では、以下の半導体デバイス貫通電極形成用のガラス基板の製造方法を提供する。
　[１]　半導体デバイス貫通電極形成用のガラス基板の製造方法であって、
　（１）厚さが０．０１ｍｍ～５ｍｍ、ＳｉＯ２含有量が５０ｗｔ％～７０ｗｔ％、５０℃から３００℃における平均熱膨張係数が１０×１０－７／Ｋ～５０×１０－７／Ｋのガラス基板を準備するステップ、
　（２）前記ガラス基板を、エキシマレーザ光発生装置からのエキシマレーザ光の光路上に配置するステップ、
　（３）前記エキシマレーザ光発生装置と、前記ガラス基板との間の前記光路上に、貫通開口を有さないマスクを配置するステップ、および、
　（４）前記エキシマレーザ光発生装置から、前記光路に沿って前記ガラス基板に、前記エキシマレーザ光を照射し、前記ガラス基板に貫通孔を形成するステップ、を有する、半導体デバイス貫通電極形成用のガラス基板の製造方法。
　[２]　前記貫通開口を有さないマスクは、前記エキシマレーザ光に対して透明な基材と、該基材の表面に設置されたパターン化された反射層とを有することを特徴とする[１]に記載の製造方法。
　[３]　前記反射層は、Ｃｒ（クロム）、Ａｇ（銀）、Ａｌ（アルミニウム）、およびＡｕ（金）からなる群より選ばれた少なくとも一種の金属を含むことを特徴とする[２]に記載の製造方法。
　[４]　前記反射層のパターンは、前記反射層が設置されている部分と、略円形状の前記反射層が設置されていない部分とを有することを特徴とする[２]または[３]に記載の製造方法。
　[５]　前記エキシマレーザ光を照射するステップは、照射フルエンスが１～２０Ｊ／ｃｍ２である前記エキシマレーザ光を、前記照射フルエンス（Ｊ／ｃｍ２）とショット数（回）と前記ガラス基板の厚さ（ｍｍ）との積が、１，０００～３０，０００となるように照射するステップを有することを特徴とする[１]～[４]のいずれか一つに記載の製造方法。
　[６]　前記エキシマレーザ光を照射するステップにより、前記ガラス基板に、０．１゜～２０゜のテーパ角を有するテーパ形状の貫通孔が形成されることを特徴とする[１]～[５]のいずれか一つに記載の製造方法。
　[７]　前記エキシマレーザ光は、ＫｒＦレーザ、ＡｒＦレーザ、またはＦ２レーザのいずれかであることを特徴とする[１]～[６]のいずれか一つに記載の製造方法。
　本発明では、ガラス基板にレーザ光を照射することにより、ガラス基板にクラックや変形等を生じさせることなく、複数の貫通孔を適正に形成することが可能な、半導体デバイス貫通電極形成用のガラス基板の製造方法を提供することができる。
本発明のガラス基板における貫通孔の拡大断面図である。 本発明の製造方法に使用される製造装置の一構成を概略的に示した図である。 本発明の製造方法のフローを概略的に示した図である。 実施例で用いたマスクを概略的に示した上面図である。
　以下、図面により本発明について説明する。
　（本発明による製造方法によって得られるガラス基板について）
　まず最初に、本発明における半導体デバイス貫通電極形成用のガラス基板の製造方法によって得られるガラス基板について、説明する。
　本発明の製造方法によって得られる半導体デバイス貫通電極形成用のガラス基板（以下、単に「本発明のガラス基板」とも称する）は、厚さが０．０１ｍｍ以上５ｍｍ以下であり、５０℃から３００℃における平均熱膨張係数（以下、単に「熱膨張係数」ともいう。）が１０×１０－７／Ｋ以上５０×１０－７／Ｋ以下のものである。また、本発明のガラス基板は、ＳｉＯ２含有量が５０ｗｔ％～７０ｗｔ％の範囲にある。
　通常のガラス基板は、その性状によっては、前述のような多層回路基板の絶縁層、ＷＬＰ用ガラス、またはインターポーザとして用いることができない場合があると考えられる。シリコンウェハ上にガラス製絶縁層を積層し、シリコンウェハとガラス製絶縁層を接合したりする際に、絶縁層やＷＬＰガラスがシリコンウェハから剥離したり、ウェハが反ったりしてしまう場合が想定されるからである。また、ガラスをインターポーザとして使用する場合、シリコンで構成されたチップとガラス製インターポーザとの熱膨張差によって、部品に反りが生じる危険性がある。
　これに対して、本発明のガラス基板は、熱膨張係数が前述の範囲にある。従って、本発明のガラス基板は、シリコンウェハ上に積層したり、あるいは逆に、上部にシリコンによって構成されたチップを積層したりしても、ガラス基板とシリコンウェハとの間で剥離が生じたり、シリコンウェハが変形したりすることが生じ難い。
　特に、ガラス基板の熱膨張係数は、２５×１０－７／Ｋ以上４５×１０－７／Ｋ以下であることが好ましく、３０×１０－７／Ｋ以上４０×１０－７／Ｋ以下であることがより好ましい。この場合、よりいっそう剥離および／または変形が抑制される。なお、マザーボードなどの樹脂基板とマッチングを得る必要がある場合は、ガラス基板の熱膨張係数は、３５×１０－７／Ｋ以上であることが好ましい。
　なお、本発明において、５０℃から３００℃における平均熱膨張係数は、示差熱膨張計（ＴＭＡ）を用いて測定し、ＪＩＳ　Ｒ３１０２（１９９５年度）に基づいて求めた値を意味する。
　本発明のガラス基板は、厚さが０．０１ｍｍ以上５ｍｍ以下である。ガラス基板の厚さが５ｍｍよりも厚くなると、貫通孔の形成に時間がかかり、また０．０１ｍｍ未満になると、割れなどの問題が生じるようになるからである。本発明のガラス基板の厚さは、０．０２～３ｍｍであることがより好ましく、０．０２～１ｍｍであることがさらに好ましい。ガラス基板の厚さは、０．０５ｍｍ以上０．４ｍｍ以下であることが特に好ましい。
　本発明のガラス基板は、ＳｉＯ２含有量が５０ｗｔ％以上７０ｗｔ％以下である。ＳｉＯ２含有量がこれより多くなると、貫通孔の形成の際に、ガラス基板の裏面に、クラックが発生しやすくなる。さらに好ましくは、ＳｉＯ２含有量が５５ｗｔ％以上６２ｗｔ％以下である。
　ガラスのクラック発生挙動は、ＳｉＯ２含有量が多いガラスと少ないガラスでは異なることが知られており、ＳｉＯ２含有量が極めて多いガラスは、物体との接触などにより、コーン形状のクラックが生成しやすくなる。一方、ＳｉＯ２含有量が極端に少ないガラスは、物体との接触などにより、割れが生成しやすい。従って、ガラス基板中のＳｉＯ２含有量を制御することによって、割れやクラックを、生成しにくくすることができる。
　本発明のガラス基板は、アルカリ含有率が低いものであることが好ましい。具体的には、ナトリウム（Ｎａ）とカリウム（Ｋ）との合計含有量は、酸化物換算で３．５質量％以下であることが好ましい。合計含有量が３．５質量％を超えると、熱膨張係数が５０×１０－７／Ｋを超える可能性が高くなる。ナトリウム（Ｎａ）とカリウム（Ｋ）との合計含有量は、３質量％以下であることがより好ましい。本発明のガラス基板を高周波デバイスに用いる場合、あるいは例えば、５０μｍ以下の貫通孔を２００μｍ以下のピッチで多数形成する場合など、極めて微細なピッチで多数の貫通孔を形成する場合は、ガラス基板は、無アルカリガラスであることが特に好ましい。
　ここで、無アルカリガラスとは、アルカリ金属の総量が、酸化物換算で０．１質量％未満のガラスを意味する。
　本発明のガラス基板は、２５℃、１ＭＨｚでの誘電率が６以下であることが好ましい。また、本発明のガラス基板は、２５℃、１ＭＨｚでの誘電損失が０．００５以下であることが好ましい。誘電率および誘電損失を小さくすることにより、優れたデバイス特性を発揮することができる。
　ガラス基板の具体例としては、ＡＮ１００ガラス（旭硝子社製）、ＥＡＧＬＥガラス（コーニング社製）、ＳＷガラス（旭硝子社製）などが挙げられる。これらのガラス基板の熱膨張係数は、１０×１０－７／Ｋ以上５０×１０－７／Ｋ以下である。
　ＡＮ１００ガラスの特徴は、熱膨張係数が３８×１０－７／Ｋの無アルカリガラスであることであり、Ｎａ２ＯとＫ２Ｏの合計含有量は、０．１ｗｔ％未満である。また、ＡＮ１００ガラスは、Ｆｅの含有量が０．０５ｗｔ％である。
　ＳＷガラスは、熱膨張係数が３６×１０－７／Ｋで、Ｎａ２ＯとＫ２Ｏの合計含有量は、３ｗｔ％であり、Ｆｅの含有量は、５０質量ｐｐｍである。
　本発明のガラス基板は、複数の貫通孔を有する。各貫通孔は、円形であっても良い。この場合、貫通孔の直径は、本発明のガラス基板の用途によっても異なるが、一般的には、５μｍ～５００μｍの範囲にあることが好ましい。貫通孔の直径は、本発明のガラス基板を、上記のような多層回路基板の絶縁層として用いる場合、貫通孔の直径は、０．０１ｍｍ～０．２ｍｍであることがより好ましく、０．０２ｍｍ～０．１ｍｍであることがさらに好ましい。また、ウェハレベルパッケージ（ＷＬＰ）技術を適用し、本発明のガラス基板をウェハ上に積層して、圧力センサー等に用いるＩＣチップを形成することができるが、この場合における空気を取り入れるための貫通孔の直径は０．１～０．５ｍｍであることがより好ましく、０．２～０．４ｍｍであることがさらに好ましい。さらにこの場合、空気孔とは別の電極取り出し用の貫通孔の直径は、０．０１～０．２ｍｍであることがより好ましく、０．０２～０．１ｍｍであることがさらに好ましい。特に、インターポーザなどの貫通電極として用いる場合には、貫通孔の直径は、０．００５～０．０７５ｍｍであることがより好ましく、０．０１～０．０５ｍｍであることがさらに好ましい。
　なお、後述するように、本発明のガラス基板において、上記円形の貫通孔の一方開口面における直径と、他方の開口面における直径とは、異なる場合がある。この場合、「貫通孔の直径」とは、両開口面のうちの大きい方の直径を意味するものとする。
　大きいほうの直径（ｄｌ）と、小さいほうの直径（ｄｓ）の比（ｄｓ／ｄｌ）は、０．２～０．９９であることが好ましく、０．５～０．９０であることがより好ましい。
　本発明のガラス基板において、貫通孔の数密度は、本発明のガラス基板の用途によっても異なるが、一般的には０．１個／ｍｍ２～１０，０００個／ｍｍ２の範囲である。本発明のガラス基板を、上記に説明したような多層回路基板の絶縁層として用いる場合、貫通孔の数密度は、３個／ｍｍ２～１０，０００個／ｍｍ２の範囲であることが好ましく、２５個／ｍｍ２～１００個／ｍｍ２の範囲であることがより好ましい。また、ウェハレベルパッケージ（ＷＬＰ）技術を適用し、本発明のガラス基板をウェハ上に積層して、圧力センサー等に用いるＩＣチップを形成する場合、貫通孔の数密度は、１個／ｍｍ２～２５個／ｍｍ２であることが好ましく、２個／ｍｍ２～１０個／ｍｍ２の範囲であることがより好ましい。インターポーザなどの貫通電極として用いる場合には、貫通孔の数密度は、０．１個／ｍｍ２～１，０００個／ｍｍ２であることがより好ましく、０．５個／ｍｍ２～５００個／ｍｍ２であることがさらに好ましい。
　本発明のガラス基板において、貫通孔の断面積は、一方の開口から他方の開口に向かって、単調に減少していても良い。この特徴について、図１を用いて説明する。
　図１には、本発明のガラス基板に形成された貫通孔の拡大断面図の一例を示す。
　図１に示すように、本発明のガラス基板１は、第１の表面１ａと、第２の表面１ｂとを有する。また、ガラス基板１は、貫通孔５を有する。この貫通孔５は、ガラス基板１の第１の表面１ａに設けられた第１の開口８ａから、第２の表面１ｂに設けられた第２の開口８ｂまで貫通している。
　貫通孔５の第１の開口８ａでの直径は、Ｌ１であり、第２の開口８ｂでの直径は、Ｌ２である。
　貫通孔５は、「テーパ角」αを有する。ここで、テーパ角αとは、ガラス基板１の第１の表面１ａ（および第２の表面１ｂ）の法線（図の点線）と、貫通孔５の壁面７とがなす角度を意味する。
　なお、図１では、ガラス基板１の法線と、貫通孔５の右側の壁面７ａとがなす角度をαとしているが、同図において、ガラス基板１の法線と貫通孔の左側の面７ｂとがなす角も同様にテーパ角αであり、通常は、右側のテーパ角αと左側のテーパ角αとは、ほぼ同じ値を示す。右側のテーパ角αと左側のテーパ角αとの差は、３０％程度あっても良い。
　本発明のガラス基板において、テーパ角αは、０．１゜～２０゜の範囲にあることが好ましい。ガラス基板の貫通孔がこのようなテーパ角αを有する場合、ワイヤボンディング法を適用する際に、ガラス基板１の第１の表面１ａ側から貫通孔５の内部にまで、ワイヤを、速やかに挿入することが可能となる。また、これにより、ガラス基板の上下に積層されたプリント回路基板の導電層同士を、ガラス基板の貫通孔を介して、より容易かつ確実に接続することが可能になる。テーパ角αは、特に、０．５゜～１０゜の範囲であることが好ましい。
　後述するように、本発明によるガラス基板の製造方法では、テーパ角αを任意に調整することができる。
　なお、本願では、ガラス基板１の貫通孔５のテーパ角αは、以下のようにして求めることができる：
　ガラス基板１の第１の表面１ａ側の開口８ａにおける貫通孔５の直径Ｌ１を求める；
　ガラス基板１の第２の表面１ｂ側の開口８ｂにおける貫通孔５の直径Ｌ２を求める；
　ガラス基板１の厚さを求める；
　貫通孔５全体において、テーパ角αは、均一であると仮定して、上記測定値から、テーパ角αが算出される。
　本発明のガラス基板は、エキシマレーザ光の波長に対する吸収係数が、３ｃｍ－１以上であることが好ましい。この場合、貫通孔の形成がより容易となる。より効果的にエキシマレーザ光を吸収させるためには、ガラス基板中の鉄（Ｆｅ）の含有率は、２０質量ｐｐｍ以上であることが好ましく、０．０１質量％以上であることがより好ましく、０．０３質量％以上であることがさらに好ましく、０．０５質量％以上であることが特に好ましい。一方、Ｆｅの含有率が多い場合は、着色が強くなり、レーザ加工時の位置あわせが難しくなるという問題がある。Ｆｅの含有率は０．２質量％以下であることが好ましく、０．１質量％以下であることがより好ましい。
　本発明のガラス基板は、半導体用デバイス部材用、より詳しくは、多層回路基板の絶縁層、ウェハレベルパッケージ、電極取り出し用の貫通穴、インターポーザなどの用途に好適に用いられる。
　（本発明によるガラス基板の製造方法について）
　次に、前述のような特徴を有する本発明のガラス基板の製造方法について説明する。
　一般に、ガラス板に、単にレーザ光を照射しても、健全な貫通孔を形成することは難しい。レーザ光の照射フルエンス（エネルギー密度）を高めれば、貫通孔を形成することは可能な場合もあるが、ガラスは、脆性材料であるので、通常、この場合、ガラスにクラックや変形が生じてしまう。また、レーザ光の照射フルエンスを弱めると、貫通孔を形成することができなくなり、レーザ光の種類や板状ガラスの性状によっては、クラックが生じる場合もある。
　本願発明者は、鋭意検討を重ね、特定のレーザ光と、特定のガラス基板との組み合わせによっては、ガラス基板にクラックを生じさせずに、貫通孔を有するガラス基板を形成できることを見出し、本発明を完成させた。
　すなわち、本発明では、レーザ光として、エキシマレーザ光が選択され、ガラス基板として、厚さが０．０１ｍｍ～５ｍｍであり、５０℃から３００℃における平均熱膨張係数が１０×１０－７／Ｋ～５０×１０－７／Ｋの範囲にあり、ＳｉＯ２含有量が５０ｗｔ％～７０ｗｔ％のものが使用される。これにより、ガラス基板に、微細な複数の貫通孔を適正に形成することができる。
　また、本願発明者は、貫通孔を有するガラス基板を形成する際の、適切な照射フルエンス条件を見出した。すなわち、照射フルエンスとショット数と板状ガラス基板の厚さとの積が一定範囲内となるようにして、ガラス基板にエキシマレーザ光を照射すると、より適正な貫通孔を形成することができる。さらに、照射フルエンスを調整することで、所望のテーパ角を有する貫通孔を形成することができる。
　以下、図２および図３を参照して、本発明のガラス基板の製造方法について、詳しく説明する。
　図２には、本発明のガラス基板を製造する際に使用される製造装置構成図の一例を示す。
　図２に示すように、製造装置１００は、エキシマレーザ光発生装置１１０と、マスク１３０と、ステージ１４０とを備える。エキシマレーザ光発生装置１１０とマスク１３０との間には、複数のミラー１５０～１５１およびホモジナイザー１６０が配置される。また、マスク１３０とステージ１４０との間には、別のミラー１５２および投影レンズ１７０が配置される。
　マスク１３０は、貫通開口を有さないが、レーザ光に対して透明な基材（透明基材）上に、パターン化された反射層が配置された構成を有する。従って、マスク１３０において、透明基材上に反射層が設置されている箇所は、レーザ光を遮断し、反射層が設置されていない箇所は、レーザ光を透過することができる。
　ステージ１４０上には、被加工対象となるガラス基板１２０が配置される。ステージ１４０を２次元的に、または３次元的に移動することにより、ガラス基板１２０を任意の位置に移動することができる。
　このような製造装置１００の構成において、エキシマレーザ光発生装置１１０から生じたエキシマレーザ光１９０は、第１のミラー１５０、ホモジナイザー１６０および第２のミラー１５１を通り、マスク１３０に入射される。なお、エキシマレーザ光１９０は、ホモジナイザー１６０を通過した際に、均一な強度のレーザ光に調整される。
　マスク１３０は、前述のように、レーザ光に対して透明な基材上に、反射層のパターンを有する。このため、エキシマレーザ光１９０は、反射層のパターン（より詳しくは、反射層の設置されていない部分）に対応したパターンで、マスク１３０から放射される。
　その後、マスク１３０を透過したレーザ光１９０は、第３のミラー１５２によって方向調整され、投影レンズ１７０によって縮小投影され、ステージ１４０上に指示されたガラス基板１２０に入射される。このレーザ光１９０によって、ガラス基板１２０に、同時に複数の貫通孔が形成される。
　ガラス基板１２０に貫通孔が形成された後、ステージ１４０上でガラス基板１２０を移動させてから、再度、ガラス基板１２０にエキシマレーザ光１９０を照射しても良い。これにより、ガラス基板１２０の表面の所望の部分に、所望の貫通孔を形成することができる。すなわち、本方法では、公知のステップ・アンド・リピート法を適用することができる。
　なお、投影レンズ１７０は、ガラス基板１２０の表面の加工領域の全体に、エキシマレーザ光１９０を照射し、貫通孔を一度に形成できるものが好ましい。しかしながら、通常、全貫通孔を一度に形成し得る照射フルエンスを得ることは困難である。そこで実際は、マスク１３０を通過したエキシマレーザ光１９０を、投影レンズ１７０によって縮小投影することにより、ガラス基板１２０の表面におけるエキシマレーザ光１９０の照射フルエンスを増加させ、貫通孔を形成するために必要な照射フルエンスを確保する。
　投影レンズ１７０での縮小投影を利用することにより、ガラス基板１２０の表面におけるエキシマレーザ光１９０の断面積を、マスク１３０を通過した直後のエキシマレーザ光１９０の断面積に対して、１／１０とすれば、照射フルエンスを１０倍にすることができる。縮小率が１／１０の投影レンズを用い、エキシマレーザ光の断面面積を１／１００とすることにより、ガラス基板１２０の表面におけるエキシマレーザ光の照射フルエンスを、発生装置１１０から発生した直後のエキシマレーザ光の１００倍とすることができる。
　図３には、本発明における半導体デバイス貫通電極形成用のガラス基板の製造方法のフローの一例を概略的に示す。
　図３に示すように、本発明による半導体デバイス貫通電極形成用のガラス基板の製造方法は、
　（１）厚さが０．０１ｍｍ～５ｍｍ、ＳｉＯ２含有量が５０ｗｔ％～７０ｗｔ％、５０℃から３００℃における平均熱膨張係数が１０×１０－７／Ｋ～５０×１０－７／Ｋのガラス基板を準備するステップ（ステップＳ１１０）と、
　（２）前記ガラス基板を、エキシマレーザ光発生装置からのエキシマレーザ光の光路上に配置するステップ（ステップＳ１２０）と、
　（３）前記エキシマレーザ光発生装置と、前記ガラス基板との間の前記光路上に、貫通開口を有さないマスクを配置するステップ（ステップＳ１３０）と、
　（４）前記エキシマレーザ光発生装置から、前記光路に沿って前記ガラス基板に、前記エキシマレーザ光を照射するステップであって、これにより、前記ガラス基板に前記貫通孔が形成されるステップ（ステップＳ１４０）と、を有する。
　以下、各ステップについて説明する。
　（ステップＳ１１０）
　最初に、厚さが０．０１ｍｍ～５ｍｍ以下、ＳｉＯ２含有量が５０ｗｔ％～７０ｗｔ％、５０℃から３００℃における平均熱膨張係数が１０×１０－７／Ｋ～５０×１０－７／Ｋのガラス基板が準備される。ガラス基板の好ましい組成等は、前述の通りである。
　（ステップＳ１２０）
　次に、前記ガラス基板は、エキシマレーザ光発生装置からのエキシマレーザ光の光路上に配置される。図２に示したように、ガラス基板１２０は、ステージ１４０上に配置されても良い。
　エキシマレーザ光発生装置１１０から放射されるエキシマレーザ光１９０としては、発振波長が２５０ｎｍ以下であれば、使用することができる。出力の観点からは、ＫｒＦエキシマレーザ（波長２４８ｎｍ）、ＡｒＦエキシマレーザ（１９３ｎｍ）、またはＦ２エキシマレーザ（波長１５７ｎｍ）が好ましい。取扱いとガラスの吸収の観点からは、ＡｒＦエキシマレーザがより好ましい。
　また、エキシマレーザ光１９０として、パルス幅が短いものを用いた場合、ガラス基板１２０の照射部位における熱拡散距離が短くなり、ガラス基板に対する熱影響を抑えることができる。この観点からは、エキシマレーザ光１９０のパルス幅は、１００ｎｓｅｃ以下であることが好ましく、５０ｎｓｅｃ以下であることがより好ましく、３０ｎｓｅｃ以下であることがさらに好ましい。
　また、エキシマレーザ光１９０の照射フルエンスは、１Ｊ／ｃｍ２以上とすることが好ましく、２Ｊ／ｃｍ２以上とすることがより好ましい。エキシマレーザ光１９０の照射フルエンスが低すぎると、アブレーションを誘起することができないおそれがあり、ガラス基板に貫通孔を形成することが難しくなる可能性がある。一方、エキシマレーザ光１９０の照射フルエンスが２０Ｊ／ｃｍ２を超えると、ガラス基板にクラックや割れが発生し易くなる傾向がある。エキシマレーザ光１９０の照射フルエンスの好適範囲は、使用するエキシマレーザ光１９０の波長域や加工されるガラス基板の種類等によっても異なるが、ＫｒＦエキシマレーザ（波長２４８ｎｍ）の場合、２～２０Ｊ／ｃｍ２であることが好ましい。また、ＡｒＦエキシマレーザ（波長１９３ｎｍ）の場合、１～１５Ｊ／ｃｍ２であることが好ましい。
　なお、特に説明がない限り、エキシマレーザ光１９０の照射フルエンスの値は、加工されるガラス基板の表面における値を意味するものとする。また、このような照射フルエンスは、加工面上でエネルギーメータを使用して測定した値を意味するものとする。
　（ステップＳ１３０）
　次に、前記エキシマレーザ光発生装置１１０と、前記ガラス基板１２０との間に、貫通開口を有さないマスク１３０が配置される。
　マスク１３０は、前述のように、透明基材上に反射層のパターンを形成することにより構成される。透明基材は、レーザ光１９０に対して透明である限り、材質は特に限定されない。透明基材の材質は、例えば、合成石英、溶融石英、パイレックス（登録商標）、ソーダライムガラス、無アルカリガラス、ホウケイ酸ガラス等であっても良い。
　一方、反射層は、レーザ光１９０を効率的に遮断する性質を有する限り、材質は特に限定されない。反射層は、例えば、クロム、銀、アルミニウム、および／または金等の金属、または誘電体多層膜で構成されても良い。誘電体多層膜としては、例えば、ＳｉＯ２、ＴｉＯ２、ＨｆＯ２、Ｔａ２Ｏ５、Ａｌ２Ｏ３、Ｃｒ２Ｏ３、ＭｇＦ２、ＭｇＯ、およびＺｒＯ２等が挙げられる。
　また、マスク１３０の大きさ、マスク１３０の反射層パターンの形状、配置等は、特に限定されない。
　（ステップＳ１４０）
　次に、マスク１３０を介して、エキシマレーザ光発生装置１１０からガラス基板１２０に、エキシマレーザ光１９０が照射される。
　エキシマレーザ光１９０をガラス基板１２０に照射する際には、エキシマレーザ光の繰り返し周波数と照射時間とを調整することで、ショット数を調整することができる（ショット数＝繰り返し周波数×照射時間）。
　照射フルエンス（Ｊ／ｃｍ２）とショット数（回）とガラス基板の厚さ（ｍｍ）との積が、１０００～３００００となるように、エキシマレーザ光１９０をガラス基板１２０に照射することが好ましい。
　この範囲は、ガラス基板１２０の種類や性状（特にガラス転移温度Ｔｇに関連すると推定する）にもよるが、概ね１，０００～２０，０００であることがより好ましく、２，０００～１５，０００であることがより好ましく、３，０００～１０，０００であることがさらに好ましい。照射フルエンスとショット数との積がこのような範囲であると、よりクラックが形成され難いからである。照射フルエンスは１～２０Ｊ／ｃｍ２であることが好ましい。
　また、エキシマレーザ光の照射フルエンスが大きいと、テーパ角αが小さくなる傾向がある。逆に、照射フルエンスが小さいと、テーパ角αは、大きくなる傾向にある。そこで、照射フルエンスを調整することで、所望のテーパ角αの貫通孔を有するガラス基板を得ることができる。テーパ角αは、０．１゜～２０゜の範囲であっても良い。
　以上の工程により、半導体デバイス貫通電極形成用のガラス基板を製造することができる。
　なお、通常、半導体回路作製ウェハサイズは、６～８インチ程度である。また、上記のように投影レンズ１７０によって縮小投影した場合、ガラス基板の表面での加工領域は、通常数ｍｍ角程度となる。従って、ガラス基板１２０の加工希望領域全体にエキシマレーザ光を照射するには、一箇所の加工が終了した後、エキシマレーザ光を移動するか、ガラス基板１２０を移動する必要がある。どちらかといえば、エキシマレーザ光に対してガラス基板１２０を移動させることが好ましい。光学系を駆動する必要がなくなるからである。
　また、ガラス基板１２０にエキシマレーザ光を照射すると、デブリ（飛散物）が発生する場合がある。また、このデブリが貫通孔の内部に堆積すると、加工されたガラス基板の品質や加工レートが劣化する場合がある。従って、ガラス基板へのレーザ照射と同時に、吸引もしくは吹き飛ばし処理により、デブリの除去を行っても良い。
　次に、本発明の実施例について説明する。
　図２に示した製造装置を用いて、以下の手順で、複数の貫通孔を有するガラス基板を製造した。
　初めに、図２に示すように、エキシマレーザ光の発生装置１１０を配置した。なお、エキシマレーザ光の発生装置１１０には、ＬＰＸ Ｐｒｏ ３０５（コヒレント社製）を用いた。この装置は、最大パルスエネルギー：０．６Ｊ、繰り返し周波数：５０Ｈｚ、パルス幅：２５ｎｓ、発生時ビームサイズ：１０ｍｍ×２４ｍｍ、発振波長：１９３ｎｍのＡｒＦエキシマレーザ光を発生できる装置である。
　次に、図２に示すように、厚さが０．３ｍｍで、熱膨張係数が３８×１０－7／Ｋのガラス基板１２０（ＡＮ１００、旭硝子社製、ＳｉＯ２含有量５９ｗｔ％）を、ステージ１４０上に配置した。ガラス基板１２０は、ステージ１４０の上面において、任意の位置に移動させることができる。
　次に、エキシマレーザ光の発生装置１１０とガラス基板１２０の間に、マスク１３０を配置した。図４には、使用したマスク１３０の構成を概略的に示す。
　図４に示すように、本実施例で用いたマスク１３０は、縦２０ｍｍ×横４０ｍｍ、厚さ１．５ｍｍの合成石英基板１３２の第１の表面１３４の一部に、クロム（Ｃｒ）の蒸着膜１３５を有するものである。Ｃｒの蒸着膜１３５は、合成石英基板１３２の第１の表面１３４の中央の縦１０ｍｍ×横２４ｍｍの領域に設置した。
　また、図４の右側に示すように、Ｃｒの蒸着膜１３５は、直径０．５ｍｍの円形のＣｒ非蒸着部１３７が縦横に２次元的に配列された配列パターンを有する。Ｃｒ非蒸着部１３７は、縦横いずれも１．０ｍｍピッチで、縦に９個、横に２３個配列した。
　Ｃｒの蒸着部１３５は、ＡｒＦエキシマレーザ光を９９．９％反射することができる。一方、Ｃｒ非蒸着部１３７は、ＡｒＦエキシマレーザ光を９２％透過する。
　次に、マスク１３０とガラス基板１２０の間に、投影レンズ１７０を配置した。投影レンズ１７０は、焦点距離が１００ｍｍのレンズであり、光路上におけるマスク１３０との距離が１１００ｍｍ、ガラス基板１２０の加工面（ステージ１４０に接していない方の表面）との距離が１１０ｍｍになるように配置した。この場合、投影レンズ１７０の縮小率は、１／１０となり、１／１０に縮小されたマスクパターンがガラス基板１２０に投影される。すなわち、エキシマレーザ光の発生装置１１０から、１０ｍｍ×２４ｍｍのビームサイズで発生したエキシマレーザ光１９０は、ガラス基板１２０の加工面に到達した時点で、１．０ｍｍ×２．４ｍｍのビームサイズとなるように縮小される（面積比＝１／１００）。
　なお、ガラス基板１２０にレーザ加工を実施する前に、ガラス基板１２０の加工面におけるエキシマレーザ光１９０の照射フルエンスをエネルギーメータで測定した。その結果、照射フルエンスは、ビーム伝送系のロス等による減少分と、ビーム縮小による向上分とを併せて、最大１１Ｊ／ｃｍ２程度であった。
　このような製造装置を用いて、ガラス基板１２０の加工面にエキシマレーザ光１９０を照射した。なお、照射の際には、ガラス基板１２０の加工面での照射フルエンスが５Ｊ／ｃｍ２となるように、レーザ光１９０をアッテネーターで調整した。
　レーザ光１９０の照射により、ガラス基板１２０には、９×２３＝２０７箇所の貫通孔が同時に形成された。貫通するまでの照射時間は、７８秒であった。得られた各貫通孔の直径は、約５０μｍであり、ピッチは、約１００μｍであった。また、貫通孔の数密度は、８６個／ｍｍ２であった。
　レーザ光１９０の照射開始からガラス基板１２０に貫通孔が形成されるまでの照射時間から、ショット数を求めた。本実施例では、用いたエキシマレーザ光の繰り返し周波数は、５０Ｈｚであり、貫通するまでの照射時間は、７８秒であったため、ショット数は、３９００回と計算された（７８秒×５０回＝３９００回）。
　加工後のガラス基板１２０には、外観上、クラックや変形は、認められなかった。また、ガラス基板１２０には、残留応力もほとんど認められなかった。
　このように、本発明では、ガラス基板にレーザ光を照射することにより、複数の貫通孔が同時に形成されるため、半導体デバイス貫通電極形成用のガラス基板を容易に製造することができる。また、得られたガラス基板は、シリコンウェハ上に積層し、これと接合しても、シリコンウェハと剥離し難い。さらに、インターポーザとして用いる際に、変形などの問題が生じにくく、優れたデバイス特性が発揮されることが予想される。
　本発明を詳細にまた特定の実施態様を参照して説明したが、本発明の精神と範囲を逸脱することなく様々な変更や修正を加えることができることは、当業者にとって明らかである。
　本出願は、２０１０年４月２０日出願の日本特許出願２０１０－０９７２２６に基づくものであり、その内容はここに参照として取り込まれる。
　本発明の方法は、半導体用デバイス部材用、より詳しくは、多層回路基板の絶縁層、ウェハレベルパッケージ、電極取り出し用の貫通穴、インターポーザなどの用途に好適に用いられるガラス基板の製造方法として利用することができる。
　　１　　ガラス基板
　　１ａ　第１の表面
　　１ｂ　第２の表面
　　１ｃ　壁面
　　５　　貫通孔
　　７　　壁面
　　８ａ　第１の開口
　　８ｂ　第２の開口
　　α　　テーパ角
　　Ｌ１　貫通孔の第１の開口の直径
　　Ｌ２　貫通孔の第２の開口の直径
　１００　製造装置
　１１０　エキシマレーザ光の発生装置
　１２０　ガラス基板
　１３０　マスク
　１３２　合成石英基板
　１３４　合成石英基板の第１の表面
　１３５　蒸着膜
　１３７　Ｃｒ非蒸着部
　１４０　ステージ
　１５０～１５２　ミラー
　１６０　ホモジナイザー
　１７０　投影レンズ
　１９０　エキシマレーザ光

Claims (7)

  1. 　半導体デバイス貫通電極形成用のガラス基板の製造方法であって、
    　（１）厚さが０．０１ｍｍ～５ｍｍ、ＳｉＯ２含有量が５０ｗｔ％～７０ｗｔ％、５０℃から３００℃における平均熱膨張係数が１０×１０－７／Ｋ～５０×１０－７／Ｋのガラス基板を準備するステップ、
    　（２）前記ガラス基板を、エキシマレーザ光発生装置からのエキシマレーザ光の光路上に配置するステップ、
    　（３）前記エキシマレーザ光発生装置と、前記ガラス基板との間の前記光路上に、貫通開口を有さないマスクを配置するステップ、および、
    　（４）前記エキシマレーザ光発生装置から、前記光路に沿って前記ガラス基板に、前記エキシマレーザ光を照射し、前記ガラス基板に貫通孔を形成するステップ、を有する、半導体デバイス貫通電極形成用のガラス基板の製造方法。
  2. 　前記貫通開口を有さないマスクは、前記エキシマレーザ光に対して透明な基材と、該基材の表面に設置されたパターン化された反射層とを有することを特徴とする請求項１に記載の製造方法。
  3. 　前記反射層は、Ｃｒ（クロム）、Ａｇ（銀）、Ａｌ（アルミニウム）、およびＡｕ（金）からなる群より選ばれた少なくとも一種の金属を含むことを特徴とする請求項２に記載の製造方法。
  4. 　前記反射層のパターンは、前記反射層が設置されている部分と、略円形状の前記反射層が設置されていない部分とを有することを特徴とする請求項２または３に記載の製造方法。
  5. 　前記エキシマレーザ光を照射するステップは、照射フルエンスが１～２０Ｊ／ｃｍ２である前記エキシマレーザ光を、前記照射フルエンス（Ｊ／ｃｍ２）とショット数（回）と前記ガラス基板の厚さ（ｍｍ）との積が、１，０００～３０，０００となるように照射するステップを有することを特徴とする請求項１～４のいずれか一つに記載の製造方法。
  6. 　前記エキシマレーザ光を照射するステップにより、前記ガラス基板に、０．１゜～２０゜のテーパ角を有するテーパ形状の貫通孔が形成されることを特徴とする請求項１～５のいずれか一つに記載の製造方法。
  7. 　前記エキシマレーザ光は、ＫｒＦレーザ、ＡｒＦレーザ、またはＦ２レーザのいずれかであることを特徴とする請求項１～６のいずれか一つに記載の製造方法。
PCT/JP2011/059318 2010-04-20 2011-04-14 半導体デバイス貫通電極形成用のガラス基板の製造方法 WO2011132601A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010-097226 2010-04-20
JP2010097226A JP2013144613A (ja) 2010-04-20 2010-04-20 半導体デバイス貫通電極形成用のガラス基板の製造方法

Publications (1)

Publication Number Publication Date
WO2011132601A1 true WO2011132601A1 (ja) 2011-10-27

Family

ID=44834122

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/059318 WO2011132601A1 (ja) 2010-04-20 2011-04-14 半導体デバイス貫通電極形成用のガラス基板の製造方法

Country Status (3)

Country Link
JP (1) JP2013144613A (ja)
TW (1) TW201200284A (ja)
WO (1) WO2011132601A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105980098A (zh) * 2014-05-02 2016-09-28 株式会社V技术 光束整形掩模、激光加工装置以及激光加工方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2754524B1 (de) 2013-01-15 2015-11-25 Corning Laser Technologies GmbH Verfahren und Vorrichtung zum laserbasierten Bearbeiten von flächigen Substraten, d.h. Wafer oder Glaselement, unter Verwendung einer Laserstrahlbrennlinie
EP2781296B1 (de) 2013-03-21 2020-10-21 Corning Laser Technologies GmbH Vorrichtung und verfahren zum ausschneiden von konturen aus flächigen substraten mittels laser
US9517963B2 (en) * 2013-12-17 2016-12-13 Corning Incorporated Method for rapid laser drilling of holes in glass and products made therefrom
US11556039B2 (en) 2013-12-17 2023-01-17 Corning Incorporated Electrochromic coated glass articles and methods for laser processing the same
KR101406207B1 (ko) * 2014-04-04 2014-06-16 영백씨엠 주식회사 브러시리스 직류 진동모터
US9815144B2 (en) 2014-07-08 2017-11-14 Corning Incorporated Methods and apparatuses for laser processing materials
CN107073642B (zh) 2014-07-14 2020-07-28 康宁股份有限公司 使用长度和直径可调的激光束焦线来加工透明材料的系统和方法
JP6914656B2 (ja) * 2014-10-03 2021-08-04 日本板硝子株式会社 貫通電極付ガラス基板の製造方法、導電部付ガラス基板、及び貫通電極付ガラス基板
WO2016125815A1 (ja) * 2015-02-03 2016-08-11 大日本印刷株式会社 蒸着マスクの製造方法、蒸着マスク製造装置、レーザー用マスクおよび有機半導体素子の製造方法
HUE055461T2 (hu) 2015-03-24 2021-11-29 Corning Inc Kijelzõ üveg kompozíciók lézeres vágása és feldolgozása
US20180340262A1 (en) * 2015-08-31 2018-11-29 Nippon Sheet Glass Company, Limited Method for producing glass with fine structure
KR102428350B1 (ko) 2016-10-24 2022-08-02 코닝 인코포레이티드 시트형 유리 기판의 레이저 기반 기계 가공을 위한 기판 프로세싱 스테이션

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004107198A (ja) * 2002-07-24 2004-04-08 Nippon Sheet Glass Co Ltd レーザ加工用ガラス
WO2004063109A1 (ja) * 2003-01-10 2004-07-29 Nippon Sheet Glass Company, Limited レーザ加工用ガラス
JP2005088045A (ja) * 2003-09-17 2005-04-07 Sumitomo Heavy Ind Ltd レーザ穴あけ方法及び装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004107198A (ja) * 2002-07-24 2004-04-08 Nippon Sheet Glass Co Ltd レーザ加工用ガラス
WO2004063109A1 (ja) * 2003-01-10 2004-07-29 Nippon Sheet Glass Company, Limited レーザ加工用ガラス
JP2005088045A (ja) * 2003-09-17 2005-04-07 Sumitomo Heavy Ind Ltd レーザ穴あけ方法及び装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105980098A (zh) * 2014-05-02 2016-09-28 株式会社V技术 光束整形掩模、激光加工装置以及激光加工方法

Also Published As

Publication number Publication date
JP2013144613A (ja) 2013-07-25
TW201200284A (en) 2012-01-01

Similar Documents

Publication Publication Date Title
WO2011132601A1 (ja) 半導体デバイス貫通電極形成用のガラス基板の製造方法
WO2010087483A1 (ja) 半導体デバイス部材用ガラス基板および半導体デバイス部材用ガラス基板の製造方法
TWI729203B (zh) 具有具形貌特性的孔的製品及其製造方法
WO2011132600A1 (ja) 半導体デバイス貫通電極用のガラス基板
US11276584B2 (en) Substrate with glass sheet, resin layer and through-glass via
JP5822873B2 (ja) レーザ加工方法及び切断方法並びに多層基板を有する構造体の分割方法
TWI761355B (zh) 附接至半導體晶圓之具有貫通孔的無機晶圓
JP2002346782A (ja) レーザビームを利用した非メタル基板の切断方法及び装置
US9919945B2 (en) Laser processing method and laser processing apparatus
WO2011132603A1 (ja) 半導体デバイス貫通電極形成用のガラス基板
JP2011228495A (ja) 半導体デバイス貫通電極形成用のガラス基板の製造方法および半導体デバイス貫通電極形成用のガラス基板
JP2011228511A (ja) 半導体デバイス貫通電極用のガラス基板およびその製造方法
Brusberg et al. CO 2-laser drilling of TGVs for glass interposer applications
US11964344B2 (en) Glass substrate having through hole and hollowed-out portion and method for producing the same
JP2013209223A (ja) 半導体チップ実装用のガラス基板へのアブレーション加工の方法
TWI698401B (zh) 玻璃基板之穿孔製作方法
TW202021705A (zh) 具有孔洞之透明基板及其製造方法
JP2002331378A (ja) レーザ加工方法
JP2006332151A (ja) 半導体装置の実装方法
JP2019108255A (ja) ガラス基板製造方法
JP2018157203A (ja) セラミックス基板の製造方法及び回路基板の製造方法
JP2015123461A (ja) レーザ加工方法および貫通穴が形成された基板の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11771936

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11771936

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP