JP2011228495A - 半導体デバイス貫通電極形成用のガラス基板の製造方法および半導体デバイス貫通電極形成用のガラス基板 - Google Patents

Abstract

【課題】従来の半導体デバイス貫通電極形成用のガラス基板に比べて、ワレや破損の生じにくいガラス基板を製造する方法。
【解決手段】半導体デバイス貫通電極形成用のガラス基板前駆体の製造方法であって、
厚さが０．０１ｍｍ〜５ｍｍの、ＳｉＯ_２含有量が５０ｗｔ％〜７０ｗｔ％のガラス基板であって、平均熱膨張係数が１０×１０^−７／Ｋ〜５０×１０^−７／Ｋのガラス基板を準備し、前記ガラス基板を、エキシマレーザ光発生装置からのエキシマレーザ光の光路上に配置し、前記エキシマレーザ光発生装置と、前記ガラス基板との間の前記光路上に、マスクを配置し、前記エキシマレーザ光発生装置から、前記光路に沿って前記ガラス基板の第１の表面に、前記エキシマレーザ光を照射し、これにより、前記ガラス基板の第１の表面に、複数の凹部を形成する、製造方法。
【選択図】図５

Description

本発明は、半導体デバイス貫通電極形成用のガラス基板に関する。

高密度実装化に伴うプリント回路基板の高密度化の要求に応えるため、複数のプリント回路基板を積層した多層プリント回路基板が開発されている。このような多層回路基板では、樹脂製の絶縁層にビアホールと呼ばれる直径１００μｍ以下程度の微細な貫通孔を形成し、この内部にメッキを施して、上下に積層されたプリント回路基板間の導電層同士を電気的に接続する。

このような貫通孔をより容易に形成する方法として、特許文献１、２には、多数の貫通穴が形成されたマスクを介して、絶縁層にレーザ光を照射する方法が記載されている。この方法によれば、樹脂製の絶縁層に複数の貫通孔を同時に空けることができるので、多数の貫通孔（ビアホール）をより容易に形成することができると考えられる。

また、ＩＣチップの小型化、薄型化の要求に応えるため、近年ウェハレベルパッケージ（ＷＬＰ）技術が盛んに利用されている。これは、パッケージサイズをＩＣチップと同等に抑えることが可能な技術であり、ＩＣが形成されたウェハ表面において、半導体パッケージとして必要な再配線、ハンダバンプ加工、樹脂封止等を行い、その後にダイシング加工により、各チップを個片化する。ＷＬＰ技術では、通常シリコンウェハを樹脂で封止したものをダイシング加工により個片化しているが、近年、信頼性の面から陽極接合技術等により、ガラスをシリコンに接着したものが用いられるようになってきた。

また、半導体デバイスの小型化、高速化、低消費電力化の要求がより一層高まる中、複数のＬＳＩからなるシステムを１つのパッケージに収める、システムインパッケージ（ＳｉＰ）技術と３次元実装技術を組み合わせた３次元ＳｉＰ技術の開発も進められている。この場合、ワイヤーボンディング技術では、微細なピッチに対応することができないため、貫通電極を用いたインターポーザと呼ばれる中継基板が必要となる。

特開２００５−８８０４５号公報 特開２００２−１２６８８６号公報

前述のような半導体デバイス用の貫通電極を提供するための部材として、ガラス基板を使用することが考えられる。

ここで、通常の場合、そのような半導体デバイス貫通電極形成用のガラス基板は、貫通孔形成後に別の工場に搬送され、この別の工場で半導体デバイスの製造に利用される場合が多いと予想される。例えば、半導体デバイス貫通電極形成用のガラス基板は、ガラスメーカの製品として単独で市場に流通され、その後、半導体メーカにおいて、半導体デバイスの一部に組み込まれる場合などが考えられる。

しかしながら、半導体デバイス貫通電極形成用のガラス基板は、比較的薄い上、多数の貫通孔を有するため、比較的強度が低いという性質がある。このため、このガラス基板を別の場所に搬送中に、ガラス基板にワレが生じたり、ガラス基板が簡単に破損してしまう可能性があるという問題がある。

特に、将来の半導体デバイスの集積密度の増大に対応して、ガラス基板に形成される貫通孔の数は、今後さらに増加すると予想される。この場合、ガラス基板のワレや破損の問題は、より顕著になるおそれがある。

本発明は、このような問題に鑑みなされたものであり、本発明では、従来の半導体デバイス貫通電極形成用のガラス基板に比べて、よりワレや破損の生じにくいガラス基板を製造する方法を提供することを目的とする。また、本発明では、従来の半導体デバイス貫通電極形成用のガラス基板に比べて、よりワレや破損の生じにくいガラス基板を提供することを目的とする。

本発明では、半導体デバイス貫通電極形成用のガラス基板前駆体の製造方法であって、
厚さが０．０１ｍｍ〜５ｍｍの、ＳｉＯ_２含有量が５０ｗｔ％〜７０ｗｔ％のガラス基板であって、平均熱膨張係数が１０×１０^−７／Ｋ〜５０×１０^−７／Ｋのガラス基板を準備し、前記ガラス基板を、エキシマレーザ光発生装置からのエキシマレーザ光の光路上に配置し、前記エキシマレーザ光発生装置と、前記ガラス基板との間の前記光路上に、マスクを配置し、前記エキシマレーザ光発生装置から、前記光路に沿って前記ガラス基板の第１の表面に、前記エキシマレーザ光を照射し、これにより、前記ガラス基板の第１の表面に、複数の凹部を形成する、製造方法が提供される。

また、本発明では、この製造方法によって得られたガラス基板前駆体において、
前記凹部を利用して、前記ガラス基板に、複数の貫通孔を形成することにより、半導体デバイス貫通電極形成用のガラス基板を製造することを特徴とする製造方法が提供される。

ここで、本発明による製造方法において、前記複数の貫通孔の形成は、前記ガラス基板の前記第１の表面とは反対側の第２の表面を研磨することにより行われても良い。

また、本発明による製造方法において、前記凹部は、前記ガラス基板の厚さの１０％〜９５％の深さを有しても良い。

また、本発明による製造方法において、前記エキシマレーザ光を照射する工程は、照射フルエンスが２〜２０Ｊ／ｃｍ^２である前記エキシマレーザ光を、前記照射フルエンス（Ｊ／ｃｍ^２）とショット数（回）と前記ガラス基板の厚さ（ｍｍ）との積が、１０００〜３００００となるように照射する工程を有しても良い。

また、本発明による製造方法において、前記エキシマレーザ光は、ＫｒＦレーザ、ＡｒＦレーザ、またはＦ_２レーザのいずれかであっても良い。

さらに、本発明では、半導体デバイス貫通電極形成用のガラス基板の前駆体であって、
当該ガラス基板の前駆体は、第１の表面、および該第１の表面とは反対側の第２の表面を有し、
前記第１の表面には、前記第２の表面まで貫通されていない複数の凹部が形成され、
前記第１の表面の前記凹部の開口の周囲には、高さが１０ｎｍ〜１０００ｎｍの範囲の凸状部が形成されていることを特徴とするガラス基板の前駆体が提供される。

ここで、本発明のガラス基板の前駆体において、リタデーション値は、１０ｎｍ以下であっても良い。

また、本発明のガラス基板の前駆体において、前記第１の表面の前記凹部の開口は、略円形であり、５μｍ〜５００μｍの範囲の直径を有しても良い。

本発明では、従来の半導体デバイス貫通電極形成用のガラス基板に比べて、よりワレや破損の生じにくいガラス基板を製造する方法を提供することができる。また、従来の半導体デバイス貫通電極形成用のガラス基板に比べて、よりワレや破損の生じにくいガラス基板を提供することが可能となる。

従来の半導体デバイス貫通電極形成用のガラス基板の断面図である。 本発明の製造方法に使用される製造装置の一構成を概略的に示した図である。 本発明のガラス基板前駆体の断面図の一例を示した図である。 本発明の別のガラス基板前駆体の断面図の一例を示した図である。 本発明の製造方法のフローを概略的に示した図である。 実施例で用いたマスクのパターンを示す概略図である。

以下、図面により本発明について説明する。

本発明の特徴をより良く理解するため、まず、従来の半導体デバイス貫通電極用多孔ガラス基板の構成について、簡単に説明する。

図１には、従来の半導体デバイス貫通電極用多孔ガラス基板の断面図を示す。

図１に示すように、従来の半導体デバイス貫通電極用多孔ガラス基板１は、第１の表面１ａと、第２の表面１ｂとを有する。また、ガラス基板１は、貫通孔５を有する。この貫通孔５は、ガラス基板１の第１の表面１ａから、第２の表面１ｂまで貫通している。

通常の場合、貫通孔５には、導電性物質が充填され、この導電性物質は、例えば、ガラス基板１の上下に設置された半導体デバイスや素子用の電極として使用される。また、ガラス基板１は、半導体デバイス同士間を絶縁する役割を有する。

従って、ガラス基板１は、半導体デバイス貫通電極形成用のガラス基板として使用することができる。

しかしながら、このような半導体デバイス貫通電極形成用のガラス基板１は、比較的薄い上、多数の貫通孔５を有するため、比較的強度が低いという性質がある。このため、このガラス基板１を別の場所に搬送中に、ガラス基板１にワレが生じたり、ガラス基板１が簡単に破損してしまうという問題がある。

特に、今後、半導体デバイスの集積密度の増大に対応して、ガラス基板に形成される貫通孔の数は、さらに増加すると予想される。この場合、ガラス基板のワレや破損の問題は、より顕著になるおそれがある。

これに対して、本発明では、半導体デバイス貫通電極形成用のガラス基板前駆体の製造方法であって、厚さが０．０１ｍｍ〜５ｍｍの、ＳｉＯ_２含有量が５０ｗｔ％〜７０ｗｔ％のガラス基板であって、平均熱膨張係数が１０×１０^−７／Ｋ〜５０×１０^−７／Ｋのガラス基板を準備し、前記ガラス基板を、エキシマレーザ光発生装置からのエキシマレーザ光の光路上に配置し、前記エキシマレーザ光発生装置と、前記ガラス基板との間の前記光路上に、マスクを配置し、前記エキシマレーザ光発生装置から、前記光路に沿って前記ガラス基板の第１の表面に、前記エキシマレーザ光を照射し、これにより、前記ガラス基板の第１の表面に、複数の凹部を形成する、製造方法が提供される。

本発明の方法では、ガラス基板は、貫通孔を有さない状態で製作が完了する（本願では、このような状態のガラス基板を、特に「ガラス基板前駆体」とも称する）。このため、本発明では、従来の半導体デバイス貫通電極用多孔ガラス基板に比べて、よりワレや破損の生じにくいガラス基板を製造する方法を提供することができる。なお、本発明の方法によって得られたガラス基板には、半導体デバイスの製造段階において、凹部を利用することにより、容易に貫通孔を形成することができる。

以下、図２を参照して、本発明による半導体デバイス貫通電極用のガラス基板を製造する方法について、より詳しく説明する。

図２には、本発明のガラス基板を製造する際に使用される製造装置構成図の一例を示す。

図２に示すように、製造装置１００は、エキシマレーザ光発生装置１１０と、マスク１３０と、ステージ１４０とを備える。エキシマレーザ光発生装置１１０とマスク１３０との間には、複数のミラー１５０〜１５１およびホモジナイザー１６０が配置される。また、マスク１３０とステージ１４０との間には、別のミラー１５２および投影レンズ１７０が配置される。

マスク１３０は、例えば、レーザ光に対して透明な基材（透明基材）上に、反射層のパターンが配置された構成を有する。従って、マスク１３０において、透明基材上に反射層が設置されている箇所は、レーザ光を遮断し、反射層が設置されていない箇所は、レーザ光を透過することができる。

あるいは、マスク１３０は、貫通開口を有する金属板等で構成されても良い。金属板の材料としては、例えば、クロム（Ｃｒ）、およびステンレス鋼等が使用される。

ステージ１４０上には、被加工対象となるガラス基板１２０が配置される。ステージ１４０を２次元的に、または３次元的に移動することにより、ガラス基板１２０を任意の位置に移動することができる。

このような製造装置１００の構成において、エキシマレーザ光発生装置１１０から生じたエキシマレーザ光１９０は、第１のミラー１５０、ホモジナイザー１６０および第２のミラー１５１を通り、マスク１３０に入射される。なお、エキシマレーザ光１９０は、ホモジナイザー１６０を通過した際に、均一な強度のレーザ光に調整される。

マスク１３０は、前述のように、レーザ光に対して透明な基材上に、反射層のパターンを有する。このため、エキシマレーザ光１９０は、反射層のパターン（より詳しくは、反射層の設置されていない部分）に対応したパターンで、マスク１３０から放射される。

その後、マスク１３０を透過したレーザ光１９０は、第３のミラー１５２によって方向調整され、投影レンズ１７０によって縮小投影され、ステージ１４０上に指示されたガラス基板１２０に入射される。このレーザ光１９０によって、ガラス基板１２０に、同時に複数の凹部が形成される。

ガラス基板１２０に凹部が形成された後、ステージ１４０上でガラス基板１２０を移動させてから、再度、ガラス基板１２０にエキシマレーザ光１９０を照射しても良い。これにより、ガラス基板１２０の表面の所望の部分に、所望の数の凹部を形成することができる。すなわち、本方法では、公知のステップ・アンド・リピート法を適用することができる。

なお、投影レンズ１７０は、ガラス基板１２０の表面の加工領域の全体に、エキシマレーザ光１９０を照射し、ガラス基板１２０上に、複数の凹部を一度に形成できるものが好ましい。しかしながら、通常、多くの凹部を一度に形成し得る照射フルエンスを得ることは困難である。そこで実際は、マスク１３０を通過したエキシマレーザ光１９０を、投影レンズ１７０によって縮小投影することにより、ガラス基板１２０の表面におけるエキシマレーザ光１９０の照射フルエンスを増加させ、凹部を形成するために必要な照射フルエンスを確保する。

投影レンズ１７０での縮小投影を利用することにより、ガラス基板１２０の表面におけるエキシマレーザ光１９０の断面積を、マスク１３０を通過した直後のエキシマレーザ光１９０の断面積に対して、１／１０とすれば、照射フルエンスを１０倍にすることができる。縮小率が１／１０の投影レンズを用い、エキシマレーザ光の断面面積を１／１００とすることにより、ガラス基板１２０の表面におけるエキシマレーザ光の照射フルエンスを、発生装置１１０から発生した直後のエキシマレーザ光の１００倍とすることができる。

（本発明によって得られるガラス基板について）
次に、本発明の方法によって得られるガラス基板の構造の一例について、簡単に説明する。

図３には、本発明によるガラス基板の断面図の一例を概略的に示す。

図３に示すように、本発明によるガラス基板２００は、第１の表面２１０ａと、第２の表面２１０ｂとを有する。また、ガラス基板２００は、第１の表面２１０ａの側に開口２８０を有する、複数の凹部２５０を有する。なお、これらの凹部２５０は、貫通孔ではなく、このためガラス基板２００の第２の表面２１０ｂまでは貫通していない。なお、凹部２５０の開口２８０の直径は、Ｌ１である。

また、本発明によるガラス基板２００では、凹部２５０の開口２８０の周囲に、凸状部２９０が形成されている。これらの凸状部２９０は、凹部に充填された部材の「ストッパー」として機能する。このため、本発明によるガラス基板２００では、例えば、凹部（最終的には、貫通孔となる部分）に電極を充填した際に、ガラス基板から電極が剥離したり脱落したりすることを抑制することが可能になる。

なお、凸状部２９０の第１の表面２１０ａのレベルからの高さＨは、例えば、１０ｎｍ〜１０００ｎｍの範囲である。特に、高さＨは、２０ｎｍ〜５００ｎｍの範囲であることが好ましい。また、第１の表面２１０ａにおける凸状部２９０の幅（外側部分と内側部分の間の領域の幅）は、通常０．１μｍ〜２μｍの範囲である。

本発明では、ガラス基板２００の５０℃から３００℃における平均熱膨張係数は、１０×１０^−７／Ｋ〜５０×１０^−７／Ｋの範囲にある。

通常のガラス基板は、その性状によっては、前述のような多層回路基板の絶縁層またはＷＬＰ用ガラスとして用いること、あるいはインターポーザとして用いることができない場合があると考えられる。シリコンウェハ上にガラス製絶縁層を積層し、シリコンウェハとガラス製絶縁層を接合したりする際に、絶縁層やＷＬＰガラスがシリコンウェハから剥離したり、ウェハが反ったりしてしまう場合が想定されるからである。また、ガラスをインターポーザとして使用する場合、シリコンで構成されたチップとガラス製インターポーザとの熱膨張差によって、部品に反りが生じる危険性がある。

これに対して、本発明のガラス基板は、熱膨張係数が前述の範囲にある。従って、本発明のガラス基板は、シリコンウェハ上に積層したり、あるいは逆に、上部にシリコンによって構成されたチップを積層したりしても、ガラス基板とシリコンウェハとの間で剥離が生じたり、シリコンウェハが変形したりすることが生じ難い。

特に、ガラス基板の熱膨張係数は、２５×１０^−７／Ｋ以上４５×１０^−７／Ｋ以下であることが好ましく、３０×１０^−７／Ｋ以上４０×１０^−７／Ｋ以下であることがより好ましい。この場合、よりいっそう剥離および／または変形が抑制される。なお、マザーボードなどの樹脂基板とマッチングを得る必要がある場合は、ガラス基板の熱膨張係数は、３５×１０^−７／Ｋ以上であることが好ましい。

なお、本発明において、５０℃から３００℃における平均熱膨張係数は、示差熱膨張計（ＴＭＡ）を用いて測定し、ＪＩＳ Ｒ３１０２（１９９５年度）に基づいて求めた値を意味する。

本発明のガラス基板は、厚さが０．０１ｍｍ〜５ｍｍの範囲にある。ガラス基板の厚さが５ｍｍよりも厚くなると、凹部の形成に時間がかかり、また０．０１ｍｍ未満になると、割れなどの問題が生じるおそれがある。本発明のガラス基板の厚さは、０．０２〜３ｍｍであることがより好ましく、０．０２〜１ｍｍであることがさらに好ましい。ガラス基板の厚さは、０．０５ｍｍ以上０．４ｍｍ以下であることが特に好ましい。

ガラスのクラック発生挙動は、ＳｉＯ_２含有量が多いガラスと少ないガラスでは異なることが知られており、ＳｉＯ_２含有量が極めて多いガラスは、物体との接触などにより、コーン形状のクラックが生成しやすくなる。一方、ＳｉＯ_２含有量が極端に少ないガラスは、物体との接触などにより、割れが生成しやすい。従って、ガラス基板中のＳｉＯ_２含有量を制御することによって、割れやクラックを、生成しにくくすることができる。

本発明のガラス基板は、アルカリ含有率が低いものであることが好ましい。具体的には、ナトリウム（Ｎａ）とカリウム（Ｋ）との合計含有量は、酸化物換算で３．５質量％以下であることが好ましい。合計含有量が３．５質量％を超えると、熱膨張係数が５０×１０^−７／Ｋを超える可能性が高くなる。ナトリウム（Ｎａ）とカリウム（Ｋ）との合計含有量は、３質量％以下であることがより好ましい。本発明のガラス基板を高周波デバイスに用いる場合、あるいは例えば、５０μｍ以下の貫通孔を２００μｍ以下のピッチで多数形成する場合など、極めて微細なピッチで多数の貫通孔を形成する場合は、ガラス基板は、無アルカリガラスであることが特に好ましい。

ここで、無アルカリガラスとは、アルカリ金属の総量が、酸化物換算で０．１質量％未満のガラスを意味する。

本発明のガラス基板は、２５℃、１ＭＨｚでの誘電率が６以下であることが好ましい。また、本発明のガラス基板は、２５℃、１ＭＨｚでの誘電損失が０．００５以下であることが好ましい。誘電率および誘電損失を小さくすることにより、優れたデバイス特性を発揮することができる。

ガラス基板の具体例としては、ＡＮ１００ガラス（旭硝子社製）、ＥＡＧＬＥガラス（コーニング社製）、ＳＷガラス（旭硝子社製）などが挙げられる。これらのガラス基板の熱膨張係数は、１０×１０^−７／Ｋ以上５０×１０^−７／Ｋ以下である。

ＡＮ１００ガラスの特徴は、熱膨張係数が３８×１０^−７／Ｋの無アルカリガラスであることであり、Ｎａ_２ＯとＫ_２Ｏの合計含有量は、０．１ｗｔ％未満である。また、ＡＮ１００ガラスは、Ｆｅの含有量が０．０５ｗｔ％である。

ＳＷガラスは、熱膨張係数が３６×１０^−７／Ｋで、Ｎａ_２ＯとＫ_２Ｏの合計含有量は、３ｗｔ％であり、Ｆｅの含有量は、５０質量ｐｐｍである。

本発明のガラス基板は、複数の凹部を有する。各凹部は、円形であっても良い。この場合、凹部の直径は、本発明のガラス基板の用途によっても異なるが、一般的には、５μｍ〜５００μｍの範囲にあることが好ましい。凹部の直径は、本発明のガラス基板を、上記のような多層回路基板の絶縁層として用いる場合、０．０１ｍｍ〜０．２ｍｍであることがより好ましく、０．０２ｍｍ〜０．１ｍｍであることがさらに好ましい。

凹部の深さは、特に限定されないが、例えば前記凹部は、前記ガラス基板の厚さの１０％〜９５％の範囲であっても良い。

また、本発明のガラス基板では、凹部を利用して、ガラス基板に容易に貫通孔を形成することができる。

このような貫通孔を有するガラス基板は、ウェハレベルパッケージ（ＷＬＰ）技術を適用して、ウェハ上に積層することにより、圧力センサー等に用いるＩＣチップを形成することができる。この場合、空気を取り入れるための貫通孔の直径は、０．１〜０．５ｍｍであることがより好ましく、０．２〜０．４ｍｍであることがさらに好ましい。さらに、この場合、空気孔とは別の電極取り出し用の貫通孔の直径は、０．０１〜０．２ｍｍであることがより好ましく、０．０２〜０．１ｍｍであることがさらに好ましい。特に、インターポーザなどの貫通電極として用いる場合には、貫通孔の直径は、０．００５〜０．０７５ｍｍであることがより好ましく、０．０１〜０．０５ｍｍであることがさらに好ましい。

なお、本発明のガラス基板において、上記円形の凹部の開口位置における直径と、凹部の底部における直径とは、異なる場合がある。この場合、「凹部の直径」とは、開口と底部のうちの大きい方の直径を意味するものとする。

大きいほうの直径（ｄｌ）と、小さいほうの直径（ｄｓ）の比（ｄｓ／ｄｌ）は、０．２〜０．９９であることが好ましく、０．５〜０．９０であることがより好ましい。

本発明のガラス基板において、凹部の数密度は、本発明のガラス基板の用途によっても異なるが、一般的には０．１個／ｍｍ^２〜１００００個／ｍｍ^２の範囲である。本発明のガラス基板を、上記に説明したような多層回路基板の絶縁層として用いる場合、凹部の数密度は、３個／ｍｍ^２〜１００００個／ｍｍ^２の範囲であることが好ましく、２５個／ｍｍ^２〜１００個／ｍｍ^２の範囲であることがより好ましい。また、ウェハレベルパッケージ（ＷＬＰ）技術を適用し、本発明のガラス基板をウェハ上に積層して、圧力センサー等に用いるＩＣチップを形成する場合、凹部の数密度は、１個／ｍｍ^２〜２５個／ｍｍ^２であることが好ましく、２個／ｍｍ^２〜１０個／ｍｍ^２の範囲であることがより好ましい。本発明によるガラス基板をインターポーザなどに用いる場合には、凹部の数密度は、０．１個／ｍｍ^２〜１０００個／ｍｍ^２であることがより好ましく、０．５個／ｍｍ^２〜５００個／ｍｍ^２であることがさらに好ましい。

本発明のガラス基板において、凹部の断面積は、開口から底面に向かって、単調に減少していても良い。

この特徴について、図４を用いて説明する。

図４には、本発明のガラス基板に形成された別の凹部の拡大断面図の一例を示す。

図４に示すように、本発明のガラス基板３００は、第１の表面３１０ａと、第２の表面３１０ｂとを有する。また、ガラス基板３００は、凹部３５０を有する。この凹部３５０は、ガラス基板３００の第１の表面３１０ａに設けられた開口３８０ａから、凹部３５０の底部３８０ｂまで貫通している。

凹部３５０の開口３８０ａでの直径は、Ｌ１であり、底部３８０ｂでの直径は、Ｌ２である。

凹部３５０は、「テーパ角」αを有する。ここで、テーパ角αとは、ガラス基板３００の表面３１０ａ（および第２の表面３１０ｂ）の法線（図の点線）と、凹部３５０の壁面３７０とがなす角度を意味する。

なお、図４では、ガラス基板３００の法線と、凹部３５０の右側の壁面３７０ａとがなす角度をαとしているが、同図において、ガラス基板３００の法線と凹部３５０の左側の面３７０ｂとがなす角も同様にテーパ角αであり、通常は、右側のテーパ角αと左側のテーパ角αとは、ほぼ同じ値を示す。右側のテーパ角αと左側のテーパ角αとの差は、３０％程度あっても良い。

本発明のガラス基板において、テーパ角αは、０．１゜〜２０゜の範囲にあることが好ましい。特に、テーパ角αは、特に、０．５゜〜１０゜の範囲であることがより好ましい。

後述するように、本発明によるガラス基板の製造方法では、テーパ角αを任意に調整することができる。

なお、本願では、ガラス基板３００の凹部３５０のテーパ角αは、以下のようにして求めることができる：
ガラス基板３００の第１の表面３１０ａ側の開口３８０ａにおける凹部３５０の直径Ｌ１を求める；
ガラス基板３００の凹部３５０の底部３８０ｂにおける直径Ｌ２を求める；
凹部３５０の深さを求める；
凹部３５０の全体において、テーパ角αは、均一であると仮定して、上記測定値から、テーパ角αが算出される。

本発明のガラス基板は、エキシマレーザ光の波長に対する吸収係数が、３ｃｍ^−１以上であることが好ましい。この場合、凹部の形成がより容易となる。より効果的にエキシマレーザ光を吸収させるためには、ガラス基板中の鉄（Ｆｅ）の含有率は、２０質量ｐｐｍ以上であることが好ましく、０．０１質量％以上であることがより好ましく、０．０３質量％以上であることがさらに好ましく、０．０５質量％以上であることが特に好ましい。一方、Ｆｅの含有率が多い場合は、着色が強くなり、レーザ加工時の位置あわせが難しくなるおそれがある。Ｆｅの含有率は０．２質量％以下であることが好ましく、０．１質量％以下であることがより好ましい。

本発明のガラス基板は、半導体用デバイス部材用、より詳しくは、多層回路基板の絶縁層、ウェハレベルパッケージ、電極取り出し用の貫通穴、インターポーザなどの用途に好適に用いられる。

（半導体デバイス貫通電極形成用のガラス基板の製造方法）
次に、本発明による半導体デバイス貫通電極形成用のガラス基板の製造方法について、詳しく説明する。

図５には、本発明における半導体デバイス貫通電極形成用のガラス基板の製造方法のフローの一例を概略的に示す。

図５に示すように、本発明による半導体デバイス貫通電極形成用のガラス基板の製造方法は、
（１）厚さが０．０１ｍｍ〜５ｍｍの、ＳｉＯ_２含有量が５０ｗｔ％〜７０ｗｔ％のガラス基板であって、平均熱膨張係数が１０×１０^−７／Ｋ〜５０×１０^−７／Ｋのガラス基板を準備する工程（ステップＳ１１０）と、
（２）前記ガラス基板を、エキシマレーザ光発生装置からのエキシマレーザ光の光路上に配置する工程（ステップＳ１２０）と、
（３）前記エキシマレーザ光発生装置と、前記ガラス基板との間の前記光路上に、マスクを配置する工程（ステップＳ１３０）と、
（４）前記エキシマレーザ光発生装置から、前記光路に沿って前記ガラス基板の第１の表面に、前記エキシマレーザ光を照射する工程であって、これにより、前記ガラス基板の第１の表面に、複数の凹部が形成される工程（ステップＳ１４０）と、
を有する。

さらに、本発明による方法は、
（５）前記凹部を利用して、前記ガラス基板に、複数の貫通孔を形成する工程（ステップＳ１５０）
を有しても良い。

以下、各工程について説明する。

（ステップＳ１１０）
最初に、厚さが０．０１ｍｍ〜５ｍｍ以下の、ＳｉＯ_２含有量が５０ｗｔ％〜７０ｗｔ％のガラス基板であって、平均熱膨張係数が１０×１０^−７／Ｋ〜５０×１０^−７／Ｋのガラス基板が準備される。ガラス基板の好ましい組成等は、前述の通りである。

（ステップＳ１２０）
次に、前記ガラス基板は、エキシマレーザ光発生装置からのエキシマレーザ光の光路上に配置される。図２に示したように、ガラス基板１２０は、ステージ１４０上に配置されても良い。

エキシマレーザ光発生装置１１０から放射されるエキシマレーザ光１９０としては、発振波長が２５０ｎｍ以下であれば、使用することができる。出力の観点からは、ＫｒＦエキシマレーザ（波長２４８ｎｍ）、ＡｒＦエキシマレーザ（１９３ｎｍ）、またはＦ_２エキシマレーザ（波長１５７ｎｍ）が好ましい。取扱いとガラスの吸収の観点からは、ＡｒＦエキシマレーザがより好ましい。

また、エキシマレーザ光１９０として、パルス幅が短いものを用いた場合、ガラス基板１２０の照射部位における熱拡散距離が短くなり、ガラス基板に対する熱影響を抑えることができる。この観点からは、エキシマレーザ光１９０のパルス幅は、１００ｎｓｅｃ以下であることが好ましく、５０ｎｓｅｃ以下であることがより好ましく、３０ｎｓｅｃ以下であることがさらに好ましい。

また、エキシマレーザ光１９０の照射フルエンスは、１Ｊ／ｃｍ^２以上とすることが好ましく、２Ｊ／ｃｍ^２以上とすることがより好ましい。エキシマレーザ光１９０の照射フルエンスが低すぎると、アブレーションを誘起することができず、ガラス基板に貫通孔を形成することが難しくなるおそれがある。一方、エキシマレーザ光１９０の照射フルエンスが２０Ｊ／ｃｍ^２を超えると、ガラス基板にクラックや割れが発生し易くなる傾向がある。エキシマレーザ光１９０の照射フルエンスの好適範囲は、使用するエキシマレーザ光１９０の波長域や加工されるガラス基板の種類等によっても異なるが、ＫｒＦエキシマレーザ（波長２４８ｎｍ）の場合、２〜２０Ｊ／ｃｍ^２であることが好ましい。また、ＡｒＦエキシマレーザ（波長１９３ｎｍ）の場合、１〜１５Ｊ／ｃｍ^２であることが好ましい。

なお、特に説明がない限り、エキシマレーザ光１９０の照射フルエンスの値は、加工されるガラス基板の表面における値を意味するものとする。また、このような照射フルエンスは、加工面上でエネルギーメータを使用して測定した値を意味するものとする。

（ステップＳ１３０）
次に、前記エキシマレーザ光発生装置１１０と、前記ガラス基板１２０との間に、マスク１３０が配置される。

マスク１３０は、前述のように、透明基材上に反射層のパターンを形成することにより構成されても良い。透明基材は、レーザ光１９０に対して透明である限り、材質は特に限定されない。透明基材の材質は、例えば、合成石英、溶融石英、パイレックス（登録商標）、ソーダライムガラス、無アルカリガラス、ホウケイ酸ガラス等であっても良い。

一方、反射層は、レーザ光１９０を効率的に遮断する性質を有する限り、材質は特に限定されない。反射層は、例えば、クロム、銀、アルミニウム、および／または金等の金属、または誘電体多層膜で構成されても良い。誘電体多層膜としては、例えば、ＳｉＯ_２、ＴｉＯ_２、ＨｆＯ_２、Ｔａ_２Ｏ_５、Ａｌ_２Ｏ_３、Ｃｒ_２Ｏ_３、ＭｇＦ_２、ＭｇＯ、ＺｒＯ_２等が挙げられる。

また、マスク１３０の大きさ、マスク１３０の反射層パターンの形状、配置等は、特に限定されない。

（ステップＳ１４０）
次に、マスク１３０を介して、エキシマレーザ光発生装置１１０からガラス基板１２０に、エキシマレーザ光１９０が照射される。

エキシマレーザ光１９０をガラス基板１２０に照射する際には、エキシマレーザ光の繰り返し周波数と照射時間とを調整することで、ショット数を調整することができる（ショット数＝繰り返し周波数×照射時間）。

照射フルエンス（Ｊ／ｃｍ^２）とショット数（回）とガラス基板の厚さ（ｍｍ）との積が、１０００〜３００００となるように、エキシマレーザ光１９０をガラス基板１２０に照射することが好ましい。

この範囲は、ガラス基板１２０の種類や性状（特にガラス転移温度Ｔｇに関連すると推定する）にもよるが、概ね１０００〜２００００であることがより好ましく、２０００〜１５０００であることがより好ましく、３０００〜１００００であることがさらに好ましい。照射フルエンスとショット数との積がこのような範囲であると、よりクラックが形成され難いからである。照射フルエンスは１〜２０Ｊ／ｃｍ^２であることが好ましい。

また、エキシマレーザ光の照射フルエンスが大きいと、テーパ角αが小さくなる傾向がある。逆に、照射フルエンスが小さいと、テーパ角αは、大きくなる傾向にある。そこで、照射フルエンスを調整することで、所望のテーパ角αの貫通孔を有するガラス基板を得ることができる。テーパ角αは、０．１゜〜２０゜の範囲であっても良い。

なお、通常、半導体回路作製ウェハサイズは、６〜８インチ程度である。また、上記のように投影レンズ１７０によって縮小投影した場合、ガラス基板の表面での加工領域は、通常数ｍｍ角程度となる。従って、ガラス基板１２０の加工希望領域全体にエキシマレーザ光を照射するには、一箇所の加工が終了した後、エキシマレーザ光を移動するか、ガラス基板１２０を移動する必要がある。どちらかといえば、エキシマレーザ光に対してガラス基板１２０を移動させることが好ましい。光学系を駆動する必要がなくなるからである。

また、ガラス基板１２０にエキシマレーザ光を照射すると、デブリ（飛散物）が発生する場合がある。また、このデブリが凹部の内部に堆積すると、加工されたガラス基板の品質や加工レートが劣化する場合がある。従って、ガラス基板へのレーザ照射と同時に、吸引もしくは吹き飛ばし処理により、デブリの除去を行っても良い。

（ステップＳ１５０）
以上の工程により、複数の凹部を有するガラス基板を製造することができる。ただし、必要な段階で、さらに、前記凹部を利用して、前記ガラス基板に、複数の貫通孔を形成する処理を実施しても良い。

貫通孔の形成処理は、例えば、ガラス基板の第２の表面の側から、ガラス基板を研磨し、各凹部を貫通させることにより、実施しても良い。

なお、このステップは、通常、ガラス基板を用いて半導体デバイスを製造する直前に行われることが好ましい。そうでなければ、貫通孔を有するガラス基板の搬送および／または取扱の際に、ガラス基板にクラックが生じたり、ガラス基板が割れたりする可能性が高まるからである。

次に、本発明の実施例について説明する。

（実施例１）
図２に示した製造装置を用いて、以下の手順で、複数の凹部を有するガラス基板を製造する。

初めに、図２に示すように、エキシマレーザ光の発生装置１１０を配置した。なお、エキシマレーザ光の発生装置１１０には、ＬＰＸ Ｐｒｏ ３０５（コヒレント社製）を用いる。この装置は、最大パルスエネルギー：０．６Ｊ、繰り返し周波数：５０Ｈｚ、パルス幅：２５ｎｓ、発生時ビームサイズ：１０ｍｍ×２４ｍｍ、発振波長：１９３ｎｍのＡｒＦエキシマレーザ光を発生できる装置である。

次に、図２に示すように、厚さが０．３ｍｍで、熱膨張係数が３８×１０⁻⁷／Ｋのガラス基板１２０（ＡＮ１００、旭硝子社製、ＳｉＯ_２含有量５９ｗｔ％）を、ステージ１４０上に配置する。ガラス基板１２０は、ステージ１４０の上面において、任意の位置に移動させることができる。

次に、エキシマレーザ光の発生装置１１０とガラス基板１２０の間に、マスク１３０を配置する。図６には、使用したマスク１３０の構成を概略的に示す。

図６に示すように、本実施例で用いたマスク１３０は、縦２０ｍｍ×横４０ｍｍ、厚さ１．５ｍｍの合成石英基板１３２の第１の表面１３４の一部に、クロム（Ｃｒ）の蒸着膜１３５を有するものである。Ｃｒの蒸着膜１３５は、合成石英基板１３２の第１の表面１３４の中央の縦１０ｍｍ×横２４ｍｍの領域に設置する。

また、図６の右側に示すように、Ｃｒの蒸着膜１３５は、直径０．２ｍｍの円形のＣｒ非蒸着部１３７が縦横に２次元的に配列された配列パターンを有する。Ｃｒ非蒸着部１３７は、縦横いずれも０．４ｍｍピッチで、縦に４９個、横に９９個配列する。

Ｃｒの蒸着部１３５は、ＡｒＦエキシマレーザ光を９９．９％反射することができる。一方、Ｃｒ非蒸着部１３７は、ＡｒＦエキシマレーザ光を９２％透過する。

次に、マスク１３０とガラス基板１２０の間に、投影レンズ１７０を配置する。投影レンズ１７０は、焦点距離が１００ｍｍのレンズであり、光路上におけるマスク１３０との距離が１１００ｍｍ、ガラス基板１２０の加工面（ステージ１４０に接していない方の表面）との距離が１１０ｍｍになるように配置する。この場合、投影レンズ１７０の縮小率は、１／１０となり、１／１０に縮小されたマスクパターンがガラス基板１２０に投影される。すなわち、エキシマレーザ光の発生装置１１０から、１０ｍｍ×２４ｍｍのビームサイズで発生したエキシマレーザ光１９０は、ガラス基板１２０の加工面に到達した時点で、１．０ｍｍ×２．４ｍｍのビームサイズとなるように縮小される（面積比＝１／１００）。

なお、ガラス基板１２０にレーザ加工を実施する前に、ガラス基板１２０の加工面におけるエキシマレーザ光１９０の照射フルエンスをエネルギーメータで測定する。その結果、照射フルエンスは、ビーム伝送系のロス等による減少分と、ビーム縮小による向上分とを併せて、最大１１Ｊ／ｃｍ^２程度である。

このような製造装置を用いて、ガラス基板１２０の加工面にエキシマレーザ光１９０を照射する。なお、照射の際には、ガラス基板１２０の加工面での照射フルエンスが５Ｊ／ｃｍ^２となるように、レーザ光１９０をアッテネーターで調整する。

レーザ光１９０の照射により、ガラス基板１２０には、４９×９９＝４８５１箇所の凹部が同時に形成された。凹部が形成されるまでの照射時間は、２６秒である。得られた各凹部の直径は、約２０μｍであり、ピッチは、約４０μｍである。また、凹部の深さは、約１００μｍである。

レーザ光１９０の照射開始からガラス基板１２０に凹部が形成されるまでの照射時間から、ショット数を求める。本実施例では、用いたエキシマレーザ光の繰り返し周波数は、５０Ｈｚであり、凹部が形成されるまでの照射時間は、２６秒であるため、ショット数は、１３００回と計算される（２６秒×５０回＝１３００回）。

加工後のガラス基板１２０には、外観上、クラックは、認められない。

複屈折イメージング装置Ａｂｒｉｏ（ＨＩＮＤ Ｉｎｓｔｒｕｍｅｎｔｓ社製）を用いて、得られたガラス基板の応力測定を行う。その結果、リタデーション値は、１０ｎｍ以下であり、応力は、ほとんど存在しないことが確認される。また凹部の開口部周辺には、開口部と略同心円状に、幅が約１μｍ程度の凸状部（高さ約０．１μｍ）が形成されていることが確認される。

（比較例１）
実施例１と同様の方法で、ガラス基板に対してレーザ加工を実施する。ただし、この比較例１では、エキシマレーザ光発生装置１１０の代わりに、炭酸ガスレーザ発生装置（コヒレント社製、ＤＡＩＡＭＯＮＤ−Ｃ４０Ｌ）を使用する。炭酸ガスレーザ光の出力は、１０Ｗである。なお、炭酸ガスレーザ発生装置から出射した炭酸ガスレーザ光は、ビーム整形素子（回折光学素子）でガウシアンビーム形状からトップフラットビーム形状に整形する。

また、投影レンズには、焦点距離１００ｍｍのＺｎＳｅ製レンズを使用した。ガラス基板上でのレーザ集光径は、φ５０μｍである。ガラス基板の表面には、０．１秒間、炭酸ガスレーザ光を照射する。

炭酸ガスレーザ光の照射により、ガラス基板に凹部が形成される。

複屈折イメージング装置Ａｂｒｉｏ（ＨＩＮＤ Ｉｎｓｔｒｕｍｅｎｔｓ社製）を用いて、得られたガラス基板の応力測定を行う。その結果、凹部の周辺には、約２０ｎｍ程度のリタデーションが発生していることが確認できる。このことから、炭酸ガスレーザ加工では、熱影響のため、加工領域に残留応力が発生することがわかる。このような残留応力は、ガラス基板の後割れやクラックの進展を誘発するおそれがあるため、好ましくない。

（比較例２）
実施例１に使用したガラス基板と同様のガラス基板を使用して、ドライエッチング法により、凹部を形成する。

ドライエッチング用のレジストには、厚さが１５μｍのＦＰ４１５フィルムレジストを用いる。このレジストは、ガラス基板の表面に、直径５０μｍの凹部が、縦横にピッチ１００μｍで多数形成されるようにパターン化されている。

ドライエッチング処理は、０．３３Ｐａの圧力下で、２０時間実施する。エッチングガスには、Ａｒ／Ｃ_３Ｆ_８ガスを用いる。

その結果、ガラス基板には、直径約５０μｍ、深さ約１２０μｍの凹部が形成される。

複屈折イメージング装置Ａｂｒｉｏ（ＨＩＮＤ Ｉｎｓｔｒｕｍｅｎｔｓ社製）を用いて、得られたガラス基板の応力測定を行う。その結果、リタデーション値は、１０ｎｍ以下であり、応力は、ほとんど存在しない。

凹部周辺には、凸状部は、認められない。このようなガラス基板は、凹部内に電極を形成する際、ガラスから電極が剥がれやすくなるため好ましくないと考えられる。

本発明は、半導体用デバイス部材用、より詳しくは、多層回路基板の絶縁層、ウェハレベルパッケージ、電極取り出し用の貫通穴、インターポーザなどの用途に好適に用いられるガラス基板に利用することができる。

１ 従来の半導体デバイス貫通電極形成用のガラス基板
１ａ 第１の表面
１ｂ 第２の表面
５ 貫通孔
１００ 製造装置
１１０ エキシマレーザ光の発生装置
１２０ ガラス基板
１３０ マスク
１３２ 合成石英基板
１３４ 第１の表面
１３５ Ｃｒ蒸着膜
１３７ 非蒸着部
１４０ ステージ
１５０〜１５２ ミラー
１６０ ホモジナイザー
１７０ 投影レンズ
１９０ エキシマレーザ光
２００ 本発明のガラス基板
２１０ａ 第１の表面
２１０ｂ 第２の表面
２５０ 凹部
２８０ 開口
２９０ 凸状部
３００ 本発明のガラス基板
３１０ａ 第１の表面
３１０ｂ 第２の表面
３８０ａ 開口
３５０ 凹部
３７０ 壁面
３８０ｂ 底部。

Claims (9)

1. 半導体デバイス貫通電極形成用のガラス基板前駆体の製造方法であって、
   厚さが０．０１ｍｍ〜５ｍｍの、ＳｉＯ_２含有量が５０ｗｔ％〜７０ｗｔ％のガラス基板であって、平均熱膨張係数が１０×１０^−７／Ｋ〜５０×１０^−７／Ｋのガラス基板を準備し、
   前記ガラス基板を、エキシマレーザ光発生装置からのエキシマレーザ光の光路上に配置し、
   前記エキシマレーザ光発生装置と、前記ガラス基板との間の前記光路上に、マスクを配置し、
   前記エキシマレーザ光発生装置から、前記光路に沿って前記ガラス基板の第１の表面に、前記エキシマレーザ光を照射し、これにより、前記ガラス基板の第１の表面に、複数の凹部を形成する、製造方法。
2. 請求項１に記載の製造方法によって得られたガラス基板前駆体において、
   前記凹部を利用して、前記ガラス基板に、複数の貫通孔を形成することにより、半導体デバイス貫通電極形成用のガラス基板を製造することを特徴とする製造方法。
3. 前記複数の貫通孔の形成は、前記ガラス基板の前記第１の表面とは反対側の第２の表面を研磨することにより行われることを特徴とする請求項２に記載の製造方法。
4. 前記凹部は、前記ガラス基板の厚さの１０％〜９５％の深さを有することを特徴とする請求項１〜３のいずれか一つに記載の製造方法。
5. 前記エキシマレーザ光の照射フルエンスが２〜２０Ｊ／ｃｍ^２である前記エキシマレーザ光を、前記照射フルエンス（Ｊ／ｃｍ^２）とショット数（回）と前記ガラス基板の厚さ（ｍｍ）との積が、１０００〜３００００となるように照射するステップを有することを特徴とする請求項１〜４のいずれか一つに記載の製造方法。
6. 前記エキシマレーザ光は、ＫｒＦレーザ、ＡｒＦレーザ、またはＦ_２レーザのいずれかであることを特徴とする請求項１〜５のいずれか一つに記載の製造方法。
7. 半導体デバイス貫通電極形成用のガラス基板の前駆体であって、
   当該ガラス基板の前駆体は、第１の表面、および該第１の表面とは反対側の第２の表面を有し、
   前記第１の表面には、前記第２の表面まで貫通されていない複数の凹部が形成され、
   前記第１の表面の前記凹部の開口の周囲には、高さが１０ｎｍ〜１０００ｎｍの範囲の凸状部が形成されていることを特徴とするガラス基板の前駆体。
8. リタデーション値は、１０ｎｍ以下であることを特徴とする請求項７に記載のガラス基板の前駆体。
9. 前記第１の表面の前記凹部の開口は、略円形であり、５μｍ〜５００μｍの範囲の直径を有することを特徴とする請求項７または８に記載のガラス基板の前駆体。

Images