TWI588029B - Intermediates for the manufacture of inserts and intermediate articles for inserts - Google Patents

Intermediates for the manufacture of inserts and intermediate articles for inserts Download PDF

Info

Publication number
TWI588029B
TWI588029B TW102130091A TW102130091A TWI588029B TW I588029 B TWI588029 B TW I588029B TW 102130091 A TW102130091 A TW 102130091A TW 102130091 A TW102130091 A TW 102130091A TW I588029 B TWI588029 B TW I588029B
Authority
TW
Taiwan
Prior art keywords
glass substrate
resin layer
holes
hole
intermediate product
Prior art date
Application number
TW102130091A
Other languages
English (en)
Other versions
TW201418036A (zh
Inventor
Shintaro Takahashi
Original Assignee
Asahi Glass Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Glass Co Ltd filed Critical Asahi Glass Co Ltd
Publication of TW201418036A publication Critical patent/TW201418036A/zh
Application granted granted Critical
Publication of TWI588029B publication Critical patent/TWI588029B/zh

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/14Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15Ceramic or glass substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486Via connections through the substrate with or without pins
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/032Organic insulating material consisting of one material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0029Etching of the substrate by chemical or physical means by laser ablation of inorganic insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0094Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06Thermal details
    • H05K2201/068Thermal details wherein the coefficient of thermal expansion is important
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09563Metal filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227Other objects, e.g. metallic pieces
    • H05K2201/10378Interposers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0221Perforating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0264Peeling insulating layer, e.g. foil, or separating mask
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06Lamination
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107Using laser light
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1461Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10Methods of surface bonding and/or assembly therefor
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10Methods of surface bonding and/or assembly therefor
    • Y10T156/1052Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1056Perforating lamina
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y10T428/24322Composite web or sheet
    • Y10T428/24331Composite web or sheet including nonapertured component

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Laminated Bodies (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

製造插入物用之中間品之方法及插入物用中間品
本發明係關於一種插入物及製造插入物之方法。
為了應對近年來之半導體器件之小型化及高積體化之要求,正在推進一種將包含複數個LSI(large scale integration,大規模積體電路)之系統作為一個封裝而三維彙集之技術、所謂「半導體三維封裝化技術」之開發。
該半導體三維封裝化技術中,必需將各元件彼此以微細之導電性配線圖案進行三維電性連接。然而,於打線接合技術等之先前之技術中,難以形成此種微細配線構造。因此,於半導體三維封裝化技術中,使用包含複數個貫通電極之中繼基板。此種中繼基板亦被稱為插入物。藉由使用1個或2個以上之中繼基板,而可形成微細且複雜之三維導電性配線圖案。
此種中繼基板、即插入物例如係藉由於玻璃基板上形成複數個微細之貫通孔之後,向該貫通孔中填充導電性材料而形成。例如,於專利文獻1中提出對玻璃基板照射準分子雷射光而形成貫通孔之技術。
先前技術文獻 專利文獻
專利文獻1:國際公開第WO2010/087483號
例如,對玻璃基板照射準分子雷射光而形成貫通孔,藉此可製造插入物用之構件(以下,稱為「具貫通孔之玻璃基板」)。
此處,通常,提供給插入物製造用之玻璃基板為了容易形成貫通孔而極薄(例如0.1mm等)。
因此,於使用此種較薄之玻璃基板製造「具貫通孔之玻璃基板」之情形時,因貫通孔之存在,而導致「具貫通孔之玻璃基板」之強度降低。因此,例如,於將「具貫通孔之玻璃基板」向下一步驟進行搬送、及/或於各步驟之操作時等,有可能使「具貫通孔之玻璃基板」上產生破裂或缺陷。
本發明之實施例係鑒於此種背景而完成者,其目的在於提供一種於插入物之製造過程中,使於具貫通孔之玻璃基板上產生破裂或缺陷之虞減輕的插入物用之中間品之製造方法。又,本發明之目的在於提供一種使於具貫通孔之玻璃基板上產生破裂或缺陷之虞減輕的插入物用之中間品。
本發明提供一種插入物用之中間品之製造方法,其係製造包含具有複數個貫通孔之玻璃基板之插入物用之中間品者,其包含以下步驟:(a)於支持基板上形成樹脂層;及(b)使形成有複數個貫通孔之厚度為0.05mm~0.3mm之玻璃基板密著於上述樹脂層之上而形成積層體。
此處,於本發明之製造插入物用之中間品之方法中,上述形成有複數個貫通孔之玻璃基板亦可藉由對玻璃基板照射雷射光而形成。
又,於本發明之製造插入物用之中間品之方法中,上述貫通孔之至少一個在上述玻璃基板之與上述樹脂層為相反側之表面上之開口 之最大尺寸亦可為5μm~100μm。
又,於本發明之製造插入物用之中間品之方法中,上述貫通孔亦可以10μm~500μm之間距形成於上述玻璃基板。
又,於本發明之製造插入物用之中間品之方法中,上述(a)步驟亦可包含以下步驟:於上述支持基板上設置樹脂組合物之後,使該樹脂組合物硬化。
又,於本發明之製造插入物用之中間品之方法中,上述樹脂層亦可相對於上述玻璃基板而具有脫模性。
又,於本發明之製造插入物用之中間品之方法中,上述樹脂層亦可包含硬化性聚矽氧樹脂、及/或藉由紫外線照射而顯現脫模性之丙烯酸系樹脂。
又,本發明之製造插入物用之中間品之方法亦可更包含以下步驟:(c)向上述玻璃基板之至少一個貫通孔中填充導電性材料。
又,本發明之製造插入物用之中間品之方法亦可更包含以下步驟:(d)於上述玻璃基板之與上述樹脂層為相反側之表面上,形成與填充至上述貫通孔中之導電性材料電性連接之導電性配線圖案。
又,本發明之製造插入物用之中間品之方法亦可更包含以下步驟:(e)於上述樹脂層與上述玻璃基板之間,使兩者剝離。
進而,本發明提供一種插入物之中間品,其係包含形成有複數個貫通孔之玻璃基板者,且包含:支持基板;及設置於上述支持基板與上述玻璃基板之間之樹脂層;上述玻璃基板具有0.05mm~0.3mm之厚度。
此處,於本發明之插入物之中間品中,上述貫通孔之至少一個在上述玻璃基板之與上述樹脂層為相反側之表面上之開口之最大尺寸亦可為5μm~100μm。
又,於本發明之插入物之中間品中,上述貫通孔亦可以10μm~500μm之間距形成於上述玻璃基板。
又,於本發明之插入物之中間品中,上述樹脂層亦可相對於上述玻璃基板而具有脫模性。
又,於本發明之插入物之中間品中,上述樹脂層亦可包含硬化性聚矽氧樹脂、及/或藉由紫外線照射而顯現脫模性之丙烯酸系樹脂。
又,於本發明之插入物之中間品中,上述樹脂層亦可具有1μm~50μm之厚度。
又,於本發明之插入物之中間品中,上述玻璃基板之複數個貫通孔亦可被導電性材料填充。
又,本發明之插入物之中間品亦可更包含導電性配線圖案,其係於上述玻璃基板之與上述樹脂層為相反側之表面上,與上述導電性材料之至少一個電性連接。
又,於本發明之插入物之中間品中,上述支持基板亦可具有0.3mm~1.1mm之厚度。
又,於本發明之插入物之中間品中,上述玻璃基板亦可具有3×10-6/K~1×10-5/K之熱膨脹係數。
本發明可提供一種於插入物之製造過程中,使於具貫通孔之玻璃基板上產生破裂或缺陷之虞減輕的插入物用之中間品之製造方法。又,本發明可提供一種使於具貫通孔之玻璃基板上產生破裂或缺陷之虞減輕的插入物用之中間品。
40‧‧‧玻璃基板
42‧‧‧第1表面
44‧‧‧第2表面
50‧‧‧貫通孔
55‧‧‧導電性材料
60‧‧‧貫通電極
90‧‧‧空隙
100‧‧‧第1積層體
110‧‧‧支持基板
120‧‧‧樹脂層
130‧‧‧具貫通孔之玻璃基板
140‧‧‧玻璃基板
142‧‧‧第1表面
144‧‧‧第2表面
150‧‧‧貫通孔
155‧‧‧導電性材料
160‧‧‧貫通電極
200‧‧‧第2積層體
210‧‧‧支持基板
220‧‧‧樹脂層
230‧‧‧具貫通孔(貫通電極)之玻璃基板
240‧‧‧玻璃基板
242‧‧‧第1表面
244‧‧‧第2表面
250‧‧‧貫通孔
260‧‧‧貫通電極
300‧‧‧第3積層體
310‧‧‧支持基板
320‧‧‧樹脂層
330‧‧‧具貫通孔(貫通電極)之玻璃基板
340‧‧‧玻璃基板
342‧‧‧第1表面
344‧‧‧第2表面
350‧‧‧貫通孔
360‧‧‧貫通電極
370‧‧‧導電性配線圖案
375‧‧‧絕緣層
380‧‧‧導電性配線部分
圖1係表示本發明之一實施例之積層體(第1積層體)之概略剖面之圖。
圖2(a)~(e)係模式性表示於先前之具貫通孔之玻璃基板之貫通孔中形成貫通電極之步驟之圖。
圖3(a)~(e)係模式性表示使用本發明之一實施例之積層體,於具貫通孔之玻璃基板之貫通孔中形成貫通電極之步驟之圖。
圖4係表示本發明之另一實施例之第2積層體之概略剖面之圖。
圖5係表示本發明之又一實施例之第3積層體之概略剖面之圖。
圖6係表示本發明之又一實施例之第3積層體之製造方法之流程之流程圖。
首先,對本申請案中使用之用語之定義進行說明。
(插入物)
本申請案中,所謂「插入物」,係指具有貫通孔,且於該貫通孔中填充有導電性材料之玻璃基板。本申請案中,「插入物」亦被稱為「具貫通電極之玻璃基板」。
(具貫通孔之玻璃基板)
所謂「具貫通孔之玻璃基板」,係指於具有相互對向之第1表面及第2表面之玻璃基板中,具有至少一個自第1表面貫通至第2表面為止之貫通孔之玻璃基板。
對於「具貫通孔之玻璃基板」,於貫通孔內填充有導電性材料之情形時,此種「具貫通孔之玻璃基板」便成為「具貫通電極之玻璃基板」、即「插入物」。
(插入物用之中間品)
所謂「插入物用之中間品」(或僅稱為「中間品」),係指包含 「具貫通孔之玻璃基板」、及其他構件之複合構件之總稱。例如,如以下詳細說明之包含「具貫通孔之玻璃基板」之積層體為「插入物用之中間品」之代表例。
又,於本申請案中,為簡單起見,將包含「具貫通電極之玻璃基板」、即「插入物」、與其他構件之複合構件亦稱為「插入物用之中間品」。換言之,將僅包含「具貫通電極之玻璃基板」之構件稱為「插入物」,將包含「具貫通電極之玻璃基板」及除此之外之構件之複合構件全部稱為「插入物用之中間品」。
(關於本發明之概念)
其次,對本發明之基本概念進行說明。
本發明中,於製造插入物之過程中,使用包含形成有複數個貫通孔之玻璃基板、支持基板、及設置於上述支持基板與上述玻璃基板之間之樹脂層之積層體。
如上所述,於使用較薄之玻璃基板製造具貫通孔之玻璃基板之情形時,因玻璃基板之薄度、及貫通孔之存在,而導致具貫通孔之玻璃基板之強度降低。因此,例如,於將具貫通孔之玻璃基板向下一步驟進行搬送、及/或於各種處理之操作時等,有於具貫通孔之玻璃基板上產生破裂或缺陷之虞。
相對於此,本發明中,於插入物之製造時,使用包含具貫通孔之玻璃基板、樹脂層、及支持基板之積層體。
於使用此種積層體之情形時,可藉由支持基板之剛性而提高具貫通孔之玻璃基板之強度。因此,藉由使用此種積層體,而於搬送及/或各種處理之操作等時,可減輕於具貫通孔之玻璃基板上產生破裂或缺陷之虞。
(本發明之一實施例之積層體)
其次,參照附圖,對本發明之一實施例之插入物用之中間品之 構成進行說明。再者,此處,作為本實施例之插入物用之中間品,以積層體舉例,對其構成進行說明。
圖1中,表示本實施例之積層體(第1積層體)之概略剖面圖。
如圖1所示,本實施例之第1積層體100係藉由將支持基板110、樹脂層120、及具貫通孔之玻璃基板130依此順序積層而構成。
具貫通孔之玻璃基板130係藉由於包含第1表面142及第2表面144之玻璃基板140上,形成自第1表面142跨及第2表面144之複數個貫通孔150而構成。
玻璃基板140具有0.05mm~0.3mm之範圍之厚度。
支持基板110具有較具貫通孔之玻璃基板130大之剛性,可提高積層體100之強度。
樹脂層120係配置於玻璃基板140之第2表面144之側。樹脂層120具有使具貫通孔之玻璃基板130與支持基板110結合之作用。
具有如圖1所示之構成之第1積層體100中,與單獨使用具貫通孔之玻璃基板130之情形相比,可顯著地提高積層體100之強度。因此,藉由使用積層體100,例如於搬送及/或各步驟之操作中,可減輕於具貫通孔之玻璃基板130上產生破裂或缺陷之危險性。
再者,於第1積層體100中,較佳為樹脂層120相對於具貫通孔之玻璃基板130具有「脫模性」。
此處,所謂「脫模性」,係指自與樹脂層120密著之構件(該情形時,為具貫通孔之玻璃基板130)上剝離樹脂層120之時,樹脂層120之一部分不會殘留於密著之構件側,可比較容易地剝離樹脂層120之性質。
積層體100中包含之支持基板110及樹脂層120對於最終製品即插入物而言為無用之情形較多。因此,於作為最終製品而提供插入物之前之任一過程中,於積層體100中,有欲使具貫通孔之玻璃基板130在 與樹脂層120之界面上剝離之情形。
此種情形時,若具貫通孔之玻璃基板130與樹脂層120被牢固地接著,則可產生以下問題:自具貫通孔之玻璃基板130上不會適當地剝離樹脂層120,或於剝離時於具貫通孔之玻璃基板130上產生破裂等之缺陷。例如,若樹脂層120之一部分殘留於具貫通孔之玻璃基板130之表面上,則必需進行用以去除該殘留物之額外之作業。
然而,於樹脂層120相對於具貫通孔之玻璃基板130具有脫模性之情形時,可自具貫通孔之玻璃基板130上適當地剝離樹脂層120,從而可抑制上述問題。
再者,樹脂層120未必需要一直具有此種脫模性。例如,樹脂層120之脫模性亦可於即將自具貫通孔之玻璃基板130上剝離樹脂層120之前顯現。例如,於一部分丙烯酸系樹脂中,存在有藉由紫外線照射而顯現脫模性者。於使用此種丙烯酸系樹脂作為樹脂層120之情形時,於通常之積層體100之操作等時,可確保具貫通孔之玻璃基板130與樹脂層120之間良好之密著性,且於必要之階段,可進行對樹脂層120照射紫外線而自積層體100中分離具貫通孔之玻璃基板130之操作。
又,於具有如圖1所示之構成之第1積層體100中,以樹脂層120覆蓋具貫通孔之玻璃基板130之第2表面144,故而例如於向貫通孔150中填充導電性材料而形成貫通電極之步驟中,可取得使貫通電極上難以產生空隙等缺陷之效果。
以下,參照圖2及圖3,對上述效果詳細地進行說明。
圖2及圖3中,模式性表示藉由電鍍法而向玻璃基板之貫通孔中填充導電性材料以形成貫通電極時之狀況。再者,圖2係表示於先前之具貫通孔之玻璃基板上形成貫通電極時之步驟之剖面圖,圖3係表示使用具有圖1所示之構成之第1積層體100,於具貫通孔之玻璃基板 上形成貫通電極時之步驟之剖面圖。
如圖2所示,於先前之具貫通孔之玻璃基板上形成貫通電極之步驟中,首先準備具有貫通孔50之玻璃基板40(圖2之(a))。
其次,於該玻璃基板40之貫通孔50、第1表面42、及第2表面44上,藉由無電解電鍍而設置導電層(未圖示)。
其次,藉由電解電鍍,而於玻璃基板40之形成有導電層之位置上,成膜導電性材料55。此處,於電解電鍍處理時,因所謂「邊緣效應」之影響,而使電場易集中於貫通孔50之開口之周圍。因此,如圖2之(b)所示,導電性材料55於貫通孔50之開口之周圍,以朝外側隆起之方式而成長。
伴隨電鍍處理時間之增多,該傾向更為顯著。即,電鍍層集中於貫通孔50之開口之周圍而成長,貫通孔50之側面(玻璃140之側壁)部分幾乎無法成長。其結果為,經過某時間之後,如圖2之(c)所示,與貫通孔50之內部為未藉由導電性材料55而充分填充之狀態無關,於貫通孔50之開口之周圍,成為藉由導電性材料55而使開口閉塞之狀態。
於此種狀態下,電鍍液無法充分地擴散至貫通孔50之內部。因此,於電鍍處理結束之後,如圖2之(d)所示,於貫通孔50之內部會產生空隙90。
如圖2之(e)所示,其後,即便將附著於玻璃基板40之第1表面42及第2表面44上之導電性材料55去除,空隙90仍會維持原樣地殘留於貫通電極60內,從而無法獲得均勻之貫通電極60。
另一方面,於使用本發明之一實施例之第1積層體100,藉由電鍍法而形成貫通電極之情形時,如圖3之(a)所示,於玻璃基板140之第2表面144側,存在有樹脂層120。
因此,於貫通孔150之電鍍處理時,可抑制上述邊緣效應之影 響。更具體而言,如圖3之(b)所示,至少於玻璃基板140之第2表面144之側,朝外側突出之導電性材料155之成長得到顯著抑制。又,因該邊緣效應得以緩和之影響,而使導電性材料155於貫通孔150內更均勻地成長,且促進貫通孔150之側面(玻璃140之側壁)上之導電性材料155之成長。
進而,一般而言,樹脂層120之表面與玻璃基板140相比,具有易形成電鍍層之特徵。因此,於玻璃基板140之第2表面144上存在有樹脂層120之積層體100之構成中,促進於貫通孔150中自第2表面144側之導電性材料155之成長。
藉由以上之效果,若進而繼續進行電鍍處理,則如圖3之(c)~圖3之(d)所示,在藉由導電性材料155之突出部分而使玻璃基板140之第1表面142上之開口閉塞之前,貫通孔150成為由導電性材料155大體填充之狀態。
因此,於其後,若結束電鍍處理,且將附著於玻璃基板140之第1表面142及第2表面144上之導電性材料155去除,則如圖3之(e)所示,於貫通孔150內,可形成空隙或缺陷較少之貫通電極160。
如此,第1積層體100可取得以下效果:於向貫通孔150中填充導電性材料而形成貫通電極之步驟中,於貫通電極中難以產生空隙等之缺陷。
(本發明之另一實施例之第2積層體)
其次,參照圖4,對另一實施例之積層體之另外之構成(第2積層體)進行說明。
圖4中,表示另一實施例之第2積層體之概略剖面圖。
如圖4所示,第2積層體200基本上具有與上述圖1所示之積層體100相同之構成。因此,於圖4中,對於與圖1相同之構件,使用將圖1之參照符號加上100後之參照符號。
但是,與第1積層體100不同,於第2積層體200中,向貫通孔250內填充導電性材料,形成貫通電極260,因此,具貫通孔之玻璃基板230成為具貫通電極之玻璃基板230。再者,填充至貫通孔250內之導電性材料之種類並無特別限制。
本領域技術人員明解瞭解,對於此種構成之第2積層體200,亦可取得與上述第1積層體100相同之效果,即,例如於積層體200之搬送及/或各步驟之操作中,可減輕於具貫通孔之玻璃基板230上產生破裂或缺陷之虞之效果。
(本發明之又一實施例之第3積層體)
其次,參照圖5,對又一實施例之積層體之另外之構成(第3積層體)進行說明。
圖5中,表示又一實施例之第3積層體之概略剖面圖。
如圖5所示,第3積層體300基本上具有與上述圖4所示之積層體200相同之構成構件。因此,於圖5中,對於與圖4相同之構件,使用將圖4之參照符號加上100後之參照符號。
但是,與第2積層體200不同,於第3積層體300中,於具貫通電極之玻璃基板330之上部,進而配置有導電性配線圖案370。
導電性配線圖案370包含:絕緣層375;及形成於該絕緣層375之表面及內部之導電性配線部分380。亦可將導電性配線部分380之一部分與具貫通電極之玻璃基板330之貫通電極360電性連接。
本領域技術人員明解瞭解,對於此種構成之第3積層體300,亦可取得與上述第1積層體100及第2積層體200相同之效果,即,例如於搬送及/或各步驟之操作中,可減輕於具貫通孔之玻璃基板330上產生破裂或缺陷之虞之效果。
(關於構成積層體之各構件)
其次,對構成上述積層體之各構件之規格等更詳細地進行說 明。
再者,此處,以上述圖5所示之第3積層體300為例,對其構成構件進行說明。但是,對於第1積層體100及第2積層體200,顯然亦可使用相同之構成構件。
(支持基板310)
支持基板310係用以於上部支持樹脂層320與具貫通孔之玻璃基板330(或具貫通電極之玻璃基板330。以下相同)之構件。藉由支持基板310而對積層體300賦予剛性,從而可提高積層體300之強度。
支持基板310之材質並無特別限制。
支持基板310可包含例如不鏽鋼或銅之類之金屬。或者,支持基板310亦可為例如無鹼玻璃、鈉鈣玻璃等之玻璃。或者,支持基板310亦可為玻璃環氧樹脂、塑膠(合成樹脂)。作為塑膠,並非限於此,亦可包含例如:聚對苯二甲酸乙二酯樹脂、聚碳酸酯樹脂、聚醯亞胺樹脂、氟樹脂、聚醯胺樹脂、芳香族聚醯胺樹脂、聚醯胺醯亞胺樹脂、聚醚碸樹脂、聚醚酮樹脂、聚醚酮酮樹脂、聚醚醚酮樹脂、聚萘二甲酸乙二酯樹脂、聚丙烯酸系樹脂、各種液晶聚合物樹脂、及聚矽氧樹脂等。
再者,於插入物之製造過程中,於需要對積層體300進行熱處理之情形時,支持基板310較佳為具有耐熱性。
支持基板310之厚度並無特別限制,例如亦可為0.3mm~1.1mm之範圍。若支持基板310之厚度過薄,則難以對積層體300提供充分之剛性。
(樹脂層320)
樹脂層320具有使具貫通孔之玻璃基板330與支持基板310結合之作用。
樹脂層320並非限於此,亦可包含例如硬化性聚矽氧樹脂及/或丙 烯酸系樹脂等。
再者,如上所述,樹脂層320較佳為相對於具貫通孔之玻璃基板330而具有脫模性。該情形時,於必要之階段,可使積層體300之具貫通孔之玻璃基板330~導電性配線圖案370之部分容易地自樹脂層320~支持基板310之部分分離。
作為具有此種脫模性之樹脂組合物,可列舉例如日本專利特開2011-46174號公報中記載之樹脂組合物(包含具有烯基之有機聚矽氧烷、及具有與分子末端之矽原子鍵結之氫原子之有機氫化聚矽氧烷之硬化性聚矽氧樹脂組合物)。又,於一部分丙烯酸系樹脂中,亦存在有藉由紫外線照射而顯現脫模性者。
再者,支持基板310與樹脂層320之間之密著性較佳為大於樹脂層320與具貫通孔之玻璃基板330之間之密著性。該情形時,於將樹脂層320自具貫通孔之玻璃基板330上剝離時,可抑制樹脂層320於與支持基板310之界面上剝離之可能性。因此,可使積層體300之具貫通孔之玻璃基板330~導電性配線圖案370之部分更確實地自樹脂層320~支持基板310之部分分離。
樹脂層320之厚度並無特別限定。樹脂層320之厚度例如亦可為1μm~50μm之範圍。
(具貫通孔之玻璃基板330)
具貫通孔之玻璃基板330用之玻璃基板340亦可包含鈉鈣玻璃及無鹼玻璃等任意之玻璃。
但是,假定藉由雷射加工法而於玻璃基板上形成貫通孔之情形時,玻璃基板340之熱膨脹係數較佳為3×10-6/K~1×10-5/K之範圍。藉此,於雷射加工時,可顯著地抑制於玻璃基板上產生破裂或龜裂。
具貫通孔之玻璃基板330具有0.05mm~0.3mm之厚度。
貫通孔350亦可以任意之數目、尺寸、形狀、及間距而形成於玻 璃基板340上。
例如,貫通孔350之形狀亦可為大致圓柱狀、大致橢圓柱狀、或大致角柱狀。又,貫通孔350亦可自玻璃基板340之第1表面342沿第2表面344而具有楔形狀。
又,例如,玻璃基板340之表面(第1表面342或第2表面344)上之貫通孔350(即開口部)之最大尺寸亦可為5μm~100μm之範圍。再者,於貫通孔350為大致圓柱狀及橢圓柱狀之情形時,該尺寸分別係指貫通孔350之開口之直徑及開口之長軸之長度。
又,例如,貫通孔350亦可以10μm~500μm之間距配置於玻璃基板340上。
(貫通電極360)
構成貫通孔350內所形成之貫通電極360之材料只要為導電性材料,則並無特別限制。貫通電極360亦可包含例如:鋅金屬、鋅合金、鎳金屬、鎳合金、銅金屬、及銅合金等。如下所述,貫通電極360可藉由電鍍法等而形成於貫通孔350內。
(導電性配線圖案370)
導電性配線圖案370係配置於玻璃基板340之第1表面342之上部。
導電性配線圖案370包含例如:絕緣層375;及形成於該絕緣層375之表面及內部之導電性配線部分380。
絕緣層375並非限於此,例如包含樹脂等。又,導電性配線部分380包含例如銅之類之導電性金屬材料。亦可將導電性配線部分380之至少一部分與具貫通電極之玻璃基板330之貫通電極350電性接合。
(本發明之又一實施例之積層體之製造方法)
其次,參照附圖,對本發明之又一實施例之積層體之製造方法進行說明。
再者,此處,特別以製造圖5所示之第3積層體300之情形為例,對該製造方法進行說明(因此,參照符號亦使用圖5所示者)。但是,顯然對於第1積層體100及第2積層體200,亦可藉由利用相同之製造方法之一部分而製造。
圖6中,表示又一實施例之積層體之製造方法之概略流程圖。
如圖6所示,本發明之一實施例之積層體之製造方法包含以下步驟:於支持基板上形成樹脂層(步驟S110);使形成有複數個貫通孔之厚度為0.05mm~0.3mm之玻璃基板密著於上述樹脂層之上,形成積層體(步驟S120);向上述玻璃基板之至少一個貫通孔中填充導電性材料(步驟S130);及於上述玻璃基板之與上述樹脂層為相反側之表面上,形成與填充至上述貫通孔中之導電性材料電性連接之導電性配線圖案(步驟S140)。
此處,又一實施例之積層體之製造方法於必要之情形時,亦可更包含以下步驟:於上述樹脂層與上述玻璃基板之間,使兩者剝離(步驟S150)。
再者,於貫通孔中填充有導電性材料之具貫通電極之玻璃基板、與於貫通孔中未填充導電性材料之具貫通孔之玻璃基板相比,強度變高。因此,即便於單獨搬送具貫通電極之玻璃基板、或於各步驟中單獨操作具貫通電極之玻璃基板,亦有於玻璃基板上不產生破裂或缺陷之情形。於此種情形時,步驟S140與步驟S150之順序亦可相反。
以下,對各步驟詳細地進行說明。
(步驟S110)
首先,於支持基板310上形成樹脂層320。
於支持基板310上形成樹脂層320之方法並無特別限制。例如,樹脂層320亦可藉由於支持基板310上設置流動性或非流動性之樹脂組合物,並將其固化而形成。
樹脂組合物視需要亦可包含有機溶劑。
作為於支持基板310上設置樹脂組合物之方法,可列舉例如:噴射塗佈法、模具塗佈法、旋轉塗佈法、浸漬塗佈法、輥式塗佈法、棒式塗佈法、網版印刷法、及凹版塗佈法。
固化樹脂組合物之方法並無特別限制。樹脂組合物例如亦可藉由加熱處理及/或紫外線照射處理等而固化。
例如,於使用硬化性聚矽氧樹脂作為樹脂層320之情形時,亦可於支持基板310上,塗佈上述樹脂組合物(包含具有烯基之有機聚矽氧烷、及具有與分子末端之矽原子鍵結之氫原子之有機氫化聚矽氧烷之硬化性聚矽氧樹脂組合物)之後,將該樹脂組合物於大氣下,保持於50℃~300℃之溫度,使樹脂組合物固化。
再者,於以後之步驟(步驟S150)中,於自積層體300中分離具貫通孔之玻璃基板330時,為了使支持基板310與樹脂層320之界面上不產生剝離,較佳為支持基板310與樹脂層320之間之密著力較高。
因此,於設置樹脂組合物之前,亦可對支持基板310之表面實施表面改質處理。作為表面改質處理,可列舉例如:如矽烷偶合劑之類之使化學固定力提高之化學方法(底塗處理);或如火焰(frame)處理般使表面活性基增加之物理方法、及如噴砂處理般藉由使表面粗度增加而顯現楔效應之機械處理方法等。
再者,如上所述,樹脂層320較佳為於以後之步驟(步驟S120)中,在與配置於上部之具貫通孔之玻璃基板330之界面上,具有脫模性。該情形時,於將積層體300之具貫通孔之玻璃基板330分離之步驟(步驟S150)中,可取得以下效果:於具貫通孔之玻璃基板330與樹脂 層320之界面上,可使兩者容易地分離。
(步驟S120)
其次,於上述步驟S110中形成之樹脂層320之上,配置具貫通孔之玻璃基板330,形成積層體300。
具貫通孔之玻璃基板330係藉由於玻璃基板340上形成複數個貫通孔350而製作。
貫通孔350之形成方法並無特別限制。貫通孔350例如亦可藉由對玻璃基板340照射具有適當能量之準分子雷射光等之雷射光而形成。或者,貫通孔350亦可藉由雷射誘導放電加工法而形成。
如上所述,貫通孔350之數目、尺寸、形狀、及間距並無特別限制。例如,貫通孔350之形狀亦可為大致圓柱狀、大致橢圓柱狀、或大致角柱狀。又,貫通孔350亦可自玻璃基板340之第1表面342沿第2表面344而具有楔形狀。
使具貫通孔之玻璃基板330密著於樹脂層320上之方法並無特別限制。例如,亦可於樹脂層320上積層具貫通孔之玻璃基板330之後,使用輥或壓具,使兩者壓接密著。或者,亦可於樹脂層320上積層具貫通孔之玻璃基板330之後,將此配置於加壓腔內,以非接觸壓接方式,使兩者密著。此外,亦考慮各種方法。
藉由以上之步驟,而構成包含支持基板310、樹脂層320、及具貫通孔之玻璃基板330之積層體。
例如,圖1所示之第1積層體100亦可經以上之步驟而製造。
(步驟S130)
於製造第3積層體300(及第2積層體200)之情形時,其次,向具貫通孔之玻璃基板330之至少一個貫通孔350中填充導電性材料,形成貫通電極360。
貫通電極360、即導電性材料之種類並無特別限制。對於導電性 材料,亦可使用例如鎳金屬、鎳合金、銅金屬、銅合金、鋅金屬、或鋅合金等。
又,貫通電極360之形成方法並無特別限制。
貫通電極360例如亦可藉由電鍍法,向貫通孔350中填充導電性材料而形成。
例如,於使用銅作為導電性材料,藉由電鍍法而向貫通孔350中填充銅之情形時,亦可實施如下之處理。
(第1處理)
首先,藉由銅之無電解電鍍處理,而於玻璃基板340之第1表面342、及形成有貫通孔350之側壁上,形成無電解鍍銅膜。
(第2處理)
其次,藉由銅之電解電鍍處理,而於第1處理中已成膜之無電解鍍銅膜上,形成銅之電氣電鍍層。
藉此,貫通孔350被銅金屬填充,而可形成貫通電極360。
此處,於本發明之一實施例之積層體之構成中,具貫通孔之玻璃基板330之第2表面344係由樹脂層320覆蓋。因此,如上所述,於藉由電鍍法而形成有貫通電極360之情形時,可取得以下效果:可緩和邊緣效應之影響,從而可形成空隙或缺陷較少之貫通電極360(參照圖3)。
(步驟S140)
其次,於具貫通電極之玻璃基板330之上部,形成所需之導電性配線圖案370。
導電性配線圖案370之形成方法並無特別限定,亦可使用先前之各種方法。例如,亦可藉由以下之方法而形成導電性配線圖案370:於具貫通電極之玻璃基板330之上部,經由遮罩而形成絕緣層之圖案之後,將導電性材料成膜於所需之位置上。或者亦可重複實施絕緣層 之成膜與部分蝕刻去除、及導電性材料之成膜與部分蝕刻去除等之處理,於絕緣層375之內部及/或表面上,形成導電性配線部分380。
藉由以上之步驟,而可製造如圖5所示之第3積層體300。
(步驟S150)
於必要之情形時,其次,亦可實施以下步驟:於樹脂層320與具貫通電極之玻璃基板330之界面上,使兩者分離。
藉此,製造包含具貫通電極之玻璃基板330、及配置於其上部之導電性配線圖案370之插入物用之中間品。
如上之積層體之製造方法不包含如上所述之將強度較低之具貫通孔之玻璃基板330進行單獨搬送、或操作之過程。因此,最終獲得之積層體可進一步減輕插入物用之中間品中,於玻璃基板上產生破裂或缺陷之虞。
產業上之可利用性
本發明例如可利用於半導體三維封裝化技術中可使用之插入物等。
以上對本發明之較佳之實施例進行了詳細描述,但本發明並不限定於有關特定之實施形態,於申請專利範圍所記載之本發明之要旨之範圍內,可進行種種變形、變更。
本國際申請係主張基於2012年9月7日提出申請之日本專利申請2012-197743號之優先權者,且此處將日本專利申請2012-197743號之所有內容援用於本國際申請。
100‧‧‧第1積層體
110‧‧‧支持基板
120‧‧‧樹脂層
130‧‧‧具貫通孔之玻璃基板
140‧‧‧玻璃基板
142‧‧‧第1表面
144‧‧‧第2表面
150‧‧‧貫通孔

Claims (20)

  1. 一種方法,其係製造包含具有複數個貫通孔之玻璃基板之插入物用之中間品之方法,該方法包含以下步驟:(a)於支持基板上形成樹脂層;及(b)使形成有複數個貫通孔之厚度為0.05mm~0.3mm之玻璃基板密著於上述樹脂層之上而形成積層體。
  2. 如請求項1之方法,其中上述形成有複數個貫通孔之玻璃基板係藉由對玻璃基板照射雷射光而形成。
  3. 如請求項1或2之方法,其中上述貫通孔之至少一個在上述玻璃基板之與上述樹脂層為相反側之表面上之開口之最大尺寸為5μm~100μm。
  4. 如請求項1或2之方法,其中上述貫通孔係以10μm~500μm之間距形成於上述玻璃基板。
  5. 如請求項1或2之方法,其中上述(a)步驟包含以下步驟:於上述支持基板上設置樹脂組合物之後,使該樹脂組合物硬化。
  6. 如請求項1或2之方法,其中上述樹脂層相對於上述玻璃基板具有脫模性。
  7. 如請求項1或2之方法,其中上述樹脂層包含硬化性聚矽氧樹脂、及/或藉由紫外線照射而顯現脫模性之丙烯酸系樹脂。
  8. 如請求項1或2之方法,其更包含以下步驟:(c)向上述玻璃基板之至少一個貫通孔中填充導電性材料。
  9. 如請求項8之方法,其更包含以下步驟:(d)於上述玻璃基板之與上述樹脂層為相反側之表面上,形成與填充至上述貫通孔中之導電性材料電性連接之導電性配線圖案。
  10. 如請求項8之方法,其更包含以下步驟: (e)於上述樹脂層與上述玻璃基板之間,使兩者剝離。
  11. 一種中間品,其係包含形成有複數個貫通孔之玻璃基板之插入物之中間品,且包含:支持基板;及設置於上述支持基板與上述玻璃基板之間之樹脂層;上述玻璃基板具有0.05mm~0.3mm之厚度。
  12. 如請求項11之中間品,其中上述貫通孔之至少一個在上述玻璃基板之與上述樹脂層為相反側之表面上之開口之最大尺寸為5μm~100μm。
  13. 如請求項11或12之中間品,其中上述貫通孔係以10μm~500μm之間距形成於上述玻璃基板。
  14. 如請求項11或12之中間品,其中上述樹脂層相對於上述玻璃基板具有脫模性。
  15. 如請求項11或12之中間品,其中上述樹脂層包含硬化性聚矽氧樹脂、及/或藉由紫外線照射而顯現脫模性之丙烯酸系樹脂。
  16. 如請求項11或12之中間品,其中上述樹脂層具有1μm~50μm之厚度。
  17. 如請求項11或12之中間品,其中上述玻璃基板之複數個貫通孔被導電性材料填充。
  18. 如請求項17之中間品,係於上述玻璃基板之與上述樹脂層為相反側之表面上更包含與上述導電性材料之至少一個電性連接的導電性配線圖案。
  19. 如請求項11或12之中間品,其中上述支持基板具有0.3mm~1.1mm之厚度。
  20. 如請求項11或12之中間品,其中上述玻璃基板具有3×10-6/K~1×10-5/K之熱膨脹係數。
TW102130091A 2012-09-07 2013-08-22 Intermediates for the manufacture of inserts and intermediate articles for inserts TWI588029B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012197743 2012-09-07

Publications (2)

Publication Number Publication Date
TW201418036A TW201418036A (zh) 2014-05-16
TWI588029B true TWI588029B (zh) 2017-06-21

Family

ID=50236943

Family Applications (2)

Application Number Title Priority Date Filing Date
TW102130091A TWI588029B (zh) 2012-09-07 2013-08-22 Intermediates for the manufacture of inserts and intermediate articles for inserts
TW106112224A TW201722713A (zh) 2012-09-07 2013-08-22 製造具貫通電極之玻璃基板用之中間品之方法及具貫通電極之玻璃基板用中間品

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW106112224A TW201722713A (zh) 2012-09-07 2013-08-22 製造具貫通電極之玻璃基板用之中間品之方法及具貫通電極之玻璃基板用中間品

Country Status (4)

Country Link
US (2) US9674956B2 (zh)
JP (1) JP6176253B2 (zh)
TW (2) TWI588029B (zh)
WO (1) WO2014038326A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015211162A (ja) * 2014-04-28 2015-11-24 旭硝子株式会社 ガラス部材の製造方法、ガラス部材、およびガラスインターポーザ
CN106470953B (zh) * 2014-04-30 2019-03-12 康宁股份有限公司 用于制造穿通玻璃通孔的接合材料的回蚀工艺
JP2016009844A (ja) 2014-06-26 2016-01-18 ソニー株式会社 半導体装置および半導体装置の製造方法
JP6447075B2 (ja) * 2014-12-10 2019-01-09 凸版印刷株式会社 配線基板、半導体装置及び半導体装置の製造方法
JP6509635B2 (ja) * 2015-05-29 2019-05-08 東芝メモリ株式会社 半導体装置、及び、半導体装置の製造方法
TW201704177A (zh) * 2015-06-10 2017-02-01 康寧公司 蝕刻玻璃基板的方法及玻璃基板
US10410883B2 (en) 2016-06-01 2019-09-10 Corning Incorporated Articles and methods of forming vias in substrates
US10794679B2 (en) 2016-06-29 2020-10-06 Corning Incorporated Method and system for measuring geometric parameters of through holes
US10134657B2 (en) 2016-06-29 2018-11-20 Corning Incorporated Inorganic wafer having through-holes attached to semiconductor wafer
EP3542395A4 (en) 2016-11-18 2020-06-17 Samtec, Inc. FILLING MATERIALS AND METHODS FOR FILLING THROUGH HOLES OF A SUBSTRATE
US11078112B2 (en) 2017-05-25 2021-08-03 Corning Incorporated Silica-containing substrates with vias having an axially variable sidewall taper and methods for forming the same
US10580725B2 (en) 2017-05-25 2020-03-03 Corning Incorporated Articles having vias with geometry attributes and methods for fabricating the same
US11554984B2 (en) 2018-02-22 2023-01-17 Corning Incorporated Alkali-free borosilicate glasses with low post-HF etch roughness
WO2020203665A1 (ja) * 2019-04-02 2020-10-08 三菱電機株式会社 複合プリント配線板およびその製造方法
US11780210B2 (en) * 2019-09-18 2023-10-10 Intel Corporation Glass dielectric layer with patterning

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201034783A (en) * 2009-02-02 2010-10-01 Asahi Glass Co Ltd Glass substrate for semiconductor device member, and process for producing glass substrate for semiconductor device member
WO2011125546A1 (ja) * 2010-03-31 2011-10-13 京セラ株式会社 インターポーザー及びそれを用いた電子装置
JP2011228511A (ja) * 2010-04-21 2011-11-10 Asahi Glass Co Ltd 半導体デバイス貫通電極用のガラス基板およびその製造方法
JP2011228495A (ja) * 2010-04-20 2011-11-10 Asahi Glass Co Ltd 半導体デバイス貫通電極形成用のガラス基板の製造方法および半導体デバイス貫通電極形成用のガラス基板

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3796099B2 (ja) 2000-05-12 2006-07-12 新光電気工業株式会社 半導体装置用インターポーザー、その製造方法および半導体装置
WO2003007370A1 (en) * 2001-07-12 2003-01-23 Hitachi, Ltd. Wiring glass substrate and method of manufacturing the wiring glass substrate, conductive paste and semiconductor module used for wiring glass substrate, and method of forming wiring substrate and conductor
JP4057399B2 (ja) * 2002-11-07 2008-03-05 株式会社フジクラ 微細孔への金属充填方法
JP4098673B2 (ja) * 2003-06-19 2008-06-11 新光電気工業株式会社 半導体パッケージの製造方法
WO2005027606A1 (ja) 2003-09-09 2005-03-24 Hoya Corporation 両面配線ガラス基板の製造方法
JP2006179564A (ja) * 2004-12-21 2006-07-06 Nec Corp 半導体接続基板、半導体装置、半導体デバイス及び半導体基板並びに半導体接続基板の製造方法
JP5200538B2 (ja) * 2005-08-09 2013-06-05 旭硝子株式会社 薄板ガラス積層体及び薄板ガラス積層体を用いた表示装置の製造方法
CN101489949B (zh) * 2006-07-12 2012-12-19 旭硝子株式会社 带保护用玻璃的玻璃基板、使用带保护用玻璃的玻璃基板的显示装置的制造方法及剥离纸用硅酮
JP5027460B2 (ja) * 2006-07-28 2012-09-19 東京応化工業株式会社 ウエハの接着方法、薄板化方法、及び剥離方法
JP5003082B2 (ja) * 2006-09-26 2012-08-15 富士通株式会社 インターポーザ及びその製造方法
JP5333435B2 (ja) * 2008-03-04 2013-11-06 日本電気株式会社 貫通電極付きキャパシタおよびその製造方法、並びに半導体装置
JP5453763B2 (ja) * 2008-10-27 2014-03-26 大日本印刷株式会社 貫通電極基板の製造方法
JP5562597B2 (ja) * 2009-08-28 2014-07-30 荒川化学工業株式会社 支持体、ガラス基板積層体、支持体付き表示装置用パネル、および表示装置用パネルの製造方法
CN102481764B (zh) * 2009-09-08 2014-11-05 旭硝子株式会社 玻璃/树脂层叠体、及使用其的电子设备
JP2012129481A (ja) 2010-12-17 2012-07-05 Seiko Instruments Inc 電子部品及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201034783A (en) * 2009-02-02 2010-10-01 Asahi Glass Co Ltd Glass substrate for semiconductor device member, and process for producing glass substrate for semiconductor device member
WO2011125546A1 (ja) * 2010-03-31 2011-10-13 京セラ株式会社 インターポーザー及びそれを用いた電子装置
JP2011228495A (ja) * 2010-04-20 2011-11-10 Asahi Glass Co Ltd 半導体デバイス貫通電極形成用のガラス基板の製造方法および半導体デバイス貫通電極形成用のガラス基板
JP2011228511A (ja) * 2010-04-21 2011-11-10 Asahi Glass Co Ltd 半導体デバイス貫通電極用のガラス基板およびその製造方法

Also Published As

Publication number Publication date
US9674956B2 (en) 2017-06-06
JPWO2014038326A1 (ja) 2016-08-08
US20150173191A1 (en) 2015-06-18
TW201418036A (zh) 2014-05-16
TW201722713A (zh) 2017-07-01
WO2014038326A1 (ja) 2014-03-13
US9974192B2 (en) 2018-05-15
US20170238426A1 (en) 2017-08-17
JP6176253B2 (ja) 2017-08-09

Similar Documents

Publication Publication Date Title
TWI588029B (zh) Intermediates for the manufacture of inserts and intermediate articles for inserts
KR101959576B1 (ko) 금속박 패턴 적층체, 금속박의 펀칭 방법, 회로 기판, 그 제조 방법 및 태양 전지 모듈
JP2016149564A (ja) 多層プリント配線板の製造方法
TW201218323A (en) Method for manufacturing package substrate for semiconductor element mounting
TWI606152B (zh) Ultra-thin copper foil with carrier, and copper-clad laminate, printed circuit board, and coreless substrate made using the ultra-thin copper foil with carrier
TW200930163A (en) Method for manufacturing printed wiring board
KR20110118093A (ko) 충전용 기재 및 그것을 이용한 충전방법
TW201234937A (en) Metal foil with carrier and method for producing laminated substrate using same
CN104701189A (zh) 三层封装基板的制作方法及三层封装基板
KR20140131572A (ko) 캐리어붙이 금속박
TW201212743A (en) Composite metal layer provided with supporting body metal foil, wiring board using the composite metal layer, method for manufacturing the wiring board, and method for manufacturing semiconductor package using the wiring board
CN105870026A (zh) 载体、其制造方法及使用载体制造无芯封装基板的方法
TW201816900A (zh) 玻璃基底的電子封裝與其形成方法
KR20170081226A (ko) 상향식 전해 도금 방법
KR101328275B1 (ko) 화학적 박리 방법을 이용한 플렉서블 전자소자의 제조방법, 플렉서블 전자소자 및 플렉서블 기판
JP2010161298A (ja) 導電ペーストの充填方法及び多層基板の製造方法
CN113169133B (zh) 半导体封装体的制造方法
KR20190025538A (ko) 입체 배선 기판, 입체 배선 기판의 제조 방법, 입체 배선 기판용 기재
TW201025535A (en) Semiconductor element-mounting package substrate, and method for manufacturing package substrate
CN104538314A (zh) 三层封装基板及封装芯片的制作方法及三层封装基板
JP2017193730A (ja) スパッタリング式無機コンポジット膜を具備するキャリア付き銅箔及びその作成方法
CN110447313B (zh) 布线板的制造方法
KR20110052989A (ko) 인쇄회로기판의 제조방법
TW201620084A (zh) 封裝基板及其製造方法以及半導體裝置
JP2006335027A (ja) シート加工装置及びシート加工装置の作製方法