JP2016009844A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2016009844A
JP2016009844A JP2014131748A JP2014131748A JP2016009844A JP 2016009844 A JP2016009844 A JP 2016009844A JP 2014131748 A JP2014131748 A JP 2014131748A JP 2014131748 A JP2014131748 A JP 2014131748A JP 2016009844 A JP2016009844 A JP 2016009844A
Authority
JP
Japan
Prior art keywords
semiconductor device
wiring
hole
glass substrate
electrode wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014131748A
Other languages
English (en)
Inventor
耕佑 晴山
Kosuke Haruyama
耕佑 晴山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2014131748A priority Critical patent/JP2016009844A/ja
Priority to PCT/JP2015/067261 priority patent/WO2015198912A1/ja
Priority to US15/316,217 priority patent/US10008458B2/en
Publication of JP2016009844A publication Critical patent/JP2016009844A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08—Microstrips; Strip lines
    • H01P3/081—Microstriplines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P11/00—Apparatus or processes specially adapted for manufacturing waveguides or resonators, lines, or other devices of the waveguide type
    • H01P11/001—Manufacturing waveguides or transmission lines of the waveguide type
    • H01P11/003—Manufacturing lines with conductors on a substrate, e.g. strip lines, slot lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

【課題】半導体装置のインピーダンスコントロールを実現できるようにする。【解決手段】入出力配線２３および接地配線２２は、ブラスト加工、または放電加工により、ストリップライン構造を形成するように貫通孔を設け、その後、表裏から金属膜を形成する。入出力配線２３の導体径、並びに、入出力配線２３および接地配線２２間の絶縁層厚を調整することで、インピーダンスコントロールした半導体装置を構成することが可能となる。本技術は、半導体装置に適用することができる。【選択図】図１

Description

本技術は、半導体装置および半導体装置の製造方法に関し、特に、インピーダンスコントロールを実現できるようにした半導体装置および半導体装置の製造方法に関する。
半導体装置を構成する上で必要となる基板（インタポーザ）としては、これまでシリコン（Si）を採用するものが多かった。
しかしながら、シリコン（Si）は、材質としては高価であるため、安価なガラス基板で代用する技術が提案されている。
ところが、ガラス基板を利用する場合、0.3乃至0.5mm程度のガラス基板を数枚積層するため、伝送ロスが懸念される。
この伝送ロスの対策としては、有機基板を用いる場合、ドリルを使って同軸構造やマイクロストリップライン構造を形成する技術が提案されている（特許文献１，２参照）。
また、同様の対策として、シリコン基板を用いる場合、Deep RIEによりマイクロストリップライン構造を一括に形成する技術が提案されている（特許文献３参照）。
特開２０１０−１６６０９９号公報 特開２００８−２４４７０３号公報 特開２００２−０７６１７７号公報
ところで、上述した特許文献１，２の技術においては、同軸構造およびマイクロストリップライン構造を形成するにあたって、いずれも１穴ごとの加工が必要となるため、工数付加が高く、そもそもCTE（熱膨張係数）ミスマッチなどの観点から有機基板自体を使うことが困難である。このため、この技術を、ガラス基板を使うデバイスに適応すること自体にかなりの困難が伴う恐れがある。
また、特許文献３の技術であるDeep RIEでマイクロストリップライン構造を形成する工法をガラス基板に適応することは、ガラス基板のエッチングレートが非常に低いため困難である。また、ガラス基板の積層に縦方向のマイクロストリップライン構造が必要となる層のみにシリコン基板を使うことで課題を回避することは可能であるが、ガラス基板とシリコン基板とを混在させること自体が容易ではなく、また、シリコン基板自体を使うことで結果としてコストアップしてしまう恐れがある。
本技術は、このような状況に鑑みてなされたものであり、特に、簡易な方法で、ガラス基板を用いた半導体装置におけるインピーダンスコントロールを実現できるようにするものである。
本技術の一側面の半導体装置は、ガラス基板の深さ方向の貫通孔に金属が充填されることにより形成された電極配線と、前記配線に対して所定の距離だけ離れた位置であって、前記電極配線の貫通孔と同一方向であって、かつ、前記ガラス基板の平面方向に対して略直線状の貫通孔に金属が充填されることにより形成された接地配線とを含む。
１本の前記電極配線を挟んで、略並行に２本の前記接地配線が配設されるようにすることができる。
前記電極配線および前記接地配線は、ストリップライン構造を形成するようにさせることができる。
１本の前記電極配線と、前記電極配線より所定の距離だけ離れた直線状に１本の前記接地配線とが配設されるようにすることができる。
前記電極配線および前記接地配線は、マイクロストリップライン構造を形成するようにさせることができる。
前記貫通孔は、放電加工、またはブラスト加工により形成されるようにすることができる。
前記電極配線を構成する貫通孔の断面は円形とすることができる。
前記接地配線を構成する貫通孔の断面のうち、前記電極配線と対向する端部は前記電極配線の貫通孔の断面の円形に対応する、曲面状の凹部とすることができる。
前記電極配線を構成する貫通孔の断面は方形とすることができる。
前記ガラス基板上に半導体チップが積層されて構成されるようにすることができる。
前記ガラス基板上にプロセッサチップが積層されて構成されるようにすることができる。
同一の前記ガラス基板上に、プロセッサチップとメモリチップとが隣接した状態で積層されて構成されるようにすることができる。
前記ガラス基板が複数枚数積層されて構成されるようにすることができる。
本技術の一側面の半導体装置の製造方法は、ガラス基板の深さ方向の貫通孔に金属が充填されることにより形成された電極配線と、前記配線に対して所定の距離だけ離れた位置であって、前記電極配線の貫通孔と同一方向であって、かつ、前記ガラス基板の平面方向に対して略直線状の貫通孔に金属が充填されることにより形成された接地配線とを含む半導体装置の製造方法であって、前記ガラス基板に前記電極配線、および前記接地配線のそれぞれの前記貫通孔を形成し、前記ガラス基板の表面および裏面に、前記貫通孔に金属を充填するように金属製の薄膜を形成し、前記貫通孔近傍以外の薄膜を除去するステップを含む。
本技術の一側面によれば、ガラス基板を用いた半導体装置におけるインピーダンスコントロールを実現することが可能となる。
本技術を適用した半導体装置の構成例を説明する図である。 図１の半導体装置の製造処理を説明するフローチャートである。 インピーダンスコントロールを実現する際の計算方法を説明する図である。 ガラス基板に対して貫通孔を空け、金属を充填し配線を形成する処理を説明する図である。 ブラスト加工により発生する貫通孔のテーパを考慮したインピーダンスコントロールを実現する際の計算方法について説明する図である。 入出力配線および接地配線の電極形状について説明する図である。 本技術の半導体装置の第１の変形例を説明する図である。 本技術の半導体装置の第２の変形例を説明する図である。
＜本技術を適用した半導体装置の構成＞
図１は、本技術を適用した半導体装置の構成を示す図であり、図１の上部は、半導体装置のガラス基板（インタポーザ）の側面断面図（深さ方向の断面図）であり、図１の下部は、図１の上部の直線Ｌで示される平面を図中の上部からみた断面図（平面方向断面図）である。
図１の上部で示されるように、図中の上面には、配線２１が設けられており、図中の下面には配線２４−１乃至２４−３が設けられている。尚、配線２４−１乃至２４−３は、３本の例について示されているが、配線２４−１乃至２４−３以外の数であってもよい。また、以降において、配線２４−１乃至２４−３について、特に区別する必要がない場合、単に、配線２４と称するものとし、その他の構成についても同様に称するものとする。さらに、ガラス基板１１の板厚に対する方向を深さ方向と称するものとし、深さ方向に対して垂直をなす、ガラス基板１１の面に対する方向を平面方向と称するものとする。
図１の半導体装置には、配線２４−２に対して電気的に接続された入出力配線（ＩＯ）２３−１乃至２３−３および接地配線（ＧＮＤ）２２−１，２２−２が設けられている。入出力配線２３および接地配線２２は、いずれもガラス基板１１の深さ方向の貫通孔（TGV：Through Glass Via）として形成されている。また、図１で示されるように、接地配線（ＧＮＤ）２２−１，２２−２は、ガラス基板１１の平面方向に対して、図１の下部で示されるように、所定の間隔で所定の方向に長い（図中では水平方向に所定の間隔で、垂直方向に長い）貫通孔（TGV）として形成されている。これに対して、入出力配線（ＩＯ）２４−１乃至２４−３は、接地配線２２−１，２２−２間であって、所定の方向に対して所定の間隔で（図中では垂直方向に対して所定の間隔で）、平面方向の断面が円形の貫通孔（TGV）として形成されている。
このように入出力配線２３は、平面方向に、所定の方向に長く形成された２本の接地配線２２の間に、所定の間隔で形成されることにより、板状誘電体基板の内部の線状の導体箔により形成され、電磁波を伝達する伝送路であるストリップライン構造が形成されている。尚、図１の下部においては、点線で囲まれた構造ＳＬをストリップライン構造ＳＬと称する。
このストリップライン構造ＳＬにより、図１の下部で示されるように、入出力配線２３と接地配線２２とを調整することによりインピーダンスを設定することが可能となる。より詳細には、インピーダンスは、図１の下部で示されるように、入出力配線２３を形成する導体径と、入出力配線２３および接地配線２２間の絶縁層厚に応じたものとなる。図１の下部においては、入出力配線２３と接地配線２２との最短絶縁層厚ａ１と最長絶縁層厚ａ２とが示されている。
また、接地配線２２および入出力配線２３は、所望とするインピーダンスに応じた入出力配線２３の導体径と接地配線２２および入出力配線２３間の絶縁層厚とにより設定される配置で、例えば、放電加工、またはブラスト加工により形成された貫通孔（TGV）内に金属が充填されることにより形成される。
＜製造処理＞
次に、図２のフローチャートを参照して、図１の半導体装置の製造処理について説明する。
ステップＳ１１において、今現在想定されている入出力配線２３の導体径と、入出力配線２３および接地配線２２との距離で配置される、半導体装置のインピーダンスコントロールにおける許容幅を計算する。
入出力配線２３の導体径と、入出力配線２３および接地配線２２との距離である絶縁層厚との関係は、インピーダンスごとに、図３の下部で示されるような関係となる。すなわち、同一のインピーダンスを設定する場合、絶縁層厚ａは、導体径ｂに比例して大きくなり、さらに、インピーダンスが高いほど、絶縁層厚ａが大きくなる。尚、図３の上部においては、ストリップライン構造における、入出力配線２３の導体径をｂとして、入出力配線２３および接地配線２２との距離である絶縁層厚をａとして定義している。また、図３の下部は、入出力配線２３の導体径（um）ｂを横軸とし、絶縁層厚（um）ａを縦軸としたときの40,50,60オームのそれぞれのインピーダンスごとの関係を示している。
このような関係からインピーダンスコントロールの許容幅が算出される。
ステップＳ１２において、インピーダンスコントロールの許容幅が公差内であるか否かが判定される。
ステップＳ１２において、公差内ではないとみなされた場合、処理は、ステップＳ１３に進む。
ステップＳ１３において、入出力配線２３および接地配線２２との距離、および位置関係等の調整量を設定する。
ステップＳ１４において、調整量が調整可能なものであるか否かが判定される。すなわち、物理的に調整不能であるか否かが判定される。
ステップＳ１４において、調整量が許容幅を超えてしまっていて、調整が不能であると判定された場合、ステップＳ１５において、許容幅が公差内ではないので、設計不能であるものとみなし、製造処理は、半導体装置を製造することなく処理が終了される。
ステップＳ１４において、調整可能であるとみなされた場合、処理は、ステップＳ１１に戻り、ステップＳ１３により設定された調整量で、入出力配線２３の導体径と、入出力配線２３および接地配線２２との距離で配置とが変更されて、それ以降の処理が繰り返される。すなわち、公差内であり、設計に問題がないとみなされるまで、ステップＳ１１乃至Ｓ１４の処理が繰り返されて、入出力配線２３の導体径と、入出力配線２３および接地配線２２との距離で配置が変更されながら、インピーダンスコントロールの許容幅が交差内であるか否かが判定され続ける。
そして、ステップＳ１４において、インピーダンスコントロールの許容幅が公差内であり、設計に問題がないとみなされた場合、処理は、ステップＳ１６に進む。
ステップＳ１６において、インタポーザであるガラス基板１１に対して、上述したインピーダンスコントロールの公差内であるとみなされた、入出力配線２３の導体径と、入出力配線２３および接地配線２２との距離で配置とで、入出力配線２３および接地配線２２に対応する貫通孔（TGV）を形成する。
例えば、安価で低コストなブラスト加工の場合、図４の最上段で示されるように、ガラス基板１１の図中の上面より、ブラスト加工によりガラス基板１１の厚さの略半分まで穴５１が開けられる。
次に、図４の２段目で示されるように、ガラス基板１１の図中の下面より、ブラスト加工によりガラス基板１１の残りの半分の厚さの穴５２が開けられる。
このような処理により、図４の２段目で示されるような、穴５１，５２により、貫通孔（TGV）が形成される。
ステップＳ１７において、上述したように開けられた貫通孔（TGV）に金属が充填されて電極が形成される。
すなわち、図４の上から３段目で示されるように、穴５１に金属を充填するように、ガラス基板１１の図中の上面に金属膜５３が形成される。
次に、図４の上から４段目で示されるように、穴５２に金属を充填するように、ガラス基板１１の図中の下面に金属膜５４が形成される。
そして、図４の最下段で示されるように、貫通孔が設けられた領域の金属膜５３，５４のみが、残されるようにドライエッチング等により処理がなされる。
このような処理により、図４の最下段で示されるような、貫通電極が形成される。すなわち、このような貫通電極が形成されることにより、入出力配線２３および接地配線２２が形成される。
結果として、インピーダンスコントロールが可能な半導体装置を製造することが可能となる。尚、貫通孔を形成するには、このほかに放電加工などにより形成するようにしてもよく、これにより従来のメカニカルドリルやレーザ加工などにより形成されるよりも安価で低コストなものとすることが可能となる。もちろん、メカニカルドリルやレーザ加工により貫通孔を形成するようにしてもよい。
＜ブラスト加工におけるインピーダンスコントロールについて＞
以上においては、インピーダンスコントロールにおける許容幅を算出するにあたっては、ブラスト加工により、TGVに発生する形状の影響が考慮されていないため、これを考慮するようにしてもよい。
すなわち、ブラスト加工においては、図５の最上部の上段で示されるように、穴部にテーパが発生する。すなわち、ブラスト加工は、表面に研磨剤を吹き付けて穴を彫り込む加工であるが、これが故に、表面に近い部分については開口径が大きいが、深さ方向に穴を掘り進むにあたって、徐々に開口径が小さくなる。これにより、図５の左上部で示されるように、厚さ方向に対して所定の角度θからなるテーパが発生する。
図５の最上部の上段における直線Ａ，Ｂにおける平面方向の断面形状は、それぞれ図５の最上部の点線以下の中段および下段で示されるようなものとなる。すなわち、図５の最上部の点線以下の中段および下段で示されるように、表面に近いほど入出力配線２３の導体径がより太く、また、接地配線２２の平面方向の厚さがより厚くなるので、絶縁層厚がより薄くなる。逆に、表面に深いほど入出力配線２３の導体径がより細く、また、接地配線２２の平面方向の厚さがより薄くなるので、絶縁層厚がより厚くなる。
従って、深さ毎に、これらの導体径および電極の太さ（厚さ）、並びに絶縁層厚を考慮することで、より高い精度でインピーダンスコントロールを実現することができる。
例えば、図５の中部は、インピーダンスと共に、導体径および絶縁層厚を表面からの深さに応じて考慮したときの関係を示している。
尚、図５の中部においては、図３における40,50,60オームそれぞれのインピーダンスにおける導体径と絶縁層厚との関係が示されたものである。さらに、図５の下部は、図５の上部の最上段で示されるテーパθが30°であって、かつ、ガラス基板１１のガラスの比誘電率εｒが4.6である場合の、入出力配線２３と接地配線２２との中心間距離Ｌ、ガラス基板１１の厚さｄ、および表面の導体径ｒを、図５の右下部で示される条件１乃至７の７種類の条件に変化させたときの深さ方向への変化が示されている。
例えば、条件７の場合、導体径ｒは200（um）であり、ガラス基板１１の厚さｄが130（um）であり、電極の中心間距離Ｌが500（um）であり、テーパθが30°であるので、深さが進むにつれて導体径が徐々に小さくなると共に、絶縁層厚が大きくなるので、ガラス基板１１における深さに応じて、ひし形で示される直線状に導体径と絶縁層厚との関係が変化することが示されている。尚、条件１乃至６についても同様である。
従って、このような考慮をすることで、より高い精度でインピーダンスコントロールすることが可能となる。
＜入出力配線および接地配線の電極形状について＞
以上においては、入出力配線２３がガラス基板１１の厚さ方向が変化しても、平面方向の形状が円形である場合について説明してきたが、入出力配線２３および接地配線２２の電極形状はこれ以外の形状であってもよいものである。
入出力配線２３の平面方向の形状が、円形の電極ではなく、例えば、図６の上部で示されるように、方形状の入出力配線２３’−１乃至２３’−３とするようにしてもよい。このようにすることで、入出力配線２３’と接地配線２２との間の絶縁層厚が均一なものとなるので、より高精度にインピーダンスを算出することが可能となり、さらに高精度なインピーダンスコントロールを実現することが可能となる。
また、TGVの工程において、断面形状を方形状にするよりも、円形にする方が容易であるので、入出力配線２３の平面方向の断面形状を円形のまま使用して、接地配線２２の平面方向の断面形状を変化させて、入出力配線２３と接地配線２２との間の絶縁層厚が均一なものとするようにしてもよい。
例えば、図６の下部で示されるように、入出力配線２３を円形とし、入出力配線２３と対向する面を、対応する円形の凹状の接地配線２２’−１，２２’−２とするようにしてもよい。このような構成とすることにより、入出力配線２３と接地配線２２’との電極間の絶縁層厚が一定となるので、インピーダンスを高精度で算出することが可能となる。さらに、この場合、入出力配線２３の貫通孔は円形でよいので、高度な加工が不要であるので、さらに、安価で、高精度なインピーダンスコントロールを実現することが可能となる。
さらに、上述したステップＳ１１乃至Ｓ１４の処理における、インピーダンスコントロールの許容幅の算出にあたっては、入出力配線２３の導体径と、接地配線２２および入出力配線２３間の絶縁層厚とを変化させるだけでなく、電極形状を変化させるようにして、公差内とできるか否かを判定するようにしてもよい。
＜第１の変形例＞
以上においては、入出力配線２３と接地配線２２とをストリップライン構造とする例について説明してきたが、インピーダンスを適切に算出できればよいので、例えば、図７で示されるようなマイクロストリップライン構造ＭＳＬとするようにしてもよい。すなわち、マイクロストリップライン構造ＭＳＬは、ストリップライン構造に対して、接地配線２２が１本となる点が異なる。
尚、インピーダンスコントロールにおけるインピーダンスの算出に係る入出力配線２３の導体径と、入出力配線２３および接地配線２２との絶縁層厚との関係については、図３を参照したものと同様である。
すなわち、マイクロストリップライン構造ＭＳＬとしても、インピーダンスコントロールを実現することが可能となる。
＜第２の変形例＞
以上においては、図８の最上段で示されるように、ガラス基板１１が１枚で構成される半導体装置についてであったが、それ以外の構成であってもよい。
例えば、図８の上から２段目で示されるように、ガラス基板１１上に、何らかの半導体チップ１０１−１，１０１−２が設けられるような場合でも、同様の効果を奏する。
また、図８の上から３段目で示されるように、ガラス基板１１上に、プロセッサチップ１１１−１，１１１−２が設けられるような場合でも同様の効果を奏する。尚、図８の上から３段目においては、同一のガラス基板１１上に２のプロセッサチップ１１１−１，１１１−２が設けられる例について説明してきたが、いずれか一方をメモリチップとするようにしてもよい。この場合、同一のガラス基板１１上にプロセッサチップとメモリチップとが隣接して設けられることになる。これにより、プロセッサチップとメモリチップとの配置距離を極近いものとすることができるので、配線距離を短縮することが可能となる。結果として、低インピーダンスを実現できるので、動作に係る発熱量を低減し、動作速度を向上させることが可能となる。
さらに、図８の最下段で示されるように、ガラス基板１１−１乃至１１−４で示されるように、ガラス基板１１が複数枚数積層される構成においても同様の効果を奏する。
以上の如く、本技術によれば、ガラス基板を用いた半導体装置におけるインピーダンスコントロールを実現することが可能となる。
また、上述のフローチャートで説明した各ステップは、１つの装置で実行する他、複数の装置で分担して実行することができる。
さらに、１つのステップに複数の処理が含まれる場合には、その１つのステップに含まれる複数の処理は、１つの装置で実行する他、複数の装置で分担して実行することができる。
尚、本技術は、以下のような構成も取ることができる。
（１） ガラス基板の深さ方向の貫通孔に金属が充填されることにより形成された電極配線と、
前記配線に対して所定の距離だけ離れた位置であって、前記電極配線の貫通孔と同一方向であって、かつ、前記ガラス基板の平面方向に対して略直線状の貫通孔に金属が充填されることにより形成された接地配線と
を含む半導体装置。
（２） １本の前記電極配線を挟んで、略並行に２本の前記接地配線が配設される
（１）に記載の半導体装置。
（３） 前記電極配線および前記接地配線は、ストリップライン構造を形成する
（１）または（２）に記載の半導体装置。
（４） １本の前記電極配線と、前記電極配線より所定の距離だけ離れた直線状に１本の前記接地配線とが配設される
（１）に記載の半導体装置。
（５） 前記電極配線および前記接地配線は、マイクロストリップライン構造を形成する
（１）または（４）に記載の半導体装置。
（６） 前記貫通孔は、放電加工、またはブラスト加工により形成される
（１）乃至（５）のいずれかに記載の半導体装置。
（７） 前記電極配線を構成する貫通孔の断面は円形である
（１）乃至（６）のいずれかに記載の半導体装置。
（８） 前記接地配線を構成する貫通孔の断面のうち、前記電極配線と対向する端部は前記電極配線の貫通孔の断面の円形に対応する、曲面状の凹部である
（７）に記載の半導体装置。
（９） 前記電極配線を構成する貫通孔の断面は方形である
（１）乃至（６）のいずれかに記載の半導体装置。
（１０） 前記ガラス基板上に半導体チップが積層されて構成される
（１）乃至（９）のいずれかに記載の半導体装置。
（１１） 前記ガラス基板上にプロセッサチップが積層されて構成される
（１）乃至（１０）のいずれかに記載の半導体装置。
（１２） 同一の前記ガラス基板上に、プロセッサチップとメモリチップとが隣接した状態で積層されて構成される
（１）乃至（１１）のいずれかに記載の半導体装置。
（１３） 前記ガラス基板が複数枚数積層されて構成される
（１）乃至（１２）のいずれかに記載の半導体装置。
（１４） ガラス基板の深さ方向の貫通孔に金属が充填されることにより形成された電極配線と、
前記配線に対して所定の距離だけ離れた位置であって、前記電極配線の貫通孔と同一方向であって、かつ、前記ガラス基板の平面方向に対して略直線状の貫通孔に金属が充填されることにより形成された接地配線と
を含む半導体装置の製造方法は、
前記ガラス基板に前記電極配線、および前記接地配線のそれぞれの前記貫通孔を形成し、
前記ガラス基板の表面および裏面に、前記貫通孔に金属を充填するように金属製の薄膜を形成し、
前記貫通孔近傍以外の薄膜を除去する
ステップを含む半導体装置の製造方法。
１１ ガラス基板， ２１ 配線， ２２，２２−１乃至２２−３ 接地配線， ２３，２３−１乃至２６−３ 入出力配線， ５１，５２ 穴， ５３，５４ 金属膜

Claims (14)

  1. ガラス基板の深さ方向の貫通孔に金属が充填されることにより形成された電極配線と、
    前記配線に対して所定の距離だけ離れた位置であって、前記電極配線の貫通孔と同一方向であって、かつ、前記ガラス基板の平面方向に対して略直線状の貫通孔に金属が充填されることにより形成された接地配線と
    を含む半導体装置。
  2. １本の前記電極配線を挟んで、略並行に２本の前記接地配線が配設される
    請求項１に記載の半導体装置。
  3. 前記電極配線および前記接地配線は、ストリップライン構造を形成する
    請求項２に記載の半導体装置。
  4. １本の前記電極配線と、前記電極配線より所定の距離だけ離れた直線状に１本の前記接地配線とが配設される
    請求項１に記載の半導体装置。
  5. 前記電極配線および前記接地配線は、マイクロストリップライン構造を形成する
    請求項４に記載の半導体装置。
  6. 前記貫通孔は、放電加工、またはブラスト加工により形成される
    請求項１に記載の半導体装置。
  7. 前記電極配線を構成する貫通孔の断面は円形である
    請求項１に記載の半導体装置。
  8. 前記接地配線を構成する貫通孔の断面のうち、前記電極配線と対向する端部は前記電極配線の貫通孔の断面の円形に対応する、曲面状の凹部である
    請求項７に記載の半導体装置。
  9. 前記電極配線を構成する貫通孔の断面は方形である
    請求項１に記載の半導体装置。
  10. 前記ガラス基板上に半導体チップが積層されて構成される
    請求項１に記載の半導体装置。
  11. 前記ガラス基板上にプロセッサチップが積層されて構成される
    請求項１に記載の半導体装置。
  12. 同一の前記ガラス基板上に、プロセッサチップとメモリチップとが隣接した状態で積層されて構成される
    請求項１に記載の半導体装置。
  13. 前記ガラス基板が複数枚数積層されて構成される
    請求項１に記載の半導体装置。
  14. ガラス基板の深さ方向の貫通孔に金属が充填されることにより形成された電極配線と、
    前記配線に対して所定の距離だけ離れた位置であって、前記電極配線の貫通孔と同一方向であって、かつ、前記ガラス基板の平面方向に対して略直線状の貫通孔に金属が充填されることにより形成された接地配線と
    を含む半導体装置の製造方法は、
    前記ガラス基板に前記電極配線、および前記接地配線のそれぞれの前記貫通孔を形成し、
    前記ガラス基板の表面および裏面に、前記貫通孔に金属を充填するように金属製の薄膜を形成し、
    前記貫通孔近傍以外の薄膜を除去する
    ステップを含む半導体装置の製造方法。
JP2014131748A 2014-06-26 2014-06-26 半導体装置および半導体装置の製造方法 Pending JP2016009844A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014131748A JP2016009844A (ja) 2014-06-26 2014-06-26 半導体装置および半導体装置の製造方法
PCT/JP2015/067261 WO2015198912A1 (ja) 2014-06-26 2015-06-16 半導体装置および半導体装置の製造方法
US15/316,217 US10008458B2 (en) 2014-06-26 2015-06-16 Semiconductor device capable of realizing impedance control and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014131748A JP2016009844A (ja) 2014-06-26 2014-06-26 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2016009844A true JP2016009844A (ja) 2016-01-18

Family

ID=54938002

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014131748A Pending JP2016009844A (ja) 2014-06-26 2014-06-26 半導体装置および半導体装置の製造方法

Country Status (3)

Country Link
US (1) US10008458B2 (ja)
JP (1) JP2016009844A (ja)
WO (1) WO2015198912A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6810001B2 (ja) * 2017-08-24 2021-01-06 株式会社Ｓｏｋｅｎ 高周波伝送線路
EP3916771A4 (en) 2019-03-12 2023-01-11 Absolics Inc. PACKAGING SUBSTRATE AND EQUIPPED SEMICONDUCTOR DEVICE COMPRISING SUBSTRATE
KR102515304B1 (ko) 2019-03-29 2023-03-29 앱솔릭스 인코포레이티드 반도체용 패키징 유리기판, 반도체용 패키징 기판 및 반도체 장치
WO2021040178A1 (ko) 2019-08-23 2021-03-04 에스케이씨 주식회사 패키징 기판 및 이를 포함하는 반도체 장치
US20220416391A1 (en) * 2021-06-23 2022-12-29 Intel Corporation Signal and ground vias in a glass core to control impedance
TWI812442B (zh) * 2022-08-31 2023-08-11 晶呈科技股份有限公司 玻璃通孔載板的填孔方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5757252A (en) * 1995-08-31 1998-05-26 Itt Industries, Inc. Wide frequency band transition between via RF transmission lines and planar transmission lines
US5930665A (en) 1995-09-06 1999-07-27 Itt Industries, Inc. Wide frequency band transition between via RF transmission lines and planar transmission lines
US7091598B2 (en) * 2001-01-19 2006-08-15 Renesas Technology Corporation Electronic circuit device
JP4587625B2 (ja) 2001-09-27 2010-11-24 京セラ株式会社 配線基板とその実装構造
JP3998984B2 (ja) 2002-01-18 2007-10-31 富士通株式会社 回路基板及びその製造方法
US7091589B2 (en) * 2002-12-11 2006-08-15 Dai Nippon Printing Co., Ltd. Multilayer wiring board and manufacture method thereof
JP4214068B2 (ja) 2004-03-09 2009-01-28 パナソニック株式会社 多層ガラス基板の製造方法
JP2005294433A (ja) 2004-03-31 2005-10-20 Nec Electronics Corp 電子回路，ローカルメモリを有する電子回路及びその実装方法
JPWO2008133010A1 (ja) 2007-04-12 2010-07-22 日本電気株式会社 フィルタ回路素子及び電子回路装置
US9420707B2 (en) * 2009-12-17 2016-08-16 Intel Corporation Substrate for integrated circuit devices including multi-layer glass core and methods of making the same
US8207453B2 (en) * 2009-12-17 2012-06-26 Intel Corporation Glass core substrate for integrated circuit devices and methods of making the same
JP5732357B2 (ja) 2011-09-09 2015-06-10 新光電気工業株式会社 配線基板、及び半導体パッケージ
JP6176253B2 (ja) 2012-09-07 2017-08-09 旭硝子株式会社 インターポーザ用の中間品を製造する方法およびインターポーザ用の中間品

Also Published As

Publication number Publication date
US10008458B2 (en) 2018-06-26
US20170154860A1 (en) 2017-06-01
WO2015198912A1 (ja) 2015-12-30

Similar Documents

Publication Publication Date Title
WO2015198912A1 (ja) 半導体装置および半導体装置の製造方法
JP6879925B2 (ja) 高速通信のための集積導波管を有するパッケージ構造、半導体ウエハおよび導波管
US9693445B2 (en) Printed circuit board with thermal via
US7975378B1 (en) Method of manufacturing high speed printed circuit board interconnects
US20200006235A1 (en) Microelectronic assemblies having interposers
US10050326B2 (en) Transmission line
JP2013126099A5 (ja)
Sundaram et al. Low-cost and low-loss 3D silicon interposer for high bandwidth logic-to-memory interconnections without TSV in the logic IC
US9814131B2 (en) Interconnection substrate
TWI689953B (zh) 半導體裝置及其形成方法
TW201444047A (zh) 半導體封裝件及其製法
TW201841308A (zh) 具有銅合金濺鍍晶種層及高密度互連件之封裝體基體
TW201630496A (zh) 具有散熱結構的電路板及其製作方法
US7875826B2 (en) Variable width conductive lines having substantially constant impedance
JP2017539068A (ja) 電気的インターフェース
CN104752836A (zh) 缝隙相位校准的三维封装表面天线
JP5574804B2 (ja) 多数個取り配線基板
JP2009188362A (ja) セラミック積層基板およびその製造方法
US8399965B2 (en) Layer structure with EMI shielding effect
JP2017050429A (ja) 信号配線基板
US20130277858A1 (en) Electrical interconnection structure and electrical interconnection method
WO2018120003A1 (zh) 天线
TWI830729B (zh) 具有中介件之微電子總成
US20210153354A1 (en) Interposer using inclined electrode and manufacturing method thereof
US20220384330A1 (en) High speed bridge between a package and a component