JP6176253B2 - インターポーザ用の中間品を製造する方法およびインターポーザ用の中間品 - Google Patents

インターポーザ用の中間品を製造する方法およびインターポーザ用の中間品 Download PDF

Info

Publication number
JP6176253B2
JP6176253B2 JP2014534249A JP2014534249A JP6176253B2 JP 6176253 B2 JP6176253 B2 JP 6176253B2 JP 2014534249 A JP2014534249 A JP 2014534249A JP 2014534249 A JP2014534249 A JP 2014534249A JP 6176253 B2 JP6176253 B2 JP 6176253B2
Authority
JP
Japan
Prior art keywords
glass substrate
resin layer
hole
intermediate product
holes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014534249A
Other languages
English (en)
Other versions
JPWO2014038326A1 (ja
Inventor
高橋　晋太郎
晋太郎 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AGC Inc
Original Assignee
Asahi Glass Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Glass Co Ltd filed Critical Asahi Glass Co Ltd
Publication of JPWO2014038326A1 publication Critical patent/JPWO2014038326A1/ja
Application granted granted Critical
Publication of JP6176253B2 publication Critical patent/JP6176253B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/032—Organic insulating material consisting of one material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0029—Etching of the substrate by chemical or physical means by laser ablation of inorganic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0221—Perforating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0264—Peeling insulating layer, e.g. foil, or separating mask
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1056—Perforating lamina
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273—Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y10T428/24322—Composite web or sheet
    • Y10T428/24331—Composite web or sheet including nonapertured component

Description

本発明は、インターポーザおよびインターポーザを製造する方法に関する。
近年の半導体デバイスの小型化および高集積化の要求に対応するため、複数のＬＳＩを含むシステムを、一つのパッケージとして三次元的に集約する技術、いわゆる「半導体三次元パッケージ化技術」の開発が進められている。
この半導体三次元パッケージ化技術では、各素子同士を微細な導電性配線パターンで三次元的に電気的に接続する必要がある。しかしながら、ワイヤーボンディング技術等の従来の技術では、そのような微細配線構造を形成することは難しい。そのため、半導体三次元パッケージ化技術では、複数の貫通電極を備える中継基板が使用される。このような中継基板はインターポーザとも呼ばれる。１または２以上の中継基板を使用することにより、微細かつ複雑な三次元導電性配線パターンを形成することが可能になる。
そのような中継基板、すなわちインターポーザは、例えば、ガラス基板に複数の微細な貫通孔を形成した後、該貫通孔に導電性材料を充填することにより形成される。例えば、特許文献１には、ガラス基板にエキシマレーザ光を照射して、貫通孔を形成する技術が提案されている。
国際公開第ＷＯ２０１０／０８７４８３号
例えば、ガラス基板にエキシマレーザ光を照射して、貫通孔を形成することにより、インターポーザ用の部材（以下、「貫通孔付きガラス基板」と称する）を製造することができる。
ここで、通常、インターポーザ製造用に提供されるガラス基板は、貫通孔を形成しやすくするため、極めて薄い（例えば０．１ｍｍなど）。
従って、このような薄いガラス基板を使用して、「貫通孔付きガラス基板」を製造した場合、貫通孔の存在により、「貫通孔付きガラス基板」の強度が低下してしまう。このため、例えば、「貫通孔付きガラス基板」の次工程への搬送、および／または各工程でのハンドリングの際などに、「貫通孔付きガラス基板」にワレや欠陥が生じたりする可能性がある。
本発明の実施例は、このような背景に鑑みなされたものであり、インターポーザの製造過程において、貫通孔付きガラス基板にワレや欠陥が生じるおそれが軽減された、インターポーザ用の中間品の製造方法の提供を目的とする。また、貫通孔付きガラス基板にワレや欠陥が生じるおそれが軽減された、インターポーザ用の中間品の提供を目的とする。
本発明では、複数の貫通孔を有するガラス基板を含む、インターポーザ用の中間品を製造する方法であって、
（ａ）支持基板上に樹脂層を形成する工程と、
（ｂ）前記樹脂層の上に、複数の貫通孔が形成された、厚さが０．０５ｍｍ〜０．３ｍｍのガラス基板を密着させて、積層体を形成する工程と、
を有する方法が提供される。
ここで、本発明による方法において、前記複数の貫通孔が形成されたガラス基板は、ガラス基板にレーザ光を照射することにより形成されても良い。
また、本発明による方法において、前記貫通孔の少なくとも一つは、前記ガラス基板の前記樹脂層とは反対側の表面における開口の最大寸法が５μｍ〜１００μｍであっても良い。
また、本発明による方法において、前記貫通孔は、前記ガラス基板に、１０μｍ〜５００μｍのピッチで形成されていても良い。
また、本発明による方法において、前記（ａ）の工程は、前記支持基板上に樹脂組成物を設置した後、該樹脂組成物を硬化させる工程を有しても良い。
また、本発明による方法において、前記樹脂層は、前記ガラス基板に対して離型性を有しても良い。
また、本発明による方法において、前記樹脂層は、硬化性シリコーン樹脂、および／または紫外線照射により離型性を発現するアクリル樹脂を含んでも良い。
また、本発明による方法は、さらに、
（ｃ）前記ガラス基板の少なくとも一つの貫通孔に、導電性材料を充填する工程
を有しても良い。
また、本発明による方法は、さらに、
（ｄ）前記ガラス基板の前記樹脂層とは反対側の表面に、前記貫通孔に充填された導電性材料と電気的に接続された導電性配線パターンを形成する工程
を有しても良い。
また、本発明による方法は、さらに、
（ｅ）前記樹脂層と前記ガラス基板の間で、両者を剥離させる工程
を有しても良い。
さらに、本発明では、複数の貫通孔が形成されたガラス基板を有するインターポーザの中間品であって、
支持基板、および
前記支持基板と前記ガラス基板の間に設置された樹脂層
を有し、
前記ガラス基板は、０．０５ｍｍ〜０．３ｍｍの厚さを有する、中間品が提供される。
ここで、本発明による中間品において、前記貫通孔の少なくとも一つは、前記ガラス基板の前記樹脂層とは反対側の表面における開口の最大寸法が５μｍ〜１００μｍであっても良い。
また、本発明による中間品において、前記貫通孔は、前記ガラス基板に、１０μｍ〜５００μｍのピッチで形成されていても良い。
また、本発明による中間品において、前記樹脂層は、前記ガラス基板に対して離型性を有しても良い。
また、本発明による中間品において、前記樹脂層は、硬化性シリコーン樹脂、および／または紫外線照射により離型性を発現するアクリル樹脂を含んでも良い。
また、本発明による中間品において、前記樹脂層は、１μｍ〜５０μｍの厚さを有しても良い。
また、本発明による中間品において、前記ガラス基板の複数の貫通孔は、導電性材料で充填されていても良い。
また、本発明による中間品は、さらに、前記ガラス基板の前記樹脂層とは反対側の表面に、前記導電性材料の少なくとも一つと電気的に接続された導電性配線パターンを有しても良い。
また、本発明による中間品において、前記支持基板は、０．３ｍｍ〜１．１ｍｍの厚さを有しても良い。
また、本発明による中間品において、前記ガラス基板は、３×１０−６／Ｋ〜１×１０−５／Ｋの熱膨張係数を有しても良い。
本発明では、インターポーザの製造過程において、貫通孔付きガラス基板にワレや欠陥が生じるおそれが軽減された、インターポーザ用の中間品の製造方法を提供することができる。また、本発明では、貫通孔付きガラス基板にワレや欠陥が生じるおそれが軽減された、インターポーザ用の中間品を提供することができる。
本発明の一実施例による積層体（第１の積層体）の概略的な断面を示した図である。 従来の貫通孔付きガラス基板の貫通孔に貫通電極を形成する工程を模式的に示した図である。 本発明の一実施例による積層体を用いて、貫通孔付きガラス基板の貫通孔に貫通電極を形成する工程を模式的に示した図である。 本発明の他の実施例による第２の積層体の概略的な断面を示した図である。 本発明の更に他の実施例による第３の積層体の概略的な断面を示した図である。 本発明の更に他の実施例による第３の積層体の製造方法のフローを示したフロー図である。
まず、本願において使用される用語の定義について説明する。
（インターポーザ）
本願において、「インターポーザ」とは、貫通孔を有し、該貫通孔に導電性材料が充填されたガラス基板を意味する。本願では、「インターポーザ」は、「貫通電極付きガラス基板」とも称される。
（貫通孔付きガラス基板）
「貫通孔付きガラス基板」とは、相互に対向する第１の表面および第２の表面を有するガラス基板において、第１の表面から第２の表面まで貫通した、少なくとも一つの貫通孔を有するガラス基板を意味する。
「貫通孔付きガラス基板」において、貫通孔内に導電性材料が充填された場合、そのような「貫通孔付きガラス基板」は、「貫通電極付きガラス基板」、すなわち「インターポーザ」となる。
（インターポーザ用の中間品）
「インターポーザ用の中間品」（あるいは、単に「中間品」）とは、「貫通孔付きガラス基板」と、その他の部材とで構成された複合部材の総称を意味する。例えば、以下に詳しく説明するような、「貫通孔付きガラス基板」を含む積層体は、「インターポーザ用の中間品」の代表例である。
また、本願では、簡単のため、「貫通電極付きガラス基板」、すなわち「インターポーザ」と、その他の部材とで構成された複合部材も、「インターポーザ用の中間品」と称することにする。換言すれば、「貫通電極付きガラス基板」のみからなる部材は、「インターポーザ」と称され、「貫通電極付きガラス基板」およびそれ以外の部材を含む複合部材は、全て「インターポーザ用の中間品」と称される。
（本発明の概念について）
次に、本発明の基本的概念について説明する。
本発明では、インターポーザを製造する過程において、複数の貫通孔が形成されたガラス基板と、支持基板と、前記支持基板と前記ガラス基板の間に設置された樹脂層とを有する積層体が使用される。
前述のように、薄いガラス基板を使用して、貫通孔付きガラス基板を製造した場合、ガラス基板の薄さにより、および貫通孔の存在により、貫通孔付きガラス基板の強度が低下してしまう。このため、例えば、貫通孔付きガラス基板の次工程への搬送、および／または各種処理のハンドリングの際などに、貫通孔付きガラス基板にワレや欠陥が生じるおそれがある。
これに対して、本発明では、インターポーザの製造の際に、貫通孔付きガラス基板と、樹脂層と、支持基板とを有する積層体が使用される。
このような積層体を用いた場合、支持基板の剛性により、貫通孔付きガラス基板の強度を高めることが可能になる。従って、このような積層体を使用することにより、搬送および／または各種処理のハンドリング等の際に、貫通孔付きガラス基板にワレや欠陥が発生するおそれを軽減することができる。
（本発明の一実施例による積層体）
次に、図面を参照して、本発明の一実施例によるインターポーザ用の中間品の構成について説明する。なお、ここでは、本実施例によるインターポーザ用の中間品として、積層体を例として取り上げ、その構成について説明する。
図１には、本実施例による積層体（第１の積層体）の概略的な断面図を示す。
図１に示すように、本実施例による第１の積層体１００は、支持基板１１０と、樹脂層１２０と、貫通孔付きガラス基板１３０とを、この順に積層することにより構成される。
貫通孔付きガラス基板１３０は、第１の表面１４２および第２の表面１４４を有するガラス基板１４０に、第１の表面１４２から第２の表面１４４にわたる、複数の貫通孔１５０を形成することにより構成される。
ガラス基板１４０は、０．０５ｍｍ〜０．３ｍｍの範囲の厚さを有する。
支持基板１１０は、貫通孔付きガラス基板１３０よりも大きな剛性を有し、積層体１００の強度を高めることができる。
樹脂層１２０は、ガラス基板１４０の第２の表面１４４の側に配置される。樹脂層１２０は、貫通孔付きガラス基板１３０を支持基板１１０に結合させる役割を有する。
図１に示すような構成を有する第１の積層体１００では、貫通孔付きガラス基板１３０を単独で使用した場合に比べて、積層体１００の強度を有意に高めることができる。従って、積層体１００を使用することにより、例えば搬送および／または各工程でのハンドリング中に、貫通孔付きガラス基板１３０にワレや欠陥が発生する危険性を軽減することができる。
なお、第１の積層体１００において、樹脂層１２０は、貫通孔付きガラス基板１３０に対して「離型性」を有することが好ましい。
ここで、「離型性」とは、樹脂層１２０と密着された部材（この場合、貫通孔付きガラス基板１３０）から樹脂層１２０を剥離する際に、樹脂層１２０の一部が密着された部材側に残留することなく、樹脂層１２０を比較的容易に剥離することができる性質を意味する。
積層体１００に含まれる支持基板１１０および樹脂層１２０は、最終製品であるインターポーザには不要である場合が多い。そのため、最終製品としてインターポーザが提供されるまでのいずれかの過程で、積層体１００において、貫通孔付きガラス基板１３０を樹脂層１２０との界面で剥離させたい場合がある。
そのような場合、貫通孔付きガラス基板１３０と樹脂層１２０とが強固に接着されていると、貫通孔付きガラス基板１３０から樹脂層１２０が適正に剥離しなかったり、剥離の際に貫通孔付きガラス基板１３０にワレ等の欠陥が生じるという問題が生じ得る。例えば、樹脂層１２０の一部が貫通孔付きガラス基板１３０の表面に残留すると、この残留物を除去するための、余分な作業が必要になってしまう。
しかしながら、樹脂層１２０が貫通孔付きガラス基板１３０に対して離型性を有する場合、貫通孔付きガラス基板１３０から樹脂層１２０を適正に剥離することができ、そのような問題を抑制することができる。
なお、樹脂層１２０は、必ずしもそのような離型性を常時有している必要はない。例えば、樹脂層１２０の離型性は、樹脂層１２０を貫通孔付きガラス基板１３０から剥離する直前に、発現されても良い。例えば、一部のアクリル樹脂には、紫外線照射によって、離型性が発現するものがある。樹脂層１２０としてそのようなアクリル樹脂を使用した場合、通常の積層体１００のハンドリング等の際には、貫通孔付きガラス基板１３０と樹脂層１２０の間に良好な密着性を確保しておき、必要な段階で、樹脂層１２０に紫外線を照射して、積層体１００から貫通孔付きガラス基板１３０を分離するという操作が可能になる。
また、図１に示すような構成を有する第１の積層体１００では、貫通孔付きガラス基板１３０の第２の表面１４４が樹脂層１２０で覆われているため、例えば、貫通孔１５０に導電性材料を充填して貫通電極を形成する工程において、貫通電極にボイド等の欠陥が生じにくくなるという効果が得られる。
以下、図２および図３を参照して、そのような効果についてより詳しく説明する。
図２および図３には、めっき法によりガラス基板の貫通孔に導電性材料を充填して、貫通電極を形成する際の様子を模式的に示す。なお、図２は、従来の貫通孔付きガラス基板に貫通電極を形成する際の工程を示す断面図であり、図３は、図１に示す構成を有する第１の積層体１００を用いて、貫通孔付きガラス基板に貫通電極を形成する際の工程を示す断面図である。
図２に示すように、従来の貫通孔付きガラス基板に貫通電極を形成する工程では、まず貫通孔５０を有するガラス基板４０が準備される（図２の（ａ））。
次に、このガラス基板４０の貫通孔５０、第１の表面４２、および第２の表面４４に、無電解めっきにより、導電層が設置される（図示されていない）。
次に、電解めっきにより、ガラス基板４０の導電層の形成された位置に、導電性材料５５が成膜される。ここで、電解めっき処理の際、いわゆる「エッジ効果」による影響のため、電界は、貫通孔５０の開口の周囲に集中し易くなる。従って、導電性材料５５は、図２の（ｂ）に示すように、貫通孔５０の開口の周囲では、外方に盛り上がるようにして成長する。
めっき処理時間の増大に伴い、この傾向はより顕著になる。すなわち、めっき層は、貫通孔５０の開口の周囲に集中して成長するようになり、貫通孔５０の側面（ガラス１４０の側壁）部分ではほとんど成長することができなくなる。その結果、ある時間経過後には、図２の（ｃ）に示すように、貫通孔５０の内部は、導電性材料５５によって未だ十分に充填されない状態であるにもかかわらず、貫通孔５０の開口の周囲では、導電性材料５５によって、開口が閉塞された状態となる。
このような状態では、めっき液が貫通孔５０の内部に十分に拡散することができなくなる。そのため、めっき処理の完了後には、図２の（ｄ）に示すように、貫通孔５０の内部に、ボイド９０が生じてしまう。
図２の（ｅ）に示すように、その後、ガラス基板４０の第１の表面４２および第２の表面４４に付着した導電性材料５５を除去しても、貫通電極６０内には、ボイド９０がそのまま残留してしまい、均一な貫通電極６０を得ることができなくなる。
一方、本発明の一実施例による第１の積層体１００を使用して、めっき法により貫通電極を形成する場合、図３の（ａ）に示すように、ガラス基板１４０の第２の表面１４４側には、樹脂層１２０が存在する。
従って、貫通孔１５０のめっき処理の際に、前述のエッジ効果の影響が抑制される。より具体的には、図３の（ｂ）に示すように、少なくともガラス基板１４０の第２の表面１４４の側では、外方に突出するような導電性材料１５５の成長は、有意に抑制される。また、このエッジ効果が緩和される影響により、導電性材料１５５は、貫通孔１５０内でより均一に成長するようになり、貫通孔１５０の側面（ガラス１４０の側壁）での導電性材料１５５の成長が促進される。
さらに、一般に、樹脂層１２０の表面は、ガラス基板１４０に比べて、めっき層が形成されやすいという特徴がある。このため、ガラス基板１４０の第２の表面１４４に樹脂層１２０が存在するような積層体１００の構成では、貫通孔１５０において、第２の表面１４４側からの導電性材料１５５の成長が促進される。
以上の効果により、さらにめっき処理が継続されると、図３の（ｃ）〜図３の（ｄ）に示すように、導電性材料１５５の突出部分によってガラス基板１４０の第１の表面１４２における開口が閉塞される前に、貫通孔１５０は、導電性材料１５５でほぼ充填された状態となる。
従って、その後、めっき処理を完了し、ガラス基板１４０の第１の表面１４２および第２の表面１４４に付着した導電性材料１５５を除去すると、図３の（ｅ）に示すように、貫通孔１５０内に、ボイドや欠陥の少ない貫通電極１６０を形成することができる。
このように、第１の積層体１００では、貫通孔１５０に導電性材料を充填して貫通電極を形成する工程において、貫通電極にボイド等の欠陥が生じにくくなるという効果が得られる。
（本発明の他の実施例による第２の積層体）
次に、図４を参照して、他の実施例による積層体の別の構成（第２の積層体）について説明する。
図４には、他の実施例による第２の積層体の概略的な断面図を示す。
図４に示すように、第２の積層体２００は、基本的に前述の図１に示した積層体１００と同様の構成を有する。このため、図４において、図１と同様の部材には、図１の参照符号に１００を加えた参照符号が使用されている。
ただし、第２の積層体２００では、第１の積層体１００とは異なり、貫通孔２５０内に導電性材料が充填され、貫通電極２６０が形成されている。このため、貫通孔付きガラス基板２３０は、貫通電極付きガラス基板２３０となっている。なお、貫通孔２５０内に充填される導電性材料の種類は、特に限られない。
このような構成の第２の積層体２００においても、前述の第１の積層体１００と同様の効果、すなわち、例えば積層体２００の搬送および／または各工程でのハンドリング中に、貫通孔付きガラス基板２３０にワレや欠陥が発生するおそれを軽減できるという効果が得られることは、当業者には明らかであろう。
（本発明の更に他の実施例による第３の積層体）
次に、図５を参照して、更に他の実施例による積層体の別の構成（第３の積層体）について説明する。
図５には、更に他の実施例による第３の積層体の概略的な断面図を示す。
図５に示すように、第３の積層体３００は、基本的に前述の図４に示した積層体２００と同様の構成部材を有する。このため、図５において、図４と同様の部材には、図４の参照符号に１００を加えた参照符号が使用されている。
ただし、第３の積層体３００では、第２の積層体２００とは異なり、貫通電極付きガラス基板３３０の上部に、さらに導電性配線パターン３７０が配置されている。
導電性配線パターン３７０は、絶縁層３７５と、該絶縁層３７５の表面および内部に形成された導電性配線部分３８０とを有する。導電性配線部分３８０の一部は、貫通電極付きガラス基板３３０の貫通電極３６０と電気的に接続されても良い。
このような構成の第３の積層体３００においても、前述の第１の積層体１００および第２の積層体２００と同様の効果、すなわち、例えば搬送および／または各工程でのハンドリング中に、貫通孔付きガラス基板３３０にワレや欠陥が発生する危険性を軽減できるという効果が得られることは、当業者には明らかであろう。
（積層体を構成する各部材について）
次に、前述の積層体を構成する各部材の仕様等について、より詳しく説明する。
なお、ここでは、前述の図５に示した第３の積層体３００を例に、その構成部材について説明する。ただし、第１の積層体１００および第２の積層体２００についても、同様の構成部材が使用され得ることは明らかである。
（支持基板３１０）
支持基板３１０は、上部に樹脂層３２０と貫通孔付きガラス基板３３０（または貫通電極付きガラス基板３３０。以下同じ）を支持するための部材である。支持基板３１０により、積層体３００に剛性が付与され、積層体３００の強度を高めることができる。
支持基板３１０の材質は、特に限られない。
支持基板３１０は、例えば、ステンレス鋼または銅のような金属で構成されても良い。あるいは、支持基板３１０は、例えば、無アルカリガラス、ソーダライムガラス等のガラスであっても良い。あるいは、支持基板３１０は、ガラスエポキシ樹脂、プラスチック（合成樹脂）であっても良い。プラスチックとしては、これに限られるものではないが、例えば、ポリエチレンテレフタレート樹脂、ポリカーボネート樹脂、ポリイミド樹脂、フッ素樹脂、ポリアミド樹脂、芳香族ポリアミド樹脂、ポリアミドイミド樹脂、ポリエーテルスルホン樹脂、ポリエーテルケトン樹脂、ポリエーテルケトンケトン樹脂、ポリエーテルエーテルケトン樹脂、ポリエチレンナフタレート樹脂、ポリアクリル樹脂、各種液晶ポリマー樹脂、シリコーン樹脂などで構成されても良い。
なお、インターポーザの製造過程において、積層体３００を熱処理する必要がある場合、支持基板３１０は、耐熱性を有することが好ましい。
支持基板３１０の厚さは、特に限られないが、例えば、０．３ｍｍ〜１．１ｍｍの範囲であっても良い。支持基板３１０の厚さが薄すぎると、積層体３００に十分な剛性を提供することが難しくなる。
（樹脂層３２０）
樹脂層３２０は、支持基板３１０に貫通孔付きガラス基板３３０を結合させる役割を有する。
樹脂層３２０は、これに限られるものではないが、例えば、硬化性シリコーン樹脂および／またはアクリル樹脂等で構成されても良い。
なお、前述のように、樹脂層３２０は、貫通孔付きガラス基板３３０に対して離型性を有することが好ましい。この場合、必要な段階において、積層体３００における貫通孔付きガラス基板３３０〜導電性配線パターン３７０の部分を、樹脂層３２０〜支持基板３１０の部分から容易に分離させることが可能になる。
そのような離型性を有する樹脂組成物として、例えば、特開２０１１−４６１７４号公報に記載されている樹脂組成物（オルガノアルケニルポリシロキサンと分子末端のケイ素原子に結合した水素原子を有するオルガノハイドロジェンポリシロキサンとを含む硬化性シリコーン樹脂組成物）が挙げられる。また、一部のアクリル樹脂にも、紫外線照射により離型性が発現するものが存在する。
なお、支持基板３１０と樹脂層３２０の間の密着性は、樹脂層３２０と貫通孔付きガラス基板３３０の間の密着性よりも大きいことが好ましい。この場合、樹脂層３２０を貫通孔付きガラス基板３３０から剥離する際に、樹脂層３２０が支持基板３１０との界面で剥離する可能性が抑制される。従って、積層体３００における貫通孔付きガラス基板３３０〜導電性配線パターン３７０の部分を、より確実に樹脂層３２０〜支持基板３１０の部分から分離することができる。
樹脂層３２０の厚さは、特に限定されない。樹脂層３２０の厚さは、例えば１μｍ〜５０μｍの範囲であっても良い。
（貫通孔付きガラス基板３３０）
貫通孔付きガラス基板３３０用のガラス基板３４０は、ソーダライムガラスおよび無アルカリガラスなど、いかなるガラスで構成されても良い。
ただし、レーザ加工法によりガラス基板に貫通孔を形成することを想定した場合、ガラス基板３４０の熱膨張係数は、３×１０−６／Ｋ〜１×１０−５／Ｋの範囲であることが好ましい。これにより、レーザ加工の際に、ガラス基板にワレやクラックが生じることを有意に抑制することができる。
貫通孔付きガラス基板３３０は、０．０５ｍｍ〜０．３ｍｍの厚さを有する。
貫通孔３５０は、いかなる数、寸法、形状、およびピッチで、ガラス基板３４０に形成されても良い。
例えば、貫通孔３５０の形状は、略円柱状、略楕円柱状、または略角柱状であっても良い。また、貫通孔３５０は、ガラス基板３４０の第１の表面３４２から第２の表面３４４に沿って、テーパ形状を有しても良い。
また、例えば、ガラス基板３４０の表面（第１の表面３４２または第２の表面３４４）での貫通孔３５０（すなわち開口部）の最大寸法は、５μｍ〜１００μｍの範囲であっても良い。なお、この寸法は、貫通孔３５０が略円柱状および楕円柱状の場合、それぞれ、貫通孔３５０の開口の直径および開口の長軸の長さを意味する。
また、例えば、貫通孔３５０は、１０μｍ〜５００μｍのピッチで、ガラス基板３４０に配置されても良い。
（貫通電極３６０）
貫通孔３５０内に形成される貫通電極３６０を構成する材料は、導電性材料である限り、特に限られない。貫通電極３６０は、例えば、亜鉛金属、亜鉛合金、ニッケル金属、ニッケル合金、銅金属、および銅合金等で構成されても良い。後述するように、貫通電極３６０は、めっき法等により、貫通孔３５０内に形成することができる。
（導電性配線パターン３７０）
導電性配線パターン３７０は、ガラス基板３４０第１の表面３４２の上部に配置される。
導電性配線パターン３７０は、例えば、絶縁層３７５と、該絶縁層３７５の表面および内部に形成された導電性配線部分３８０とを有する。
絶縁層３７５は、これに限られるものではないが、例えば、樹脂等で構成される。また、導電性配線部分３８０は、例えば、銅のような導電性金属材料で構成される。導電性配線部分３８０の少なくとも一部は、貫通電極付きガラス基板３３０の貫通電極３５０と電気的に接合されても良い。
（本発明の更に他の実施例による積層体の製造方法）
次に、図面を参照して、本発明の更に他の実施例による積層体の製造方法について説明する。
なお、ここでは、特に、図５に示した第３の積層体３００を製造する場合を例に、その製造方法について説明する（従って、参照符号も、図５に示したものを使用する）。ただし、第１の積層体１００および第２の積層体２００についても、同様の製造方法の一部を利用することにより製造できることは明らかである。
図６には、更に他の実施例による積層体の製造方法の概略的なフロー図を示す。
図６に示すように、本発明の一実施例による積層体の製造方法は、
支持基板上に樹脂層を形成する工程（ステップＳ１１０）と、
前記樹脂層の上に、複数の貫通孔が形成された、厚さが０．０５ｍｍ〜０．３ｍｍのガラス基板を密着させて、積層体を形成する工程（ステップＳ１２０）と、
前記ガラス基板の少なくとも一つの貫通孔に、導電性材料を充填する工程（ステップＳ１３０）と、
前記ガラス基板の前記樹脂層とは反対側の表面に、前記貫通孔に充填された導電性材料と電気的に接続された導電性配線パターンを形成する工程（ステップＳ１４０）と、
を有する。
ここで、更に他の実施例による積層体の製造方法は、必要な場合、さらに、
前記樹脂層と前記ガラス基板の間で、両者を剥離させる工程（ステップＳ１５０）
を有しても良い。
なお、貫通孔に導電性材料が充填された貫通電極付きガラス基板は、貫通孔に導電性材料が充填されていない貫通孔付きガラス基板に比べて、強度が高くなっている。従って、貫通電極付きガラス基板を単独で搬送したり、各工程において貫通電極付きガラス基板を単独でハンドリングしたりしても、ガラス基板にワレや欠陥が生じない場合がある。そのような場合、ステップＳ１４０とステップＳ１５０の順番は、逆にしても良い。
以下、各工程について詳しく説明する。
（ステップＳ１１０）
まず、支持基板３１０上に樹脂層３２０が形成される。
支持基板３１０上に樹脂層３２０を形成する方法は、特に限られない。例えば、樹脂層３２０は、支持基板３１０上に流動性または非流動性の樹脂組成物を設置し、これを固化することにより形成されても良い。
樹脂組成物は、必要に応じて有機溶剤を含んでも良い。
支持基板３１０上に樹脂組成物を設置する方法としては、例えば、スプレーコート法、ダイコート法、スピンコート法、ディップコート法、ロールコート法、バーコート法、スクリーン印刷法、およびグラビアコート法が挙げられる。
樹脂組成物を固化する方法は、特に限られない。樹脂組成物は、例えば、加熱処理および／または紫外線照射処理等により、固化されても良い。
例えば、樹脂層３２０として硬化性シリコーン樹脂を使用する場合、支持基板３１０上に、前述の樹脂組成物（オルガノアルケニルポリシロキサンと分子末端のケイ素原子に結合した水素原子を有するオルガノハイドロジェンポリシロキサンとを含む硬化性シリコーン樹脂組成物）を塗布した後、この樹脂組成物を大気下、５０℃〜３００℃の温度に保持して、樹脂組成物を固化しても良い。
なお、以降の工程（ステップＳ１５０）において、積層体３００から貫通孔付きガラス基板３３０を分離する際に、支持基板３１０と樹脂層３２０の界面で剥離が生じないよう、支持基板３１０と樹脂層３２０の間の密着力は、高いことが好ましい。
このため、樹脂組成物を設置する前に、支持基板３１０の表面に対して表面改質処理を実施しても良い。表面改質処理としては、例えば、シランカップリング剤のような化学的に固定力を向上させる化学的方法（プライマー処理）や、フレーム（火炎）処理のように表面活性基を増加させる物理的方法、およびサンドブラスト処理のように表面の粗度を増加させることにより、くさび効果を発現させる機械的処理方法などが挙げられる。
なお、前述のように、樹脂層３２０は、以降の工程（ステップＳ１２０）で上部に配置される貫通孔付きガラス基板３３０との界面において、離型性を有することが好ましい。この場合、積層体３００の貫通孔付きガラス基板３３０を分離する工程（ステップＳ１５０）において、貫通孔付きガラス基板３３０と樹脂層３２０の界面で、両者を容易に分離することができるという効果が得られる。
（ステップＳ１２０）
次に、前述のステップＳ１１０で形成された樹脂層３２０の上に、貫通孔付きガラス基板３３０が配置され、積層体３００が構成される。
貫通孔付きガラス基板３３０は、ガラス基板３４０に複数の貫通孔３５０を形成することにより調製される。
貫通孔３５０の形成方法は、特に限られない。貫通孔３５０は、例えば、ガラス基板３４０に、適当なエネルギーを有するエキシマレーザ光等のレーザ光を照射することにより、形成されても良い。あるいは、貫通孔３５０は、レーザ誘導放電加工法により、形成されても良い。
前述のように、貫通孔３５０の数、寸法、形状、およびピッチは、特に限られない。例えば、貫通孔３５０の形状は、略円柱状、略楕円柱状、または略角柱状であっても良い。また、貫通孔３５０は、ガラス基板３４０の第１の表面３４２から第２の表面３４４に沿って、テーパ形状を有しても良い。
樹脂層３２０の上に貫通孔付きガラス基板３３０を密着させる方法は、特に限られない。例えば、樹脂層３２０の上に貫通孔付きガラス基板３３０を積層した後、ロールまたはプレスを用いて、両者を圧着密着させても良い。あるいは、樹脂層３２０の上に貫通孔付きガラス基板３３０を積層した後、これを加圧チャンバー内に配置し、非接触圧着方式で、両者を密着させても良い。この他にも、各種方法が考えられる。
以上の工程により、支持基板３１０、樹脂層３２０、および貫通孔付きガラス基板３３０を有する積層体が構成される。
例えば、図１に示した第１の積層体１００は、以上の工程を経て製造されても良い。
（ステップＳ１３０）
第３の積層体３００（および第２の積層体２００）を製造する場合は、次に、貫通孔付きガラス基板３３０の少なくとも一つの貫通孔３５０に、導電性材料が充填され、貫通電極３６０が形成される。
貫通電極３６０、すなわち導電性材料の種類は、特に限られない。導電性材料には、例えば、ニッケル金属、ニッケル合金、銅金属、銅合金、亜鉛金属、または亜鉛合金等が使用されても良い。
また、貫通電極３６０の形成方法は、特に限られない。
貫通電極３６０は、例えば、めっき法により、貫通孔３５０に導電性材料を充填することにより形成されても良い。
例えば、導電性材料として銅を使用し、めっき法により貫通孔３５０に銅を充填する場合、以下のような処理が実施されても良い：
（第１の処理）
まず、銅の無電解めっき処理により、ガラス基板３４０の第１の表面３４２、および貫通孔３５０を形成する側壁に、無電解銅めっき膜が形成される。
（第２の処理）
次に、銅の電解めっき処理により、第１の処理で成膜された無電解銅めっき膜上に、銅の電気めっき層が形成される。
これにより、貫通孔３５０が銅金属で充填され、貫通電極３６０を形成できる。
ここで、本発明の一実施例による積層体の構成では、貫通孔付きガラス基板３３０の第２の表面３４４は、樹脂層３２０で覆われている。このため、前述のように、めっき法により貫通電極３６０を形成した場合、エッジ効果の影響を緩和することができ、ボイドや欠陥の少ない貫通電極３６０を形成することができるという効果が得られる（図３参照）。
（ステップＳ１４０）
次に、貫通電極付きガラス基板３３０の上部に、所望の導電性配線パターン３７０が形成される。
導電性配線パターン３７０の形成方法は、特に限られず、従来の各種方法が適用されても良い。例えば、貫通電極付きガラス基板３３０の上部に、マスクを介して絶縁層のパターンを形成した後、導電性材料を所望の位置に成膜する方法により、導電性配線パターン３７０を形成しても良い。あるいは絶縁層の成膜と部分的エッチング除去、および導電性材料の成膜と部分的エッチング除去等の処理を繰り返し実施して、絶縁層３７５の内部および／または表面に、導電性配線部分３８０を形成しても良い。
以上の工程により、図５に示したような第３の積層体３００を製造することができる。
（ステップＳ１５０）
必要な場合、次に、樹脂層３２０と貫通電極付きガラス基板３３０の界面で、両者を分離する工程を実施しても良い。
これにより、貫通電極付きガラス基板３３０と、その上部に配置された導電性配線パターン３７０とを備えるインターポーザ用の中間品が製造される。
以上のような積層体の製造方法は、前述のように、強度の低い貫通孔付きガラス基板３３０が単独で搬送されたり、ハンドリングされたりする過程を有しない。このため、最終的に得られる積層体、さらにはインターポーザ用の中間品において、ガラス基板にワレや欠陥が生じる危険性を軽減することができる。
本発明は、例えば、半導体三次元パッケージ化技術において使用され得るインターポーザ等に利用することができる。
以上本発明の好ましい実施例について詳述したが、本発明は係る特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形、変更が可能である。
本国際出願は、２０１２年９月７日に出願した日本国特許出願２０１２−１９７７４３号に基づく優先権を主張するものであり、日本国特許出願２０１２−１９７７４３号の全内容をここに本国際出願に援用する。
４０ ガラス基板
４２ 第１の表面
４４ 第２の表面
５０ 貫通孔
５５ 導電性材料
６０ 貫通電極
９０ ボイド
１００ 第１の積層体
１１０ 支持基板
１２０ 樹脂層
１３０ 貫通孔付きガラス基板
１４０ ガラス基板
１４２ 第１の表面
１４４ 第２の表面
１５０ 貫通孔
１５５ 導電性材料
１６０ 貫通電極
２００ 第２の積層体
２１０ 支持基板
２２０ 樹脂層
２３０ 貫通孔（貫通電極）付きガラス基板
２４０ ガラス基板
２４２ 第１の表面
２４４ 第２の表面
２５０ 貫通孔
２６０ 貫通電極
３００ 第３の積層体
３１０ 支持基板
３２０ 樹脂層
３３０ 貫通孔（貫通電極）付きガラス基板
３４０ ガラス基板
３４２ 第１の表面
３４４ 第２の表面
３５０ 貫通孔
３６０ 貫通電極
３７０ 導電性配線パターン
３７５ 絶縁層
３８０ 導電性配線部分

Claims (20)

  1. 複数の貫通孔を有するガラス基板を含む、インターポーザ用の中間品を製造する方法であって、
    （ａ）支持基板上に樹脂層を形成する工程と、
    （ｂ）前記樹脂層の上に、複数の貫通孔が形成された、厚さが０．０５ｍｍ〜０．３ｍｍのガラス基板を密着させて、積層体を形成する工程と、
    を有する方法。
  2. 前記複数の貫通孔が形成されたガラス基板は、ガラス基板にレーザ光を照射することにより形成されることを特徴とする請求項１に記載の方法。
  3. 前記貫通孔の少なくとも一つは、前記ガラス基板の前記樹脂層とは反対側の表面における開口の最大寸法が５μｍ〜１００μｍであることを特徴とする請求項１または２に記載の方法。
  4. 前記貫通孔は、前記ガラス基板に、１０μｍ〜５００μｍのピッチで形成されていることを特徴とする請求項１乃至３のいずれか一つに記載の方法。
  5. 前記（ａ）の工程は、前記支持基板上に樹脂組成物を設置した後、該樹脂組成物を硬化させる工程を有することを特徴とする請求項１乃至４のいずれか一つに記載の方法。
  6. 前記樹脂層は、前記ガラス基板に対して離型性を有することを特徴とする請求項１乃至５のいずれか一つに記載の方法。
  7. 前記樹脂層は、硬化性シリコーン樹脂、および／または紫外線照射により離型性を発現するアクリル樹脂を含むことを特徴とする請求項１乃至６のいずれか一つに記載の方法。
  8. さらに、
    （ｃ）前記ガラス基板の少なくとも一つの貫通孔に、導電性材料を充填する工程
    を有することを特徴とする請求項１乃至７のいずれか一つに記載の方法。
  9. さらに、
    （ｄ）前記ガラス基板の前記樹脂層とは反対側の表面に、前記貫通孔に充填された導電性材料と電気的に接続された導電性配線パターンを形成する工程
    を有することを特徴とする請求項８に記載の方法。
  10. さらに、
    （ｅ）前記樹脂層と前記ガラス基板の間で、両者を剥離させる工程
    を有することを特徴とする請求項８または９に記載の方法。
  11. 複数の貫通孔が形成されたガラス基板を有するインターポーザの中間品であって、
    支持基板、および
    前記支持基板と前記ガラス基板の間に設置された樹脂層
    を有し、
    前記ガラス基板は、０．０５ｍｍ〜０．３ｍｍの厚さを有する、中間品。
  12. 前記貫通孔の少なくとも一つは、前記ガラス基板の前記樹脂層とは反対側の表面における開口の最大寸法が５μｍ〜１００μｍであることを特徴とする請求項１１に記載の中間品。
  13. 前記貫通孔は、前記ガラス基板に、１０μｍ〜５００μｍのピッチで形成されていることを特徴とする請求項１１または１２に記載の中間品。
  14. 前記樹脂層は、前記ガラス基板に対して離型性を有することを特徴とする請求項１１乃至１３のいずれか一つに記載の中間品。
  15. 前記樹脂層は、硬化性シリコーン樹脂、および／または紫外線照射により離型性を発現するアクリル樹脂を含むことを特徴とする請求項１１乃至１４のいずれか一つに記載の中間品。
  16. 前記樹脂層は、１μｍ〜５０μｍの厚さを有することを特徴とする請求項１１乃至１５のいずれか一つに記載の中間品。
  17. 前記ガラス基板の複数の貫通孔は、導電性材料で充填されていることを特徴とする請求項１１乃至１６のいずれか一つに記載の中間品。
  18. さらに、前記ガラス基板の前記樹脂層とは反対側の表面に、前記導電性材料の少なくとも一つと電気的に接続された導電性配線パターンを有することを特徴とする請求項１７に記載の中間品。
  19. 前記支持基板は、０．３ｍｍ〜１．１ｍｍの厚さを有することを特徴とする請求項１１乃至１８のいずれか一つに記載の中間品。
  20. 前記ガラス基板は、３×１０−６／Ｋ〜１×１０−５／Ｋの熱膨張係数を有することを特徴とする請求項１１乃至１９のいずれか一つに記載の中間品。
JP2014534249A 2012-09-07 2013-08-01 インターポーザ用の中間品を製造する方法およびインターポーザ用の中間品 Active JP6176253B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012197743 2012-09-07
JP2012197743 2012-09-07
PCT/JP2013/070934 WO2014038326A1 (ja) 2012-09-07 2013-08-01 インターポーザ用の中間品を製造する方法およびインターポーザ用の中間品

Publications (2)

Publication Number Publication Date
JPWO2014038326A1 JPWO2014038326A1 (ja) 2016-08-08
JP6176253B2 true JP6176253B2 (ja) 2017-08-09

Family

ID=50236943

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014534249A Active JP6176253B2 (ja) 2012-09-07 2013-08-01 インターポーザ用の中間品を製造する方法およびインターポーザ用の中間品

Country Status (4)

Country Link
US (2) US9674956B2 (ja)
JP (1) JP6176253B2 (ja)
TW (2) TWI588029B (ja)
WO (1) WO2014038326A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015211162A (ja) * 2014-04-28 2015-11-24 旭硝子株式会社 ガラス部材の製造方法、ガラス部材、およびガラスインターポーザ
CN106470953B (zh) * 2014-04-30 2019-03-12 康宁股份有限公司 用于制造穿通玻璃通孔的接合材料的回蚀工艺
JP2016009844A (ja) 2014-06-26 2016-01-18 ソニー株式会社 半導体装置および半導体装置の製造方法
JP6447075B2 (ja) * 2014-12-10 2019-01-09 凸版印刷株式会社 配線基板、半導体装置及び半導体装置の製造方法
JP6509635B2 (ja) * 2015-05-29 2019-05-08 東芝メモリ株式会社 半導体装置、及び、半導体装置の製造方法
TW201704177A (zh) * 2015-06-10 2017-02-01 康寧公司 蝕刻玻璃基板的方法及玻璃基板
US10410883B2 (en) 2016-06-01 2019-09-10 Corning Incorporated Articles and methods of forming vias in substrates
US10794679B2 (en) 2016-06-29 2020-10-06 Corning Incorporated Method and system for measuring geometric parameters of through holes
US10134657B2 (en) 2016-06-29 2018-11-20 Corning Incorporated Inorganic wafer having through-holes attached to semiconductor wafer
EP3542395A4 (en) 2016-11-18 2020-06-17 Samtec, Inc. FILLING MATERIALS AND METHODS FOR FILLING THROUGH HOLES OF A SUBSTRATE
US11078112B2 (en) 2017-05-25 2021-08-03 Corning Incorporated Silica-containing substrates with vias having an axially variable sidewall taper and methods for forming the same
US10580725B2 (en) 2017-05-25 2020-03-03 Corning Incorporated Articles having vias with geometry attributes and methods for fabricating the same
US11554984B2 (en) 2018-02-22 2023-01-17 Corning Incorporated Alkali-free borosilicate glasses with low post-HF etch roughness
WO2020203665A1 (ja) * 2019-04-02 2020-10-08 三菱電機株式会社 複合プリント配線板およびその製造方法
US11780210B2 (en) * 2019-09-18 2023-10-10 Intel Corporation Glass dielectric layer with patterning

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3796099B2 (ja) 2000-05-12 2006-07-12 新光電気工業株式会社 半導体装置用インターポーザー、その製造方法および半導体装置
WO2003007370A1 (en) * 2001-07-12 2003-01-23 Hitachi, Ltd. Wiring glass substrate and method of manufacturing the wiring glass substrate, conductive paste and semiconductor module used for wiring glass substrate, and method of forming wiring substrate and conductor
JP4057399B2 (ja) * 2002-11-07 2008-03-05 株式会社フジクラ 微細孔への金属充填方法
JP4098673B2 (ja) * 2003-06-19 2008-06-11 新光電気工業株式会社 半導体パッケージの製造方法
WO2005027606A1 (ja) 2003-09-09 2005-03-24 Hoya Corporation 両面配線ガラス基板の製造方法
JP2006179564A (ja) * 2004-12-21 2006-07-06 Nec Corp 半導体接続基板、半導体装置、半導体デバイス及び半導体基板並びに半導体接続基板の製造方法
JP5200538B2 (ja) * 2005-08-09 2013-06-05 旭硝子株式会社 薄板ガラス積層体及び薄板ガラス積層体を用いた表示装置の製造方法
CN101489949B (zh) * 2006-07-12 2012-12-19 旭硝子株式会社 带保护用玻璃的玻璃基板、使用带保护用玻璃的玻璃基板的显示装置的制造方法及剥离纸用硅酮
JP5027460B2 (ja) * 2006-07-28 2012-09-19 東京応化工業株式会社 ウエハの接着方法、薄板化方法、及び剥離方法
JP5003082B2 (ja) * 2006-09-26 2012-08-15 富士通株式会社 インターポーザ及びその製造方法
JP5333435B2 (ja) * 2008-03-04 2013-11-06 日本電気株式会社 貫通電極付きキャパシタおよびその製造方法、並びに半導体装置
JP5453763B2 (ja) * 2008-10-27 2014-03-26 大日本印刷株式会社 貫通電極基板の製造方法
EP2392549A4 (en) * 2009-02-02 2014-02-26 Asahi Glass Co Ltd GLASS SUBSTRATE FOR SEMICONDUCTOR DEVICE ELEMENT AND METHOD FOR PRODUCING GLASS SUBSTRATE FOR SEMICONDUCTOR DEVICE ELEMENT
JP5562597B2 (ja) * 2009-08-28 2014-07-30 荒川化学工業株式会社 支持体、ガラス基板積層体、支持体付き表示装置用パネル、および表示装置用パネルの製造方法
CN102481764B (zh) * 2009-09-08 2014-11-05 旭硝子株式会社 玻璃/树脂层叠体、及使用其的电子设备
JP5343164B2 (ja) * 2010-03-31 2013-11-13 京セラ株式会社 インターポーザー及びそれを用いた電子装置
JP2011228495A (ja) * 2010-04-20 2011-11-10 Asahi Glass Co Ltd 半導体デバイス貫通電極形成用のガラス基板の製造方法および半導体デバイス貫通電極形成用のガラス基板
JP2011228511A (ja) * 2010-04-21 2011-11-10 Asahi Glass Co Ltd 半導体デバイス貫通電極用のガラス基板およびその製造方法
JP2012129481A (ja) 2010-12-17 2012-07-05 Seiko Instruments Inc 電子部品及びその製造方法

Also Published As

Publication number Publication date
US9674956B2 (en) 2017-06-06
TWI588029B (zh) 2017-06-21
JPWO2014038326A1 (ja) 2016-08-08
US20150173191A1 (en) 2015-06-18
TW201418036A (zh) 2014-05-16
TW201722713A (zh) 2017-07-01
WO2014038326A1 (ja) 2014-03-13
US9974192B2 (en) 2018-05-15
US20170238426A1 (en) 2017-08-17

Similar Documents

Publication Publication Date Title
JP6176253B2 (ja) インターポーザ用の中間品を製造する方法およびインターポーザ用の中間品
CN109997418B (zh) 多层布线板的制造方法
US11527415B2 (en) Multilayer circuit board manufacturing method
US9232644B2 (en) Wiring substrate
JPWO2018066114A1 (ja) 多層配線板の製造方法
TW201513761A (zh) 電路基板、電路基板的製造方法及電子機器
KR20170081226A (ko) 상향식 전해 도금 방법
JP2011228613A (ja) 支持体金属箔付き複合金属層、これを用いた配線板とその製造方法、この配線板を用いた半導体パッケージの製造方法
CN111903196A (zh) 玻璃芯器件及其制造方法
JP2014154631A (ja) 多層配線板およびその製造方法
JP2010161298A (ja) 導電ペーストの充填方法及び多層基板の製造方法
CN113169133B (zh) 半导体封装体的制造方法
JP2018116963A (ja) パッケージ用基板、およびその製造方法
JP2014146761A (ja) 積層基板およびその製造方法
JP2013058545A (ja) 電子デバイス及びその製造方法
JP2016111244A (ja) 配線基板及びその製造方法
CN104538314A (zh) 三层封装基板及封装芯片的制作方法及三层封装基板
JP5998643B2 (ja) 積層基板および多層配線板の製造方法
JP2017188501A (ja) 多層配線基板の製造方法及び剥離用積層基板
JP5716948B2 (ja) 半導体素子搭載用パッケージ基板の製造方法
JP5303532B2 (ja) プリント配線板、その製造方法、多層プリント配線板、及びその製造方法
WO2022209978A1 (ja) 多層基板の製造方法及び配線基板
JP2023074755A (ja) 多層配線基板および多層配線基板の製造方法
WO2011061969A1 (ja) 部分多層配線基板及びその製造方法
JP2023074750A (ja) 多層配線基板および多層配線基板の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170418

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170613

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170626

R150 Certificate of patent or registration of utility model

Ref document number: 6176253

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250