CN106470953B - 用于制造穿通玻璃通孔的接合材料的回蚀工艺 - Google Patents

用于制造穿通玻璃通孔的接合材料的回蚀工艺 Download PDF

Info

Publication number
CN106470953B
CN106470953B CN201580036200.5A CN201580036200A CN106470953B CN 106470953 B CN106470953 B CN 106470953B CN 201580036200 A CN201580036200 A CN 201580036200A CN 106470953 B CN106470953 B CN 106470953B
Authority
CN
China
Prior art keywords
glass substrate
face
bonding layer
hole
glass
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201580036200.5A
Other languages
English (en)
Other versions
CN106470953A (zh
Inventor
蔡志伟
王柏凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Corning Inc
Original Assignee
Corning Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Corning Inc filed Critical Corning Inc
Publication of CN106470953A publication Critical patent/CN106470953A/zh
Application granted granted Critical
Publication of CN106470953B publication Critical patent/CN106470953B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C15/00—Surface treatment of glass, not in the form of fibres or filaments, by etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Organic Chemistry (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Surface Treatment Of Glass (AREA)
  • Drying Of Semiconductors (AREA)
  • Weting (AREA)

Abstract

一种用于在玻璃衬底中制造通孔的方法包括：通过接合层将包括多个孔洞的玻璃衬底的第一面接合至玻璃载体的第一面。接合层在玻璃衬底的第一面与玻璃载体的第一面之间具有厚度t，并且从玻璃衬底的第一面延伸到多个孔洞中的至少一些孔洞内至深度h。该方法包括：通过玻璃衬底中的多个孔洞将接合层回蚀至深度d。深度d小于厚度t与深度h之和。该方法可包括：用导电材料填充多个孔洞；以及将玻璃衬底从接合层和玻璃载体去接合。

Description

用于制造穿通玻璃通孔的接合材料的回蚀工艺
本申请根据35 U.S.C.§119要求2014年4月30日提交的美国临时申请S/N.61/986,370的优先权益，本申请依赖该美国临时申请的内容并且其内容通过引用而整体结合于此。
背景
技术领域
本说明书通常涉及穿通玻璃通孔(through glass via)的制造，且更具体地，涉及用于制造穿通玻璃通孔的蚀刻工艺。
技术背景
穿通衬底通孔提供了物理电子电路或芯片中的多个层之间的电连接。例如，在三维堆叠的集成电路中，穿通衬底通孔垂直地且水平地实现了电子部件的集成。传统上，穿通衬底通孔采用硅衬底。然而，因为玻璃比硅更便宜，所以玻璃衬底在电子器件中正变得更加流行。
虽然玻璃的降低的成本、灵活的热膨胀系数以及固有的绝缘特性使得玻璃作为衬底的选择成为有吸引力的选项，但是使用玻璃的呈现出若干挑战。具体而言，使用玻璃衬底的一个挑战在于在制造工艺期间处理合适地薄的玻璃片。另一个挑战在于，在入口孔洞处不使玻璃破裂且不会不利地影响通孔的金属化的情况下，在玻璃衬底中以高速率形成孔洞。
因此，存在对于形成穿通玻璃通孔的替代方法的需要，所述方法增强可制造性并实现通孔的可靠金属化。
发明内容
根据一个实施例，用于在衬底中制造多个通孔的方法包括：使用接合层将包括多个孔洞的衬底的第一面接合到载体的第一面。所述接合层在衬底的第一面与载体的第一面之间具有厚度t，并从且玻璃衬底的第一面延伸到多个孔洞中的至少一些孔洞内至深度h。所述方法还包括：通过衬底中的多个孔洞将接合层蚀刻至深度d。所述深度d小于厚度t与深度h之和。所述方法还包括：用材料填充多个孔洞以形成多个通孔。
在另一个实施例中，用于在衬底中制造多个通孔的方法包括：将包括多个孔洞的衬底的第一面接合至载体的第一面；使用湿法蚀刻工艺通过衬底中的多个孔洞将接合层蚀刻至深度d；用导电材料填充多个孔洞以在衬底中形成多个通孔；以及将包括多个通孔的玻璃衬底从接合层以及载体去接合。衬底的第一面通过接合层被接合至玻璃载体。所述接合层在衬底的第一面与载体的第一面之间具有厚度t，并且深度d是从衬底的第一面测量到的。深度d小于厚度t。导电材料以深度d延伸到接合层内，使得当衬底从接合层以及载体去接合时，导电材料从衬底的第一面突出。
在另一个实施例中，用于在衬底中制造多个通孔的方法包括：通过接合层将包括多个孔洞的衬底的第一面接合至载体的第一面；使用干法蚀刻工艺将接合层蚀刻至深度d；用导电材料填充多个孔洞以在衬底中形成多个通孔；以及将包括多个通孔的衬底从接合层以及载体去接合。所述接合层在衬底的第一面与载体的第一面之间具有厚度t。深度d是从衬底的第一面测量到的，并等于厚度t。载体的第一面是干法蚀刻工艺的停止层(stoplayer)。当将衬底从接合层以及载体去接合时，导电材料形成从衬底的第一面延伸长度l的柱，其中，所述长度l等于接合层层的厚度t。
以下的详细描述将阐述附加的特征和优点，这些特征和优点部分地对于本领域的技术人员来说根据该描述将是显而易见的，或者通过实施本文所述的实施例可认识到，包括以下详细描述、权利要求书以及附图。
应当理解的是，以上一般描述和以下详细描述两者描述了各实施例，并且它们旨在提供用于理解所要求保护的主题的本质和特性的概观或框架。包括了附图以提供对各个实施例的进一步的理解，并且附图被结合到本说明书中并构成说明书的一部分。附图示出本文所述的各个实施例，并与说明书一起用于说明所要求保护的主题的原理和操作。
附图说明
图1示意性描绘了根据一个或多个实施例的玻璃衬底，所述玻璃衬底包括通过接合层而接合至玻璃载体的多个孔洞；
图2示意性描绘了根据一个或多个实施例的、通过图1中描绘的玻璃衬底中的多个孔洞来对接合层进行回蚀的工艺的横截面；
图3A示意性描绘了根据一个或多个实施例的、将接合层回蚀至深度d的工艺的横截面，所述深度d等于玻璃衬底中的多个孔洞内的接合层的远端面的高度h；
图3B示意性描绘了根据一个或多个实施例的、将接合层回蚀至延伸到接合层内的长度l的深度d的工艺的横截面；
图3C示意性描绘了根据一个或多个实施例的、将接合层回蚀至深度d的工艺的横截面，所述深度d等于玻璃衬底中多个孔洞内的接合层的远端面的高度h与进入接合层内的长度l之和；
图4A示意性描绘了根据一个或多个实施例的金属填充工艺的横截面，其中导电材料形成具有蘑菇形状的多个通孔；
图4B示意性描绘了根据一个或多个实施例的金属填充工艺的横截面，其中导电材料形成具有柱状的多个通孔；
图4C示意性描绘了根据一个或多个实施例的金属填充工艺的横截面，其中导电材料形成具有柱状的多个通孔；
图5A示意性描绘了根据图4A中所示的实施的、对具有多个蘑菇形状通孔的玻璃衬底的去接合工艺的横截面；
图5B示意性描绘了根据图4B中所示的实施的、对具有多个柱状通孔的玻璃衬底的去接合工艺的横截面；以及
图5C示意性描绘了根据图4C中所示的实施的、对具有多个柱状通孔的玻璃衬底的去接合工艺的横截面。
具体实施方式
现在将详细地参照各个实施例，在附图中示出了这些实施例的示例。在可能时，将在所有附图中使用相同的附图标号来指示相同或类似的部件。图1中示出了在本公开的方法中使用的部件的一个实施例，并且该部件一般通篇通过附图标记100来指定。所述部件一般可包括玻璃衬底，所述玻璃衬底包括通过接合层被接合至玻璃载体的多个孔洞。接合层可通过多个孔洞被蚀刻，用导电材料来填充，并且玻璃衬底可从玻璃载体去接合。
本公开的方法使得穿通玻璃通孔能够被制造在玻璃衬底中，尽管存在与玻璃衬底的处理相关联的挑战。例如，通过将玻璃衬底接合至玻璃载体，可缓和与处理薄玻璃衬底相关联的的挑战。此外，各个实施例在导致更有效的金属化时可利用现有的半导体工艺以及工艺流程。
在图1中示出的实施例中，包括多个孔洞104的玻璃衬底102通过接合层108被接合至玻璃载体106。玻璃衬底102可例如用作插入器以提供三维芯片内的电连接。玻璃衬底102包括第一面110以及与第一面110相对的第二面112。类似地，玻璃载体106包括第一面114以及与第一面114相对的第二面116。玻璃载体106可使制造商能够在不改变他们现有的制造工艺或设施的情况下减小玻璃衬底102的厚度。当在玻璃衬底102内形成通孔之后，玻璃衬底102与玻璃载体106分开，并且玻璃载体106可被丢弃或在对后续的玻璃衬底的处理中可重新使用玻璃载体106。玻璃衬底102的第一面110与玻璃载体106的第一面114分开接合层108的厚度t。
玻璃衬底102的成分以及尺度不具体地受限，并且基于玻璃衬底102的期望的终端用途来选择。玻璃衬底102可以是例如由康宁公司制造的Eagle XG玻璃，或代码2318玻璃，等等。此外，玻璃衬底102可以是例如具有4英寸、6英寸、8英寸或12英寸直径的晶片形状。可替代地，玻璃衬底102可以是具有适合其终端用途的任何尺寸的形式。玻璃衬底102的厚度也可取决于其终端用途而改变。例如，玻璃衬底102可具有以下厚度：从大约30μm到大约1000μm、从大约40μm到大约500μm、从大约50μm到大约200μm、或大约100μm。在各个实施例中，玻璃衬底102具有小于或等于约100μm的厚度。在一些实施例中，玻璃衬底102具有小于100μm的厚度。应理解的是，可利用任何合适厚度的玻璃衬底。
可通过任何合适的方法在玻璃衬底102中形成多个孔洞104。例如，在各个实施例中，使用脉冲激光束在玻璃衬底102中钻出多个孔洞104。激光束可以是具有能够对牺牲覆盖层及玻璃衬底102进行钻孔的光学特性的任何激光束，诸如，三倍频钕掺杂钇原钒酸盐(Nd:YVO4)激光器的紫外(UV)激光束，其发射大约355nm的波长。激光器可在预定位置处产生脉冲，以在玻璃衬底102中形成多个孔洞104的每一个。在一些实施例中，还可对多个孔洞进行机械加工。
如图1中所示，玻璃衬底102被接合至玻璃载体106。可使用各种粘合材料来对玻璃衬底102以及玻璃载体106进行接合，并且可以是或可以不是UV可固化粘合剂。接合层可以是从TOK、BS、3M或杜邦(DuPont)公司商业可购得的粘合剂，包括但不限于3M UV可固化粘合剂LC-3200、3M UV可固化粘合剂LC-4200、或3M UV可固化粘合剂LC-5200。在各个实施例中，粘合剂施加至玻璃衬底102的第一面110与玻璃载体106的第一面114中的一个或施加至这两者。使玻璃衬底102的第一面110与玻璃载体106的第一面114接触。例如，可将粘合层旋涂到玻璃衬底的第一面110与玻璃载体106的第一面114中的一个上或旋涂到这两者上。可将压力和/或热施加至玻璃衬底102和玻璃载体106，以通过接合层108对玻璃衬底102与玻璃载体106进行接合。
在各个实施例中，在接合期间将压力施加至玻璃衬底102和玻璃载体106使得接合层108延伸到多个孔洞104中的至少一些内，从而形成粘合插塞(adhesive plug)118。如图1中所示，粘合插塞118延伸到多个孔洞104内至高度h，如从玻璃衬底102的第一面110到粘合插塞118的远端面120所测量到的。因此，粘合层108可在玻璃衬底的第一面110与玻璃载体106的第一面114之间具有厚度t，以及在多个孔洞104内具有t加h的厚度，如从粘合插塞118的远端面120到玻璃载体106的第一面114所测量到的。
在玻璃衬底102被接合到玻璃载体106后，采用回蚀工艺来移除粘合插塞118。通过移除树脂和玻璃纤维从多个通孔104内移除粘合插塞118用于进一步使多个孔洞104成形，使得当用导电材料填充多个孔洞时，导电材料可平整地且完全地涂覆孔洞的内部，因此形成玻璃衬底的任一侧上的多个层之间的有效连接。
如图2中所示，通过玻璃衬底102的第二表面112处的多个孔洞104来引入蚀刻剂200。蚀刻工艺不具体地受限，并且可包括湿法蚀刻工艺或干法蚀刻工艺。
在各个实施例中，采用湿法蚀刻工艺来对接合层108进行回蚀。在这样的实施例中，蚀刻剂200可以是蚀刻溶剂。可通过多个孔洞104将接合层108暴露于蚀刻溶剂。玻璃衬底102用作用于蚀刻工艺的硬掩模。例如，每个粘合插塞118以及从粘合插塞118延伸至玻璃载体106的第一面114的接合层108的多个部分可被暴露于蚀刻剂200，而玻璃衬底102的第一面110与玻璃载体106的第一面114之间没有孔洞的、接合层108的多个部分可不被暴露于蚀刻剂200。因此，延伸至多个孔洞104内的接合层108的多个部分(构成粘合插塞118)以及粘合插塞118与玻璃载体106的第一面114之间的接合层108的多个部分可被蚀刻掉，而接合层108的其他部分保留下来。
蚀刻溶剂可包括但不限于以下各项中的至少一者：氢氟酸、氟化铵、硝酸、醋酸、丙酮、或上述各项的组合。在各个实施例中，蚀刻溶剂可包括缓冲氧化物蚀刻(即，BOE、缓冲的HF、或BHF)或丙酮。可采用其他蚀刻溶剂，取决于接合层中的特定粘合材料以及玻璃衬底102和玻璃载体106的特定玻璃成分。具体而言，合适的蚀刻溶剂在接合层108与玻璃衬底102的玻璃以及玻璃载体106之间具有高选择性。可将蚀刻溶剂喷涂到玻璃衬底102上，或可将部件100浸入蚀刻溶剂中。
在其他实施例中，采用干法蚀刻工艺来对接合层108进行回蚀。在这样的实施例中，可利用等离子体蚀刻器，以便使用从含O2或含氩气的气体中产生的等离子体对接合层108进行回蚀。可采用其他干法蚀刻工艺。干法蚀刻工艺可通过时间来控制，或者在蚀刻到达玻璃载体106时可停止干法蚀刻工艺。
无论使用湿法蚀刻工艺还是干法蚀刻工艺来执行蚀刻，都通过粘合插塞118的远端面120对多个孔洞104内的接合层108进行回蚀，使得粘合插塞118被移除，如图2所示。蚀刻工艺的持续时间不受限，并且可基于蚀刻速率以及期望的回蚀深度而确定。
如图3A-3C中所示，在各个实施例中，通过多个孔洞104将接合层108回蚀至深度d。如本文所使用，深度d表示从粘合插塞118的远端面120进入接合层108的深度(例如，深度h加上厚度t的至少一部分之和)。例如，当回蚀工艺用于仅回蚀构成粘合插塞118的粘合剂，而不蚀刻超过玻璃衬底102的第一面110的接合层108的粘合材料时，深度d等于粘合插塞118的高度h，如图3A中所示。在一些实施例中，诸如接合层108不延伸至多个孔洞104中的情况下，深度d小于或等于接合层108的厚度t，如图3B中所示。当回蚀工艺用于对粘合插塞118进行回蚀，并且进一步至少部分地蚀穿接合层108的厚度t时，深度d等于高度h加上厚度t的一部分之和，如图3C中所示。在各个实施例中，长度l表示蚀刻延伸到接合层108内的长度，如从玻璃衬底102的第一面110测量到的。例如，在图3B中，长度l等于深度d，因为没有粘合插塞(例如，高度h等于0)。在图3C中，长度l等于深度d的与高度h之间的差。因此，深度d等于粘合插塞的高度h(如果有的话)与长度l之和。
一旦完成蚀刻工艺，就用导电材料填充多个孔洞104。作为示例而非限制，导电材料可以是铜、银、铝、镍、上述各项的合金以及上述各项的组合。在一些实施例中，可用诸如铜合金之类的含铜的材料来填充多个孔洞104。
填充工艺可以是任何合适的金属填充工艺，包括但不限于，波峰焊接工艺、将焊膏物理地放置到多个孔洞内、真空焊接技术、或本领域中已知或使用的其他金属填充技术。在一些实施例中，可使用物理气相沉积(PVD，或溅射)工艺或化学气相沉积工艺，以便用导电材料来涂覆多个孔洞104的内壁，从而在用导电材料填充多个孔洞104之前形成导电层。在其他实施例中，导电层的沉积可包括无电镀覆工艺或电解镀覆工艺。在这样的实施例中，可在对导电材料进行电镀之前在多个孔洞104的内壁上形成籽层(seed layer)。例如，可沉积籽层，继之以铜沉积工艺，以在多个孔洞104的内壁上形成导电层。虽然一些填充工艺可包括在填充多个孔洞104之前形成导电层，但是在一些实施例中，导电层的形成可以不是必须的。例如，当采用真空方法来填充多个孔洞104时，可消除导电层的电镀。
图4A-4C示意性描绘了用导电材料来填充多个通孔104的工艺的横截面。当用导电材料来填充多个通孔104时，导电材料可完全填充被回蚀的接合层108的部分以及多个孔洞104。导电材料的至少部分可从玻璃衬底102的第一面110突出，延伸到接合层108内至长度l，从而在玻璃衬底102中形成多个通孔400。如图4A中所示，在一些实施例中，诸如当使用湿法蚀刻工艺时，导电材料可填充由蚀刻工艺创建的蘑菇形状的空隙，使得通孔400包括从玻璃衬底102的第一面110突出的导电材料的一部分。
在其他实施例中，诸如在图4B与4C中描绘的实施例，蚀刻工艺可形成一个方向性空隙。例如，当采用干法蚀刻工艺时，可仅在单个方向上蚀刻接合层，使得空隙将不会横向地扩展超过玻璃衬底102的第一面110。因此，导电材料可形成柱状空隙，从而导致柱状通孔400，如图4B和图4C中所示。换言之，通孔400可具有圆柱的形状，所述圆柱的形状具有在基本垂直于玻璃衬底102的第一面110的方向上从玻璃衬底102的第一面110延伸的基本平行的侧。在干法蚀刻工艺将玻璃载体106的第一面114用作停止层的实施例中，将接合层108蚀刻至长度l，所述长度l等于接合层108的厚度t，并且柱状通孔400可从玻璃衬底102的第一面100延伸长度l，如图4B中所示。当通过时间来控制干法蚀刻工艺时，接合层108可被回蚀到接合层108内至长度l，其中长度l小于接合层108的厚度t，并且柱状通孔400可从玻璃衬底102的第一面100延伸长度l，如图4C中所示。
一旦用导电材料填充了多个孔洞104，玻璃衬底102可从接合层108以及玻璃载体106去接合，如图5A-5C中所示。可使用任何合适的工艺来执行去接合。例如，在接合层108包含UV固化的粘合剂的实施例中，可使用激光来破坏粘合剂与玻璃衬底102之间的接合。可采用其他激光和烘烤方法来将接合层108与玻璃衬底102分开。替代地或另外地，可在使用激光将玻璃衬底102从玻璃载体106去接合之前的去接合工艺期间将切割胶带施加至玻璃衬底102。在一些实施例中，可首先将玻璃载体106从接合层108去接合，随后可将接合层108从包括多个通孔400的玻璃衬底102移除。
在各个实施例中，去接合工艺基本上不在包括多个通孔400的玻璃衬底102上留下粘合剂残余。例如，去接合工艺可包括使用去胶胶带(可从3M购得)将粘合剂从玻璃衬底102的第一面110剥除的步骤。
图5A示出在去接合工艺期间的图4A的实施例。具体而言，多个通孔400在玻璃衬底102被去接合时从玻璃衬底102的第一面110突出。在将接合层108蚀刻至长度l的实施例中，导电材料从玻璃衬底102的第一面110突出长度l。类似地，图5B与图5C分别示出在去接合工艺期间图4B与图4C的实施例。在图5B与图5C中，多个通孔400是柱状的，并且从玻璃衬底102的第一面100延伸。在将接合层108蚀刻至接合层内至长度l的实施例中，柱从玻璃衬底102的第一面110延伸长度l。例如，在图5B中，长度l等于接合层的厚度t。在图5C中，长度l小于接合层的厚度t。
现在应理解的是，本公开的实施例使得穿通的玻璃通孔在利用半导体工业中现有的制造工艺时能够形成在薄玻璃衬底中。具体而言，各个实施例使得玻璃衬底能够可移除地耦合至玻璃载体以进行处理。在各个实施例中，接合层的回蚀通过减少甚至消除额外的掩模和/或停止层的需要来进一步利用玻璃衬底以及玻璃载体来简化蚀刻工艺。
对本领域的技术人员显而易见的是，可对本文描述的实施例作出各种修改和变化而不背离要求保护的主题的精神和范围。由此，旨在使说明书覆盖本文描述的各实施例的多种修正和变化，只要这些修正和变化落在所附权利要求书及其等效方案的范围内。

Claims (20)

1.一种用于在玻璃衬底中制造多个通孔的方法，所述方法包括：
用接合层将包括多个孔洞的所述玻璃衬底的第一面接合至载体的第一面，其中，所述接合层在所述玻璃衬底的第一面与所述载体的第一面之间具有厚度t，并且延伸到所述多个孔洞中的至少一些孔洞内，以形成具有从所述玻璃衬底的第一面起的高度h的粘合插塞；
通过所述玻璃衬底中的所述多个孔洞将所述接合层蚀刻至深度d，其中，所述深度d小于或等于所述厚度t与所述高度h之和；以及
用材料填充所述多个孔洞以形成所述多个通孔。
2.如权利要求1所述的方法，进一步包括：通过使用脉冲激光束进行钻孔而在所述玻璃衬底中形成所述多个孔洞。
3.如权利要求1所述的方法，其特征在于，蚀刻所述接合层包括利用湿法蚀刻工艺。
4.如权利要求1所述的方法，其特征在于，蚀刻所述接合层包括利用干法蚀刻工艺。
5.如权利要求1所述的方法，其特征在于，
所述材料是延伸到接合层内长度l的导电材料，其中，所述长度l等于所述深度d与所述高度h之间的差；并且
所述方法进一步包括：将包括所述多个通孔的所述玻璃衬底从所述接合层以及所述载体去接合，其中形成所述多个通孔的所述导电材料的一部分从所述玻璃衬底的第一面突出。
6.如权利要求5所述的方法，其特征在于，所述深度d等于所述接合层的所述厚度t与所述高度h之和，使得所述长度l等于所述厚度t。
7.一种用于在玻璃衬底中制造多个通孔的方法，所述方法包括：
用接合层将包括多个孔洞的所述玻璃衬底的第一面接合至载体的第一面，其中，所述接合层在所述玻璃衬底的第一面与所述载体的第一面之间具有厚度t；
使用湿法蚀刻工艺，通过所述玻璃衬底中的所述多个孔洞将所述接合层蚀刻至深度d；
用导电材料填充所述多个孔洞以在玻璃中形成多个通孔，其中，所述导电材料以长度l延伸到所述接合层内，并且其中，所述长度l小于所述厚度t；以及
将包括所述多个通孔的所述玻璃衬底从所述接合层以及所述载体去接合，其中，所述导电材料从所述玻璃衬底的第一面突出。
8.如权利要求7所述的方法，其特征在于，所述玻璃衬底具有小于或等于100μm的厚度。
9.如权利要求8所述的方法，其特征在于，所述玻璃衬底的厚度小于100μm。
10.如权利要求7所述的方法，其特征在于，所述湿法蚀刻工艺包括：将所述接合层暴露至从HF与丙酮中选出的溶剂。
11.如权利要求10所述的方法，其特征在于，所述接合层通过所述玻璃衬底被暴露至所述溶剂，使得所述玻璃衬底是用于所述蚀刻工艺的硬掩模。
12.如权利要求11所述的方法，其特征在于，所述玻璃衬底具有小于或等于100μm的厚度。
13.如权利要求12所述的方法，其特征在于，所述导电材料包括铜材料。
14.如权利要求13所述的方法，所述方法进一步包括：将包括所述多个通孔的所述玻璃衬底结合到三维堆叠的集成电路内。
15.一种用于在玻璃衬底中制造多个通孔的方法，所述方法包括：
使用接合层将包括多个孔洞的所述玻璃衬底的第一面接合至载体的第一面，其中，所述接合层在所述玻璃衬底的第一面与所述载体的第一面之间具有厚度t；
使用干法蚀刻工艺，通过所述玻璃衬底中的所述多个孔洞将所述接合层蚀刻至深度d，其中，所述深度d等于所述蚀刻从所述玻璃衬底的第一面延伸到所述接合层内的长度l与由延伸到所述多个孔洞中的至少一些孔洞内的接合层形成的粘合插塞的高度h之和，其中，所述长度l等于所述厚度t，所述载体的所述第一面是所述干法蚀刻工艺的停止层；
用导电材料填充所述多个孔洞以在所述玻璃衬底中形成所述多个通孔，其中，所述导电材料延伸通过所述接合层而至所述载体的第一面；以及
将包括所述多个通孔的所述玻璃衬底从所述接合层以及所述载体去接合，其中，所述导电材料形成从所述玻璃衬底的第一面延伸长度l的柱。
16.如权利要求15所述的方法，其特征在于，所述干法蚀刻工艺包括：将所述接合层暴露至从含O2或含氩气的气体中的一者中生成的等离子体。
17.如权利要求15所述的方法，其特征在于，所述导电材料包括铜。
18.如权利要求15所述的方法，其特征在于，所述柱中的每一个柱都包括圆柱，所述圆柱从所述玻璃衬底的第一面、在基本上垂直于所述玻璃衬底的第一面的方向上延伸。
19.如权利要求15所述的方法，其特征在于，所述玻璃衬底具有小于或等于100μm的厚度。
20.如权利要求19所述的方法，其特征在于，所述玻璃衬底的厚度小于100μm。
CN201580036200.5A 2014-04-30 2015-04-29 用于制造穿通玻璃通孔的接合材料的回蚀工艺 Expired - Fee Related CN106470953B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201461986370P 2014-04-30 2014-04-30
US61/986,370 2014-04-30
PCT/US2015/028200 WO2015168236A1 (en) 2014-04-30 2015-04-29 Etch back processes of bonding material for the manufacture of through-glass vias

Publications (2)

Publication Number Publication Date
CN106470953A CN106470953A (zh) 2017-03-01
CN106470953B true CN106470953B (zh) 2019-03-12

Family

ID=53177892

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580036200.5A Expired - Fee Related CN106470953B (zh) 2014-04-30 2015-04-29 用于制造穿通玻璃通孔的接合材料的回蚀工艺

Country Status (7)

Country Link
US (2) US9263300B2 (zh)
EP (1) EP3138120B1 (zh)
JP (1) JP2017520906A (zh)
KR (1) KR20160145801A (zh)
CN (1) CN106470953B (zh)
TW (1) TWI659002B (zh)
WO (1) WO2015168236A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160145801A (ko) * 2014-04-30 2016-12-20 코닝 인코포레이티드 관통-유리 비아의 제조를 위한 본딩 재료의 엣칭 백 공정
US10410883B2 (en) 2016-06-01 2019-09-10 Corning Incorporated Articles and methods of forming vias in substrates
US10134657B2 (en) 2016-06-29 2018-11-20 Corning Incorporated Inorganic wafer having through-holes attached to semiconductor wafer
US10794679B2 (en) 2016-06-29 2020-10-06 Corning Incorporated Method and system for measuring geometric parameters of through holes
CN108231646A (zh) * 2016-12-13 2018-06-29 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
US10580725B2 (en) 2017-05-25 2020-03-03 Corning Incorporated Articles having vias with geometry attributes and methods for fabricating the same
US11078112B2 (en) 2017-05-25 2021-08-03 Corning Incorporated Silica-containing substrates with vias having an axially variable sidewall taper and methods for forming the same
US11554984B2 (en) 2018-02-22 2023-01-17 Corning Incorporated Alkali-free borosilicate glasses with low post-HF etch roughness
US11148935B2 (en) 2019-02-22 2021-10-19 Menlo Microsystems, Inc. Full symmetric multi-throw switch using conformal pinched through via
WO2021167787A1 (en) * 2020-02-18 2021-08-26 Corning Incorporated Etching of glass surfaces to reduce electrostatic charging during processing
CN117747504B (zh) * 2023-12-20 2024-07-19 西安赛富乐斯半导体科技有限公司 粘合胶层厚度调整方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101238572A (zh) * 2005-08-05 2008-08-06 美光科技公司 形成贯穿晶片互连的方法和由其形成的结构
CN102246292A (zh) * 2008-10-10 2011-11-16 台湾积体电路制造股份有限公司 在用于3d封装的晶片中电镀晶片贯通孔的方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006161124A (ja) * 2004-12-09 2006-06-22 Canon Inc 貫通電極の形成方法
US7425507B2 (en) 2005-06-28 2008-09-16 Micron Technology, Inc. Semiconductor substrates including vias of nonuniform cross section, methods of forming and associated structures
JP4889974B2 (ja) * 2005-08-01 2012-03-07 新光電気工業株式会社 電子部品実装構造体及びその製造方法
JP2007067031A (ja) * 2005-08-30 2007-03-15 Tdk Corp 配線基板の製造方法
JP5201048B2 (ja) * 2009-03-25 2013-06-05 富士通株式会社 半導体装置とその製造方法
US20110229687A1 (en) 2010-03-19 2011-09-22 Qualcomm Incorporated Through Glass Via Manufacturing Process
US8411459B2 (en) 2010-06-10 2013-04-02 Taiwan Semiconductor Manufacturing Company, Ltd Interposer-on-glass package structures
JP5729932B2 (ja) * 2010-07-22 2015-06-03 キヤノン株式会社 基板貫通孔内への金属充填方法
US9278886B2 (en) 2010-11-30 2016-03-08 Corning Incorporated Methods of forming high-density arrays of holes in glass
TWI547454B (zh) 2011-05-31 2016-09-01 康寧公司 於玻璃中高速製造微孔洞的方法
KR101485140B1 (ko) * 2011-07-14 2015-01-22 시마쯔 코포레이션 플라즈마 처리 장치
JP6176253B2 (ja) * 2012-09-07 2017-08-09 旭硝子株式会社 インターポーザ用の中間品を製造する方法およびインターポーザ用の中間品
WO2014085660A1 (en) 2012-11-29 2014-06-05 Corning Incorporated Sacrificial cover layers for laser drilling substrates and methods thereof
US9425125B2 (en) * 2014-02-20 2016-08-23 Altera Corporation Silicon-glass hybrid interposer circuitry
KR20160145801A (ko) * 2014-04-30 2016-12-20 코닝 인코포레이티드 관통-유리 비아의 제조를 위한 본딩 재료의 엣칭 백 공정

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101238572A (zh) * 2005-08-05 2008-08-06 美光科技公司 形成贯穿晶片互连的方法和由其形成的结构
CN102246292A (zh) * 2008-10-10 2011-11-16 台湾积体电路制造股份有限公司 在用于3d封装的晶片中电镀晶片贯通孔的方法

Also Published As

Publication number Publication date
WO2015168236A1 (en) 2015-11-05
EP3138120B1 (en) 2018-04-18
KR20160145801A (ko) 2016-12-20
CN106470953A (zh) 2017-03-01
JP2017520906A (ja) 2017-07-27
US9263300B2 (en) 2016-02-16
EP3138120A1 (en) 2017-03-08
US20150318187A1 (en) 2015-11-05
TW201600484A (zh) 2016-01-01
TWI659002B (zh) 2019-05-11
US20160155696A1 (en) 2016-06-02

Similar Documents

Publication Publication Date Title
CN106470953B (zh) 用于制造穿通玻璃通孔的接合材料的回蚀工艺
TWI834012B (zh) 封裝核心組件及製造方法
JP4323303B2 (ja) 基板の製造方法
US20160079149A1 (en) Wiring board provided with through electrode, method for manufacturing same and semiconductor device
JP2009010323A (ja) 電子デバイスパッケージとその形成方法
JP2007053149A (ja) 半導体ウエハ及びその製造方法
KR20140123916A (ko) 유리 관통 비아를 제조하는 방법
JP2017520906A5 (zh)
JP2013165099A (ja) 半導体装置、半導体装置の製造方法、回路装置、回路装置の製造方法、電子機器
CN208706624U (zh) 电子集成电路芯片
CN115831907A (zh) 将玻璃通孔的金属焊盘与玻璃表面分隔开的电介质层
TWI807259B (zh) 貫通電極基板及安裝基板
CN104143526A (zh) 穿透硅通孔结构制作方法
CN104766832B (zh) 制造半导体封装基板的方法及用其制造的半导体封装基板
JP5377657B2 (ja) 半導体装置の製造方法
JP6585526B2 (ja) 配線基板の製造方法
KR101439306B1 (ko) 연성 실리콘 인터포저 및 이의 제작방법
JP2005039078A (ja) 薄板基板構造形成用ウエーハ基板、この製造方法およびｍｅｍｓ素子の製造方法
JP5967131B2 (ja) 半導体装置の製造方法
KR100953729B1 (ko) 과도금층을 이용한 반도체 적층모듈 제조공정의 단축방법
JP5765546B2 (ja) 半導体装置及び回路基板並びに電子機器
TWI294260B (en) Carrier board structure with semiconductor component embedded therein and method for fabricating the same
CN117038575A (zh) 简易硅基垂直互连封装方法、装置及基板
JP5236712B2 (ja) 半導体容量式加速度センサの製造方法
JP2010232685A (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190312

Termination date: 20200429