CN115831907A - 将玻璃通孔的金属焊盘与玻璃表面分隔开的电介质层 - Google Patents

将玻璃通孔的金属焊盘与玻璃表面分隔开的电介质层 Download PDF

Info

Publication number
CN115831907A
CN115831907A CN202210986612.7A CN202210986612A CN115831907A CN 115831907 A CN115831907 A CN 115831907A CN 202210986612 A CN202210986612 A CN 202210986612A CN 115831907 A CN115831907 A CN 115831907A
Authority
CN
China
Prior art keywords
layer
glass
pad
glass layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210986612.7A
Other languages
English (en)
Inventor
S·V·皮耶塔姆巴拉姆
S·派塔尔
K·达尔马韦卡尔塔
田中宏树
B·C·马林
J·D·埃克顿
段刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN115831907A publication Critical patent/CN115831907A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76867—Barrier, adhesion or liner layers characterized by methods of formation other than PVD, CVD or deposition from a liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本文描述的实施例可以涉及与封装中的衬底之内的玻璃芯相关的设备、工艺和技术，所述玻璃芯具有填充有导电材料的一个或多个玻璃通孔(TGV)，以将玻璃芯的第一侧与玻璃层的与第一侧相对的第二侧电耦接。也是导电材料的焊盘与TGV的导电材料的第一和/或第二端电和物理耦接。电介质材料层在制造、处置和/或操作期间位于焊盘的至少一部分和玻璃芯的位于焊盘和玻璃芯之间的表面之间，以有助于减小玻璃芯中的应力裂缝。可以描述和/或主张其他实施例。

Description

将玻璃通孔的金属焊盘与玻璃表面分隔开的电介质层
技术领域
本公开的实施例总体上涉及半导体封装领域，尤其涉及封装衬底之内的玻璃芯。
背景技术
计算和移动装置的持续发展将继续提高对半导体封装之内的更大带宽密度和可靠性的需求。
附图说明
图1是旧式玻璃芯衬底的截面侧视图，所述玻璃芯衬底具有多个镀敷的玻璃通孔(TGV)，所述玻璃通孔具有与玻璃芯接触的金属焊盘。
图2示出了根据各实施例的玻璃芯衬底的截面侧视图和俯视图，所述玻璃芯衬底具有多个镀敷的TGV，所述TGV具有金属焊盘，其中电介质层将金属焊盘与玻璃芯表面分隔开。
图3A-3B示出了根据各实施例的封装的截面侧视图，所述封装包括具有多个镀敷的TGV的玻璃芯衬底，所述TGV具有金属焊盘，其中电介质层将金属焊盘与玻璃芯表面分隔开，一个封装包括无源元件，另一封装包括有源元件。
图4A-4G示出了根据各实施例用于生成包括无源管芯和玻璃芯衬底的封装的制造过程中的阶段，所述玻璃芯衬底包括多个镀敷的TGV，其中电介质将与TGV耦接的金属焊盘与玻璃芯表面分隔开。
图5A-5O示出了根据各实施例用于生成包括有源管芯和玻璃芯衬底的封装的制造过程中的阶段，所述玻璃芯衬底包括多个镀敷的TGV，其中电介质将与TGV耦接的金属焊盘与玻璃芯表面分隔开。
图6示出了根据各实施例的玻璃互连工艺的激光辅助蚀刻的多个示例。
图7示出了根据各实施例用于生成玻璃芯的过程的示例，所述玻璃芯包括多个镀敷的TGV，其中电介质层将与TGV耦接的金属焊盘与玻璃芯表面分隔开。
图8示意性示出了根据各实施例的计算装置。
具体实施方式
本文描述的实施例可以涉及与玻璃层相关的设备、工艺和技术，所述玻璃层例如是封装中衬底之内的玻璃芯，其具有填充有导电材料以形成柱的一个或多个TGV，以将玻璃层的第一侧与玻璃层的与所述第一侧相对的第二侧电耦接。同样是导电材料的焊盘被置于TGV的导电材料的第一和/或第二端上，以充当电耦接。将诸如ABF的电介质材料层置于焊盘和玻璃芯表面之间，其中，所述电介质材料层可以在制造、处置和/或操作期间吸收焊盘和玻璃层之间的机械应力。结果，所述电介质材料层有助于防止玻璃层中接近TGV和焊盘处的应力断裂。
随着硅技术节点继续收缩，为了改善器件性能而关注的领域包括使用减薄芯片的芯片堆叠，以及增大衬底之内的输入/输出(I/O)密度，以有助于多芯片集成。这些技术受益于刚性载体晶圆，例如玻璃层，其可以基于封装制造期间的暂时键合和解除键合技术。然而，应用暂时键合和解除键合技术可能在去除刚性载体之后导致翘曲或收缩控制问题。经常地，在第一级互连(FLI)凸块形成之后，由于制造工艺的残余应力并且由于封装之内各部件之间的热膨胀系数(CTE)失配，封装中的衬底往往会翘曲。例如，封装之内部件的CTE包括处于2.6ppm/℃的硅、处于～39ppm/℃的ABF以及处于17ppm/℃的铜。这样的翘曲继而可能影响用于中级互连(MLI)图块形成的后端工艺，以及组件热压键合(TCB)工艺。
在实施例中，可以将玻璃层用作封装中的永久衬底芯。玻璃层或玻璃芯比有机芯更硬。与有机芯的弹性模量，例如～25-30GPa相比，玻璃芯具有更高的弹性模量，例如，～60-90GPa。因此，玻璃层除了非常平坦之外，还可以限制面板翘曲和缩放，从而维持例如2-3μm的总厚度变化(TTV)量，实现≤30μm的凸块间距缩放。翘曲缓解对于更高I/O密度构图而言特别重要。
与玻璃作为芯相关联的缺点之一是其易碎性。玻璃芯周围和内部过多的金属化，尤其是具有填充的TGV并且在玻璃芯的任一侧上有焊盘的玻璃芯，可能在制造和操作期间导致过多的应力，并且可能导致玻璃芯中的微裂缝。本文描述的实施例可以包括电介质层，也可以称为电介质重置层，其可以包括ABF或任何低k电介质。可以在TGV上方构图电介质层的顶部，从而将TGV上接下来沉积的金属焊盘通过电介质层与玻璃层的表面分隔开。在实施例中，玻璃层之内的高速I/O(HSIO)可以直接耦接到电介质层之内钻出的通孔，通孔然后可以连接到电介质顶部的图案化布线层。可以参考图3A-3B看到这种情况的示例。
作为这些技术的结果，可以使玻璃芯表面上的金属化最小化，并且可以利用改进的封装可靠性更有效地管理施加到玻璃层的应力。
在以下具体实施方式中将参考附图，附图形成其一部分，其中所有附图中类似附图标记指示类似部分，并且在附图中以例示方式示出了可实践本公开主题的实施例。应当理解，在不脱离本公开范围的情况下，可以使用其他实施例并且可进行结构或逻辑变更。因此，以下详细描述不应该被理解为限制性的意义，并且实施例的范围仅由所附权利要求及其等价要件来限定。
出于本公开的目的，短语“A和/或B”表示(A)、(B)或(A和B)。出于本公开的目的，短语“A、B和/或C”表示(A)、(B)、(C)、(A和B)、(A和C)、(B和C)或(A、B和C)。
说明书可以使用基于视角的描述，例如顶部/底部、内/外、上方/下方等。这样的描述仅仅用于方便论述，并非意在将本文描述的实施例的应用限于任何特定取向。
所述描述可以使用短语“在实施例中”或者“在各实施例中”，其每者可以指相同或不同实施例中的一个或多个实施例。此外，结合本公开的实施例使用的术语“包括”、“包含”、“具有”等是同义的。
本文中可以使用术语“与……耦接”连同其衍生用法。“耦接”可以表示如下一种或多种情况。“耦接”可以表示两个或更多元件直接物理或电接触。然而，“耦接”还可以表示两个或更多元件彼此间接接触，但仍然彼此合作或交互，并可以表示一个或多个其他元件耦接或连接于被说成彼此耦接的元件之间。术语“直接耦接”可以表示两个或更多个元件直接接触。
可能按照对理解所主张保护的主题最有帮助的方式将各项操作描述为顺次的多个离散操作。然而，描述次序不应被理解为暗示这些操作必然取决于次序。
如本文所使用的，术语“模块”可以指或者包括执行一个或多个软件或固件程序的ASIC、电子电路、处理器(共享、专用或群组)和/或存储器(共享、专用或群组)、组合逻辑电路以及/或者提供所描述的功能的其他适当部件，或者可以是其一部分
本文的各附图可能描绘了一个或多个封装组件的一个或多个层。本文描绘的层是作为不同封装组件的层的相对位置的示例示出的。描绘这些层是出于解释的目的，并且不是按比例绘制的。因此，不应当从附图假设各层的相对尺寸，仅在具体指示或论述的情况下，对于一些实施例可以假设尺寸、厚度或尺度。
图1是旧式玻璃芯衬底的截面侧视图，所述玻璃芯衬底具有多个镀敷的TGV，所述TGV具有与玻璃芯接触的金属焊盘。旧式衬底100包括玻璃芯102，玻璃芯具有多个从玻璃芯102的顶侧延伸穿过玻璃芯102的底侧的TGV 104。TGV 104可以包括导电材料106，例如铜，以电耦接玻璃芯102的顶侧和底侧。导电材料106可以完全填充于TGV 104之内，或者可以被镀敷到TGV 104的壁上。
焊盘108可以与导电材料106物理且电耦接。由于制造工艺的原因，焊盘108与玻璃芯102的表面物理接触。因为焊盘108和导电材料106形成单个金属导电单元，所以在操作期间它们可能向表面或内玻璃芯102提供应力和应变，如裂缝112、114、116、118所示。这些可能是由于在制造过程期间对旧式衬底100的应力，以及由于导电材料106和玻璃芯102之间的CTE失配导致的。这种CTE失配可能在制造期间发生的温度变化期间或者在将衬底100定位于其中的封装操作期间发生的温度变化期间而加重。
图2示出了根据各实施例的玻璃芯衬底的截面侧视图和俯视图，所述玻璃芯衬底具有多个镀敷的TGV，所述TGV具有金属焊盘，其中电介质将金属焊盘与玻璃芯表面分隔开。衬底200包括玻璃芯202，玻璃芯202具有多个从玻璃芯202的顶侧延伸穿过玻璃芯202的底侧的TGV 204。TGV204可以包括导电材料206，例如铜，以电耦接玻璃芯202的顶侧和底侧。导电材料206可以完全填充于TGV 204之内，或者可以被镀敷到TGV 204的壁上。
在实施例中，可以将电介质材料层220置于玻璃芯202的表面上，在所述电介质材料层之内形成腔体222，可以向腔体222中放置诸如导电材料206的导电材料。接下来，焊盘208可以与导电材料206物理且电耦接。
由于制造工艺的原因，焊盘208与电介质材料层220的表面物理接触。然而，与图1不同的是，焊盘208不与玻璃芯202的表面直接物理接触。因此，从焊盘208朝向玻璃芯202的压力可能导致的任何应力将首先被焊盘208下方的电介质材料220承受。因为电介质材料220比玻璃芯202更柔韧，所以应力将不会直接传递到玻璃芯202。在其他实施例(未示出)中，电介质层220可以仅在焊盘208下方延伸，以确保金属焊盘完全在电介质上并且与玻璃层202隔离。
图260示出了衬底200的俯视图，其中电介质层220完全在玻璃层202上方延伸，焊盘208被暴露并且可用于涉及衬底200的后续制造阶段期间的电耦接。
图280示出了衬底200的另一实施例的俯视图，其中，电介质层220可以部分地形成于玻璃层202的表面上。具体而言，电介质层220a可以是围绕焊盘208的圆形图案。电介质层220b可以是矩形或其他形状，可以部分在玻璃芯202的表面上延伸但不延伸到玻璃芯202的边缘。在实施例中，电介质层220c可以从玻璃芯202的一个边缘延伸到另一边缘。这些仅仅是示例性实施例，可以实施与图示那些不同的其他图案。
图3A示出了根据各实施例的封装的截面侧视图，所述封装包括具有多个镀敷的TGV的玻璃芯衬底，所述TGV具有金属焊盘，其中电介质将金属焊盘与玻璃衬底表面分隔开，一个封装包括无源元件，另一封装包括有源元件。封装300包括玻璃芯302、填充了诸如铜的导电材料的多个TGV 304、与玻璃芯302的侧面物理耦接的电介质层320，以及延伸穿过并到达电介质层320的表面的焊盘308，其中，焊盘308不与玻璃芯302的表面物理耦接。
可以在玻璃芯302的顶侧上形成第一构建层330，可以在玻璃芯302的底侧上形成第二构建层332。附加层334可以形成在第一构建层330的顶部上并且包括柱和/或通孔以与第一管芯340和第二管芯342电耦接。在实施例中，无源元件347，例如无源桥，可以被包括在附加层334中，并且可以用于将第一管芯340与第二管芯342电耦接。在实施例中，附加层336可以与第二构建层332耦接，以提供通往封装300的底部的电连接338。
图3B示出了根据各实施例的封装的截面侧视图，所述封装包括具有多个镀敷的TGV的玻璃芯衬底，所述TGV具有金属焊盘，其中电介质将金属焊盘与玻璃衬底表面分隔开，一个封装包括无源元件，另一封装包括有源元件。封装350可以类似于封装300，包括玻璃芯302、填充了诸如铜的导电材料的多个TGV 304、与玻璃芯302的侧面物理耦接的电介质层320，以及延伸穿过并且位于电介质层320的表面上的焊盘308，其中，焊盘308不和玻璃芯302的表面物理耦接。
可以在玻璃芯302的顶侧上形成第一构建层330，可以在玻璃芯302的底侧上形成第二构建层332。附加层335可以形成在第一构建层330的顶部上并且包括柱和/或通孔以与第一管芯340和第二管芯342电耦接。在实施例中，有源元件349，例如有源桥或包括硅通孔(TSV)的其他部件可以被包括在附加层335之内，并且可以用于电耦接第一管芯340、第二管芯342，并且还电耦接到封装350之内的其他电气特征。在实施例中，附加层337可以与第二构建层332耦接，以提供通往封装350的底部的电连接339。
如相对于封装300、350两者的区域370中所示，通过具有穿过电介质层320并且在其顶部上方延伸的焊盘308，而不是在玻璃芯302顶部正上方延伸的焊盘308，减小了玻璃芯302上的应力。
图4A-4G示出了根据各实施例用于生成包括无源管芯和玻璃芯衬底的封装的制造过程中的阶段，所述玻璃芯衬底包括多个镀敷的TGV，其中电介质层将与TGV耦接的金属焊盘与玻璃芯表面分隔开。图4A示出了制造过程中识别玻璃层402的阶段。在实施例中，玻璃层402也可以称为封装的玻璃芯，并且可以具有基于封装的刚性特性的厚度，以有助于封装的制造、安装和操作期间更大的可靠性。
图4B示出了制造过程中在玻璃层402之内形成TGV 404的阶段。在实施例中，可以使用钻孔技术，例如激光感测蚀刻技术，或者使用下文结合图6描述的技术来形成TGV 404。
图4C示出了制造过程中利用诸如铜的导电材料镀敷TGV 404，产生铜柱406的阶段。在实施例中，铜柱406可以利用导电材料填充，或者可以在TGV 404的壁上镀敷导电材料。在实施例中，在镀敷之后，可以对所得的玻璃芯402进行平面化，以研磨掉可能在玻璃芯402的顶部上的多余导电材料(未示出)。
图4D示出了制造过程中在玻璃芯402的侧面上层压电介质层420的阶段。这种电介质层420也可以称为电介质重置层。在层压电介质层420之后，可以使用激光通孔钻孔工艺或使用一些其他钻孔技术在电介质层420中钻取通孔421。
图4E示出了制造过程中镀敷通孔421以形成焊盘408的阶段。随后，可以在玻璃芯402的顶侧上形成第一重新分布层(RDL)430，并且可以在玻璃芯402的底侧上形成第二RDL432。
图4F示出了制造过程中向第一RDL 430的顶部添加附加层434的阶段。另外，在实施例中，可以向第二RDL 432的底部添加层436。附加层434包括无源元件447，例如无源桥，其可以用于将第一管芯440与第二管芯442电耦接，如下文结合图4G更详细所述。附加层436可以为封装的底侧提供电耦接438。
图4G示出了制造过程中将管芯440、442与附加层434耦接的阶段。在实施例中，可以放置模制物445以围绕管芯440、442并将其固定在封装之内。
图5A-5O示出了根据各实施例用于生成包括有源管芯和玻璃芯衬底的封装的制造过程中的阶段，所述玻璃芯衬底包括多个镀敷的TGV，其中电介质将与TGV耦接的金属焊盘与玻璃芯表面分隔开。图5A示出了制造过程中识别玻璃层502的阶段。在实施例中，玻璃层502也可以称为封装的玻璃芯，并且可以具有基于封装的刚性特性的厚度，以有助于封装的制造、安装和操作期间更大的可靠性。
图5B示出了制造过程中在玻璃层502之内形成TGV 504的阶段。在实施例中，可以使用钻孔技术，例如激光感测蚀刻技术，或者使用下文结合图6描述的技术来形成TGV 504。
图5C示出了制造过程中利用诸如铜的导电材料镀敷TGV 504，产生铜柱506的阶段。在实施例中，铜柱506可以使用镀敷技术利用导电材料填充，或者可以在TGV 504的壁上镀敷导电材料。在实施例中，在镀敷之后，可以对所得的玻璃芯502进行平面化，以研磨掉可能在玻璃芯502的顶部上的多余导电材料(未示出)。
图5D示出了制造过程中在玻璃芯502的侧面上层压电介质层520的阶段。这种电介质层520也可以称为电介质重置层。在层压电介质层520之后，可以使用激光通孔钻孔工艺或使用一些其他钻孔技术在电介质层520中钻取通孔521。
图5E示出了制造过程中在通孔521之内形成焊盘508的阶段。需注意，焊盘508的一部分与电介质层520重叠，而这些重叠的部分不会与玻璃芯502的侧面直接物理接触。
图5F示出了制造过程中形成第一RDL层530并将其与玻璃芯502的顶侧电和物理耦接，以及形成第二RDL层532并将其与玻璃芯502的底侧电和物理耦接的阶段。
图5G示出了制造过程中在第一RDL 530的顶侧上形成铜柱572的阶段。
图5H示出了制造过程中在第一RDL 530的顶部施加有源元件549的阶段。在实施例中，有源元件549可以是有源硅桥，或可以包括穿过有源元件549的TSV以将第一RDL 530与有源元件549之内的电路电耦接的一些其他功能管芯。在实施例中，可以使用焊料键合或管芯安装来附接有源元件549。
图5I示出了制造过程中铜柱572和有源元件549被包封在电介质材料574之内的阶段。
图5J示出了制造过程中已经研磨掉575电介质材料574的一部分以显露包括铜柱和有源元件549布线层的层576的阶段。另外，可以在背侧上形成通孔538以暴露位于第二RDL 532之内的电焊盘。在实施例中，可以利用通孔钻孔工艺形成通孔538。
图5K示出了制造过程中形成顶层578的阶段，顶层578可以包括一个或多个布线层、铜焊盘和/或铜柱。此外，可以在封装的背侧上的通孔538中镀敷铜焊盘539。
图5L示出了制造过程中在顶层578上方放置阻焊剂层582的阶段。
图5M示出了制造过程中已经抛光或研磨阻焊剂层582以形成顶层584的阶段，其中，可以暴露图5L的顶层578的电连接。
图5N示出了制造过程中在顶层578的电连接上形成第一级互连(FLI)586的阶段。
图5O示出了制造过程中将管芯540、542电和物理耦接到FLI 586的阶段。在实施例中，可以围绕管芯540、542形成模制物588以提供额外的机械稳定性。
图6示出了根据各实施例的玻璃互连工艺的激光辅助蚀刻(本文可以称为“LEGIT”)的多个示例。LEGIT技术的一种用途是针对在用于实施诸如服务器、图形设备、客户端、5G等的产品的半导体封装中使用的旧式覆铜箔层压板(CCL)芯提供一种替代衬底芯材料。通过使用激光辅助蚀刻，可以在玻璃芯衬底内形成中空形状的无裂纹高密度通孔钻孔。在实施例中，可以对不同工艺参数进行调整，以实现各种形状和深度的钻孔，从而为玻璃芯当中的创新性器件、架构、工艺和设计打开大门。诸如本文论述的桥的实施例也可以利用这些技术。
图600示出了在使用LEGIT生成贯穿通孔和盲通孔(或沟槽)的情况下针对微电子封装衬底(例如，玻璃)当中的贯穿通孔和盲通孔的高层次工艺流程。具有激光引发的形貌变化的最终体积/形状的玻璃之后可以受到选择性蚀刻，从而生成可以利用导电材料填充的沟槽、贯穿孔或孔洞。贯穿通孔612是通过来自位于玻璃晶圆606的相对两侧上的两个激光源602、604的激光脉冲生成的。如本文所使用的，贯穿钻孔和贯穿通孔是指钻孔或通孔在玻璃/衬底的一面开始并且在另一面结束的情况。盲钻孔和盲通孔是指钻孔或通孔从衬底的一个表面开始并且半途停止于衬底内的情况。在实施例中，来自两个激光源602、604的激光脉冲被垂直施加至玻璃晶圆606，从而在遭遇激光脉冲的玻璃当中引发形貌变化608，该形貌变化还可以被称为结构变化。这一形貌变化608包括玻璃的分子结构的变化，从而使其更易于被蚀刻掉(去除掉玻璃的部分)。在实施例中，可以使用湿法蚀刻工艺。
图620示出了双盲形状的高层次工艺流程。双盲形状632、633可以是通过来自位于玻璃晶圆626(可以与玻璃晶圆606类似)的相对两侧上的两个激光源622、624(可以与激光源602、604类似)的激光脉冲生成的。在这一示例中，可以在来自两个激光源622、624的激光脉冲能量和/或激光脉冲曝光时间方面做出调整。结果，可以在玻璃626中产生形貌变化628、629，其中，这些变化使得玻璃的部分更易于被蚀刻掉。在实施例中，可以使用湿法蚀刻工艺。
图640示出了还可以被称为沟槽的单盲形状的高层次工艺流程。在这一示例中，单个激光源642向玻璃晶圆646输送激光脉冲，从而在玻璃646中生成形貌变化648。如上文所述，这些形貌变化使得玻璃的部分652更易于被蚀刻掉。在实施例中，可以使用湿法蚀刻工艺。
图660示出了贯穿通孔形状的高层次工艺流程。在这一示例中，单个激光源662向玻璃666施加激光脉冲，从而在玻璃666中生成形貌变化668，其中，该变化使得玻璃的部分672更易于被蚀刻掉。如本文所示，调整来自激光源662的激光脉冲能量和/或激光脉冲曝光时间，从而生成完全穿过玻璃666延伸的蚀刻掉部分672。
相对于图6而言，尽管实施例将激光源602、604、622、624、642、662示为垂直于玻璃606、626、646、666的表面，但是在实施例中，激光源可以被设置为相对于玻璃的表面成一定角度，再结合以脉冲能量和/或脉冲曝光时间的变化，以生成斜的通孔或沟槽，或者对通孔(例如612、672)整形，例如，使之呈圆柱形、锥形或者包括一些其他特征。此外，改变玻璃类型也可以在通孔或沟槽内带来不同特征，因为对玻璃的蚀刻强烈地依赖于玻璃的化学成分。
在使用联系图6描述的工艺的实施例中，可以生成直径不到10μm的贯穿孔通孔612、672，并且可以具有40:1到50:1的高宽比。结果，可以将密度高得多的通孔置于玻璃内，并且使其按照精细间距相互靠得更近。在实施例中，这一间距可以是50μm或更小。在生成通孔或沟槽之后，可以应用金属化工艺，从而通过通孔或沟槽生成导电通路，例如，电镀贯穿孔(PTH)。利用这些技术，更精细间距的通孔可以产生更好的信号传输，从而允许使更多的I/O信号通过该玻璃晶圆路由并且抵达其他耦接部件，例如，衬底。
图7示出了根据各实施例用于生成玻璃芯的过程的示例，所述玻璃芯包括多个镀敷的TGV，其中电介质层将与TGV耦接的金属焊盘与玻璃芯衬底表面分隔开。可以使用在本文中(尤其是联系图1-6)描述的系统、工艺、技术和/或设备实施过程700。
在框702处，过程可以包括识别具有第一侧以及与第一侧相对的第二侧的玻璃层。
在框704处，过程还可以包括形成从玻璃层的第一侧延伸到玻璃层的第二侧的TGV。
在框706处，过程还可以包括利用导电材料填充TGV，导电材料从玻璃层的第一侧处的TGV的第一侧延伸到玻璃层的第二侧处的TGV的第二侧。
在框708处，过程可以进一步包括向玻璃层的第一侧施加电介质层。
在框710处，过程还可以包括在电介质层的表面上形成焊盘，焊盘穿过电介质层延伸并且与TGV的第一侧处的导电材料电耦接，其中，所形成的焊盘的至少一部分由电介质层与玻璃层的第一侧分隔开。
图8是根据本发明实施例的计算机系统800的示意图。根据几个所公开的实施例中的任何实施例以及在本公开中阐述的其等价表述，如图所示的计算机系统800(也称为电子系统800)能够体现将玻璃通孔的金属焊盘与玻璃表面分隔开的电介质层。计算机系统800可以是诸如上网本计算机的移动装置。计算机系统800可以是诸如无线智能电话的移动装置。计算机系统800可以是台式计算机。计算机系统800可以是手持式阅读器。计算机系统800可以是服务器系统。计算机系统800可以是超级计算机或高性能计算系统。
在实施例中，电子系统800是包括电耦接电子系统800的各种部件的系统总线820的计算机系统。系统总线820是单条总线或根据各实施例的总线的任何组合。电子系统800包括向集成电路810提供电力的电压源830。在一些实施例中，电压源830通过系统总线820向集成电路810供应电流。
集成电路810电耦接到系统总线820并且包括根据实施例的任何电路或电路的组合。在实施例中，集成电路810包括可以是任何类型的处理器812。如本文所使用的，处理器812可以表示任何类型的电路，例如，但不限于微处理器、微控制器、图形处理器、数字信号处理器或另一处理器。在实施例中，处理器812包括将玻璃通孔的金属焊盘与玻璃表面分隔开的电介质层或者与其耦接，如本文公开的那样。在实施例中，SRAM实施例存在于处理器的存储器高速缓存中。可以包括在集成电路810中的其他类型电路是定制电路或专用集成电路(ASIC)，例如在无线装置(例如，蜂窝电话、智能电话、传呼机、便携式计算机、双向无线电装置以及类似的电子系统)中使用的通信电路814，或用于服务器的通信电路。在实施例中，集成电路810包括管芯上存储器816，例如静态随机存取存储器(SRAM)。在实施例中，集成电路810包括嵌入式管芯上存储器816，例如嵌入式动态随机存取存储器(eDRAM)。
在实施例中，集成电路810补充有后续集成电路811。可用实施例包括双处理器813、双通信电路815和双管芯上存储器817，例如，SRAM。在实施例中，双集成电路810包括诸如eDRAM的嵌入式管芯上存储器817。
在实施例中，电子系统800还包括外部存储器840，外部存储器840又可以包括适于特定应用的一个或多个存储器元件，例如RAM形式的主存储器842、一个或多个硬盘驱动器844和/或操纵可移除介质846的一个或多个驱动器，可移除介质例如是软盘、紧致盘(CD)、数字多用盘(DVD)、闪存存储器驱动器和本领域中已知的其他可移除介质。根据实施例，外部存储器840还可以是嵌入式存储器848，例如管芯堆叠体中的第一管芯。
在实施例中，电子系统800还包括显示装置850、音频输出860。在实施例中，电子系统800包括诸如控制器870的输入装置，其可以是键盘、鼠标、轨迹球、游戏控制器、麦克风、语音识别装置或将信息输入到电子系统800中的任何其他输入装置。在实施例中，输入装置870是相机。在实施例中，输入装置870是数字录音机。在实施例中，输入装置870是相机和数字录音机。
如本文所示，集成电路810可以在若干不同实施例中实现，包括根据几个所公开实施例中的任何实施例及其等价物具有将玻璃通孔的金属焊盘与玻璃表面分隔开电介质层的封装衬底、电子系统、计算机系统、一种或多种制造集成电路的方法，以及根据本文在各实施例及其现有技术已知等价物中阐述的几个公开实施例中的任何实施例，制造包括具有将玻璃通孔的金属焊盘与玻璃表面分隔开电介质层的封装衬底的电子组件的一种或多种方法。元件、材料、几何形状、尺度和操作顺序都可以改变以适合特定的I/O耦接要求，包括针对嵌入根据几个公开的具有将玻璃通孔的金属焊盘与玻璃表面分隔开的电介质层的封装衬底实施例及其等价物中的任一种的处理器安装衬底中的微电子管芯的阵列接触数量、阵列接触配置。可以包括如图8中的虚线所表示的基础衬底。还可以包括仍然如图8中所示的无源装置。
各实施例可以包括上述实施例的任意适当组合，包括以以上实施例的联合形式(和)(例如，“和”可以是“和/或”)描述的实施例的替代(或)实施例。此外，一些实施例可以包括一种或多种制品(例如，非暂态计算机可读介质)，其上存储了在执行时导致上述实施例的任何实施例的动作的指令。此外，一些实施例可以包括具有用于执行上述实施例的各种操作的任何适当模块的设备或系统。
上文对所例示的实施例的描述(包括摘要中描述的内容)并非意在具有排他性或者使实施例局限于所公开的确切形式。尽管出于例示性目的在这里描述了具体实施例，但相关领域的技术人员将认识到，在实施例的范围之内，各种等价修改都是可能的。
可以考虑到以上详细描述对实施例做出这些修改。以下权利要求中使用的术语不应被解释成将实施例限制到说明书和权利要求中公开的具体实施方式。相反，本发明的范围要完全由以下权利要求确定，权利要求要根据权利要求解释的成熟原则来解释。
以下段落描述了各实施例的示例。
示例
示例1是一种衬底，包括：具有第一侧以及与所述第一侧相对的第二侧的玻璃层；从所述玻璃层的所述第一侧延伸到所述玻璃层的所述第二侧的玻璃通孔(TGV)；所述TGV之内的导电金属，所述导电金属将所述玻璃层的所述第一侧与所述玻璃层的所述第二侧电耦接；在所述玻璃层的所述第一侧处与所述导电金属耦接的焊盘，其中，电介质材料层位于所述焊盘的至少一部分和所述玻璃层的所述第一侧之间。
示例2包括根据示例1所述的衬底，其中，所述焊盘包括导电金属。
示例3包括根据示例1所述的衬底，其中，所述导电金属完全填充所述TGV。
示例4包括根据示例1所述的衬底，其中，所述电介质材料层完全位于所述焊盘和所述玻璃层的所述第一侧之间，其中，所述焊盘不与所述玻璃层的所述第一侧直接耦接。
示例5包括根据示例1所述的衬底，其中，所述焊盘是第一焊盘，并且其中，所述电介质材料层是第一电介质材料层；并且还包括：在所述玻璃层的所述第二侧处与所述导电金属耦接的第二焊盘，其中，第二电介质材料层位于所述第二焊盘的至少一部分和所述玻璃层的所述第二侧之间。
示例6包括根据示例5所述的衬底，其中，所述第二焊盘与所述玻璃层的所述第二侧不直接耦接。
示例7包括根据示例5所述的衬底，其中，所述第二电介质材料层完全位于所述第二焊盘和所述玻璃层的所述第二侧之间，其中，所述第二焊盘不与所述玻璃层的所述第二侧直接耦接。
示例8包括根据示例5所述的衬底，其中，所述第一电介质材料层完全覆盖所述玻璃层的所述第一侧的表面，并且其中，所述第二电介质材料层完全覆盖所述玻璃层的所述第二侧的表面。
示例9包括根据示例5所述的衬底，其中，所述TGV是多个TGV。
示例10包括根据示例1-9中的任一项所述的衬底，其中，所述电介质材料具有2-100μm之间的厚度。
示例11包括根据示例1-9中的任一项所述的衬底，其中，所述焊盘具有至少5μm的宽度。
示例12是一种方法，包括：识别具有第一侧以及与所述第一侧相对的第二侧的玻璃层；形成从所述玻璃层的所述第一侧延伸到所述玻璃层的所述第二侧的玻璃通孔(TGV)；利用导电材料填充TGV，所述导电材料从所述玻璃层的所述第一侧处的TGV的第一侧延伸到所述玻璃层的所述第二侧处的TGV的第二侧；向所述玻璃层的所述第一侧施加电介质层；以及在所述电介质层的表面上形成焊盘，所述焊盘延伸穿过所述电介质层并且在所述TGV的所述第一侧处与所述导电材料电耦接，其中，所形成的焊盘的至少一部分由所述电介质层与所述玻璃层的所述第一侧分隔开。
示例13包括根据示例12所述的方法，其中，所述焊盘是第一焊盘，并且所述电介质层是第一电介质层；并且还包括：向所述玻璃层的所述第二侧施加第二电介质层；以及在所述第二电介质层的表面上形成第二焊盘，所述第二焊盘延伸穿过所述第二电介质层并且在所述TGV的第二侧处与所述导电材料电耦接，其中，所形成的第二焊盘的至少一部分由所述第二电介质层与所述玻璃层的所述第二侧分隔开。
示例14包括根据示例13所述的方法，其中，所述TGV是多个TGV。
示例15包括根据示例13所述的方法，其中，所述第一焊盘与所述第二焊盘电耦接。
示例16包括根据示例13所述的方法，其中，所述导电材料是铜或铜合金。
示例17包括根据示例13所述的方法，其中，所述第一电介质材料层完全位于所述第一焊盘和所述玻璃层的所述第一侧之间，其中，所述第一焊盘不与所述玻璃层的所述第一侧直接耦接；并且其中，所述第二电介质材料层完全位于所述第二焊盘和所述玻璃层的所述第二侧之间，其中，所述第二焊盘不与所述玻璃层的所述第二侧直接耦接。
示例18包括根据示例13-17中的任一项所述的方法，其中，所述电介质材料的厚度在2-100μm之间。
示例19是一种封装，包括：衬底，包括：具有第一侧以及与所述第一侧相对的第二侧的玻璃层；从所述玻璃层的所述第一侧延伸到所述玻璃层的所述第二侧的玻璃通孔(TGV)；所述TGV之内的导电金属，所述导电金属将所述玻璃层的所述第一侧与所述玻璃层的所述第二侧电耦接；在所述玻璃层的所述第一侧处与所述导电金属耦接的第一焊盘，其中，第一电介质材料层位于所述第一焊盘的至少一部分和所述玻璃层的所述第一侧之间；以及在所述玻璃层的第二侧处与所述导电金属耦接的第二焊盘，其中，第二电介质材料层位于所述第二焊盘的至少一部分和所述玻璃层的所述第二侧之间；以及与所述第一焊盘和所述第一电介质材料层耦接的构建层，其中，所述构建层之内的至少一布线层与所述第一焊盘电耦接。
示例20包括根据示例19所述的封装，其中，所述构建层是第一构建层，并且还包括：与所述第二焊盘和所述第二电介质材料层耦接的第二构建层。
示例21包括根据示例19所述的封装，其中，所述第二焊盘中的所述第一焊盘包括所述导电金属。
示例22包括根据示例19所述的封装，其中，所述电介质材料为ABF。
示例23包括根据示例19所述的封装，其中，所述导电金属是铜或铜合金。
示例24包括根据示例19所述的封装，其中，所述构建层包括封装的桥或封装的管芯。
示例25包括根据示例19所述的封装，其中，所述电介质材料的厚度在2-100μm之间。

Claims (25)

1.一种衬底，包括：
具有第一侧以及与所述第一侧相对的第二侧的玻璃层；
从所述玻璃层的所述第一侧延伸到所述玻璃层的所述第二侧的玻璃通孔(TGV)；
所述TGV之内的导电金属，所述导电金属将所述玻璃层的所述第一侧与所述玻璃层的所述第二侧电耦接；
在所述玻璃层的所述第一侧处与所述导电金属耦接的焊盘，其中，电介质材料层位于所述焊盘的至少一部分和所述玻璃层的所述第一侧之间。
2.根据权利要求1所述的衬底，其中，所述焊盘包括所述导电金属。
3.根据权利要求1所述的衬底，其中，所述导电金属完全填充所述TGV。
4.根据权利要求1所述的衬底，其中，所述电介质材料层完全位于所述焊盘和所述玻璃层的所述第一侧之间，其中，所述焊盘不与所述玻璃层的所述第一侧直接耦接。
5.根据权利要求1所述的衬底，其中，所述焊盘是第一焊盘，并且其中，所述电介质材料层是第一电介质材料层；并且还包括：
在所述玻璃层的所述第二侧处与所述导电金属耦接的第二焊盘，其中，第二电介质材料层位于所述第二焊盘的至少一部分和所述玻璃层的所述第二侧之间。
6.根据权利要求5所述的衬底，其中，所述第二焊盘不与所述玻璃层的所述第二侧直接耦接。
7.根据权利要求5所述的衬底，其中，所述第二电介质材料层完全位于所述第二焊盘和所述玻璃层的所述第二侧之间，其中，所述第二焊盘不与所述玻璃层的所述第二侧直接耦接。
8.根据权利要求5所述的衬底，其中，所述第一电介质材料层完全覆盖所述玻璃层的所述第一侧的表面，并且其中，所述第二电介质材料层完全覆盖所述玻璃层的所述第二侧的表面。
9.根据权利要求5所述的衬底，其中，所述TGV是多个TGV。
10.根据权利要求1、2、3、4、5、6、7、8或9所述的衬底，其中，所述电介质材料具有2-100μm之间的厚度。
11.根据权利要求1、2、3、4、5、6、7、8或9所述的衬底，其中，所述焊盘具有至少5μm的宽度。
12.一种方法，包括：
识别具有第一侧以及与所述第一侧相对的第二侧的玻璃层；
形成从所述玻璃层的所述第一侧延伸到所述玻璃层的所述第二侧的玻璃通孔(TGV)；
利用导电材料填充所述TGV，所述导电材料从所述玻璃层的第一侧处的所述TGV的第一侧延伸到所述玻璃层的所述第二侧处的所述TGV的第二侧；
向所述玻璃层的所述第一侧施加电介质层；以及
在所述电介质层的表面上形成焊盘，所述焊盘延伸穿过所述电介质层并且在所述TGV的所述第一侧处与所述导电材料电耦接，其中，所形成的焊盘的至少一部分由所述电介质层与所述玻璃层的所述第一侧分隔开。
13.根据权利要求12所述的方法，其中，所述焊盘是第一焊盘，并且所述电介质层是第一电介质层；并且所述方法还包括：
向所述玻璃层的所述第二侧施加第二电介质层；以及
在所述第二电介质层的表面上形成第二焊盘，所述第二焊盘延伸穿过所述第二电介质层并且在所述TGV的第二侧处与所述导电材料电耦接，其中，所形成的第二焊盘的至少一部分由所述第二电介质层与所述玻璃层的所述第二侧分隔开。
14.根据权利要求13所述的方法，其中，所述TGV是多个TGV。
15.根据权利要求13所述的方法，其中，所述第一焊盘与所述第二焊盘电耦接。
16.根据权利要求13所述的方法，其中，所述导电材料是铜或铜合金。
17.根据权利要求13所述的方法，其中，所述第一电介质材料层完全位于所述第一焊盘和所述玻璃层的所述第一侧之间，其中，所述第一焊盘不与所述玻璃层的所述第一侧直接耦接；并且其中，所述第二电介质材料层完全位于所述第二焊盘和所述玻璃层的所述第二侧之间，其中，所述第二焊盘不与所述玻璃层的所述第二侧直接耦接。
18.根据权利要求13、14、15、16或17所述的方法，其中，所述电介质材料的厚度在2-100μm之间。
19.一种封装，包括：
衬底，所述衬底包括：
具有第一侧以及与所述第一侧相对的第二侧的玻璃层；
从所述玻璃层的所述第一侧延伸到所述玻璃层的所述第二侧的玻璃通孔(TGV)；
所述TGV之内的导电金属，所述导电金属将所述玻璃层的所述第一侧与所述玻璃层的所述第二侧电耦接；
在所述玻璃层的所述第一侧处与所述导电金属耦接的第一焊盘，其中，第一电介质材料层位于所述第一焊盘的至少一部分和所述玻璃层的所述第一侧之间；以及
在所述玻璃层的所述第二侧处与所述导电金属耦接的第二焊盘，其中，第二电介质材料层位于所述第二焊盘的至少一部分和所述玻璃层的所述第二侧之间；以及
与所述第一焊盘和所述第一电介质材料层耦接的构建层，其中，所述构建层之内的至少一布线层与所述第一焊盘电耦接。
20.根据权利要求19所述的封装，其中，所述构建层是第一构建层，并且还包括：
与所述第二焊盘和所述第二电介质材料层耦接的第二构建层。
21.根据权利要求19所述的封装，其中，所述第二焊盘中的所述第一焊盘包括所述导电金属。
22.根据权利要求19所述的封装，其中，所述电介质材料为ABF。
23.根据权利要求19所述的封装，其中，所述导电金属是铜或铜合金。
24.根据权利要求19所述的封装，其中，所述构建层包括封装的桥或封装的管芯。
25.根据权利要求19所述的封装，其中，所述电介质材料的厚度在2-100μm之间。
CN202210986612.7A 2021-09-17 2022-08-17 将玻璃通孔的金属焊盘与玻璃表面分隔开的电介质层 Pending CN115831907A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/507,010 US20230092242A1 (en) 2021-09-17 2021-09-17 Dielectric layer separating a metal pad of a through glass via from a surface of the glass
US17/507,010 2021-09-17

Publications (1)

Publication Number Publication Date
CN115831907A true CN115831907A (zh) 2023-03-21

Family

ID=85384074

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210986612.7A Pending CN115831907A (zh) 2021-09-17 2022-08-17 将玻璃通孔的金属焊盘与玻璃表面分隔开的电介质层

Country Status (3)

Country Link
US (1) US20230092242A1 (zh)
CN (1) CN115831907A (zh)
DE (1) DE102022122467A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117995689A (zh) * 2024-04-03 2024-05-07 淄博芯材集成电路有限责任公司 玻璃基材ic载板的制造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11355438B2 (en) * 2018-06-29 2022-06-07 Intel Corporation Hybrid fan-out architecture with EMIB and glass core for heterogeneous die integration applications
US11488918B2 (en) * 2018-10-31 2022-11-01 Intel Corporation Surface finishes with low rBTV for fine and mixed bump pitch architectures

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117995689A (zh) * 2024-04-03 2024-05-07 淄博芯材集成电路有限责任公司 玻璃基材ic载板的制造方法

Also Published As

Publication number Publication date
US20230092242A1 (en) 2023-03-23
DE102022122467A1 (de) 2023-03-23

Similar Documents

Publication Publication Date Title
US20220068861A1 (en) Packaged semiconductor die with bumpless die-package interface for bumpless build-up layer (bbul) packages
US7839649B2 (en) Circuit board structure having embedded semiconductor element and fabrication method thereof
JP4716819B2 (ja) インターポーザの製造方法
JP5532394B2 (ja) 半導体装置及び回路基板並びに電子機器
US11721678B2 (en) Semiconductor device package including stress buffering layer
US9054082B2 (en) Semiconductor package, semiconductor device, and method for manufacturing semiconductor package
CN115831907A (zh) 将玻璃通孔的金属焊盘与玻璃表面分隔开的电介质层
US20230033515A1 (en) Semiconductor device package and method for manufacturing the same
US8766456B2 (en) Method of fabricating a semiconductor package
JP2005327984A (ja) 電子部品及び電子部品実装構造の製造方法
JP2007019454A (ja) チップ挿入型媒介基板の構造及びその製造方法、並びにこれを用いた異種チップのウェーハレベル積層構造及びパッケージ構造
US9583365B2 (en) Method of forming interconnects for three dimensional integrated circuit
SG173447A1 (en) Semiconductor chip with reinforcement layer
CN114270507A (zh) 具有图案化的玻璃电介质层
KR20140084167A (ko) 패키지 상의 제어된 땜납-온-다이 통합체 및 그 조립 방법
US20110248408A1 (en) Package substrate and fabricating method thereof
WO2012116157A2 (en) Chip module embedded in pcb substrate
US20230187331A1 (en) Interposer with a glass core that includes openings and through glass vias
US20230087838A1 (en) Protective coating on an edge of a glass core
TW201640976A (zh) 堆疊電子裝置及其製造方法
US20230089096A1 (en) Multiple dies coupled with a glass core substrate
TW202312374A (zh) 用於半導體設備封裝的加勁框架

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication