JP6585526B2 - 配線基板の製造方法 - Google Patents

配線基板の製造方法 Download PDF

Info

Publication number
JP6585526B2
JP6585526B2 JP2016046382A JP2016046382A JP6585526B2 JP 6585526 B2 JP6585526 B2 JP 6585526B2 JP 2016046382 A JP2016046382 A JP 2016046382A JP 2016046382 A JP2016046382 A JP 2016046382A JP 6585526 B2 JP6585526 B2 JP 6585526B2
Authority
JP
Japan
Prior art keywords
etching
semiconductor
manufacturing
wiring board
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016046382A
Other languages
English (en)
Other versions
JP2016171323A (ja
Inventor
野沢 善幸
善幸 野沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SPP Technologies Co Ltd
Original Assignee
SPP Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SPP Technologies Co Ltd filed Critical SPP Technologies Co Ltd
Publication of JP2016171323A publication Critical patent/JP2016171323A/ja
Application granted granted Critical
Publication of JP6585526B2 publication Critical patent/JP6585526B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、配線基板の製造方法に関する。
電子機器の小型化、高性能化に対応して、配線基板の構造として、二次元構造に代えて三次元構造が採用されるケースが増加している。三次元構造は、複数の基板が積層される。そして、積層された基板同士の接続に貫通電極(Through silicon via TSV)に代表される柱状導体が利用される。
柱状導体は、柱状導体が形成されている半導体基板から絶縁されている必要がある。特開2008−251964号公報(特許文献1)では、半導体基板に、貫通電極を取り囲むリング状の分離溝が形成される。分離溝には絶縁膜が形成される。この場合、分離溝内の絶縁膜により、貫通電極が半導体基板から絶縁される。しかしながら、特許文献1では、十分な厚さの絶縁膜を形成しにくい。そのため、絶縁機能が十分でない場合があり得る。
特許第5225479号(特許文献2)は、絶縁層の絶縁機能を維持できる配線基板の製造方法を開示する。具体的には、特許文献2の製造方法は、絶縁層形成工程と導体形成工程とを備える。絶縁層形成工程は、半導体基板の厚さ方向に、孔又は溝を形成し、形成された孔又は溝に絶縁層を形成する。導体形成工程では、絶縁層に孔又は溝を形成し、孔又は溝内に金属成分等からなる導体成分を充填して導体を形成する。この製造方法により、絶縁層に欠陥(隙間、空洞及びクラック等)が形成されるのが抑制され、絶縁層の十分な絶縁機能を維持できる、と特許文献2には記載されている。
しかしながら、特許文献2は、狭ピッチで多数併設された狭ピッチTSV形成技術を開示していない。狭ピッチTSVを形成する場合、導体用の孔又は溝の形成位置がわずかにずれれば、貫通電極に不良(たとえば接触不良等)が生じ得る。
特許第5490949号(特許文献3)は、特許文献2の問題を解決する技術を開示する。特許文献3では、半導体基板の一面からその厚み方向に形成された絶縁部内に、半導体基板による柱状体を、互いに間隔をおいて存在させる。その後、柱状体を除去し、除去跡に柱状導体を充填する。
特許文献3では、複数の柱状導体の各々は、共通化された1つの絶縁部によって、相互に絶縁されるとともに、半導体基板からも絶縁される。そのため、特許文献2に開示された配線基板と比較して、柱状導体のピッチを縮小でき、狭ピッチTSV構造を有する配線基板を実現できる、と特許文献3には記載されている。
特開2008−251964号公報 特許第5225479号 特許第5490949号
しかしながら、特許文献3の製造方法では、次の問題が生じ得る。たとえば、4μm以下の狭ピッチで貫通電極(TSV)を形成しようとすれば、柱状導体の断面積は2μm以下となり、非常に小さい。特許文献3の製造方法では、半導体基板に、複数の半導体基板による複数の柱状体が底面から立設された絶縁部用孔が形成され、絶縁部用孔に流動性絶縁物を充填して絶縁部を形成する。上記のとおり、柱状導体の断面積は非常に小さいため、半導体基板による柱状体は非常に細い。そのため、流動性絶縁物を充填するとき、柱状体が流動性絶縁物からの圧力を受け、押し倒されたり、折損したり、位置ずれしたりする。この場合、所望の位置に貫通電極が形成されず、接触不良等の不良が配線基板に生じる場合がある。
本発明の目的は、不良が生じにくい配線基板の製造方法を提供することである。
本実施形態の配線基板の製造方法は、半導体基板と、第1絶縁層と、柱状導体とを備える配線基板を製造する。上記製造方法は、中間基板製造工程と、絶縁層形成工程と、柱梁除去工程と、導体形成工程とを備える。中間基板製造工程は、半導体基板をエッチングして、有底孔と、半導体柱と、半導体梁とを形成する。半導体柱は、有底孔の底に立設される。半導体梁は、半導体柱の上端部同士、又は、半導体柱の上端部と有底孔の縁とを連結する。絶縁層形成工程は、中間基板製造後、有底孔に絶縁材料を付着させて第1絶縁層を形成する。柱梁除去工程は、第1絶縁層を形成した後、エッチングにより、半導体柱を除去して柱状導体用孔を形成する。導体形成工程は、形成された柱状導体用孔に導体材料を充填して柱状導体を形成する。
本実施形態の配線基板の製造方法は、不良が生じにくい配線基板を製造できる。
図1は、第1の実施形態の製造方法で製造される配線基板の斜視図である。 図2は、図1中のA−A面での断面図である。 図3は、配線基板の製造過程の中間基板の一例を示す斜視図である。 図4は、本実施形態の中間基板の斜視図である。 図5は、図4中のB−B面での断面図である。 図6は、図4中のC−C面での断面図である。 図7は、本実施形態の製造工程において、エッチングマスクが配置された半導体基板の上面図である。 図8Aは、図7中のD−D面(梁領域)での断面図である。 図8Bは、図7中のE−E面(柱領域)での断面図である。 図9Aは、図8Aに示す梁領域で異方性エッチングを実施した場合の断面図である。 図9Bは、図8Bに示す柱領域で異方性エッチングを実施した場合の断面図である。 図10Aは、図9Aの工程後、等方性エッチングを実施した場合の梁領域の断面図である。 図10Bは、図9Bの工程後、等方性エッチングを実施した場合の柱領域の断面図である。 図11Aは、図10Aの工程後、異方性エッチング及び等方性エッチングを適宜実施した場合の梁領域の断面図である。 図11Bは、図10Bの工程後、異方性エッチング及び等方性エッチングを適宜実施した場合の柱領域の断面図である。 図11Cは、図7に示すエッチングマスクと半導体柱との関係を説明するための上面図である。 図12は、図11Bの工程後、半導体柱及び半導体梁を除去した場合の柱領域の断面図である。 図13は、図12の工程後、柱状導体用孔に導体材料を充填した場合の柱領域の断面図である。 図14は、半導体柱が1本の場合の中間基板の一部を示す斜視図である。 図15は、第2の実施形態で使用する半導体基板の断面図である。 図16は、図15の半導体基板を支持部材に固定した状態を示す断面図である。 図17は、図16の半導体基板を用いて中間基板製造工程を実施した半導体基板の断面図である。 図18は、図17の工程後、絶縁層形成工程を実施した半導体基板の断面図である。 図19は、図18の工程後、柱梁除去工程を実施した半導体基板の断面図である。 図20は、図19の工程後、柱状導体用孔をさらにエッチングした半導体基板の断面図である。 図21は、図20の工程後、導体形成工程を実施した半導体基板の断面図である。 図22は、図15と異なる半導体基板の断面図である。 図23は、図22の半導体基板を形成するための一工程を実施した半導体基板の断面図である。 図24は、図23の工程後の工程を実施した半導体基板の断面図である。
本実施形態の配線基板の製造方法は、半導体基板と、第1絶縁層と、柱状導体とを備える配線基板を製造する。上記製造方法は、中間基板製造工程と、絶縁層形成工程と、柱梁除去工程と、導体形成工程とを備える。中間基板製造工程は、半導体基板をエッチングして、有底孔と、半導体柱と、半導体梁とを形成する。半導体柱は、有底孔の底に立設される。半導体梁は、半導体柱の上端部同士、又は、半導体柱の上端部と有底孔の縁とを連結する。絶縁層形成工程は、中間基板製造後、有底孔に絶縁材料を付着させて第1絶縁層を形成する。柱梁除去工程は、第1絶縁層を形成した後、エッチングにより、半導体柱を除去して柱状導体用孔を形成する。導体形成工程は、形成された柱状導体用孔に導体材料を充填して柱状導体を形成する。
本実施形態では、半導体柱同士、及び/又は、半導体柱と有底孔の縁との間に半導体梁が形成される。そのため、半導体柱は、半導体梁により、他の半導体柱又は有底孔の縁と連結され、その剛性が高まる。そのため、有底孔に絶縁材料を付着させるときに、半導体柱が押し倒されたり、折損したり、位置ずれしたりするのを抑制できる。そのため、所望の位置に柱状導体を形成でき、配線基板に接触不良等の不良が発生するのを抑制できる。
好ましくは、中間基板製造工程は、第1及び第2エッチング工程を含む。第1エッチング工程では、半導体基板に対して異方性エッチングを実施する。第2エッチング工程では、半導体基板に対して第1エッチング工程よりも化学エッチングを強めたエッチングを実施する。第1及び第2エッチング工程により有底孔と、半導体柱及び半導体梁とを形成する。
この場合、有底孔、半導体柱及び半導体梁を形成しやすい。
上記中間基板製造工程は、第1エッチング工程及び第2エッチング工程を、同時に実施する、又は、第1エッチング工程及び第2エッチング工程の順に実施してもよい。
この場合、いずれの製造方法においても、上記有底孔と、半導体柱及び半導体梁とを備える中間基板を製造できる。
第1エッチング工程は、エッチングを実施する工程と、保護膜を形成する工程とを交互に実施する深掘りエッチングを実施してもよい。
この場合、精度の高い異方性エッチングを実施できる。
上記第1エッチング工程におけるエッチングを実施する工程ではたとえば、フッ素ガスを用い、保護膜を形成する工程では、フルオロカーボンガス及び/又は2,3,3,3−テトラフルオロプロペン(HFO1234yf)を用いる。
上記導体形成工程では、プラズマエッチング、ガスエッチング及びウェットエッチングのいずれかを実施してもよい。
上記中間基板製造工程では、配線部材を含む第2絶縁層が第1の表面に形成された半導体基板において、第1の表面と反対側の第2の表面をエッチングして、中間基板を形成する。
この場合、いわゆるビアラストプロセスとして、本実施形態の配線基板の製造方法を適用できる。
以下、図面を参照して、本発明の実施の形態を詳しく説明する。図中同一又は相当部分には同一符号を付してその説明は繰り返さない。
[第1の実施の形態]
[配線基板の構成]
図1は、本実施形態の製造方法で製造される配線基板の斜視図である。図1を参照して、配線基板1は、半導体基板2と、絶縁層3と、複数の柱状導体4とを備える。
半導体基板2はたとえば、シリコン(Si)半導体基板である。図1に示すとおり、半導体基板2は貫通孔21を有する。そのため、半導体基板2の表面及び裏面には貫通孔21の開口が形成されている。
絶縁層3は、貫通孔21内に充填されている。絶縁層3はたとえば、周知の絶縁材料である。絶縁材料はたとえば樹脂である。樹脂はたとえば、熱硬化性樹脂である。熱硬化性樹脂はたとえば、エポキシ樹脂、シアネート樹脂、フェノール樹脂等を1種又は2種以上含有した組成物である。樹脂は酸化粒子(酸化珪素、酸化チタン等)を含有してもよい。絶縁材料はさらに、上記樹脂に代えて、酸化珪素であってもよい。
絶縁層3には、複数の貫通孔31が形成されている。柱状導体4は、各貫通孔31内に形成されている。柱状導体4はたとえば、貫通電極として機能する。柱状導体4は周知の素材からなり、たとえば金属、合金等からなる。柱状導体4は、金属、合金等に他の導電性物質を含有してもよい。より具体的には、柱状導体4はたとえば、Au、Ag、Pt、Cu、Ti、Zn、Al、Fe、B、Si、Ni、In、Sn、Bi、Gaやカーボン等を含有する。
図1では、柱状導体4の横断面は円形である。しかしながら、柱状導体4の横断面形状は特に限定されない。柱状導体4の横断面は多角形であってもよい。図1では、複数の柱状導体4は行列状に配置されている。しかしながら、柱状導体4の配置は行列状に限定されない。
[配線基板の製造方法の概要]
特許文献3で開示された配線基板の製造方法は、次のとおりと考えられる。初めに、エッチングにより、図3に示すとおり、半導体基板2に有底孔22を形成して中間基板を製造する(中間基板製造工程)。有底孔22の底には、行列状に配列された複数の角形の半導体柱10が立設される。有底孔22及び半導体柱10は、図示しないマスクを用いて深掘りエッチング(異方性エッチング)することにより形成される。有底孔22及び半導体柱10を形成した後、有底孔22に流動性の絶縁材料を充填して、絶縁層を形成する(絶縁層形成工程)。絶縁層を形成した後、周知の方法(エッチング等)により半導体柱10を除去して、複数の柱状導体用孔を形成する。柱状導体用孔に導体材料を充填して柱状導体4を形成する(導体形成工程)。以上の工程により、配線基板が製造される。
特許文献3では、角形の半導体柱10はある程度の大きさを有するため、流動性絶縁物の粘度によっては、半導体柱10の周囲全体に流れ込まず、絶縁材料が有底孔22全体に充填しない場合もあり得る。さらに、上述の絶縁層形成工程では、流動性絶縁材料を充填しているときに、流動性絶縁材料が半導体柱10の周囲全体に流れ込まない場合、半導体柱10が流動性絶縁材料からの圧力を受け、押し倒されたり、折損したり、位置ずれしたりする場合がある。柱状導体4の配列ピッチが狭い場合や柱状導体4の横断面積が小さい場合は特に、半導体柱10が細く形成される。この場合、半導体柱10が折損する可能性が高くなる。絶縁層形成工程において半導体柱10に上述のような不具合が生じれば、所望の柱状導体4を形成できない。この場合、配線基板に接触不良等の不良が発生する。
本実施形態の配線基板の製造方法は、この問題点を解決する。本実施形態では、中間基板製造工程において、図4に示す構造を有する中間基板20を形成する。中間基板20は、有底孔22と、複数の半導体柱10とともに、複数の半導体梁11、12を備える。
[半導体柱]
図5及び図6は、図4中のB−B面及びC−C面での断面図である。図4〜図6を参照して、半導体梁11、12は、半導体柱10の上端部同士を連結する。半導体梁11、12はさらに、半導体柱10と有底孔22の縁23とを連結する。図4〜図6では、半導体梁11がX方向に延び、半導体梁12が半導体梁11と直交するY方向に延びている。しかしながら、半導体梁11、12の延在方向及び数量は特に限定されない。
本実施形態では、半導体柱10が半導体梁11、12により、隣り合う半導体柱10又は有底孔22の縁23と連結される。そのため、半導体柱10の剛性が高まる。したがって、絶縁層形成工程において流動性の絶縁材料が有底孔22に充填される場合、半導体柱10が絶縁材料から圧力を受けても押し倒されにくく、折損しにくく、位置ずれしにくい。その結果、精度の高い導体用孔を形成することができ、配線基板における不良の発生を抑制できる。以下、本実施形態の配線基板の製造方法について詳述する。
[配線基板の製造方法]
本実施形態の配線基板の製造方法は、中間基板製造工程と、絶縁層形成工程と、柱梁除去工程と、導体形成工程とを備える。以下各工程について説明する。
[中間基板製造工程]
中間基板製造工程では、図4〜図6に示す中間基板20を製造する。中間基板製造工程は、異方性エッチングを実施する第1エッチング工程と、等方性エッチングを実施する第2エッチング工程とを含む。
[第1エッチング工程]
第1エッチング工程では、半導体基板2に対して異方性エッチングを実施する。異方性エッチングの代表例は深掘りエッチングであり、たとえば、ボッシュプロセスである。ボッシュプロセスは、エッチング工程と、保護膜形成工程とを含む。
エッチング工程では、エッチングガスを用いて等方性エッチングを実施する。エッチングガスはたとえば、フッ素ガスである。フッ素ガスはたとえば、六フッ化硫黄(SF6)ガスである。
保護膜形成工程は、エッチング工程により形成された孔の側壁に保護膜を形成する。保護膜の形成により側壁を保護することで、エッチング工程において側壁へのエッチングが抑制される。その結果、異方性エッチングを実現できる。保護膜形成ガスはたとえば、フルオロカーボンガス及び/又は2,3,3,3−テトラフルオロプロペン(HFO1234yf)である。フルオロカーボンガスはたとえば、C48である。
ボッシュプロセスでは、エッチング工程及び保護膜形成工程を交互に実施する。この場合、保護膜形成ガス及びエッチングガスの流量及びエッチング工程及び保護膜形成工程の切り替えタイミングを調整することにより、形成された孔の側壁へのエッチングを調整しながら異方性エッチングを制御することができる。
[第2エッチング工程]
第2エッチング工程では、第1エッチング工程よりも化学エッチングを強めたエッチングを実施する。このエッチングはたとえばプラズマエッチングであり、エッチングガスとしてたとえば上述のフッ素ガスを用いる。具体的には、第1エッチング工程よりもエッチング時間を長くしたり、エッチングガスであるSF6の流量を第1エッチング工程よりも多く流したり、第1エッチング工程よりも圧力を高める。これにより、アンダーカット量及びスカロップ幅を大きくする。
中間基板製造工程では、第1及び第2エッチング工程を実施することにより、図4〜図6に示す中間基板を製造する。具体的には、初めに、半導体基板2の表面に、図7に示すエッチングマスク50を形成する。エッチングマスク50はたとえば、フォトレジストマスクや二酸化珪素マスクである。
図7中のハッチング部分は、半導体基板2の表面が露出していることを意味する。つまり、ハッチング部分がエッチングされる部分である。図8Aは図7中のD−D面での断面図であり、図8Bは図7中のE−E面での断面図である。図8A及び図8Bを参照して、半導体柱10が形成される領域(以下、柱領域という)上に配置されるエッチングマスク50の幅(図8B)は、半導体梁11、12が形成される領域(以下、梁領域という)上に形成されるエッチングマスク50の幅(図8A)よりも大きい。
上述のエッチングマスクを形成した後、周知の方法又は上記第1及び第2エッチング工程を実施してエッチングを実施し、有底孔22と、複数の半導体柱10と、複数の半導体梁11、12とを形成する。本例ではプラズマエッチング(第1及び第2エッチング工程)を実施する例について説明するが、エッチング方法は特に限定されない。
初めに、第1エッチング工程を実施する。このとき、梁領域では図9Aに示すように異方性の強いエッチングがされ、半導体基板2の厚さ方向に延びる複数の孔24が形成される。一方、柱領域でも図9Bに示すとおり、厚さ方向に延びる複数の孔25が形成される。このとき、孔24の幅は、孔25の幅よりも大きくなる。
続いて、第2エッチング工程を実施する。具体的には、エッチングガスの流量を上げて、保護膜形成ガスの流量を下げる。これにより第1エッチング工程よりも化学エッチングが強くなる。その結果、図10Aに示すように、孔24は半導体基板2の厚さ方向だけでなく、半導体基板2の幅方向にも拡がる。同様に、図10Bに示すとおり、孔25も半導体基板2の厚さ方向及び幅方向に拡がる。
このように、エッチングガス及び保護膜形成ガスの流量を調整しながら、第1及び第2エッチング工程を実施する。第1エッチングを実施した後、第2エッチングを実施してもよい。エッチングガス及び保護膜形成ガスの流量を調整して、第1及び第2エッチング工程を同時に実施してもよい。第1エッチング工程を実施した後、第2エッチング工程を実施してアンダーカット量を多くし、その後、第1エッチング工程により深掘りエッチングを実施してもよい。
第1及び第2エッチング工程を実施することにより、図11A及び図11Bに示すとおり、有底孔22と、半導体柱10と、半導体梁11、12とが形成される。図11Aに示すとおり、梁領域ではエッチングマスク50にマスクされる領域が小さい。そのため、第1及び第2エッチング工程により、隣り合う孔24同士が結合され、有底孔22が形成される。一方、図11Bに示すとおり、柱領域ではエッチングマスク50にマスクされる領域が大きい。そのため、梁領域と同じ条件でエッチングした場合であっても、隣り合う孔25同士が結合されず、半導体柱10が形成される。
好ましくは、図11Cに示すとおり、エッチングマスク50のうち、半導体柱10の領域上に形成される部分50Aは、半導体柱10の中心と同軸に配置され、半導体柱10よりも大きい半径Rを有する円形状とするのが好ましい。この場合、半導体柱10が円柱状になりやすい。そのため、後述の柱状導体4を形成する時、より円柱に近く、ボイドが低減された柱状導体4が形成され、柱状導体4通電時の電界集中や抵抗増大を抑制する。
以上のとおり、エッチングガス及び保護膜形成ガスの流量を調整しながら第1及び第2エッチング工程を実施して、有底孔22と、複数の半導体柱10と、複数の半導体梁11、12とを含む中間基板20が製造される。
[絶縁層形成工程]
絶縁層形成工程では、製造された中間基板20の有底孔22に、流動性の絶縁材料を充填した後周知の方法で硬化させて、絶縁層3を形成する。絶縁材料はたとえば、上述のとおり、周知の絶縁樹脂である。
本製造工程で製造される中間基板20では、半導体柱10の上端部が、半導体梁11又は12により、他の半導体柱10又は有底孔22の縁23と連結される。そのため、半導体柱10の剛性が高まる。その結果、樹脂材料を充填するときに半導体柱10に樹脂材料による圧力が付与されても、半導体柱10が倒れにくく、折損しにくく、位置ずれしにくい。そのため、柱状導体4を形成したとき、柱状導体4が相互に接触して接触不良が発生したり、柱状導体4が所望の位置からずれていたりといった不良の発生を抑制できる。さらに、1回の樹脂材料(絶縁材料)の充填で済むので工数を低減でき、絶縁層内に界面がなく、均質な絶縁層が形成できる。
上述の説明では、絶縁材料として周知の絶縁樹脂を用いて、絶縁樹脂を有底孔22に充填して絶縁層3を形成する。しかしながら、他の方法により絶縁層3を形成してもよい。たとえば、絶縁材料として酸化珪素を用いて、スパッタ法又はCVD法により絶縁材料を有底孔22に付着させて、絶縁層3を形成してもよい。スパッタ法又はCVD法を用いた場合であっても、CVD法での成膜による応力やスパッタ法でのイオン粒子による圧力により半導体柱が倒れる場合があり得る。本実施形態では上述のとおり、半導体柱10が半導体梁11及び12により連結されている。そのため、スパッタ法又はCVD法実施時に応力や圧力が掛かっても半導体柱10が倒れにくく、折損しにくく、位置ずれしにくい。
[柱梁除去工程]
絶縁層3を形成した後、半導体柱10及び半導体梁11、12を除去する。具体的には、周知のエッチング技術により、半導体柱10及び半導体梁11、12を除去する。好ましくは、エッチング技術として、プラズマエッチング、ガスエッチング及びウェットエッチングのいずれかを実施する。この場合、半導体柱10及び半導体梁11、12を十分に除去できる。その結果、図12に示すとおり、柱状導体4を形成するための柱状導体用孔13(有底孔)が形成される。
[導体形成工程]
導体形成工程では、図13に示すように、柱状導体用孔13に導体材料を充填して、柱状導体4を形成する。導体材料の充填方法は周知の方法を適用すれば足りる。充填方法はたとえば、めっき法、溶融金属充填法及び導電ペースト充填法である。
必要に応じて、半導体基板2の表面26及び裏面27の表層部分を除去する。たとえば、グラインド加工、CMP加工、プラズマエッチングによるシンニング等により、表層部分を均一に除去する。これにより、図1及び図2に示す配線基板1が製造される。用途によっては、表面26及び/又は裏面27を除去せずに、配線基板1として使用する。
以上のとおり、本実施形態の製造方法では、有底孔22を形成するとき、複数の半導体柱10同士、又は半導体柱10及び有底孔22の縁23を連結する半導体梁11、12を形成する。これにより、有底孔22に絶縁材料を付着させるとき、半導体柱10が倒れにくく、欠損しにくく、位置ずれしにくい。そのため、所望の位置に柱状導体4を形成しやすく、接触不良等の不良の発生が抑制された配線基板を製造できる。
上述の実施の形態では、半導体梁11は半導体梁12と直交して延びる。しかしながら、半導体梁11、12の延在方向及び数量は特に限定されない。また、半導体梁11及び12のいずれかを形成していなくてもよい。上述の実施の形態では、1つの半導体柱10に、半導体梁11及び半導体梁12はそれぞれ2本ずつつながっている。しかしながら、1つの半導体柱に5本以上の半導体梁がつながってもよいし、3本未満の半導体梁がつながってもよい。
上述の実施形態では、半導体柱10は複数立設される。しかしながら、図14に示すとおり、1箇所の絶縁層に半導体柱が1つ立設されるだけでもよい。この場合、半導体柱は、1又は複数の半導体梁により半導体基板の有底孔の縁と連結される。また、図14に示す半導体柱が1枚の基板に複数存在してもよい。
図1及び図2に示す柱状導体4は半導体基板2を貫通しており、貫通電極として機能する。しかしながら、上述のとおり、柱状導体4の2つの端のうちの一方のみが半導体基板2の表面に露出していてもよい。
[第2の実施の形態]
上記の製造方法は、半導体基板上に配線等を配置する前に孔(ビア)を形成する、いわゆるビアファーストプロセスである。しかしながら、本実施形態の製造方法は、配線部材を含む絶縁層(たとえば半導体素子)を半導体基板上に形成した後、孔(ビア)を形成する、いわゆるビアラストプロセスにも適用できる。以下、ビアラストプロセスに適用した場合の本実施形態の製造方法について説明する。
図15を参照して、半導体基板2の表面201には、半導体素子の一種である、回路部材60が形成されている。回路部材60は、配線部材61と絶縁層62とを備える。配線部材61は絶縁層62内に含まれる。図15では、複数の配線部材61は、半導体基板2の表面201に沿って配列されている。しかしながら、配線部材61の配置場所は特に限定されない。
図16に示すように、配線部材61を含む絶縁層62が形成された半導体基板2を、表面201側から支持部材70に固定する。支持部材70はたとえば、ガラス又はセラミックである。固定方法は特に限定されないが、たとえば接着剤により半導体基板2を支持部材70に固定する。図16では、半導体基板2を支持部材70に接着する。この場合、回路部材60と支持部材70との間に接着層71が形成される。
支持部材70に固定された半導体基板2に対して、上記中間基板製造工程を実施する。半導体基板2の厚さが大きい場合、表面202側をある程度研磨する。その後、半導体基板2を支持部材70側からエッチング装置の試料台に載置する。そして、半導体基板2のうち、表面201と反対側の表面202に対して第1及び第2エッチング工程を実施して、中間基板を製造する。第1及び第2エッチング工程は、第1の実施の形態と同様に実施すればよい。たとえば、エッチングマスク50を形成した後、異方性エッチング(第1エッチング工程)及び化学エッチングの強いエッチング(第2エッチング工程)を実施して、図17に示すような有底孔22と複数の半導体柱10を形成する。このとき、図4のような梁11及び12も形成され、複数の半導体10は梁11及び12で連結される。
梁付きの半導体柱10を形成した後、エッチングマスク50を除去する。その後、有底孔22に絶縁材料を付着させ、図18に示すとおり、絶縁層3を形成する(絶縁層形成工程)。絶縁材料の付着方法として、流動性を有する絶縁材料を有底孔22に充填して絶縁層3を形成してもよいし、CVD法等により有底孔22に付着させて絶縁層3を形成してもよい。
絶縁層3を形成後、第1の実施の形態と同様に、半導体柱10及び半導体梁11、12を除去する(柱梁除去工程)。その結果、図19に示すとおり、柱状導体4を形成するための柱状導体用孔(有底孔)13が形成される。柱状導体用孔13の下方には、絶縁層62を介して、配線部材61が配置されている。
柱状導体用孔13を形成した後、柱状導体用孔13をさらにエッチングして、柱状導体用孔13を配線部材61とつなげる。その後、柱状導体用孔13に導体材料を充填して、柱状導体4を形成する(導体形成工程)。
具体的には、エッチングを実施して、図20に示すように柱状導体用孔13の底部分の絶縁層62をエッチングする。このエッチングでは、絶縁層3の表面にエッチングマスクを形成した後、異方性エッチング等を実施してもよいし、絶縁層除去後の柱状導体の厚さ及び形状が許容されれば、絶縁層3をマスクとして絶縁層62に異方性エッチングを実施してもよい。このエッチングにより、図20に示すように、柱状導体用孔13が配線部材61とつながり、柱状導体孔13の底に配線部材61が露出する。
柱状導体用孔13を配線部材61とつなげた後、図21に示すように、柱状導体用孔13に導体材料を充填して、柱状導体4を形成する。導体材料の充填方法は周知の方法を適用すれば足りる。たとえば、めっき法、溶融金属充填法及び導電ペースト充填法等により柱状導体4を形成する。
以上の工程により、ビアラストプロセスにおいても、本実施形態の製造方法を適用できる。
図15では、半導体基板2上に、絶縁層62を介して配線部材61を配置した。しかしながら、図22に示すとおり、半導体基板2と接する配線部材61を形成してもよい。この場合、導体形成工程において、柱状導体用孔13をさらにエッチングして有底孔22の底に配線部材61を露出する工程(図20)を省略できる。図22の構成は、たとえば次の方法で形成できる。図23に示すとおり、初めに、半導体基板2の表面201側にCVD法、スパッタ法等により、酸化物(たとえば酸化珪素)からなる絶縁膜621を形成する。図示しないエッチングマスクを用いて、絶縁膜621をエッチングして、絶縁膜621に複数の孔611を形成する。
CVD法、スパッタ法等により導体材料からなる配線部材を付着させる。その後、絶縁膜621の表面に付着した配線部材を研磨等により除去して、図24に示す構成とする。その後、CVD法等により再び絶縁材料(酸化物)を付着させて、図22に示すとおり、半導体基板2と接する配線部材61を含む絶縁層62を形成する。
以上、本発明の実施の形態を説明した。しかしながら、上述した実施の形態は本発明を実施するための例示に過ぎない。したがって、本発明は上述した実施の形態に限定されることなく、その趣旨を逸脱しない範囲内で上述した実施の形態を適宜変更して実施することができる。
1 配線基板
2 半導体基板
3,62 絶縁層
4 柱状導体
10 半導体柱
11,12 半導体梁
13 柱状導体用孔
20 中間基板
22 有底孔
23 有底孔の縁
61 配線部材

Claims (8)

  1. 半導体基板と、第1絶縁層と、柱状導体とを備える配線基板の製造方法であって、
    前記半導体基板をエッチングして、有底孔と、前記有底孔に立設される半導体柱と、前記半導体柱の上端部同士、又は、前記半導体柱の上端部と前記有底孔の縁とを連結する半導体梁とを備える中間基板を製造する中間基板製造工程と、
    前記中間基板を製造後、前記有底孔に絶縁材料を付着させて前記第1絶縁層を形成する工程と、
    前記第1絶縁層を形成した後、エッチングにより、前記半導体柱を除去して柱状導体用孔を形成する工程と、
    前記柱状導体用孔に導体材料を充填して柱状導体を形成する工程とを備える、配線基板の製造方法。
  2. 請求項1に記載の配線基板の製造方法であって、
    前記中間基板製造工程は、
    前記半導体基板に対して異方性エッチングを実施する第1エッチング工程と、
    前記半導体基板に対して前記第1エッチング工程よりも化学エッチングを強めたエッチングを実施する第2エッチング工程とを含み、
    前記第1及び第2エッチング工程により前記有底孔と、前記半導体柱及び半導体梁とを形成する、配線基板の製造方法。
  3. 請求項2に記載の配線基板の製造方法であって、
    前記第1エッチング工程及び前記第2エッチング工程は、同時に実施する、又は、前記第1エッチング工程及び前記第2エッチング工程の順に実施する、配線基板の製造方法。
  4. 請求項2又は請求項3に記載の配線基板の製造方法であって、
    前記第1エッチング工程は、エッチングを実施する工程と、保護膜を形成する工程とを交互に実施する深掘りエッチングを実施する、配線基板の製造方法。
  5. 請求項4に記載の配線基板の製造方法であって、
    前記エッチングを実施する工程では、フッ素ガスを用い、前記保護膜を形成する工程では、フルオロカーボンガス及び/又は2,3,3,3−テトラフルオロプロペン(HFO1234yf)を用いる、配線基板の製造方法。
  6. 請求項2〜請求項5のいずれか1項に記載の配線基板の製造方法であってさらに、
    前記第1エッチング工程の前に、前記半導体基板上にエッチングマスクを形成する工程を備え、
    前記エッチングマスクを形成する工程では、前記半導体基板のうち、前記半導体柱が形成される領域上に形成される前記エッチングマスクの幅が、前記半導体梁が形成される領域上に形成される前記エッチングマスクの幅よりも大きくなるように、前記エッチングマスクを形成する、配線基板の製造方法。
  7. 請求項1〜請求項6のいずれか1項に記載の配線基板の製造方法であって、
    前記柱状導体用孔を形成する工程では、プラズマエッチング、ガスエッチング及びウェットエッチングのいずれかを実施する、配線基板の製造方法。
  8. 請求項1〜請求項7のいずれか1項に記載の配線基板の製造方法であって、
    前記中間基板製造工程では、配線部材を含む第2絶縁層が第1の表面に形成された前記半導体基板において、前記第1の表面と反対側の第2の表面をエッチングして、前記中間基板を形成する、配線基板の製造方法。
JP2016046382A 2015-03-10 2016-03-10 配線基板の製造方法 Active JP6585526B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015046975 2015-03-10
JP2015046975 2015-03-10

Publications (2)

Publication Number Publication Date
JP2016171323A JP2016171323A (ja) 2016-09-23
JP6585526B2 true JP6585526B2 (ja) 2019-10-02

Family

ID=56984157

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016046382A Active JP6585526B2 (ja) 2015-03-10 2016-03-10 配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP6585526B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112151360B (zh) * 2019-06-28 2023-07-28 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US20230230810A1 (en) * 2020-10-05 2023-07-20 Spp Technologies Co., Ltd. Plasma processing gas, plasma processing method, and plasma processing apparatus

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03203326A (ja) * 1989-12-29 1991-09-05 Sony Corp ドライエッチング方法
JP4011695B2 (ja) * 1996-12-02 2007-11-21 株式会社東芝 マルチチップ半導体装置用チップおよびその形成方法
TWI228295B (en) * 2003-11-10 2005-02-21 Shih-Hsien Tseng IC structure and a manufacturing method
JP2006108244A (ja) * 2004-10-01 2006-04-20 Sharp Corp 半導体装置の製造方法
US7488680B2 (en) * 2005-08-30 2009-02-10 International Business Machines Corporation Conductive through via process for electronic device carriers
JP2010123599A (ja) * 2008-11-17 2010-06-03 Alps Electric Co Ltd シリコン貫通電極基板の製造方法及びシリコン貫通電極基板
US9159574B2 (en) * 2012-08-27 2015-10-13 Applied Materials, Inc. Method of silicon etch for trench sidewall smoothing
JP5886214B2 (ja) * 2013-01-17 2016-03-16 Sppテクノロジーズ株式会社 プラズマエッチング方法
JP5490949B1 (ja) * 2013-08-08 2014-05-14 有限会社 ナプラ 配線基板及びその製造方法

Also Published As

Publication number Publication date
JP2016171323A (ja) 2016-09-23

Similar Documents

Publication Publication Date Title
JP4694305B2 (ja) 半導体ウエハの製造方法
TWI527179B (zh) 藉由通孔垂直互連三維電子模組之方法
US7022609B2 (en) Manufacturing method of a semiconductor substrate provided with a through hole electrode
US9130016B2 (en) Method of manufacturing through-glass vias
CN106470953B (zh) 用于制造穿通玻璃通孔的接合材料的回蚀工艺
JP4456027B2 (ja) 貫通導電体の製造方法
CN105023917A (zh) 晶圆上芯片封装件及其形成方法
CN109148362B (zh) 半导体器件及其制作方法
EP3147259A1 (en) Bonding pad structure, bonding ring structure, and mems device packaging method
JP2005129888A (ja) センサ装置、センサシステム、センサ装置の製造方法及びセンサシステムの製造方法
KR102530568B1 (ko) 팬-아웃 상호연결부 통합 공정들 및 구조들
TW201545218A (zh) 玻璃構件之製造方法、玻璃構件、及玻璃中介層
JP6585526B2 (ja) 配線基板の製造方法
CN208706624U (zh) 电子集成电路芯片
US8048717B2 (en) Method and system for bonding 3D semiconductor devices
JP2006186357A (ja) センサ装置及びその製造方法
JP2006201158A (ja) センサ装置
US20120193813A1 (en) Wiring structure of semiconductor device and method of manufacturing the wiring structure
EP3290390A1 (en) Method for preventing excessive etching of edges of an insulator layer
TW201448117A (zh) 使用間隔物蝕刻溝槽形成柵欄導體
CN105097774B (zh) 芯片晶圆及其制作方法
JP6427043B2 (ja) 配線基板の製造方法
US20130056858A1 (en) Integrated circuit and method for fabricating the same
JP2011018672A (ja) 半導体装置およびその製造方法
CN109642840B (zh) 压力传感器模块

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190823

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190903

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190905

R150 Certificate of patent or registration of utility model

Ref document number: 6585526

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250