CN103177977A - 通过选择性处理暴露封装件中的连接件 - Google Patents

通过选择性处理暴露封装件中的连接件 Download PDF

Info

Publication number
CN103177977A
CN103177977A CN2012102424697A CN201210242469A CN103177977A CN 103177977 A CN103177977 A CN 103177977A CN 2012102424697 A CN2012102424697 A CN 2012102424697A CN 201210242469 A CN201210242469 A CN 201210242469A CN 103177977 A CN103177977 A CN 103177977A
Authority
CN
China
Prior art keywords
moulding material
face
connector
solder areas
package parts
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012102424697A
Other languages
English (en)
Other versions
CN103177977B (zh
Inventor
余振华
刘重希
林俊成
陈孟泽
郑明达
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN103177977A publication Critical patent/CN103177977A/zh
Application granted granted Critical
Publication of CN103177977B publication Critical patent/CN103177977B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明公开了一种在封装件上实施蚀刻步骤的方法。所述封装件包括封装部件，在所述封装部件的顶面上的连接件，接合到所述封装部件的顶面的管芯，以及模制在所述封装部件的顶面上方的模制材料。所述模制材料覆盖所述连接件，其中通过所述蚀刻步骤去除覆盖所述连接件的所述模制材料的一部分，并暴露所述连接件。本发明还公开了通过选择性处理暴露封装件中的连接件。

Description

通过选择性处理暴露封装件中的连接件
技术领域
本发明涉及半导体技术领域，更具体地，涉及通过选择性处理暴露封装件中的连接件。
背景技术
在通常的封装件叠层(package on package，POP)工艺中，顶层封装件接合到底层封装件，其中第一器件管芯接合在顶层封装件中。底层封装件也可具有封装在其内的器件管芯。通过采用POP工艺，可提高封装件的集成度。
在现有POP工艺中，首先形成底层封装件，其中包括将器件管芯接合在封装衬底上。然后将模塑料模制在封装衬底上，其中器件管芯模制在模塑料中。封装衬底还包括连接件，其与器件管芯位于封装衬底的同侧。连接件用于将底层封装件与顶层封装件连接。在模塑料中形成贯穿模塑料的开口，使得通过此贯穿模塑料的开口而暴露出连接件。在形成贯穿模制物的开口时，使用激光钻孔以去除模塑料的覆盖在连接件上的部分。然而，激光钻孔之后，在连接件表面可能留有残留的模塑料。
发明内容
为了解决现有技术中所存在的问题，根据本发明的一个方面，提供了一种方法，所述方法包括：
在封装件上实施蚀刻步骤，其中所述封装件包括：
封装部件，
连接件，设置在所述封装部件的顶面上；
管芯，接合到所述封装部件的所述顶面；以及
模制材料，模制在所述封装部件的所述顶面上方，其中所述模制材料覆盖所述连接件，通过所述蚀刻步骤去除覆盖所述连接件的所述模制材料的一部分，以及在所述蚀刻步骤之后暴露所述连接件。
在可选实施例中，所述方法的所述蚀刻步骤中，在所述封装部件的所述顶面上方未形成蚀刻掩模。
在可选实施例中，所述方法还包括：在所述蚀刻步骤之前，在所述封装件上方形成蚀刻掩模，其中通过在所述蚀刻掩模中的开口暴露所述模制材料的第一部分，所述模制材料的所述第一部分位于所述连接件上方并与所述连接件对准，以及所述蚀刻掩模覆盖所述模制材料的第二部分，所述模制材料的所述第二部分位于所述连接件上方并不与所述连接件对准。
在可选实施例中，所述蚀刻步骤包括各向异性蚀刻。
在可选实施例中，所述蚀刻步骤包括各向同性蚀刻。
在可选实施例中，所述方法的蚀刻步骤中，所述管芯的顶面被用作蚀刻停止层。
在可选实施例中，所述模制材料包括聚合物，填充剂以及硬化剂。
根据本发明的另一个方面，还提供了一种方法，所述方法包括：
将管芯接合到封装衬底的顶面，其中所述封装衬底包括在所述顶面上的多个焊料区；
将模制材料模制在所述封装衬底的所述顶面上方，其中所述模制材料覆盖所述多个焊料区并且其中所述模制材料包括聚合物；以及
实施处理以去除覆盖所述焊料区的所述模制材料的一部分，其中在所述处理之后，暴露所述多个焊料区中的每一个焊料区的顶部，所述模制材料的一部分位于所述多个焊料区中的相邻两个焊料区之间并且其整个顶面低于所述多个焊料区的顶端。
在可选实施例中，在所述处理之后，整个所述模制材料大体上低于所述多个焊料区的顶端。
在可选实施例中，所述处理包括蚀刻所述模制材料以及在所述模制材料上方没有形成任何蚀刻掩模的情况下实施所述处理。
在可选实施例中，所述蚀刻步骤包括干蚀刻。
在可选实施例中，所述蚀刻步骤包括等离子体蚀刻。
在可选实施例中，所述蚀刻步骤包括湿蚀刻。
在可选实施例中，所述模制材料还包括填充剂和硬化剂，以及在所述处理步骤中，蚀刻所述填充剂和硬化剂。
根据本发明的又一个方面，还提供了一种器件，所述器件包括：
封装部件；
管芯，接合到所述封装部件的顶面；
多个焊料区，设置在所述封装部件的所述顶面上；以及
模制材料，设置在所述封装部件的所述顶面上方，其中所述多个焊料区的下部设置在所述模制材料中，以及在所述多个焊料区的相邻两个焊料区之间的所述模制材料的整个顶面低于所述多个焊料区的顶端。
在可选实施例中，整个所述模制材料大体上低于所述多个焊料区的所述顶端。
在可选实施例中，全部模制材料的整个表面大体上是平坦的，以及所述多个焊料区包括圆形顶面。
在可选实施例中，所述管芯的顶面是暴露的。
在可选实施例中，所述管芯的所述顶面高于所述模制材料的整个所述顶面。
在可选实施例中，所述模制材料包括聚合物，填充剂以及硬化剂。
附图说明
为更完整地理解实施例及其优点，现将结合附图进行的以下描述作为参考，其中：
图1到图3C是根据一些例示性实施例的在封装件制造的中间阶段的截面图。
具体实施方式
下面详细讨论本发明各实施例的制造和使用。然而，本发明提供了许多可以在各种具体环境中实现的可应用的概念。所讨论的具体实施例仅仅示出了制造和使用本发明的具体方式，而不用于限制本发明的范围。
本发明提供了根据不同实施例的封装件及其形成方法。示出了根据一些实施例的形成封装的中间阶段，讨论了各实施例的变化。在本申请中，对于各种视图及示例说明的实施例，相似的参考数字用于表示相似的元件。
参考图1，提供了封装部件10。在一些实施例中，封装部件是中介板(interposer)。在可选实施例中，封装部件10是封装衬底。封装部件10可包括由诸如硅的半导体材料形成的衬底11。可选地，衬底11由介电材料形成。衬底11也可以是包括层压介质膜的层压衬底。封装部件10配置成将在在第一表面10A上的连接件12与在第二表面10B上的导电部件16电连接，其中表面10A和表面10B是封装部件10的相对的表面。导电部件16可以是例如金属垫。在封装部件10中可包括金属线/通孔14。可选地，部件14包括穿透衬底11的通孔。
封装部件20通过连接件12接合到封装部件10。封装部件20可以是管芯，因此在下文中可选地称为管芯20，然而它也可能是其他类型的封装部件，例如封装件。管芯20可以是包含集成电路器件(末示出)的器件管芯，集成电路器件例如为晶体管，电容器，电感器，电阻器，和类似器件。管芯20与连接件12的接合可以是焊料接合或直接的金属对金属接合(例如铜对铜接合)。底部填充物18可以填入管芯20与封装部件10之间的间隙内。
连接件24形成在封装部件10的顶面上。连接件24可与连接件12和导电部件16电连接。在一些实施例中，连接件24可以是焊球。可选地，连接件24可包括金属垫，金属柱，形成在金属柱上的焊料帽，和/或相类似物。连接件24的焊料区(例如焊球或回焊的焊料帽)可以具有圆形的顶面，然而焊料区的顶面也可以是平坦的。连接件24未被管芯20覆盖。在一些实施例中，连接件24的顶端24A高于管芯20的顶面20A。在另一些可选实施例中，连接24的顶端24A大体上平于或低于管芯20的顶面20A。
参考图2，模制材料28模制在管芯20及封装部件10上。模制材料28可以以膜，液体，固体块(solid tablet)，凝胶，油脂或类似物的形式施加。在施加模制材料28后可进行固化工艺。根据一些实施例，模制材料28可包括填充剂(图示中以29示出)，聚合物和硬化剂。在一示例性实施例中，聚合物可以是模塑料，底部填充物，模塑底部填充剂(MUF)，环氧树脂，热界面材料(Thermal Interface Material，TIM)，或类似物。填充剂可包括SiO2，ZnO2，银(Ag)、金(Au)、铜(Cu)和/或铝(A1)的金属微粒，以及它们的组合。硬化剂可包括胺(amine)，苯酚，酸酐，或它们的组合。模制材料28可以覆盖管芯20，并且可以与管芯20的顶面20A、管芯20的边缘和封装部件10的顶面10A接触。可以使用例如压缩模制法或传递模制法将模制材料28模制到管芯20和封装部件10上。模制材料28的顶面28A可高于管芯20的顶面20A，以及管芯20可完全封闭在模制材料28中。可实施研磨以去除模塑料28的超出管芯20顶面20A的部分，从而暴露出顶面20A，并且顶面20A与模塑料28的顶面28A齐平。在本发明的描述中，图2示出的结构称为封装件30。
图3A到图3C示出了暴露连接件24的示例性实施例，其中暴露连接件24是通过处理来实施的。处理可包括干蚀刻(等离子体蚀刻)，湿蚀刻，或类似工艺。在处理之后，暴露连接件24的顶部。参考图3A，通过各向异性处理(用箭头32示出)去除模制材料28的顶层，从而暴露连接件24的顶部部分。在处理中，可根据模制材料28，包括聚合物、填充剂和硬化剂的材料而选择合适的工艺气体，以致蚀刻模制材料28，但未蚀刻管芯20，连接件24，和/或类似物。在一些示例性实施例中，可使用等离子体蚀刻来实施处理，其中可用CF4和氧气(O2)作为蚀刻气体。在可选实施例中，可使用等离子体蚀刻来实施处理，其中氩气(Ar)和氧气(O2)可用作蚀刻气体。随着等离子体的扩散，处理可以是各向异性的，然而它也可以是各向同性的。在实施各向异性处理的实施例中，在垂直方向(箭头32的方向)上进行蚀刻。最小化水平去除/蚀刻。在一些实施例中，在露出连接件24之后，如果在处理之前管芯20被聚合材料28覆盖，可暴露出管芯20的顶面24A。在处理期间，管芯20的顶面材料可用作蚀刻停止层。
图3B示出了可选实施例，其中进行各向同性蚀刻，例如湿蚀刻，以暴露出连接件24。结果，可能蚀刻模制材料28的边缘，其中虚线34示出了处理之前的模制材料28的位置。在处理期间，可根据模制塑料28，包括聚合物，填充剂及硬化剂的材料，选择合适的蚀刻剂，使得在不破坏管芯20、连接件24及/或类似物的同时，暴露连接件24。在一些示例性实施例中，使用硝酸(HNO3)作为蚀刻剂实施处理，这成为蚀刻溶液的一部分。
在图3A及图3B中示出的实施例中，结果得到的模制材料28的顶面28A可大体上是平坦的。图3A和图3B也示出了一些相邻的连接件24，以及设置在相邻的连接件24之间的模制材料28。在处理之后，所述部分模塑料28的被开槽的顶面28B可低于连接件24的顶端24A。此外，在一些实施例中，在相邻连接件24之间的没被开槽的的顶面部分28B高于顶端24A。在一些其它实施例中，整个模制材料28可位于顶端24A的下面，以及可低于，或可不低于管芯20的顶面20A。
可在没有蚀刻掩模覆盖封装件30的情况下进行如图3A及图3B所示的蚀刻。在一些实施例中，如图3C所示，在封装件30上方形成蚀刻掩模36，然后图案化。图案化的蚀刻掩模36中的开口38位于连接件24上方并与连接件24对准。例如，可用光刻胶来形成蚀刻掩模36。在蚀刻步骤中，经由开口38去除模制材料28的一部分，从而暴露连接件24。在结果形成的结构中，模制材料28具有高于连接件24的顶端24A的顶面28A，以及具有低于连接件24的顶端24A的顶面28B。在这些实施例中，在相邻连接件24之间的这部分模制材料28也可包括高于连接件24的顶端24A的顶面28A，以及低于连接件24的顶端24A的顶面28B。在蚀刻步聚之后，去除蚀刻掩模36。
再参考图3A到图3C，模制材料28的顶面28B可以与线40在同一水平位置，其中线40水平于连接件24顶端与底端的中间水平位置。可选地，被开槽的模制材料28的顶面28B可在线40与连接件24的顶端24A的中间水平位置。由于在处理中未蚀刻连接件24，在处理之后，连接件24可能具有圆形的顶面或平坦的顶面，这视在模制材料28处理之前连接件24的顶面是否为圆形或是平坦而定。
在现有的用于暴露连接件的工艺中，使用激光钻孔以去除模塑料在连接件24上方的部分。因此，需要将用于激光钻孔的激光精确对准连接件。在激光钻孔之后，在连接件的表面可留下模塑料残留物。这给结果形成的封装件的可靠性带来负面作用。然而，通过采用本发明实施例，在暴露连接件后没有留下模塑料残留物。也可减少用于暴露连接件的工艺时间。此外，为暴露连接件不需要对准连接件。因此降低了工艺难度。
根据一些实施例，一种方法，包括：在封装件上实施蚀刻步骤。封装件包括封装部件，在封装部件的顶面上的连接件，接合到封装部件的顶面的管芯，和模制在封装部件的顶面上方的模制材料。模制材料覆盖了连接件，其中通过蚀刻步骤去除覆盖连接件的模制材料的一部分，从而暴露连接件。
根据其它实施例，一种方法，包括：将管芯接合到封装衬底的顶面，在顶面设置多个焊料区，以及将模制材料模制在封装衬底的顶面上方。模制材料覆盖所述多个焊料区，其中模制材料包括聚合物。实施处理以去除覆盖焊料区的模制材料的一部分。在处理之后，暴露所述多个焊料区中的每个焊料区的顶部，以及该模制材料的一部分的整个顶面都低于所述多个焊料区的顶端。所述模塑料的所述部分位于所述多个焊料区中的相邻的两个焊区之间。
根据又一些实施例，一种封装件，包括：封装部件；接合到封装部件的顶面的管芯；设置在封装部件的顶面上的多个焊料区；以及设置在封装部件的顶面上方的模制材料。多个焊料区的下部设置在模制材料中，以及在多个焊料区的相邻两个焊料区之间的模制材料的整个顶面低于所述多个焊料区的顶端。
尽管已经详细地描述了本发明及其优点，但应该理解为，在不背离所附权利要求限定的本发明主旨和范围的情况下，可以做各种不同的改变，替换和更改。而且，本申请的范围并不旨在仅限于本说明书中描述的工艺、机器、制造，材料组分、装置、方法和步骤的特定实施例。作为本领域普通技术人员应理解，通过本发明，现有的或今后开发的用于执行与根据本发明所采用的所述相应实施例基本相同的功能或获得基本相同结果的工艺、机器、制造，材料组分、装置、方法或步骤根据本发明可以被使用。因此，所附权利要求应该包括在它们范围内的这样的工艺、机器、制造、材料组分、装置、方法或步骤。此外，每项权利要求构成单独的实施例，并且多个权利要求和实施例的组合在本发明的范围内。

Claims (10)

1.一种方法，所述方法包括：
在封装件上实施蚀刻步骤，其中所述封装件包括：
封装部件，
连接件，设置在所述封装部件的顶面上；
管芯，接合到所述封装部件的所述顶面；以及
模制材料，模制在所述封装部件的所述顶面上方，其中所述模制材料覆盖所述连接件，通过所述蚀刻步骤去除覆盖所述连接件的所述模制材料的一部分，以及在所述蚀刻步骤之后暴露所述连接件。
2.根据权利要求1所述的方法，其中在所述蚀刻步骤中，在所述封装部件的所述顶面上方未形成蚀刻掩模。
3.根据权利要求1所述的方法，所述方法还包括：
在所述蚀刻步骤之前，在所述封装件上方形成蚀刻掩模，其中通过在所述蚀刻掩模中的开口暴露所述模制材料的第一部分，所述模制材料的所述第一部分位于所述连接件上方并与所述连接件对准，以及所述蚀刻掩模覆盖所述模制材料的第二部分，所述模制材料的所述第二部分位于所述连接件上方并不与所述连接件对准。
4.一种方法，所述方法包括：
将管芯接合到封装衬底的顶面，其中所述封装衬底包括在所述顶面上的多个焊料区；
将模制材料模制在所述封装衬底的所述顶面上方，其中所述模制材料覆盖所述多个焊料区并且其中所述模制材料包括聚合物；以及
实施处理以去除覆盖所述焊料区的所述模制材料的一部分，其中在所述处理之后，暴露所述多个焊料区中的每一个焊料区的顶部，所述模制材料的一部分位于所述多个焊料区中的相邻两个焊料区之间并且其整个顶面低于所述多个焊料区的顶端。
5.根据权利要求4所述的方法，其中在所述处理之后，整个所述模制材料大体上低于所述多个焊料区的顶端。
6.根据权利要求4所述的方法，其中所述处理包括蚀刻所述模制材料以及在所述模制材料上方没有形成任何蚀刻掩模的情况下实施所述处理。
7.一种器件，所述器件包括：
封装部件；
管芯，接合到所述封装部件的顶面；
多个焊料区，设置在所述封装部件的所述顶面上；以及
模制材料，设置在所述封装部件的所述顶面上方，其中所述多个焊料区的下部设置在所述模制材料中，以及在所述多个焊料区的相邻两个焊料区之间的所述模制材料的整个顶面低于所述多个焊料区的顶端。
8.根据权利要求7所述的器件，其中整个所述模制材料大体上低于所述多个焊料区的所述顶端。
9.根据权利要求8所述的器件，其中全部模制材料的整个表面大体上是平坦的，以及所述多个焊料区包括圆形顶面。
10.根据权利要求7所述的器件，其中所述管芯的顶面是暴露的。
CN201210242469.7A 2011-12-20 2012-07-12 通过选择性处理暴露封装件中的连接件 Active CN103177977B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/331,061 2011-12-20
US13/331,061 US8664040B2 (en) 2011-12-20 2011-12-20 Exposing connectors in packages through selective treatment

Publications (2)

Publication Number Publication Date
CN103177977A true CN103177977A (zh) 2013-06-26
CN103177977B CN103177977B (zh) 2016-05-18

Family

ID=48609285

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210242469.7A Active CN103177977B (zh) 2011-12-20 2012-07-12 通过选择性处理暴露封装件中的连接件

Country Status (2)

Country Link
US (2) US8664040B2 (zh)
CN (1) CN103177977B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8664040B2 (en) * 2011-12-20 2014-03-04 Taiwan Semiconductor Manufacturing Company, Ltd. Exposing connectors in packages through selective treatment
US9620413B2 (en) 2012-10-02 2017-04-11 STATS ChipPAC Pte. Ltd. Semiconductor device and method of using a standardized carrier in semiconductor packaging
US9496195B2 (en) 2012-10-02 2016-11-15 STATS ChipPAC Pte. Ltd. Semiconductor device and method of depositing encapsulant along sides and surface edge of semiconductor die in embedded WLCSP
US9704824B2 (en) 2013-01-03 2017-07-11 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming embedded wafer level chip scale packages
US9721862B2 (en) 2013-01-03 2017-08-01 STATS ChipPAC Pte. Ltd. Semiconductor device and method of using a standardized carrier to form embedded wafer level chip scale packages
EP3071814B1 (en) 2013-11-21 2021-05-05 Raytheon Technologies Corporation Method to integrate multiple electric circuits into organic matrix composite
US9704769B2 (en) 2014-02-27 2017-07-11 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming encapsulated wafer level chip scale package (EWLCSP)
TWI594341B (zh) * 2015-01-19 2017-08-01 神盾股份有限公司 指紋辨識裝置封裝及其製造方法
JP2017045954A (ja) * 2015-08-28 2017-03-02 ミツミ電機株式会社 モジュール及びその製造方法
KR102457119B1 (ko) 2015-09-14 2022-10-24 삼성전자주식회사 반도체 패키지의 제조 방법
US10957672B2 (en) * 2017-11-13 2021-03-23 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of manufacturing the same
US11742253B2 (en) * 2020-05-08 2023-08-29 Qualcomm Incorporated Selective mold placement on integrated circuit (IC) packages and methods of fabricating

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1706039A (zh) * 2000-08-08 2005-12-07 先进微装置公司 集成电路用的底面连接件及形成该底面连接件的方法
CN1867612A (zh) * 2003-08-13 2006-11-22 亨斯迈先进材料（瑞士）有限公司 不使用异氰酸酯制备的基于聚氨酯或聚氨酯－环氧杂化树脂的纳米复合材料
CN101002319A (zh) * 2004-08-11 2007-07-18 英特尔公司 用于提供堆叠管芯器件的方法和装置
CN101572239A (zh) * 2008-04-18 2009-11-04 英飞凌科技股份有限公司 半导体模组
US20110267789A1 (en) * 2010-04-28 2011-11-03 Advanpack Solutions Pte Ltd. Etch-back type semiconductor package, substrate and manufacturing method thereof

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090028491A1 (en) * 2007-07-26 2009-01-29 General Electric Company Interconnect structure
US8344495B2 (en) * 2009-12-11 2013-01-01 Stats Chippac Ltd. Integrated circuit packaging system with interconnect and method of manufacture thereof
KR101746004B1 (ko) * 2010-10-29 2017-06-27 엘지이노텍 주식회사 발광소자
US8658464B2 (en) * 2011-11-16 2014-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. Mold chase design for package-on-package applications
US8643148B2 (en) * 2011-11-30 2014-02-04 Taiwan Semiconductor Manufacturing Company, Ltd. Chip-on-Wafer structures and methods for forming the same
US8598715B2 (en) * 2011-12-02 2013-12-03 Taiwan Semiconductor Manufacturing Company, Ltd. Bump-on-trace structures in packaging
US8664040B2 (en) * 2011-12-20 2014-03-04 Taiwan Semiconductor Manufacturing Company, Ltd. Exposing connectors in packages through selective treatment

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1706039A (zh) * 2000-08-08 2005-12-07 先进微装置公司 集成电路用的底面连接件及形成该底面连接件的方法
CN1867612A (zh) * 2003-08-13 2006-11-22 亨斯迈先进材料（瑞士）有限公司 不使用异氰酸酯制备的基于聚氨酯或聚氨酯－环氧杂化树脂的纳米复合材料
CN101002319A (zh) * 2004-08-11 2007-07-18 英特尔公司 用于提供堆叠管芯器件的方法和装置
CN101572239A (zh) * 2008-04-18 2009-11-04 英飞凌科技股份有限公司 半导体模组
US20110267789A1 (en) * 2010-04-28 2011-11-03 Advanpack Solutions Pte Ltd. Etch-back type semiconductor package, substrate and manufacturing method thereof

Also Published As

Publication number Publication date
CN103177977B (zh) 2016-05-18
US20140131896A1 (en) 2014-05-15
US20130154086A1 (en) 2013-06-20
US9054047B2 (en) 2015-06-09
US8664040B2 (en) 2014-03-04

Similar Documents

Publication Publication Date Title
CN103177977A (zh) 通过选择性处理暴露封装件中的连接件
TWI500091B (zh) 封裝一半導體裝置之方法及封裝裝置
TWI525720B (zh) 半導體裝置及其形成方法
US9978657B2 (en) Semiconductor package device and manufacturing method thereof
CN103219293B (zh) 在封装工艺中切割底部填充物
US9754924B2 (en) Fan-out pop stacking process
CN104377171A (zh) 具有中介层的封装件及其形成方法
CN103515362A (zh) 堆叠式封装器件和封装半导体管芯的方法
TW201126618A (en) Method and system for manufacturing an IC package
CN105428329A (zh) 具有ubm的封装件和形成方法
EP2958140A1 (en) Package method
US9607860B2 (en) Electronic package structure and fabrication method thereof
WO2014128796A1 (ja) 半導体装置
TWI606525B (zh) 具有鍍覆引線之積體電路封裝系統及其製造方法
US8999763B2 (en) Package including an interposer having at least one topological feature
US20140091472A1 (en) Semiconductor device and manufacturing method of the same
US9373526B2 (en) Chip package and method for forming the same
CN210467824U (zh) 半导体封装结构
CN107920413B (zh) 多层电路板及其制作方法
JP2007134489A (ja) 半導体装置の製造方法及び半導体装置
TW201705311A (zh) 晶片封裝基板、晶片封裝結構及其製作方法
JP6216157B2 (ja) 電子部品装置及びその製造方法
CN107039389B (zh) 封装基板与其制作方法
US10074581B2 (en) Chip package having a patterned conducting plate and a conducting pad with a recess
JP2013149913A (ja) 半導体装置の製造方法及び半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant