TWI594341B - 指紋辨識裝置封裝及其製造方法 - Google Patents

指紋辨識裝置封裝及其製造方法 Download PDF

Info

Publication number
TWI594341B
TWI594341B TW104101627A TW104101627A TWI594341B TW I594341 B TWI594341 B TW I594341B TW 104101627 A TW104101627 A TW 104101627A TW 104101627 A TW104101627 A TW 104101627A TW I594341 B TWI594341 B TW I594341B
Authority
TW
Taiwan
Prior art keywords
wafer
fingerprint identification
molding material
device package
identification device
Prior art date
Application number
TW104101627A
Other languages
English (en)
Other versions
TW201628104A (zh
Inventor
林功藝
田鎭英
Original Assignee
神盾股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 神盾股份有限公司 filed Critical 神盾股份有限公司
Priority to TW104101627A priority Critical patent/TWI594341B/zh
Priority to CN201510067066.7A priority patent/CN105990160B/zh
Priority to US14/714,200 priority patent/US9646905B2/en
Publication of TW201628104A publication Critical patent/TW201628104A/zh
Application granted granted Critical
Publication of TWI594341B publication Critical patent/TWI594341B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/298—Semiconductor material, e.g. amorphous silicon
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • G06V40/1329—Protecting the fingerprint sensor against damage caused by the finger
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48235—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Human Computer Interaction (AREA)
  • Image Input (AREA)
  • Measurement Of The Respiration, Hearing Ability, Form, And Blood Characteristics Of Living Organisms (AREA)
  • Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Manufacturing & Machinery (AREA)

Description

指紋辨識裝置封裝及其製造方法
本發明係關於一種指紋辨識裝置封裝及其製造方法，特別係關於一種指紋辨識裝置封裝及其製造方法。
近年來，隨著個人資訊保密的需求日益高漲，對於各種電子產品中之秘密資訊也須提高其保護的安全性。有鑑於此，遂發展出指紋認證之辨識技術。由於電子產品持續朝小型化和多功能化發展，指紋辨識裝置封裝需滿足小尺寸和高指紋辨識靈敏度的要求。然而，現今的指紋辨識裝置封裝仍受限於成型材料層厚度無法有效降低以及填充物的球徑太大等問題而無法達到上述要求。
因此，在此技術領域中，需要一種改良式的指紋辨識裝置封裝及其製造方法。
本發明之一實施例係提供一種指紋辨識裝置封裝。上述指紋辨識裝置封裝包括一基板；一第一指紋辨識晶片，設置於上述基板上；一成型材料層，設置於上述基板上，且包覆上述第一指紋辨識晶片，其中上述成型材料層位於上述第一指紋辨識晶片的一第一頂面上方的一第一部分的填充物數量等於零，且上述第一部分的厚度範圍小於或等於10μm；以 及一填充物，分散於上述成型材料層包圍上述第一指紋辨識晶片的一第一側面的一第二部分中。
本發明之另一實施例係提供一種指紋辨識裝置封裝的製造方法。上述指紋辨識裝置封裝的製造方法包括提供一基板；於上述基板上設置一第一指紋辨識晶片；進行一壓縮成型製程，以於上述基板上形成一成型材料層，且上述成型材料層包覆上述第一指紋辨識晶片的一第一頂面和一第一側面，其中上述成型材料層位於上述第一指紋辨識晶片的上述第一頂面上方的上述第一部分的填充物數量等於零，且上述第一部分的厚度範圍小於或等於10μm，且其中將一填充物分散於該成型材料層包圍該第一指紋辨識晶片的該第一側面的一第二部分中。
500a~500c‧‧‧指紋辨識裝置封裝
200‧‧‧基板
201‧‧‧上表面
202、220、208、232‧‧‧焊墊
203‧‧‧下表面
204、204a、204b‧‧‧黏著層
206a‧‧‧指紋辨識晶片
207a、207b、207c、213、236a、236b‧‧‧頂面
209a、209b、209c、238a、238b‧‧‧側面
210、240‧‧‧焊線
212‧‧‧成型材料層
212a‧‧‧第一部分
212b‧‧‧第二部分
214a、214b、214c‧‧‧辨識區
216‧‧‧金屬柱
222‧‧‧防焊層
224‧‧‧導電結構
230a、230b‧‧‧第二晶片
312‧‧‧成型材料顆粒
313‧‧‧填充物
314‧‧‧模具
316‧‧‧容置空間
D1、D2、D3‧‧‧厚度
R‧‧‧直徑
第1~3圖為本發明不同實施例之指紋辨識裝置封裝的剖面示意圖。
第4~6圖為本發明一實施例之指紋辨識裝置封裝的製造方法的製程步驟剖面示意圖。
為了讓本發明之目的、特徵、及優點能更明顯易懂，下文特舉實施例，並配合所附圖示，做詳細之說明。本發明說明書提供不同的實施例來說明本發明不同實施方式的技術特徵。其中，實施例中的各元件之配置係為說明之用，並非用以限制本發明。且實施例中圖式標號之部分重複，係為了簡 化說明，並非意指不同實施例之間的關聯性。
本發明實施例係提供一種指紋辨識裝置封裝以及一種指紋辨識裝置封裝的製造方法。本發明實施例之指紋辨識裝置封裝為晶圓級(wafer-leveled)封裝，並且使用含有填充物的成型材料層(molding compound layer)做為指紋辨識裝置封裝的封裝層，且填充物的直徑小於20μm。上述成型材料層可進一步降低封裝總高度，縮小封裝體積。另外，本發明實施例之指紋辨識裝置封裝可搭配壓縮成型製程(compress molding process)形成含有填充物的成型材料層。
第1圖為本發明一實施例之指紋辨識裝置封裝500a的剖面示意圖，其顯示單一晶片封裝的指紋辨識裝置封裝結構。如第1圖所示，指紋辨識裝置封裝500a包括一基板200、一指紋辨識晶片206a以及一成型材料層212。在本發明一些實施例中，基板200的材質可包括例如矽基板之半導體基板。如第1圖所示，基板200具有彼此相對設置的一上表面201和一下表面203。基板200具有分別設置於上表面201和下表面203上的電路(圖未顯示)、焊墊202、220，以及穿過基板200的導電柱(via)216。上述焊墊202、220及連接至焊墊202、220的金屬柱216係構成基板200的內連線結構，以用於傳輸設置於上表面201上的指紋辨識晶片206a的輸入/輸出(I/O)信號、接地(ground)信號或電源(power)信號。另外，基板200還可選擇性包括防焊層222和複數個導電結構224。防焊層222形成於基板200的下表面203上，上述防焊層222係具有複數個開口，以暴露出部分焊墊220。上述導電結構224係形成於上述防焊層222的開口中， 並分別連接至相應的焊墊220。在本發明一實施例中，上述導電結構224可包括一導電凸塊結構或一導電柱狀物結構。
如第1圖所示，指紋辨識裝置封裝500a的指紋辨識晶片206a，其可藉由例如為導電膠的一黏著層204設置於基板200的上表面201上。在本發明一實施例中，指紋辨識晶片206a包括形成於頂面207a上的複數個焊墊208，上述焊墊208做為指紋辨識晶片206a的輸入/輸出(I/O)電性連接物。指紋辨識晶片206a的焊墊208可藉由焊線(bonding wires)210電性連接至基板200的焊墊202，並藉由金屬柱216、焊墊220及導電結構224電性連接至例如為一印刷電路板的一載板(圖未顯示)。另外，指紋辨識晶片206a包括被焊墊208包圍且接近於頂面207a的一辨識區214a。上述辨識區214a係用以與一手指接觸以感測上述手指的指紋。
如第1圖所示，指紋辨識裝置封裝500a的成型材料層212係設置於基板200的上表面201上，且包覆指紋辨識晶片206a的頂面207a和側面209a，以及黏著層204的側面。在本發明一些實施例中，成型材料層212的材質可包括例如矽膠(silicon)、聚亞醯胺(Polyimide，PI)、環氧樹脂(Epoxy)、聚甲基丙烯酸甲酯(polymethyl methacrylate，PMMA)或類鑽碳(Diamond-like carbon，DLC)或類似材料的非導電材料。在本發明一些實施例中，成型材料層212可包括紫外光硬化型聚合物(ultraviolet cured polymer)或熱硬化型聚合物的可塑型聚合物(moldable polymer)。
值得注意的是，本發明實施例的成型材料層(成型 材料層212)為含有填充物313的成型材料層。舉例來說，例如為環氧樹脂材料的成型材料層(成型材料層212)的主要成分可由環氧樹脂、硬化劑(hardener)、阻燃劑(flame retardant)、觸煤(catalyst)、偶合劑(coupling agent)、離型劑(releasing)、著色劑(coloring agent)以及填充物(filler)組成。前述填充物313係意指例如二氧化矽、鋁、氧化鋁或上述組合的微粒的無機填充物或其他類似的填充物。上述填充物313係分散於成型材料層212中，且其直徑R小於20μm。因此，如第1圖所示，成型材料層212位於指紋辨識晶片206a的頂面207a(包括辨識區214a)上方的一第一部分212a係具有填充物313分散於其中。另外，成型材料層212包圍指紋辨識晶片206a的側面209a的一第二部分212b也可具有填充物313分散於其中。在本發明一實施例中，由於分散於成型材料層212的第一部分212a中的填充物313的直徑R小於20μm，因而第一部分212a的厚度D1的範圍可介於30μm至50μm之間，例如為40μm。
在本發明一實施例中，上述含有填充物的成型材料層212，特別是位於指紋辨識晶片206a的頂面207a上方的第一部分212a，可因為填充物313的直徑R小於20μm而進一步降低指紋辨識晶片206a的頂面207a至成型材料層212的頂面213之間的間隙(即成型材料層212的第一部分212a的厚度D1)，可以提高指紋辨識晶片206a的指紋辨識靈敏度，並且可以降低封裝總高度，縮小封裝體積。
在本發明另一實施例中，成型材料層212位於指紋辨識晶片206a的頂面207a(包括辨識區214a)上方的一第一部分 212a的填充物數量可以等於零。由於成型材料層212的第一部分212a不具有任何填充物，因而第一部分212a的厚度D1可不受填充物粒徑尺寸限制而可以降低至小於或等於10μm。另外，成型材料層212包圍指紋辨識晶片206a的側面209a的一第二部分212b的填充物數量也可等於零。在本發明其他實施例中，可以利用不同的製程步驟來分別形成成型材料層212的第一部分212a和第二部分212b，並使成型材料層212的第一部分212a填充物數量等於零(意即不含填充物)即可。
第2圖為本發明一實施例之指紋辨識裝置封裝500b的剖面示意圖，其顯示一種多晶片封裝的指紋辨識裝置封裝結構。在第2圖所示的實施例中，指紋辨識裝置封裝方式可為層疊封裝(package on package，POP)，其包括垂直堆疊的一指紋辨識晶片和至少一其他晶片。在本發明一些其他實施例中，指紋辨識裝置封裝中可以垂直堆疊任意數量的晶片而不受本實施例的限制。上述圖式中的各元件如有與第1圖所示相同或相似的部分，則可參考前面的相關敍述，在此不做重複說明。
如第2圖所示，指紋辨識裝置封裝500b與指紋辨識裝置封裝500a(第1圖)的不同處為，指紋辨識裝置封裝500b包括一第二晶片230a，上述第二晶片230a可藉由例如為導電膠的一黏著層204b設置於基板200的上表面201上。在本發明一實施例中，指紋辨識裝置封裝500b的指紋辨識晶片206b垂直堆疊於第二晶片230a的一頂面236a上，且可藉由例如為導電膠的一黏著層204a連接至第二晶片230a的頂面236a。換句話說，指紋辨識晶片206b藉由第二晶片230a與基板200隔開。
在本發明一實施例中，第二晶片230a包括形成於頂面236a上的複數個焊墊232，上述焊墊232做為第二晶片230a的輸入/輸出(I/O)電性連接物。指紋辨識晶片206b係覆蓋第二晶片230a的頂面236a的一部分，使上述焊墊232未被指紋辨識晶片206b覆蓋而係暴露出來。指紋辨識晶片206b的焊墊208與第二晶片230a的焊墊232可藉由焊線210、240分別電性連接至基板200的不同的焊墊202，並藉由不同的金屬柱216、焊墊220及導電結構224分別電性連接至例如為一印刷電路板的一載板(圖未顯示)。在本發明一實施例中，第二晶片230a可為一系統單晶片(system-on-chip die，SOC die)、一感測晶片(sensor die)、一記憶體晶片(memory die)或上述組合。上述系統單晶片可例如為一邏輯晶片(logic die)。上述感測晶片可例如為另一指紋辨識晶片，或可為其他壓感晶片或熱感晶片。另外，上述記憶體晶片可例如為一動態隨機存取記憶體(dynamic random access memory，DRAM)晶片。
如第2圖所示，指紋辨識裝置封裝500b的成型材料層212係設置於基板200的上表面201上，且包覆指紋辨識晶片206b的辨識區214b、頂面207b和側面209b，且覆蓋第二晶片230a的頂面236a的一部分和一側面238a，以及覆蓋黏著層204a、204b的側面。在本發明一實施例中，成型材料層212位於指紋辨識晶片206b的頂面207b(包括辨識區214b)上方的第一部分212a可具有填充物313分散於其中，其直徑R係小於20μm。另外，成型材料層212包圍指紋辨識晶片206b的側面209b以及第二晶片230a的側面238a的第二部分212b也可具有填充 物313分散於其中，其直徑R係小於20μm。在本發明一實施例中，成型材料層212的第一部分212a的厚度D2的範圍可介於30μm至50μm之間，例如為40μm。在本發明一些其他實施例中，指紋辨識裝置封裝500b也具有相同或類似於指紋辨識裝置封裝500a(第1圖)的較高指紋辨識靈敏度、較小封裝體積等優點。
在本發明另一實施例中，成型材料層212位於指紋辨識晶片206b的頂面207b(包括辨識區214b)上方的第一部分212a的填充物數量可以等於零，使得成型材料層212的第一部分212a的厚度D2可為小於或等於10μm。另外，成型材料層212包圍指紋辨識晶片206b的側面209b以及第二晶片230a的側面238a的第二部分212b的填充物數量也可為零(意即不含填充物)。在本發明一些其他實施例中，可以利用不同的製程步驟來分別形成成型材料層212的第一部分212a和第二部分212b，並使成型材料層212的第一部分212a填充物數量等於零(意即不含填充物)即可。
第3圖為本發明一實施例之指紋辨識裝置封裝500c的剖面示意圖，其顯示另一種多晶片封裝的指紋辨識裝置封裝結構。在第3圖所示的實施例中，指紋辨識裝置封裝方式可為封裝內封裝(package in package，PIP)，其包括並排堆疊於基板上的一指紋辨識晶片和至少一其他晶片。在本發明另一實施例中，指紋辨識裝置封裝中可以並排堆疊任意數量的晶片而不受本實施例的限制。上述圖式中的各元件如有與第1~2圖所示相同或相似的部分，則可參考前面的相關敍述，在此不做重複說明。
如第3圖所示，指紋辨識裝置封裝500c與指紋辨識裝置封裝500a(第1圖)的不同處為，指紋辨識裝置封裝500c包括一第二晶片230b，上述第二晶片230b可藉由例如為導電膠的一黏著層204b設置於基板200的上表面201上，且位於指紋辨識晶片206c旁。因此，指紋辨識晶片206c和第二晶片230b係分別藉由例如為導電膠的黏著層204a、204b並排設置於基板200的上表面201上。指紋辨識晶片206c的焊墊208與第二晶片230b的焊墊232可藉由焊線210、240分別電性連接至基板200的不同的焊墊202，並藉由不同的金屬柱216、焊墊220及導電結構224分別電性連接至例如為一印刷電路板的一載板(圖未顯示)。在本發明一些實施例中，第二晶片230b可係一系統單晶片(system-on-chip die，SOC die)、一感測晶片(sensor die)、一記憶體晶片(memory die)或上述組合。上述系統單晶片可例如為一邏輯晶片(logic die)。上述感測晶片可例如為另一指紋辨識晶片或其他壓感晶片或熱感晶片。另外，上述記憶體晶片可例如為一動態隨機存取記憶體(dynamic random access memory，DRAM)晶片。
如第3圖所示，指紋辨識裝置封裝500c的成型材料層212係設置於基板200的上表面201上，包覆指紋辨識晶片206c的辨識區214c、頂面207c和側面209c，且包覆第二晶片230b的一頂面236b和一側面238b，以及覆蓋黏著層204a、204b的側面。在本發明一些實施例中，成型材料層212位於指紋辨識晶片206c的頂面207c(包括辨識區214c)上方的第一部分212a可具有填充物313分散於其中，其直徑R係小於20μm。另外， 成型材料層212包圍指紋辨識晶片206c的側面209c的第二部分212b也可具有填充物313分散於其中，其直徑R係小於20μm。在本發明一實施例中，成型材料層212的第一部分212a的厚度D3的範圍可介於30μm至50μm之間，例如為40μm。因此，指紋辨識裝置封裝500c也具有相同或類似於指紋辨識裝置封裝500a(第1圖)和500b(第2圖)的較高指紋辨識靈敏度、較小封裝體積等優點。
在本發明另一實施例中，成型材料層212位於指紋辨識晶片206c的頂面207c(包括辨識區214c)上方的第一部分212a的填充物數量可以等於零，而使得成型材料層212的第一部分212a的厚度D3可為小於或等於10μm。另外，成型材料層212包圍指紋辨識晶片206c的側面209c的第二部分212b的填充物數量也可為零(意即不含填充物)。在本發明另一實施例中，可以利用不同的製程步驟來分別形成成型材料層212的第一部分212a和第二部分212b，並使成型材料層212的第一部分212a填充物數量等於零(意即不含填充物)即可。
並且，如第2~3圖所示的指紋辨識裝置封裝500b、500c為多晶片封裝，因而可以提高指紋辨識裝置封裝中電子裝置的密度及增加指紋辨識裝置封裝的功能選擇。
第4~6圖為本發明一實施例之指紋辨識裝置封裝的製造方法的製程步驟剖面示意圖。第4~6圖所示之指紋辨識裝置封裝的製造方法係以第1圖所示的指紋辨識裝置封裝500a做為實施例。在本發明另一實施例中，也可用上述指紋辨識裝置封裝的製造方法來製作第2~3圖所示的指紋辨識裝置封裝 500b、500c。上述圖式中的各元件如有與第1~3圖所示相同或相似的部分，則可參考前面的相關敍述，在此不做重複說明。
請參考第4圖，首先，提供一基板200。接著，進行一表面黏著技術(surface mount technology，SMT)製程，將指紋辨識晶片206a藉由一黏著層204設置於基板200的上表面201上。然而，進行一打線接合製程(wire bonding)，將例如金屬線材的焊線210的兩端分別連接至指紋辨識晶片206a的焊墊208及位於基板200的上表面201上的焊墊202。在本發明一實施例中，打線接合製程可包括熱壓接合法(Thermocompression bonding)、超音波接合法(Ultrasonic bonding)及熱音波接合法(Thermosonic bonding)。
接下來利用第4~6圖說明利用一壓縮成型製程形成上述成型材料層212的製程步驟。如第4圖所示，可利用一塗佈法(coating method)或一沉積法(deposition method)，將複數個成型材料顆粒312設置於基板200和指紋辨識晶片206a上，上述成型材料顆粒312係包圍指紋辨識晶片206a的頂面207a(包括辨識區214a)和側面209a、焊線210、黏著層204的側面和基板的部分上表面201。在本發明一實施例中，成型材料顆粒312中可具有例如二氧化矽微粒、鋁微粒、氧化鋁微粒或上述組合的填充物313。在本發明其他實施例中，也可將成型材料顆粒312和填充物313分別設置於基板200和指紋辨識晶片206a上，成型材料顆粒312中可具有填充物313或可不具有任何填充物。
如第5圖所示，接著，將一模具314置放於基板200上且與基板200的上表面201密合，以使模具314與基板200形成 一容置空間316。在本發明一實施例中，基板200的部分上表面201、指紋辨識晶片206a、焊線210、黏著層204和成型材料顆粒312係位於容置空間316內。
如第6圖所示，接著，對模具314施加一壓力，以使成型材料顆粒312軟化以形成具流動性的一成型材料，意即成型材料流體。在本發明一實施例中，成型材料流體可為一膠狀(gel)或為一可延展的固體(malleable solid)。上述成型材料流體係填滿容置空間316，且包覆基板的部分上表面201、指紋辨識晶片206a、焊線210和黏著層204。然後，利用例如對上述成型材料流體加熱或照射一紫外光等方式進行一固化製程。由於上述成型材料流體的材質可為例如環氧樹脂之紫外光硬化型聚合物或熱硬化型聚合物，因此上述固化製程可使上述成型材料流體中產生一化學反應，將上述成型材料流體硬化為固態的成型材料層212。最後，將模具314移除。經過上述製程，係形成如第1圖所示之本發明一實施例之指紋辨識裝置封裝500a。
由於用以進行壓縮成型製程的成型材料顆粒312(第4圖)不含任何填充物，因此最終形成的成型材料層212位於指紋辨識晶片206a的頂面207a(包括辨識區214a)上方的第一部分212a和包圍指紋辨識晶片206a的側面209a的第二部分212b可具有填充物313分散於其中，其直徑R係小於20μm。成型材料層212的第一部分212a的厚度D1的範圍可介於30μm至50μm之間，例如為40μm。
在本發明另一實施例中，由於用以進行壓縮成型製程的成型材料顆粒312(第4圖)可以不含有任何填充物，因此 最終形成的成型材料層212位於指紋辨識晶片206a的頂面207a(包括辨識區214a)上方的第一部分212a和包圍指紋辨識晶片206a的側面209a的第二部分212b的填充物數量可以皆等於零，意即成型材料層212的第一部分212a和第二部分212b均不具有任何填充物，進而使得第一部分212a的厚度D1可為小於或等於10μm。
在本發明另一實施例中，可以利用實施兩次如第4~6圖的製程步驟分別形成成型材料層212的第一部分212a和第二部分212b。可使成型材料層212的第一部分212a具有填充物313分散於其中。或者使成型材料層212的第一部分212a和第二部分212b皆具有填充物313分散於其中。
在本發明另一實施例中，進行壓縮成型製程之前，可進行表面黏著技術製程，藉由如第2圖所示的黏著層204b於基板200上設置第二晶片230a。接著進行另一表面黏著技術製程，藉由如第2圖所示的黏著層204a，將指紋辨識晶片206b堆疊於該第二晶片230a上。之後，再進行第4~6圖所示的製程步驟，以形成如第2圖所示之本發明一實施例之指紋辨識裝置封裝500b。
在本發明另一實施例中，進行壓縮成型製程之前，可進行表面黏著技術製程，藉由如第3圖所示的黏著層204a、204b，於基板200上分別設置指紋辨識晶片206c和第二晶片230b，並使第二晶片230b位於指紋辨識晶片206c旁。之後，再進行第4~6圖所示的製程步驟，以形成如第3圖所示之本發明一實施例之指紋辨識裝置封裝500c。
本發明實施例係提供一種指紋辨識裝置封裝以及一種指紋辨識裝置封裝的製造方法。本發明實施例之指紋辨識裝置封裝使用含有填充物的成型材料層，且填充物的直徑小於20μm，因此可進一步降低封裝總高度，縮小封裝體積、提高指紋辨識靈敏度。並且，本發明實施例係提供單晶片封裝結構以及例如層疊封裝(POP)或封裝內封裝(PIP)之多晶片封裝結構。前述多種晶片封裝結構可使指紋辨識裝置封裝具有高電子裝置密度和多功能等優點。另外，本發明實施例之指紋辨識裝置封裝可搭配壓縮成型製程形成含有填充物的成型材料層。
雖然本發明已以實施例揭露於上，然其並非用以限定本發明，任何熟習此項技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
500a‧‧‧指紋辨識裝置封裝
200‧‧‧基板
201‧‧‧上表面
202、220、208‧‧‧焊墊
203‧‧‧下表面
204‧‧‧黏著層
206a‧‧‧指紋辨識晶片
207a、213‧‧‧頂面
209a‧‧‧側面
210‧‧‧焊線
212‧‧‧成型材料層
212a‧‧‧第一部分
212b‧‧‧第二部分
214a‧‧‧辨識區
216‧‧‧金屬柱
222‧‧‧防焊層
224‧‧‧導電結構
313‧‧‧填充物
D1‧‧‧厚度
R‧‧‧直徑

Claims (22)

  1. 一種指紋辨識裝置封裝，包括：一基板；一第一指紋辨識晶片，設置於該基板上；一成型材料層，設置於該基板上，且包覆該第一指紋辨識晶片，其中該成型材料層位於該第一指紋辨識晶片的一第一頂面上方的一第一部分的填充物數量等於零，且該第一部分的厚度範圍小於或等於10μm；以及一填充物，分散於該成型材料層包圍該第一指紋辨識晶片的一第一側面的一第二部分中。
  2. 如申請專利範圍第1項所述之指紋辨識裝置封裝，其中該成型材料層的材質包括矽膠、聚亞醯胺、環氧樹脂、聚甲基丙烯酸甲酯或類鑽碳。
  3. 如申請專利範圍第1項所述之指紋辨識裝置封裝，其中該填充物的一直徑小於20μm。
  4. 如申請專利範圍第1項所述之指紋辨識裝置封裝，其中該填充物的材質包括二氧化矽、鋁、氧化鋁或上述組合。
  5. 如申請專利範圍第1項所述之指紋辨識裝置封裝，更包括：一第二晶片，設置於該基板上，其中該第一指紋辨識晶片堆疊於該第二晶片上。
  6. 如申請專利範圍第5項所述之指紋辨識裝置封裝，其中該成型材料層包覆該第一指紋辨識晶片的該第一頂面和該第一側面，且覆蓋該第二晶片的一第二頂面的一部分和一第二側面。
  7. 如申請專利範圍第5項所述之指紋辨識裝置封裝，其中該第二晶片係一系統單晶片、一感測晶片、一記憶體晶片或上述組合。
  8. 如申請專利範圍第1項所述之指紋辨識裝置封裝，更包括：一第二晶片，設置於該基板上，且位於該第一指紋辨識晶片旁。
  9. 如申請專利範圍第8項所述之指紋辨識裝置封裝，其中該成型材料層分別包覆該第一指紋辨識晶片的該第一頂面和該第一側面以及該第二晶片的一第二頂面和一第二側面。
  10. 如申請專利範圍第8項所述之指紋辨識裝置封裝，其中該第二晶片係一系統單晶片、一感測晶片、一記憶體晶片或上述組合。
  11. 一種指紋辨識裝置封裝的製造方法，包括下列步驟：提供一基板；於該基板上設置一第一指紋辨識晶片；以及進行一壓縮成型製程，以於該基板上形成一成型材料層，且該成型材料層包覆該第一指紋辨識晶片的一第一頂面和一第一側面，其中該成型材料層位於該第一指紋辨識晶片的該第一頂面上方的一第一部分的填充物數量等於零，且該第一部分的厚度範圍小於或等於10μm，且其中將一填充物分散於該成型材料層包圍該第一指紋辨識晶片的該第一側面的一第二部分中。
  12. 如申請專利範圍第11項所述之指紋辨識裝置封裝的製造方法，其中進行該壓縮成型製程包括下列步驟： 將複數個成型材料顆粒設置於該基板和該第一指紋辨識晶片上；將一模具置放於該基板上且與基板密合，其中該模具與該基板形成一容置空間，其中該基板的一部分、該第一指紋辨識晶片和該些成型材料顆粒係位於該容置空間內；對該模具施加一壓力，以使該些成型材料顆粒軟化以形成一成型材料流體，其中該成型材料填滿該容置空間；以及該成型材料流體進行一固化製程。
  13. 如申請專利範圍第12項所述之指紋辨識裝置封裝的製造方法，其中利用一塗佈法或一沉積法將該些成型材料顆粒設置於該基板和該第一指紋辨識晶片上。
  14. 如申請專利範圍第11項所述之指紋辨識裝置封裝的製造方法，其中該成型材料流體進行該固化製程包括對該成型材料流體加熱或對該成型材料流體照射一紫外光。
  15. 如申請專利範圍第11項所述之指紋辨識裝置封裝的製造方法，其中該填充物的一直徑小於20μm。
  16. 如申請專利範圍第12項所述之指紋辨識裝置封裝的製造方法，其中該些成型材料顆粒中具有該填充物。
  17. 如申請專利範圍第11項所述之指紋辨識裝置封裝的製造方法，其中進行該壓縮成型製程之前包括：於該基板上設置一第二晶片，其中該第一指紋辨識晶片堆疊於該第二晶片上。
  18. 如申請專利範圍第17項所述之指紋辨識裝置封裝的製造方法，其中該成型材料包覆該第一指紋辨識晶片的該第一頂 面和該第一側面，且覆蓋該第二晶片的一第二頂面的一部分和一第二側面。
  19. 如申請專利範圍第11項所述之指紋辨識裝置封裝的製造方法，其中進行該壓縮成型製程之前包括：於該基板上設置一第二晶片，其中該第二晶片位於該第一指紋辨識晶片旁。
  20. 如申請專利範圍第19項所述之指紋辨識裝置封裝的製造方法，其中該成型材料分別包覆該第一指紋辨識晶片的該第一頂面和該第一側面以及該第二晶片的一第二頂面和一第二側面。
  21. 如申請專利範圍第11項所述之指紋辨識裝置封裝的製造方法，其中該成型材料層的材質包括矽膠、聚亞醯胺、環氧樹脂、聚甲基丙烯酸甲酯或類鑽碳。
  22. 如申請專利範圍第11項所述之指紋辨識裝置封裝的製造方法，其中該填充物的材質包括二氧化矽、鋁、氧化鋁或上述組合。
TW104101627A 2015-01-19 2015-01-19 指紋辨識裝置封裝及其製造方法 TWI594341B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW104101627A TWI594341B (zh) 2015-01-19 2015-01-19 指紋辨識裝置封裝及其製造方法
CN201510067066.7A CN105990160B (zh) 2015-01-19 2015-02-09 指纹识别装置封装及其制造方法
US14/714,200 US9646905B2 (en) 2015-01-19 2015-05-15 Fingerprint sensor package and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104101627A TWI594341B (zh) 2015-01-19 2015-01-19 指紋辨識裝置封裝及其製造方法

Publications (2)

Publication Number Publication Date
TW201628104A TW201628104A (zh) 2016-08-01
TWI594341B true TWI594341B (zh) 2017-08-01

Family

ID=56408086

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104101627A TWI594341B (zh) 2015-01-19 2015-01-19 指紋辨識裝置封裝及其製造方法

Country Status (3)

Country Link
US (1) US9646905B2 (zh)
CN (1) CN105990160B (zh)
TW (1) TWI594341B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI748189B (zh) * 2019-05-06 2021-12-01 大陸商訊芯電子科技(中山)有限公司 系統模組封裝結構及系統模組封裝方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10036734B2 (en) 2013-06-03 2018-07-31 Snaptrack, Inc. Ultrasonic sensor with bonded piezoelectric layer
US20140355387A1 (en) 2013-06-03 2014-12-04 Qualcomm Incorporated Ultrasonic receiver with coated piezoelectric layer
JP6654566B2 (ja) * 2013-08-23 2020-02-26 フィンガープリント カーズ アーベー 指紋検知システムの接続パッド
CN105512601B (zh) * 2014-09-29 2019-12-27 神盾股份有限公司 指纹感测装置及其感测方法
KR101942141B1 (ko) * 2015-05-12 2019-01-24 앰코테크놀로지코리아(주) 지문센서 패키지
US9904776B2 (en) 2016-02-10 2018-02-27 Taiwan Semiconductor Manufacturing Company, Ltd. Fingerprint sensor pixel array and methods of forming same
WO2017206034A1 (zh) * 2016-05-30 2017-12-07 深圳信炜科技有限公司 生物传感芯片及电子设备
US11003884B2 (en) 2016-06-16 2021-05-11 Qualcomm Incorporated Fingerprint sensor device and methods thereof
US10068879B2 (en) * 2016-09-19 2018-09-04 General Electric Company Three-dimensional stacked integrated circuit devices and methods of assembling the same
CN106995584B (zh) * 2016-10-27 2019-08-23 武汉市三选科技有限公司 电容膜组成物和电容膜及该电容膜之制备和封装方法
TWI609338B (zh) * 2016-12-14 2017-12-21 致伸科技股份有限公司 指紋辨識模組
US10395164B2 (en) * 2016-12-15 2019-08-27 Fingerprint Cards Ab Fingerprint sensing module and method for manufacturing the fingerprint sensing module
CN106897712B (zh) * 2017-03-13 2020-01-14 Oppo广东移动通信有限公司 指纹模组、显示屏和移动终端
CN110582779A (zh) * 2017-05-08 2019-12-17 指纹卡有限公司 指纹传感器封装
SE1751447A1 (en) * 2017-11-24 2019-05-25 Fingerprint Cards Ab Cost-efficient fingerprint sensor component and manufacturing method
TWI689059B (zh) * 2017-12-29 2020-03-21 矽品精密工業股份有限公司 封裝結構
TWI691040B (zh) * 2018-08-29 2020-04-11 英屬開曼群島商鳳凰先驅股份有限公司 半導體裝置之封裝結構及其製造方法
CN110875294B (zh) * 2018-08-29 2024-01-23 恒劲科技股份有限公司 半导体装置的封装结构及其制造方法
JP2020053655A (ja) * 2018-09-28 2020-04-02 キオクシア株式会社 半導体装置及び半導体装置の製造方法
FR3111215B1 (fr) * 2020-06-04 2022-08-12 Linxens Holding Module de capteur biométrique pour carte à puce et procédé de fabrication d’un tel module
KR20240018865A (ko) * 2022-08-03 2024-02-14 삼성전자주식회사 지문 센서 패키지 및 이를 포함하는 스마트 카드

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050180609A1 (en) * 2002-05-07 2005-08-18 Atmel Grenoble S.A. Method of producing a digital fingerprint sensor and the corresponding sensor
TWM484793U (zh) * 2014-05-23 2014-08-21 Dynacard Co Ltd 指紋辨識晶片封裝模組
US20140332983A1 (en) * 2010-05-11 2014-11-13 Xintec Inc. Stacked chip package and method for forming the same
CN104194271A (zh) * 2014-08-29 2014-12-10 天津德高化成新材料股份有限公司 用于指纹传感器感应层的介电复合材料及制备方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5866953A (en) * 1996-05-24 1999-02-02 Micron Technology, Inc. Packaged die on PCB with heat sink encapsulant
US6448635B1 (en) * 1999-08-30 2002-09-10 Amkor Technology, Inc. Surface acoustical wave flip chip
TWI243437B (en) 2004-04-14 2005-11-11 Advanced Semiconductor Eng Sliding type thin fingerprint sensor package
CN100372116C (zh) 2004-09-22 2008-02-27 日月光半导体制造股份有限公司 接触式传感器封装构造及其制造方法
US8148808B2 (en) * 2007-08-13 2012-04-03 Lv Sensors, Inc. Partitioning of electronic packages
JP4317245B2 (ja) 2007-09-27 2009-08-19 新光電気工業株式会社 電子装置及びその製造方法
US10107875B2 (en) * 2009-11-30 2018-10-23 Infineon Technologies Ag GMR sensor within molded magnetic material employing non-magnetic spacer
US8717775B1 (en) 2010-08-02 2014-05-06 Amkor Technology, Inc. Fingerprint sensor package and method
US8378435B2 (en) 2010-12-06 2013-02-19 Wai Yew Lo Pressure sensor and method of assembling same
US20120261689A1 (en) * 2011-04-13 2012-10-18 Bernd Karl Appelt Semiconductor device packages and related methods
US8664040B2 (en) * 2011-12-20 2014-03-04 Taiwan Semiconductor Manufacturing Company, Ltd. Exposing connectors in packages through selective treatment
US9651513B2 (en) 2012-10-14 2017-05-16 Synaptics Incorporated Fingerprint sensor and button combinations and methods of making same
US9872111B2 (en) * 2013-03-06 2018-01-16 Infineon Technologies Austria Ag Acoustic sensor package
TWI530885B (zh) * 2014-03-18 2016-04-21 茂丞科技股份有限公司 具有外露顏料層之全平面感測器及使用其之電子裝置
CN204011397U (zh) * 2014-08-26 2014-12-10 南昌欧菲生物识别技术有限公司 电容式的指纹传感器封装结构
CN104182738A (zh) * 2014-08-26 2014-12-03 南昌欧菲生物识别技术有限公司 指纹识别模组及其制造方法
US9397276B2 (en) * 2014-10-17 2016-07-19 Nichia Corporation Light emitting device and resin composition

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050180609A1 (en) * 2002-05-07 2005-08-18 Atmel Grenoble S.A. Method of producing a digital fingerprint sensor and the corresponding sensor
US20140332983A1 (en) * 2010-05-11 2014-11-13 Xintec Inc. Stacked chip package and method for forming the same
TWM484793U (zh) * 2014-05-23 2014-08-21 Dynacard Co Ltd 指紋辨識晶片封裝模組
CN104194271A (zh) * 2014-08-29 2014-12-10 天津德高化成新材料股份有限公司 用于指纹传感器感应层的介电复合材料及制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI748189B (zh) * 2019-05-06 2021-12-01 大陸商訊芯電子科技(中山)有限公司 系統模組封裝結構及系統模組封裝方法

Also Published As

Publication number Publication date
CN105990160B (zh) 2019-06-11
TW201628104A (zh) 2016-08-01
CN105990160A (zh) 2016-10-05
US9646905B2 (en) 2017-05-09
US20160210496A1 (en) 2016-07-21

Similar Documents

Publication Publication Date Title
TWI594341B (zh) 指紋辨識裝置封裝及其製造方法
EP2996146B1 (en) Semiconductor package assembly
JP4895506B2 (ja) イメージセンサ装置
US20170243826A1 (en) Fan-out package structure and method for forming the same
US7829961B2 (en) MEMS microphone package and method thereof
KR101683688B1 (ko) 집적 회로 패키지 및 집적 회로 패키지 제조 방법
US20170250165A1 (en) Semiconductor package assembly
TWI601247B (zh) 半導體封裝結構
US10381336B2 (en) Proximity coupling interconnect packaging systems and methods
US9941260B2 (en) Fan-out package structure having embedded package substrate
US20080237846A1 (en) Semiconductor device and manufacturing method thereof
TW201530729A (zh) 層疊封裝元件及其製造方法
JP2012160707A (ja) 積層半導体チップ、半導体装置およびこれらの製造方法
JP2015176906A (ja) 半導体装置および半導体装置の製造方法
CN108766940A (zh) 用于3d封装的应力补偿层
US20180233452A1 (en) Semiconductor package assembly
US20210193540A1 (en) Semiconductor device
CN105470212B (zh) 用于半导体器件的封装及其组装方法
TWI618223B (zh) 半導體封裝組件
CN102169879A (zh) 高集成度晶圆扇出封装结构
US20180247919A1 (en) Method for manufacturing three dimensional integrated circuit package
CN103762187A (zh) 芯片封装方法及结构
CN108780772B (zh) 硅通孔芯片的二次封装方法及其二次封装体
TWI626722B (zh) 電子封裝件及其製法
US20240030084A1 (en) 3d semiconductor package

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees