KR20240018865A - 지문 센서 패키지 및 이를 포함하는 스마트 카드 - Google Patents

지문 센서 패키지 및 이를 포함하는 스마트 카드 Download PDF

Info

Publication number
KR20240018865A
KR20240018865A KR1020220096704A KR20220096704A KR20240018865A KR 20240018865 A KR20240018865 A KR 20240018865A KR 1020220096704 A KR1020220096704 A KR 1020220096704A KR 20220096704 A KR20220096704 A KR 20220096704A KR 20240018865 A KR20240018865 A KR 20240018865A
Authority
KR
South Korea
Prior art keywords
substrate
insulating layer
disposed
layer
fingerprint sensor
Prior art date
Application number
KR1020220096704A
Other languages
English (en)
Inventor
이광진
임재현
강희엽
문현종
최윤석
최인호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020220096704A priority Critical patent/KR20240018865A/ko
Priority to US18/131,133 priority patent/US11954938B2/en
Publication of KR20240018865A publication Critical patent/KR20240018865A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • G06V40/1306—Sensors therefor non-optical, e.g. ultrasonic or capacitive sensing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0716—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising a sensor or an interface to a sensor
    • G06K19/0718—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising a sensor or an interface to a sensor the sensor being of the biometric kind, e.g. fingerprint sensors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G06K19/07309—Means for preventing undesired reading or writing from or onto record carriers
    • G06K19/07345—Means for preventing undesired reading or writing from or onto record carriers by activating or deactivating at least a part of the circuit on the record carrier, e.g. ON/OFF switches
    • G06K19/07354—Means for preventing undesired reading or writing from or onto record carriers by activating or deactivating at least a part of the circuit on the record carrier, e.g. ON/OFF switches by biometrically sensitive means, e.g. fingerprint sensitive
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • G06K19/07722—Physical layout of the record carrier the record carrier being multilayered, e.g. laminated sheets
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • G06K19/07724—Physical layout of the record carrier the record carrier being at least partially made by a molding process
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • G06K19/07728—Physical layout of the record carrier the record carrier comprising means for protection against impact or bending, e.g. protective shells or stress-absorbing layers around the integrated circuit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V10/00—Arrangements for image or video recognition or understanding
    • G06V10/10—Image acquisition
    • G06V10/17—Image acquisition using hand-held instruments
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • G06V40/1329—Protecting the fingerprint sensor against damage caused by the finger
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • G06K19/07747—Mounting details of integrated circuit chips at least one of the integrated circuit chips being mounted as a module

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Human Computer Interaction (AREA)
  • Computer Security & Cryptography (AREA)
  • General Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Image Input (AREA)

Abstract

본 발명의 일 실시예는, 서로 반대된 제1 면 및 제2 면을 포함하며 상기 제1 면 및 상기 제2 면을 관통하는 관통홀을 갖는 코어 절연층, 상기 코어 절연층의 상기 제2 면 상에 상기 관통홀의 둘레를 따라 배치되는 제1 본딩 패드, 및 상기 코어 절연층의 상기 제2 면의 가장자리와 상기 제1 본딩 패드 사이에 배치된 외부 접속 패드를 포함하는 제1 기판; 상기 코어 절연층의 상기 관통홀 내에 배치되고, 제1 방향을 따라 이격되며 상기 제1 방향과 교차하는 제2 방향을 따라 연장되는 복수의 제1 센싱 패턴, 상기 제2 방향을 따라 이격되며 상기 제1 방향을 따라 연장되는 복수의 제2 센싱 패턴, 및 제2 본딩 패드를 포함하는 제2 기판; 상기 제1 본딩 패드와 상기 제2 본딩 패드를 연결하는 도전성 와이어; 상기 제2 기판 상에 배치된 컨트롤러 칩; 및 상기 코어 절연층의 상기 제2 면 상에 배치되고, 상기 관통홀을 채우며 상기 제2 기판 및 상기 제1 본딩 패드를 덮고, 상기 외부 접속 패드로부터 이격된 몰딩층을 포함하는 지문 센서 패키지를 제공한다.

Description

지문 센서 패키지 및 이를 포함하는 스마트 카드{FINGERPRINT SENSOR PACKAGE AND SMART CARD HAVING THE SAME}
본 발명은 지문 센서 패키지 및 이를 포함하는 스마트 카드에 관한 것이다.
지문 인식 기술은 사용자의 지문을 인식함으로써 등록 및 인증 절차를 거치게 하여 각종 보안 사고를 예방하는데 이용되고 있다. 특히, 이는 개인 및 조직의 네트워크 방어, 각종 컨텐츠와 데이터의 보호, 금융 정보의 안전한 엑세스 등에 적용되고 있다. 지문 센서는 사용자의 지문 정보를 광학 방식, 정전 용량 방식, 초음파 방식, 열감지 방식 등을 이용하여 획득한다. 최근 지문 센서 산업의 추세는 지속적으로 제품을 소형화 및 박형화하면서도, 저비용화를 달성하는 것이다. 이에 따라, 지문 센서 패키지는 지문 정보의 획득의 신뢰성과 감도를 향상시키고 전체적인 크기와 높이를 줄이면서도, 동시에 경제성을 만족시킬 것이 요구되고 있다.
본 발명의 기술적 사상이 해결하고자 하는 과제 중의 하나는, 스마트 카드의 도난 또는 분실에 의한 금융 사고를 예방할 수 있도록, 더욱 신뢰성이 향상된 지문 센서 패키지 및 이를 포함하는 스마트 카드를 제공하는 데 있다.
본 발명의 일 실시예는, 서로 반대된 제1 면 및 제2 면을 포함하며 상기 제1 면 및 상기 제2 면을 관통하는 관통홀을 갖는 코어 절연층, 상기 코어 절연층의 상기 제2 면 상에 상기 관통홀의 둘레를 따라 배치되는 제1 본딩 패드, 및 상기 코어 절연층의 상기 제2 면의 가장자리와 상기 제1 본딩 패드 사이에 배치된 외부 접속 패드를 포함하는 제1 기판; 상기 코어 절연층의 상기 관통홀 내에 배치되고, 제1 방향을 따라 이격되며 상기 제1 방향과 교차하는 제2 방향을 따라 연장되는 복수의 제1 센싱 패턴, 상기 제2 방향을 따라 이격되며 상기 제1 방향을 따라 연장되는 복수의 제2 센싱 패턴, 및 제2 본딩 패드를 포함하는 제2 기판; 상기 제1 본딩 패드와 상기 제2 본딩 패드를 연결하는 도전성 와이어; 상기 제2 기판 상에 배치된 컨트롤러 칩; 및 상기 코어 절연층의 상기 제2 면 상에 배치되고, 상기 관통홀을 채우며 상기 제2 기판 및 상기 제1 본딩 패드를 덮고, 상기 외부 접속 패드로부터 이격된 몰딩층을 포함하는 지문 센서 패키지를 제공한다.
본 발명의 일 실시예는, 서로 반대된 제1 면 및 제2 면을 포함하며 상기 제1 면 및 상기 제2 면을 관통하는 관통홀을 갖는 코어 절연층, 상기 코어 절연층의 상기 제1 면 상에서 상기 관통홀의 둘레에 배치된 그라운드 베젤, 상기 코어 절연층의 상기 제2 면 상에 상기 관통홀의 둘레를 따라 배치되는 제1 본딩 패드, 및 상기 코어 절연층의 상기 제2 면의 가장자리와 상기 제1 본딩 패드 사이에 배치된 외부 접속 패드를 포함하는 제1 기판; 상기 코어 절연층의 상기 관통홀 내에 배치되고, 제1 방향을 따라 이격되며 상기 제1 방향과 교차하는 제2 방향을 따라 연장되는 복수의 제1 센싱 패턴, 상기 제2 방향을 따라 이격되며 상기 제1 방향을 따라 연장되는 복수의 제2 센싱 패턴, 및 제2 본딩 패드를 포함하는 제2 기판; 상기 제1 본딩 패드와 상기 제2 본딩 패드를 연결하는 도전성 와이어; 상기 제2 기판 상에 배치된 컨트롤러 칩; 상기 제2 기판과 상기 컨트롤러 칩 사이에 배치되며, 상기 제2 기판과 상기 컨트롤러 칩 사이를 전기적으로 연결하는 연결 범프들; 및 상기 제2 기판 및 상기 컨트롤러 칩을 덮고, 상기 관통홀과 상기 제2 기판의 측면 사이를 채우며 상기 제2 본딩 패드와 상기 외부 접속 패드 사이의 경계까지 연장된 몰딩층을 포함하고, 상기 복수의 제1 센싱 패턴과 상기 복수의 제2 센싱 패턴은 상기 제1 및 제2 방향에 수직한 제3 방향으로 이격되고, 상기 복수의 제1 센싱 패턴 및 상기 복수의 제2 센싱 패턴은 복수의 커패시터를 구성하는 지문 센서 패키지를 제공한다.
본 발명의 일 실시예는, 홈 영역 및 접속 패드를 포함하는 카드 본체; 상기 카드 본체 내에 배치된 시큐리티 칩; 및 사용자의 지문을 센싱하여 센싱 결과에 대한 신호를 상기 시큐리티 칩에 전송하는 지문 센서 패키지를 포함하고, 상기 지문 센서 패키지는, 서로 반대된 제1 면 및 제2 면을 포함하며 상기 제1 면 및 상기 제2 면을 관통하는 관통홀을 갖는 코어 절연층, 상기 코어 절연층의 상기 제2 면 상에 상기 관통홀의 둘레를 따라 배치되는 제1 본딩 패드, 및 상기 코어 절연층의 상기 제2 면의 가장자리와 상기 제1 본딩 패드 사이에 배치된 외부 접속 패드를 포함하는 제1 기판; 상기 코어 절연층의 상기 관통홀 내에 배치되고, 제1 방향을 따라 이격되며 상기 제1 방향과 교차하는 제2 방향을 따라 연장되는 복수의 제1 센싱 패턴, 상기 제2 방향을 따라 이격되며 상기 제1 방향을 따라 연장되는 복수의 제2 센싱 패턴, 및 제2 본딩 패드를 포함하는 제2 기판; 상기 제1 본딩 패드와 상기 제2 본딩 패드를 연결하는 도전성 와이어; 상기 제2 기판 상에 배치된 컨트롤러 칩; 및 상기 코어 절연층의 상기 제2 면 상에 배치되고, 상기 관통홀을 채우며 상기 제2 기판 및 상기 제1 본딩 패드를 덮고, 상기 외부 접속 패드로부터 이격된 몰딩층을 포함하고, 상기 제1 기판의 상기 외부 접속 패드는 상기 카드 본체의 상기 접속 패드에 접합된 스마트 카드를 제공한다.
본 발명의 일 실시예에 의한 지문 센서 패키지는, 지문 인식 감도가 향상되어 신뢰성이 향상된 지문 인식 성능을 제공할 수 있다. 또한, 본 발명의 기술적 사상에 따른 스마트 카드는, 지문 인식 감도가 향상되어 신뢰성이 향상된 지문 인식 성능을 제공할 수 있다.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시 형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1은 본 발명의 기술적 사상의 일 실시예에 따른 스마트 카드를 나타내는 개략적인 사시도이다.
도 2a 내지 도 2e는 본 발명의 기술적 사상의 일 실시예에 따른 지문 센서 패키지를 나타내는 도면들이다.
도 3 및 도 4는 본 발명의 기술적 사상의 일 실시예에 따른 지문 센서 패키지를 나타내는 평면도들이다.
도 5a 및 도 5b는 각각 도 4에 도시된 지문 센서 패키지의 내부 몰딩층을 나타내는 저면도들이다.
도 6a 및 도 6b는 본 발명의 기술적 사상의 일 실시예에 따른 지문 센서 패키지에 채용가능한 제1 기판의 변형예를 나타내는 평면도들이다.
도 7 및 도 8은 본 발명의 기술적 사상의 일 실시예에 따른 지문 센서 패키지를 나타내는 단면도들이다.
도 9a 내지 도 9h는 본 발명의 기술적 사상의 일 실시예에 따른 스마트 카드의 제조 방법을 공정 순서에 따라 나타내는 도면들이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 다음과 같이 설명한다.
도 1은 본 발명의 일 실시예에 따른 스마트 카드(1)를 나타내는 개략적인 사시도이다.
도 1을 참조하면, 스마트 카드(1)는 지문 센서 패키지(10), 시큐리티(Security) 칩(11), 표시부(12), 및 전원 버튼(13)을 포함할 수 있다.
스마트 카드(1)는, 카드 번호 식별부, 유효 기간 식별부, 사용자 성명 등과 같은 종래의 신용 카드 또는 체크 카드에 표시되는 정보를 더 포함할 수 있다. 실시예에 따라서, 스마트 카드(1)는 RF 칩을 더 포함할 수 있다.
지문 센서 패키지(10)는 사용자가 지문 센서에 자신의 지문을 접촉시킨 경우, 접촉한 지문을 인식할 수 있다. 지문 센서 패키지(10)는 인식된 지문과 등록된 지문을 비교하여, 인식된 지문과 등록된 지문의 일치 여부를 판단할 수 있다. 지문 센서 패키지(10)는 스마트 카드(1)가 온(on) 상태로 전환된 후 작동할 수 있다.
시큐리티 칩(11)은 암호화된 금융 정보를 저장할 수 있다. 인식된 지문과 등록된 지문이 일치하는 경우, 시큐리티 칩(11)은 스마트 카드(1)의 사용자에게 결제 권한을 부여할 수 있다. 예를 들어, 스마트 카드(1)는 지문 센서 패키지(10)의 인식 결과에 기초하여, 시큐리티 칩(11)이 사용자에게 결제 권한을 부여함으로써, 도난 또는 분실에 의한 금융 사고를 예방할 수 있다.
표시부(12)는 인식된 지문과 등록된 지문의 일치 여부, 온/오프 여부 등을 표시할 수 있다. 표시부(12)는 문자, 숫자, 특수 기호 등을 표시할 수 있으며, 경우에 따라 발광부를 더 포함할 수 있다. 다만, 스마트 카드(1)의 종류에 따라 표시부(12)는 생략될 수 있다.
전원 버튼(13)은 스마트 카드(1)를 온/오프시킬 수 있다. 오프(off) 상태의 스마트 카드(1)는 전원 버튼(13)의 조작에 의해 온 상태로 전환될 수 있고, 온 상태의 스마트 카드(1)는 전원 버튼(13)의 조작에 의해 오프 상태로 전환될 수 있다. 또한, 스마트 카드(1)가 온 상태로 전환된 후 설정된 시간이 경과하는 경우, 스마트 카드(1)는 자동으로 오프 상태로 전환될 수 있다. 다만, 스마트 카드(1)의 종류에 따라 전원 버튼(13)은 생략될 수 있다.
일부 실시예들에서, 스마트 카드(1)의 두께(TH)는 약 0.5㎜ 내지 약 1㎜의 범위를 가질 수 있다. 또한, 스마트 카드(1)의 두께(TH)는 국제 표준 규격에 맞추어 약 0.84㎜ 이하일 수 있다. 예를 들어, 스마트 카드(1)의 두께(TH)는 약 0.76㎜ 이하일 수 있다.
일 실시예의 스마트 카드(1)는 지문 센서 패키지(10)를 포함하면서도 종래의 신용 카드 또는 체크 카드와 동일한 수준의 두께를 가질 수 있으므로, 종래의 신용 카드 도는 체크 카드가 사용되는 방식을 유지하면서도, 사용자에게 높은 보안 수준의 보안을 제공할 수 있다. 또한, 본 실시예의 스마트 카드(1)의 단면의 모습은 도 9h에 개략적으로 도시된 것과 실질적으로 동일 또는 유사할 수 있다.
도 2a 내지 도 2e는 본 발명의 예시적인 실시예들에 따른 지문 센서 패키지(10)를 나타내는 도면들이다.
구체적으로, 도 2a는 지문 센서 패키지(10)의 일부 구성에 대한 레이아웃을 개략적으로 나타내는 저면도이고, 도 2b는 도 2a의 지문 센서 패키지(10)를 나타내는 평면도이고, 도 2c는 도 2a의 I-I' 선을 따라 절단한 단면도이고, 도 2d는 도 2a의 II-II' 선을 따라 절단한 단면도이고, 도 2e는 도 2a의 "A"로 표시된 영역을 확대하여 나타내는 확대도이다.
도 2a 내지 도 2e를 참조하면, 지문 센서 패키지(10)는 제1 기판(100), 제2 기판(200), 컨트롤러 칩(310), 수동 소자(320), 및 몰딩층(350)을 포함할 수 있다.
일 실시예의 지문 센서 패키지(10)는 총 두께가 약 0.76㎜ 이하일 수 있다. 일부 실시예들에서, 지문 센서 패키지(10)의 총 두께는 약 0.5㎜ 이하일 수 있다. 예를 들어, 지문 센서 패키지(10)의 총 두께는 약 0.1㎜ 내지 약 0.4㎜의 범위를 가질 수 있다. 이에 따라, 지문 센서 패키지(10)는 휘어지거나, 얇은 두께를 요구하는 다양한 제품(예를 들어, 앞서 설명한 스마트 카드)에 용이하게 적용할 수 있다.
제1 기판(100)은 코어 절연층(110), 제1 본딩 패드들(120), 외부 접속 패드들(130), 그라운드 베젤(150), 및 접착층(160)을 포함할 수 있다. 제1 기판(100)은 인쇄회로기판(Printed circuit board, PCB)을 포함할 수 있다. 예시적인 실시예들에서, 제1 기판(100)은 벤딩 가능하도록 가요성(flexible)을 가지는 FPCB(Flexible PCB)를 포함할 수 있다. 다른 예시적인 실시예들에서, 제1 기판(100)은 리지드(rigid) 타입의 PCB를 포함할 수도 있다.
코어 절연층(110)은 대략 직사각 평면 형상 또는 정사각 평면 형상을 가질 수 있으며, 가요성 있는 필름 또는 플레이트 형태로 제공될 수 있다. 코어 절연층(110)은 서로 반대된 제1 면(111) 및 제2 면(113)을 포함할 수 있다. 여기서, 코어 절연층(110)의 한 쌍의 가장자리들과 평행한 방향을 제1 방향(X 방향)으로 정의하고, 다른 한 쌍의 가장자리들과 평행한 방향을 제2 방향(Y 방향)으로 정의하며, 코어 절연층(110)의 주면(제1 면(111) 또는 제2 면(113))에 수직한 방향을 제3 방향(Z 방향)으로 정의한다.
코어 절연층(110)은 절연 물질을 포함할 수 있다. 예를 들어, 코어 절연층(110)은 폴리이미드(polyimide)를 포함하는 플렉시블(flexible) 필름일 수 있다. 예를 들어, 코어 절연층(110)은 에폭시계 수지나 아크릴(acrylic), 폴리에테르니트릴(polyether nitrile), 폴리에테르술폰(polyether sulfone), 폴리에틸렌 테레프탈레이트(polyethylene cterephthalate), 폴리에틸렌 나프탈레이드(polyethylene naphthalate) 등의 합성수지로 형성될 수 있다.
코어 절연층(110)의 대략 중심부에는, 제1 면(111)과 제2 면(113)을 관통하는 관통홀(110H)이 형성될 수 있다. 관통홀(110H)에는 제2 기판(200)이 수용될 수 있으며, 관통홀(110H)의 측벽과 제2 기판(200)의 측벽이 서로 맞닿지 않도록, 제2 기판(200) 보다 크게 형성될 수 있다. 예시적인 실시예들에서, 관통홀(110H)의 측면과 제2 기판(200)의 측벽 사이의 제1 거리(D1)는 약 0.1㎜ 내지 약 3.0㎜의 범위를 가질 수 있다. 관통홀(110H)은 대략 직사각 형상 또는 정사각 형상으로 형성될 수 있다.
제1 본딩 패드들(120)은 코어 절연층(110)의 제2 면(113) 상에서 관통홀(110H)의 주변에 배치될 수 있다. 예를 들어, 제1 본딩 패드들(120)은 코어 절연층(110)의 관통홀(110H)의 가장자리들 중 적어도 하나를 따라서 배열될 수 있다. 제1 본딩 패드들(120)은 도전성 와이어들(340)에 연결되며, 도전성 와이어들(340)을 통해 제2 기판(200)의 제2 본딩 패드들(221B)에 전기적으로 연결될 수 있다.
외부 접속 패드들(130)은 코어 절연층(110)의 제2 면(113) 상에 배치될 수 있다. 코어 절연층(110)의 제2 면(113)의 가장자리에 인접하게 배치되며, 코어 절연층(110)의 제2 면(113)의 가장자리를 따라 배열될 수 있다. 외부 접속 패드(130)는 제1 본딩 패드(120)보다 코어 절연층(110)의 제2 면(113)의 가장자리에 더 인접할 수 있다. 즉, 코어 절연층(110)의 제2 면(113)의 가장자리와 외부 접속 패드들(130) 사이의 거리는, 코어 절연층(110)의 제2 면(113)의 가장자리와 제1 본딩 패드(120) 사이의 거리보다 작을 수 있다. 외부 접속 패드들(130)은 외부 기기(예를 들어, 도 9g의 카드 본체(500))와 전기적 및 물리적으로 연결되는 패드일 수 있다. 외부 접속 패드들(130)은 코어 절연층(110)의 제2 면(113) 상에 구비된 도전성 패턴(114)을 통해 제1 본딩 패드들(120)에 각각 전기적으로 연결될 수 있다. 코어 절연층(110)의 제2 면(113)에는 도전성 패턴(114)을 덮는 절연층(115)이 배치될 수 있다.
예를 들어, 제1 본딩 패드들(120) 및 외부 접속 패드들(130)은 구리(Cu), 알루미늄(Al), 니켈(Ni), 은(Ag), 금(Au), 백금(Pt), 주석(Sn), 납(Pb), 티타늄(Ti), 크롬(Cr), 팔라듐(Pd), 인듐(In), 아연(Zn), 탄소(C), 및 이들의 합금 중에서 선택되는 적어도 어느 하나를 포함할 수 있다.
그라운드 베젤(150)은 코어 절연층(110)의 제1 면(111) 상에 배치되고 관통홀(110H)의 주변에 배치될 수 있다. 관통홀(110H)이 코어 절연층(110)의 제1 면(111)의 대략 중심부에 형성되었을 때, 그라운드 베젤(150)은 코어 절연층(110)의 제1 면(111)의 외곽부에 배치될 수 있다. 그라운드 베젤(150)은 관통홀(110H)의 주변에 배치되어, 관통홀(110H) 내에 수용된 제2 기판(200)의 상면에 사용자의 지문이 접촉되는 동안 센싱 노이즈를 줄이도록 기능할 수 있다. 예를 들어, 그라운드 베젤(150)은 도전성 물질, 예를 들어 구리(Cu), 알루미늄(Al)과 같은 금속을 포함할 수 있다.
그라운드 베젤(150)은 전기적으로 그라운드될 수 있다. 예시적인 실시예들에서, 그라운드 베젤(150)은 코어 절연층(110) 및 접착층(160)을 관통하는 도전성 비아(170)를 통해 기준 전위를 인가받도록 구성될 수 있다. 도전성 비아(170)는 그라운드 베젤(150)과 외부 접속 패드들(130) 사이를 전기적으로 연결하도록 구성되며, 그라운드 베젤(150)로 기준 전위를 전달하는 전기적 경로로 이용될 수 있다.
그라운드 베젤(150)은 관통홀(110H)의 둘레를 따라서 연장될 수 있다. 그라운드 베젤(150)은 관통홀(110H)을 평면적으로 둘러싸는 링 형태를 가질 수 있다. 예시적인 실시예들에서, 그라운드 베젤(150)은 관통홀(110H)의 측벽과 실질적으로 공면(coplanar)을 갖도록 정렬될 수 있다. 또한, 예시적인 실시예들에서, 그라운드 베젤(150)은 관통홀(110H)로부터 이격될 수 있다.
예시적인 실시예들에서, 제1 기판(100)은 각각의 외측 모서리(CN1)가 모두 라운드진 형상을 가질 수 있다. 일부 실시예들에서, 제1 기판(100)의 외측 모서리(CN1)의 곡률 반경은 약 0.1㎜ 내지 약 2㎜의 범위를 가질 수 있다. 예를 들어, 제1 기판(100)의 외측 모서리(CN1)의 곡률 반경은 약 1㎜일 수 있다. 제1 기판(100)의 외측 모서리(CN1)가 라운드진 형상을 가지는 이유는, 펀칭 설비(PM, 도 9f 참조)를 이용하여 제1 패널 기판(100P, 도 9f 참조)을 절삭하는 과정 중, 외측 모서리(CN1)에서 발생할 수 있는 크랙을 효율적으로 방지하기 위함이다.
제2 기판(200)은 대략 직사각 평면 형상 또는 정사각 평면 형상을 가질 수 있다. 제2 기판(200)은 서로 반대된 상면(200U) 및 하면(200B)을 포함할 수 있으며, 제2 기판(200)의 상면(200U)은 지문 인식을 위해 접촉되는 표면이고, 제2 기판(200)의 하면(200B)은 컨트롤러 칩(310) 등의 부품이 실장되는 표면일 수 있다. 제2 기판(200)은 제1 기판(100)의 관통홀(110H)의 내부에 수용될 수 있으며, 도전성 와이어들(340)을 통해 제1 기판(100)과 전기적으로 연결될 수 있다. 제2 기판(200)의 제1 방향(X 방향)의 제1 길이(LX)는 약 10㎜ 내지 약 15㎜ 사이의 범위를 가질 수 있다. 또한, 제2 기판(200)의 제2 방향(Y 방향)의 제2 길이(LY)는 약 10㎜ 내지 약 15㎜ 사이의 범위를 가질 수 있다. 예를 들어, 제2 기판(200)의 제1 길이(LX)는 약 12.7㎜일 수 있고, 제2 길이(LY)는 약 12.7㎜일 수 있다.
제2 기판(200)의 상면(200U)은 제1 기판(100)의 상면(100U)과 실질적으로 공면(coplanar)을 이루도록 배치될 수 있다. 따라서, 사용자의 지문이 제1 기판(100)의 상면(100U)에 접촉하게 되는 경우, 제2 기판(200)의 상면(200U)에 배치된 그라운드 베젤(150)에 자연스럽게 접속될 수 있다. 다만, 실시예에 따라서, 제2 기판(200)의 상면(200U)은 제1 기판(100)의 상면(100U)보다 높거나 낮은 레벨을 갖도록 배치될 수 있다.
도 2a를 참조하면, 제2 기판(200)은 센싱 영역(SR), 제1 컨택 영역(CR1), 제2 컨택 영역(CR2), 제3 컨택 영역(CR3), 배선 영역(YR), 및 주변 영역(ER)을 포함할 수 있다.
도 2c를 참조하면, 제2 기판(200)은 베이스 층(211), 베이스 층(211)의 하면 상의 하부 절연층(213), 베이스 층(211)의 상면 상의 상부 절연층(215), 하부 절연층(213)의 하면 상의 하부 보호층(217), 및 상부 절연층(215)의 상면 상의 상부 보호층(219)을 포함할 수 있다.
제2 기판(200)은 PCB를 포함할 수 있다. 예시적인 실시예들에서, 제2 기판(200)은 리지드 타입의 기판을 포함할 수 있다.
또한, 제2 기판(200)은 복수의 도전층을 포함하는 다층 구조의 PCB일 수 있다. 제2 기판(200)은 서로 다른 수직 레벨에 위치된 도전층들과, 도전층들 사이를 전기적으로 연결하기 위한 도전성 비아들을 포함할 수 있다. 도전층들 및 도전성 비아들은, 구리(Cu), 알루미늄(Al), 니켈(Ni), 은(Ag), 금(Au), 백금(Pt), 주석(Sn), 납(Pb), 티타늄(Ti), 크롬(Cr), 팔라듐(Pd), 인듐(In), 아연(Zn), 탄소(C), 및 이들의 합금 중에서 선택되는 적어도 어느 하나를 포함할 수 있다.
예를 들어, 제2 기판(200)은 상면(200U)으로부터 이격된 거리가 먼 순서대로, 제1 도전층(221B, 221G, 221R, 221T, 221P), 제2 도전층(223G, 223R, 223T), 제3 도전층(225G, 225R, 225T), 및 제4 도전층(227G, 227T)을 포함할 수 있다. 제1 도전층(221B, 221G, 221R, 221T, 221P)은 하부 절연층(213)의 하면 상에 있고, 제2 도전층(223G, 223R, 223T)은 베이스 층(211)의 하면 상에 있고, 제3 도전층(225G, 225R, 225T)은 베이스 층(211)의 상면 상에 있고, 제4 도전층(227G, 227T)은 상부 절연층(215)의 상면 상에 있을 수 있다.
제1 도전층(221B, 221G, 221R, 221T, 221P)은 제2 본딩 패드들(221B), 제1-1 센싱 패드들(221R), 제1-2 센싱 패드들(221T), 제1 그라운드 패턴(221G), 전원 패턴(221P)을 포함할 수 있다. 제2 도전층(223G, 223R, 223T)은 제2-1 센싱 패드들(223R), 제2-2 센싱 패드들(223T), 및 제2 그라운드 패턴(223G)을 포함할 수 있다. 제3 도전층(225G, 225R, 225T)은 제1 센싱 패턴들(225R), 제3-2 센싱 패드들(225T), 및 제3 그라운드 패턴(223G)을 포함할 수 있다. 제4 도전층(227G, 227T)은 제2 센싱 패턴들(227T) 및 제4 그라운드 패턴(227G)을 포함할 수 있다.
또한, 제2 기판(200)은 제1 도전층(221B, 221G, 221R, 221T, 221P)과 제2 도전층(223G, 223R, 223T) 사이를 전기적으로 연결하기 위한 제1 도전성 비아들(231G, 231R, 231T), 제2 도전층(223G, 223R, 223T)과 제3 도전층(225G, 225R, 225T) 사이를 전기적으로 연결하기 위한 제2 도전성 비아들(233G, 233R, 233T) 및 제3 도전성 비아들(235G, 235R, 235T), 및 제3 도전층(225G, 225R, 225T)과 제4 도전층(227G, 227T) 사이를 전기적으로 연결하기 위한 제4 도전성 비아들(237T, 237G)을 포함할 수 있다. 제1 도전성 비아들(231G, 231R, 231T)은 하부 절연층(213)을 적어도 부분적으로 관통하고, 제2 도전성 비아들(233G, 233R, 233T)은 베이스 층(211)을 부분적으로 관통하고, 제3 도전성 비아들(235G, 235R, 235T)은 베이스 층(211)을 부분적으로 관통하고, 제4 도전성 비아들(237T, 237G)은 상부 절연층(215)을 적어도 부분적으로 관통할 수 있다.
제1 도전성 비아들(231G, 231R, 231T)은 제1-1 센싱 패드들(221R)과 제2-1 센싱 패드들(223R) 사이를 전기적으로 연결하기 위한 제1-1 센싱 비아들(231R), 제1-2 센싱 패드들(221T)과 제2-2 센싱 패드들(223T) 사이를 전기적으로 연결하기 위한 제1-2 센싱 비아들(231T), 제1 그라운드 패턴(221G)과 제2 그라운드 패턴(223G) 사이를 전기적으로 연결하기 위한 제1 그라운드 비아(231G)를 포함할 수 있다. 예시적인 실시예들에서, 제1 도전성 비아들(231G, 231R, 231T)은 베이스 층(211)을 향해 수평 폭이 감소하는 테이퍼진(tapered) 구조를 가질 수 있다.
제2 도전성 비아들(233G, 233R, 233T)은 제2-1 센싱 패드들(223R)과 제1 센싱 패턴들(225R) 사이를 전기적으로 연결하기 위한 제2-1 센싱 비아들(233R), 제2-2 센싱 패드들(223T)과 제3-2 센싱 패드들(225T) 사이를 전기적으로 연결하기 위한 제2-2 센싱 비아들(233T), 제2 그라운드 패턴(223G)과 제3 그라운드 패턴(223G) 사이를 전기적으로 연결하기 위한 제2 그라운드 비아(233G)를 포함할 수 있다. 제3 도전성 비아들(235G, 235R, 235T)은 제2-1 센싱 패드들(223R)과 제1 센싱 패턴들(225R) 사이를 전기적으로 연결하기 위한 제3-1 센싱 비아들(235R), 제2-2 센싱 패드들(223T)과 제3-2 센싱 패드들(225T) 사이를 전기적으로 연결하기 위한 제3-2 센싱 비아들(235T), 제2 그라운드 패턴(223G)과 제3 그라운드 패턴(223G) 사이를 전기적으로 연결하기 위한 제3 그라운드 비아(235G)를 포함할 수 있다.
제2 도전성 비아들(233G, 233R, 233T)은 제2 도전층(223G, 223R, 223T)과 접촉할 수 있고, 제3 도전성 비아들(235G, 235R, 235T)은 제3 도전층(225G, 225R, 225T)과 접촉할 수 있고, 제2 도전성 비아들(233G, 233R, 233T) 및 제3 도전성 비아들(235G, 235R, 235T)은 서로 접촉할 수 있다. 구체적으로, 제2-1 센싱 패드들(223R)과 제1 센싱 패턴들(225R) 사이는 수직으로 연결된 제2-1 센싱 비아들(233R)과 제3-1 센싱 비아들(235R)에 의해 전기적으로 연결될 수 있고, 제2-2 센싱 패드들(223T)과 제3-2 센싱 패드들(225T) 사이는 수직으로 연결된 제2-2 센싱 비아들(233T)과 제3-2 센싱 비아들(235T)에 의해 전기적으로 연결될 수 있고, 제2 그라운드 패턴(223G)과 제3 그라운드 패턴(223G) 사이는 수직으로 연결된 제2 그라운드 비아(233G)와 제3 그라운드 비아(235G)에 의해 전기적으로 연결될 수 있다.
예시적인 실시예들에서, 제2 도전성 비아들(233G, 233R, 233T) 및 제3 도전성 비아들(235G, 235R, 235T) 각각은, 베이스 층(211)의 두께 방향에 따른 중심을 향하여 수평 폭이 감소하는 테이퍼진 구조를 가질 수 있다. 일부 실시예들에서, 제2 도전성 비아들(233G, 233R, 233T) 및 제3 도전성 비아들(235G, 235R, 235T)은 그들 사이의 접촉면에서 최소 수평 폭을 가질 수 있다.
제4 도전성 비아들(237T, 237G)은 제3-2 센싱 패드들(225T)과 제2 센싱 패턴들(227T) 사이를 전기적으로 연결하기 위한 제4-2 센싱 비아들(237T), 및 제3 그라운드 패턴(223G)과 제4 그라운드 패턴(227G) 사이를 전기적으로 연결하기 위한 제4 그라운드 비아(237G)를 포함할 수 있다. 예시적인 실시예들에서, 제4 도전성 비아들(237T, 237G)은 베이스 층(211)을 향해 수평 폭이 감소하는 테이퍼진 구조를 가질 수 있다.
도 2a를 참조하면, 제2 기판(200)은 센싱 영역(SR), 제1 컨택 영역(CR1), 제2 컨택 영역(CR2), 제3 컨택 영역(CR3), 배선 영역(YR), 및 주변 영역(ER)을 포함할 수 있다. 구체적으로, 센싱 영역(SR)은 지문 인식을 위한 제1 및 제2 센싱 패턴들(225R, 227T)이 배치되는 영역일 수 있다. 도 2c를 참조하면, 제1 컨택 영역(CR1) 및 제3 컨택 영역(CR3)은 제1 센싱 패턴들(225R)과 컨트롤러 칩(310)의 연결을 위한 제1-1 센싱 비아들(231R), 제2-1 센싱 비아들(233R), 및 제3-1 센싱 비아들(235R)이 배치되는 영역일 수 있다. 도 2d를 참조하면, 제2 컨택 영역(CR2)은 제2 센싱 패턴들(227T)과 컨트롤러 칩(310)의 연결을 위한 제1-2 센싱 비아들(231T), 제2-2 센싱 비아들(233T), 제3-2 센싱 비아들(235T), 및 제4-2 센싱 비아들(237T)이 배치되는 영역일 수 있다. 배선 영역(YR)은 제4 그라운드 패턴(227G)과 컨트롤러 칩(310)의 연결을 위한 제1 내지 제4 그라운드 비아들(231G, 233G, 235G, 237G) 중 적어도 일부가 배치되는 영역일 수 있다.
도 2a 및 도 2e를 참조하면, 센싱 영역(SR)은 제2 기판(200)의 중심부에 배치할 수 있다. 일부 실시예들에서, 센싱 영역(SR)은 평면적 관점에서 직사각 또는 정사각 형상일 수 있다. 센싱 영역(SR)에는, 제1 방향(X 방향)으로 이격되며 제2 방향(Y 방향)을 따라 연장되는 라인 형상의 복수의 제1 센싱 패턴(225R) 및 제2 방향(Y 방향)으로 이격되며 제1 방향(X 방향)을 따라 연장되는 라인 형상의 복수의 제2 센싱 패턴들(227T)이 배치될 수 있다.
센싱 영역(SR)의 제2 방향(Y 방향)의 일단에는 제1 컨택 영역(CR1)이 형성될 수 있고, 센싱 영역(SR)의 제2 방향(Y 방향)의 타단에는 제3 컨택 영역(CR3)이 형성될 수 있다. 또한, 센싱 영역(SR)의 제1 방향(X 방향)의 일단에는 제2 컨택 영역(CR2)이 형성될 수 있고, 센싱 영역(SR)의 제1 방향(X 방향)의 타단에는 배선 영역(YR)이 형성될 수 있다.
주변 영역(ER)은 제2 기판(200)의 외곽부에 배치될 수 있다. 주변 영역(ER)은 평면적 관점에서 센싱 영역(SR)을 둘러쌀 수 있다. 주변 영역(ER)에는 제2 본딩 패드들(221B)이 배치될 수 있다. 주변 영역(ER)에는, 기준 전위 제공 및 센싱 노이즈 차폐를 위한 제1 내지 제4 그라운드 패턴들(221G, 223G, 225G, 227G)이 배치될 수 있다.
제1 센싱 패턴들(225R)은 센싱 영역(SR)과 제1 컨택 영역(CR1) 사이 또는 센싱 영역(SR)과 제3 컨택 영역(CR3) 사이에서 연장될 수 있다. 제1 센싱 패턴들(225R)은 제1 및 제3 컨택 영역들(CR1, CR3)에 배치되는 제1-1 센싱 비아들(231R), 제2-1 센싱 비아들(233R), 및 제3-1 센싱 비아들(235R)을 통해 컨트롤러 칩(310)에 연결될 수 있다. 제1 컨택 영역(CR1) 내에서, 제1-1 센싱 비아들(231R), 제2-1 센싱 비아들(233R), 및 제3-1 센싱 비아들(235R) 각각은, 제1 방향(X 방향)을 따라 배열될 수 있다. 또한, 제3 컨택 영역(CR3) 내에서, 제1-1 센싱 비아들(231R), 제2-1 센싱 비아들(233R), 및 제3-1 센싱 비아들(235R) 각각은, 제1 방향(X 방향)을 따라 배열될 수 있다. 제1 센싱 패턴들(225R) 중 일부는 제1 컨택 영역(CR1)에 배치된 제1-1 센싱 비아들(231R), 제2-1 센싱 비아들(233R), 및 제3-1 센싱 비아들(235R)과 연결될 수 있다. 또한, 제1 센싱 패턴들(225R) 중 다른 일부는 제3 컨택 영역(CR3)에 배치된 제1-1 센싱 비아들(231R), 제2-1 센싱 비아들(233R), 및 제3-1 센싱 비아들(235R)과 연결될 수 있다. 이웃하는 제1 센싱 패턴들(225R)은 전기적으로 분리될 수 있다.
제2 센싱 패턴들(227T)은 센싱 영역(SR) 및 제2 컨택 영역(CR2) 내에서 연장될 수 있다. 제2 센싱 패턴들(227T)은 제2 컨택 영역(CR2)에 배치된 제1-2 센싱 비아들(231T), 제2-2 센싱 비아들(233T), 제3-2 센싱 비아들(235T), 및 제4-2 센싱 비아들(237T)을 통해 컨트롤러 칩(310)에 연결될 수 있다. 제1-2 센싱 비아들(231T), 제2-2 센싱 비아들(233T), 제3-2 센싱 비아들(235T), 및 제4-2 센싱 비아들(237T) 각각은, 제2 방향(Y 방향)을 따라 지그재그로 엇갈려서 배치될 수 있다.
제1 센싱 패턴들(225R)은 제1 방향(X 방향)에 따른 폭인 제1 폭(W1)을 가질 수 있고, 제2 센싱 패턴들(227T)은 제2 방향(Y 방향)에 따른 폭인 제2 폭(W2)을 가질 수 있다. 일부 실시예들에서, 제1 폭(W1)은 제2 폭(W2)보다 더 클 수 있다. 예를 들어, 제1 폭(W1)은 제2 폭(W2)의 약 2배 내지 약 4배의 범위를 가질 수 있다. 구체적으로, 제1 폭(W1)은 약 40㎛ 내지 약 70㎛ 사이의 범위를 가질 수 있고, 제2 폭(W2)은 약 5㎛ 내지 약 25㎛ 사이의 범위를 가질 수 있다.
제1 센싱 패턴들(225R)과 제2 센싱 패턴들(227T)이 제3 방향(Z 방향)으로 중첩되는 부분은 픽셀들(PX)을 구성할 수 있다. 픽셀들(PX)의 중심(PXC)간의 제1 방향(X 방향)의 제1 피치(PIX)는 픽셀들(PX)의 중심(PXC)간의 제2 방향(Y 방향)의 제2 피치(PIY)와 서로 실질적으로 동일할 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 제1 피치(PIX) 및 제2 피치(PIY) 각각은 약 50㎛ 내지 약 90㎛의 범위를 가질 수 있다.
픽셀들(PX)은 서로 중첩되는 제1 센싱 패턴들(225R)과 제2 센싱 패턴들(227T)에 의한 면적 커패시턴스(Area capacitance)(AC) 및 제1 센싱 패턴들(225R)과 제2 센싱 패턴들(227T)에 의한 프린징 커패시턴스(Fringing capacitance)의 합성 커패시턴스 수치를 가질 수 있다.
사용자의 지문이 제2 기판(200)의 상면(200U)과 접촉하게 되는 경우, 제2 센싱 패턴들(227T)과 사용자의 지문 사이에 유도된 커패시턴스에 의해, 픽셀들(PX) 각각에 대응되는 커패시턴스 수치가 변하게 된다. 커패시턴스 수치의 변화는, 사용자 지문의 형상에 따라 결정되는 것이므로, 컨트롤러 칩(310)은 픽셀들(PX)의 커패시턴스 수치의 변화로부터 사용자의 지문을 식별할 수 있다.
제4 그라운드 패턴(227G)은 제2 센싱 패턴들(227T)이 배치된 센싱 영역(SR)을 평면적으로 둘러쌀 수 있다. 제4 그라운드 패턴(227G)은 제2 센싱 패턴들(227T)과 동일한 수직 레벨에 위치되어, 제2 센싱 패턴들(227T)을 평면적으로 둘러쌀 수 있다. 예를 들어, 제4 그라운드 패턴(227G)은 상부 절연층(215)의 상면 상에서 센싱 영역(SR)의 가장자리를 따라 연속적으로 연장되어, 제2 센싱 패턴들(227T)을 평면적으로 둘러쌀 수 있다. 제4 그라운드 패턴(227G)은 센싱 영역(SR)의 주변에 배치되어, 센싱 영역(SR)에 사용자의 지문이 접촉되는 동안 센싱 노이즈를 줄이도록 기능할 수 있다.
베이스 층(211)은 절연 물질을 포함할 수 있다. 베이스 층(211)은 수지 및 유리 섬유를 포함할 수 있다. 베이스 층(211)에 포함되는 수지는, 페놀 수지, 에폭시 수지, 및 폴리이미드(Polyimide) 중에서 선택되는 적어도 하나일 수 있다. 일부 실시예들에서, 베이스 층(211)은 FR4(Flame Retardant 4), 사변형 에폭시(Tetrafunctional epoxy), 폴리페닐렌 에테르(Polyphenylene ether), 에폭시/폴리페닐렌 옥사이드(Epoxy/polyphenylene oxide), 써마운트(Thermount), BT(Bismaleimide triazine), 시아네이트 에스터(Cyanate ester), 폴리이미드, 프리프레그, 아지노모토 주변 필름(Ajinomoto Build-up Film, ABF), 및 액정 고분자 중에서 선택되는 적어도 하나의 물질을 포함할 수 있다. 다른 실시예들에서, 베이스 층(211)은 실리콘산화물, 실리콘질화물, 실리콘산질화물, 또는 이들의 조합을 포함할 수 있다. 베이스 층(211)에 포함되는 유리 섬유는 보강재로서, 유리 재료를 고온으로 용융 방사하여 얻어진 글라스 필라멘트(glass filament)를 집속 처리한 것일 수 있다. 글라스 필라멘트는 실리카(silica)를 주성분으로 하는 광석 가공품일 수 있다.
이하에서, 설명 및 이해의 편의를 위하여, 베이스 층(211)에 가까운 순서대로 제2 기판(200)의 구성요소들에 대해 설명하도록 한다.
제2 도전층(223G, 223R, 223T)은, 제2-1 센싱 패드들(223R), 제2-2 센싱 패드들(223T), 및 기준 전위가 인가되는 제2 그라운드 패턴(223G)을 포함할 수 있다. 제2 그라운드 패턴(223G)은 센싱 영역(SR), 배선 영역(YR), 및 주변 영역(ER)에 배치될 수 있다. 제2 그라운드 패턴(223G)의 일부는 제1 센싱 패턴들(225R) 및 제2 센싱 패턴들(227T)과 제3 방향(Z 방향)으로 중첩될 수 있다. 제2 그라운드 패턴(223G)의 일부는 제2 센싱 패턴들(227T)과 컨트롤러 칩(310) 사이에 개재될 수 있다. 이에 따라, 제2 그라운드 패턴(223G)은 외부의 센싱 노이즈를 컨트롤러 칩(310)으로부터 차단할 수 있다. 제2-1 센싱 패드들(223R)은 제1 및 제3 컨택 영역들(CR1, CR3)에 배치될 수 있고, 제2-2 센싱 패드들(223T)은 제2 컨택 영역(CR2)에 배치될 수 있다. 제2-1 센싱 패드들(223R)은 제1 센싱 패턴들(225R)과 컨트롤러 칩(310) 사이의 전기적 연결을 위한 경로를 제공할 수 있고, 제2-2 센싱 패드들(223T)은 제2 센싱 패턴들(227T)과 컨트롤러 칩(310) 사이의 전기적 연결을 위한 경로를 제공할 수 있다.
하부 절연층(213)은 제2 도전층(223G, 223R, 223T)을 덮도록 베이스 층(211)의 하면 상에 배치될 수 있다. 하부 절연층(213)은 제2-1 센싱 패드들(223R), 제2-2 센싱 패드들(223T), 및 제2 그라운드 패턴(223G) 상호 간을 서로 전기적으로 분리할 수 있다.
제3 도전층(225G, 225R, 225T)은, 기준 전위가 인가되는 제3 그라운드 패턴(225G), 사용자의 지문을 인식하기 위한 제1 센싱 패턴들(225R), 및 제3-2 센싱 패드들(225T)을 포함할 수 있다. 제1 센싱 패턴들(225R)은 센싱 영역(SR)에 배치될 수 있고, 제3 그라운드 패턴(225G)은 배선 영역(YR) 및 주변 영역(ER)에 배치될 수 있고, 제3-2 센싱 패드들(225T)은 제2 컨택 영역(CR2)에 배치될 수 있다. 제3-2 센싱 패드들(225T)은 제2 센싱 패턴들(227T) 및 컨트롤러 칩(310) 사이의 전기적 연결을 위한 경로를 제공할 수 있다.
상부 절연층(215)은 제3 도전층(225G, 225R, 225T)을 덮도록 베이스 층(211)의 상면 상에 배치될 수 있다. 상부 절연층(215)은 제1 센싱 패턴들(225R), 제3-2 센싱 패드들(225T), 및 제3 그라운드 패턴(223G) 상호 간을 서로 전기적으로 분리할 수 있다.
하부 절연층(213) 및 상부 절연층(215)은 서로 다른 물질을 포함할 수 있다. 예를 들어, 상부 절연층(215)은 지문 센서 패키지(10)의 지문 인식에 적합한 유전율을 갖는 물질을 포함할 수 있다. 다만, 이에 한정되는 것은 아니고, 하부 절연층(213) 및 상부 절연층(215)은 동일한 물질을 포함할 수도 있다.
하부 절연층(213) 및 상부 절연층(215) 각각은, 페놀 수지, 에폭시 수지, 및 폴리이미드 중에서 선택되는 적어도 어느 하나를 포함할 수 있다. 일부 실시예들에서, 하부 절연층(213) 및 상부 절연층(215) 각각은, 프리프레그, FR4, 사변형 에폭시, 폴리페닐렌 에테르, 에폭시/폴리페닐렌 옥사이드, 써마운트, BT, 시아네이트 에스터, 폴리이미드, 및 액정 고분자 중에서 선택되는 적어도 어느 하나를 포함할 수 있다.
제4 도전층(227G, 227T)은 상부 절연층(215)의 상면 상에 배치될 수 있다. 제4 도전층(227G, 227T)은 센싱 노이즈를 제거하기 위한 제4 그라운드 패턴(227G) 및 사용자의 지문을 인식하기 위한 제2 센싱 패턴들(227T)을 포함할 수 있다. 제2 센싱 패턴들(227T)은 센싱 영역(SR)에 배치될 수 있고, 제4 그라운드 패턴(227G)은 주변 영역(ER)에 배치될 수 있다.
제2 센싱 패턴들(227T)은 절연층(215)을 사이에 두고 제1 센싱 패턴들(225R)과 제3 방향(Z 방향)으로 이격될 수 있다. 즉, 제2 센싱 패턴들(227T)은 상부 절연층(215)에 의해 제1 센싱 패턴들(225R)로부터 전기적으로 절연될 수 있다. 이에 따라, 제1 센싱 패턴들(225R)은 커패시터의 제1 전극을 구성하고, 상부 절연층(215)은 커패시터의 유전층을 구성하고, 제2 센싱 패턴들(227T)은 커패시터의 제2 전극을 구성할 수 있다. 즉, 제2 기판(200) 내에 지문 센서를 구성하는 커패시터들이 형성될 수 있다.
상부 보호층(219)은 제4 도전층(227G, 227T)을 덮도록 상부 절연층(215)의 상면 상에 배치될 수 있다.
제1 도전층(221B, 221G, 221R, 221T, 221P)이 하부 절연층(213)의 하면 상에 배치될 수 있다. 제1 도전층(221B, 221G, 221R, 221T, 221P)은 제2 본딩 패드들(221B), 제1-1 센싱 패드들(221R), 제1-2 센싱 패드들(221T), 및 기준 전위가 인가되는 제1 그라운드 패턴(221G)을 포함할 수 있다.
제2 본딩 패드들(221B)은 도전성 와이어들(340)에 연결되며, 도전성 와이어들(340)을 통해 제1 기판(100)의 제1 본딩 패드들(120)에 전기적으로 연결될 수 있다. 제2 본딩 패드들(221B)은 외부기기로부터 제공된 전력(예를 들어, 전원 전위)이 인가되는 전원 패드, 기준 전위가 인가되는 그라운드 패드, 및 지문 센서 패키지(10)의 지문 인식 결과를 외부(예를 들어, 도 1의 스마트 카드(1)의 표시부(12))로 출력하기 위한 출력 패드를 포함할 수 있다. 컨트롤러 칩(310)은 제2 본딩 패드들(221B) 중 일부의 패드 및 전원 패턴(221P)을 통해 전원 전위를 전달받고, 제2 본딩 패드들(221B) 중 일부의 패드 및 제1 그라운드 패턴(221G)을 통해 기준 전위를 전달받을 수 있다. 또한, 컨트롤러 칩(310)은 제1-1 센싱 패드들(221R) 및 제1-2 센싱 패드들(221T)을 통해 제1 및 제2 센싱 패턴들(225R, 227T)에서 인식된 신호를 전달받을 수 있다.
제1-1 센싱 패드들(221R)은 제1 및 제3 컨택 영역들(CR1, CR3)로부터 컨트롤러 칩(310)과 제3 방향(Z 방향)으로 중첩되는 부분까지 연장될 수 있고, 제1-2 센싱 패드들(221T)은 제2 컨택 영역(CR2)으로부터 컨트롤러 칩(310)과 제3 방향(Z 방향)으로 중첩되는 부분까지 연장될 수 있다. 제1-1 센싱 패드들(221R)은 제1 센싱 패턴들(225R)과 컨트롤러 칩(310) 사이의 전기적 연결을 위한 경로를 제공할 수 있고, 제1-2 센싱 패드들(221T)은 제2 센싱 패턴들(227T)과 컨트롤러 칩(310) 사이의 전기적 연결을 위한 경로를 제공할 수 있다.
하부 보호층(217)은 제1 도전층(221B, 221G, 221R, 221T, 221P)의 적어도 일부를 덮도록 하부 절연층(213)의 하면 상에 배치될 수 있다. 일부 예시적인 실시예들에서, 하부 보호층(217)은 하부 절연층(213)의 하면의 일부 영역을 덮도록 형성될 수 있다. 다른 예시적인 실시예들에서, 하부 보호층(217)은 하부 절연층(213)의 하면을 전체적으로 덮도록 형성될 수도 있다.
하부 보호층(217) 및 상부 보호층(219) 각각은, 절연 코팅층일 수 있다. 일부 실시예들에서, 상기 하부 보호층(217) 및 상기 상부 보호층(219)은 솔더 레지스트로 이루어질 수 있다. 다른 실시예들에서, 하부 보호층(217) 및 상부 보호층(219)은 내열성, 절연성, 및 경도가 우수한 고분자 물질을 포함할 수 있다. 예를 들어, 하부 보호층(217) 및 상부 보호층(219) 각각은 폴리이미드(polyimide), 폴리아미드(Polyamide), 폴리아세탈(Polyacetal), 폴리카보네이트(Polycarbonate) 등으로 이루어질 수 있다. 실시예에 따라, 사용자의 지문에 접촉되는 상부 보호층(219)은, 오염, 충격, 스크래치 등과 같은 외부 영향으로부터 보호하기 위해 하부 보호층(217) 보다 경도가 높은 물질로 이루어질 수 있다. 예를 들어, 상부 보호층(219)과 하부 보호층(217)은 솔더 레지스트로 이루어지고, 상부 보호층(219)은 4H 이상의 경도를 갖는 고경도 솔더 레지스트로 이루어질 수 있다. 일부 실시예들에서, 상부 보호층(140)은 지문의 인식에 적합한 유전율을 갖는 물질(예를 들어, 고유전 물질)을 포함할 수 있다.
컨트롤러 칩(310) 및 수동 소자(320)는 제2 기판(200)의 하면 상에 배치될 수 있다. 컨트롤러 칩(310)은 제2 기판(200)의 하면 상에 플립 칩 방식으로 실장될 수 있다. 컨트롤러 칩(310)과 제2 기판(200) 사이에는, 컨트롤러 칩(310)과 제2 기판(200) 사이를 전기적 및 물리적으로 연결시키기 위한 연결 범프들(315)이 배치될 수 있다. 연결 범프들(315)은 제1 도전층(221B, 221G, 221R, 221T, 221P)의 일부 패턴들과 컨트롤러 칩(310)의 칩 패드들(311) 사이에 배치될 수 있다.
일부 실시예들에서, 컨트롤러 칩(310)은 전체적으로 또는 부분적으로 센싱 영역(SR)의 내에 배치될 수 있다. 다른 실시예들에서, 컨트롤러 칩(310)은 전체적으로 센싱 영역(SR)의 외부에 배치될 수도 있다. 컨트롤러 칩(310)은 메모리 칩 및/또는 프로세서 칩과 같이, 픽셀들(PX)의 커패시턴스 수치의 변화로부터 사용자의 지문을 인식하기 위한 연산을 수행하기에 요구되는 임의의 구성을 포함할 수 있다. 또한, 수동 소자(320)는 예를 들어, MLCC(Multi-layer ceramic capacitor)를 포함할 수 있으나, 이에 한정되는 것은 아니다.
몰딩층(350)은 제1 기판(100) 및 제2 기판(200) 상에 배치되어, 컨트롤러 칩(310), 및 수동 소자(320)를 덮을 수 있다. 몰딩층(350)은 관통홀(110H)의 측벽과 제2 기판(200)의 측벽 사이를 채울 수 있다. 몰딩층(350)은 제2 기판(200), 컨트롤러 칩(310) 및 수동 소자(320)를 오염, 충격 등과 같은 외부 영향으로부터 보호하는 역할을 수행할 수 있다. 몰딩층(350)의 상면(350U)은 제1 기판(100)의 상면(100U) 및 제2 기판(200)의 상면(200U)과 실질적으로 공면을 이루도록 형성될 수 있다. 다만, 이에 한정하는 것은 아니며, 실시예에 따라서, 몰딩층(350)의 상면(350U)은 제조 과정에서 발생하는 메니스커스(meniscus)에 의해 오목하게 형성될 수도 있다. 몰딩층(350)은 중심부가 가장자리 보다 더 두껍게 형성될 수 있다. 다시 말해, 몰딩층(350)의 하면(350B)은 볼록하게 형성될 수 있다. 예를 들어, 몰딩층(350)의 중심부의 두께(T1)는, 제2 기판(200)의 측벽 상부에서의 두께(T2) 보다 더 두꺼울 수 있다.
또한, 몰딩층(350)은 코어 절연층(110)의 제2 면(113) 상에 배치된 제1 본딩 패드들(120)은 덮되, 외부 접속 패드들(130)은 외부에 노출되도록 덮지 않을 수 있다. 몰딩층(350)은 코어 절연층(110)의 제2 면(113) 상에서, 제1 본딩 패드들(120)이 배치된 영역과 외부 접속 패드들(130)이 배치된 영역 사이의 경계를 따라 연장될 수 있다. 몰딩층(350)은 제2 기판(200)의 측면으로부터 제1 본딩 패드(120)를 덮도록 측 방향으로 연장하되, 외부 접속 패드들(130)로부터 이격될 수 있다. 몰딩층(350)은 제1 기판(100)의 관통홀(110H)에서 제2 거리(D2)까지 덮도록 형성될 수 있다. 예를 들어, 제2 거리(D2)는 약 0.1㎜ 내지 약 3.0㎜의 범위를 가질 수 있다.
몰딩층(350)은 에폭시 몰딩 컴파운드(Epoxy Molding Compound)로 형성될 수 있다. 또는, 몰딩층(350)은, 에폭시 계열 물질, 열경화성 물질, 열가소성 물질, UV 처리 물질 등으로 형성될 수 있다.
일 실시예의 지문 센서 패키지(10)는, 제2 기판(200) 자체에 지문 인식 센서에 해당하는 센싱 영역(SR)이 포함되어 있으므로, 전체적인 두께를 줄일 수 있고, 종래의 신용 카드 및 체크 카드와 동등한 수준의 두께를 갖는 스마트 카드의 제조에 사용될 수 있다. 또한, 일 실시예의 지문 센서 패키지(10)는 제2 기판(200)의 센싱 영역(SR)이 외부로 노출되어 사용자의 지문과 직접 접촉되므로, 지문 정보 획득의 신뢰성과 감도가 향상될 수 있다.
도 3은 본 발명의 예시적인 실시예들에 따른 지문 센서 패키지(20)를 나타내는 단면도이다.
도 3에 도시된 지문 센서 패키지(20)는 제2 기판(200)의 상부 보호층(219) 중 일부가 제거된 점을 제외하고는 도 2a 내지 도 2e를 참조하여 설명된 지문 센서 패키지(10)와 대체로 동일 또는 유사할 수 있다. 이하에서, 도 2a 내지 도 2e를 참조하여 설명된 지문 센서 패키지(10)와의 차이점을 중심으로, 도 3의 지문 센서 패키지(20)에 대해 설명한다.
도 3을 참조하면, 상부 보호층(219)은 제2 기판(200)의 상면(200U)의 일부 영역을 덮도록 형성되며, 제2 기판(200)의 상면(200U)의 가장자리들로부터 이격될 수 있다. 예를 들어, 상부 보호층(219)은 제2 기판(200)의 측면에서 제3 거리(D3) 만큼 이격될 수 있다. 상부 보호층(219)의 상면은 제1 기판(100)의 상면(100U)과 실질적으로 공면을 이룰 수 있다. 또한, 상부 보호층(219)의 상면은 제2 기판(200)의 상면(200U)과 동일한 면을 의미하므로, 제2 기판(200)의 상면(200U)은 제1 기판(100)의 상면(100U)과 실질적으로 공면을 이룰 수 있다. 또한, 상부 보호층(219)의 상면은 몰딩층(350)의 상면(350U)과 실질적으로 공면을 이룰 수 있다.
몰딩층(350)은 관통홀(110H)과 제2 기판(200)의 측면을 채우며 제2 기판(200)의 상면(200U) 상에 연장되어 형성될 수 있다. 예를 들어 몰딩층(350)은 제2 기판(200)의 상면(200U) 중 상부 보호층(219)이 제거된 영역을 덮어, 단턱부(350S)를 형성할 수 있다. 몰딩층(350)의 단턱부(350S)는 제2 기판(200)의 상면(200U)을 덮어, 몰딩층(350)과 제2 기판(200)이 서로 견고하게 고정되도록 할 수 있다.
도 4는 본 발명의 예시적인 실시예들에 따른 지문 센서 패키지(30)를 나타내는 단면도이다. 도 5a 및 도 5b는 각각 도 4에 도시된 지문 센서 패키지(20)의 내부 몰딩층(360)을 나타내는 저면도들이다.
도 4에 도시된 지문 센서 패키지(20)는 내부 몰딩층(360)을 더 포함한다는 점을 제외하고는 도 2a 내지 도 2e를 참조하여 설명된 지문 센서 패키지(10)와 대체로 동일 또는 유사할 수 있다. 이하에서, 도 2a 내지 도 2e를 참조하여 설명된 지문 센서 패키지(10)와의 차이점을 중심으로, 도 4의 지문 센서 패키지(20)에 대해 설명한다.
도 4를 참조하면, 내부 몰딩층(360)은 제2 기판(200)의 하면 상에 배치되어, 컨트롤러 칩(310) 및 수동 소자(320)를 덮을 수 있다. 지문 센서 패키지(20)의 제조 과정에서, 몰딩층(350)은 내부 몰딩층(360)이 형성된 이후에 형성될 수 있다. 내부 몰딩층(360)은 컨트롤러 칩(310) 및 수동 소자(320)를 덮도록 제2 기판(200)의 하면 상에 형성되며, 몰딩층(350)은 내부 몰딩층(360)을 덮도록 형성될 수 있다. 내부 몰딩층(360)은 컨트롤러 칩(310)과 몰딩층(350) 사이, 및 수동 소자(320)와 몰딩층(350) 사이에 있을 수 있다. 내부 몰딩층(360)은 에폭시 몰딩 컴파운드로 형성될 수 있다. 또는, 내부 몰딩층(360)은 에폭시 계열 물질, 열경화성 물질, 열가소성 물질, UV 처리 물질 등으로 형성될 수 있다. 일부 실시예들에서, 몰딩층(350)은 투명(transparent) 소재 또는 반 투명(translucent) 소재로 형성될 수 있다. 몰딩층(350)이 투명 소재 또는 반 투명 소재로 형성됨에 따라, 외부에서 내부 몰딩층(360)의 형태를 확인할 수 있다.
일부 예시적인 실시예들에서, 도 5a에 예시된 바와 같이, 내부 몰딩층(360)은 제2 기판(200)의 하면의 일부 영역을 덮도록 형성되며, 제2 기판(200)의 하면의 가장자리들로부터 이격될 수 있다. 내부 몰딩층(360)은 제2 본딩 패드들(221B)이 배치된 영역은 덮지 않을 수 있다.
일부 예시적인 실시예들에서, 도 5b에 예시된 바와 같이, 제2 기판(200)의 하면이 서로 반대된 제1 가장자리와 제2 가장자리를 가질 때, 내부 몰딩층(360)은 제2 기판(200)의 하면의 제1 가장자리와 제2 가장자리 사이에서 연장될 수 있다. 예를 들어, 내부 몰딩층(360)은 제2 기판(200)의 하면의 제1 가장자리로부터 제2 가장자리까지 제2 방향(Y방향)으로 연장될 수 있다.
도 6a 및 도 6b는 각각 본 발명의 예시적인 실시예들에 따른 지문 센서 패키지에 채용가능한 제1 기판의 다양한 변형예를 나타내는 평면도이다.
도 6a를 참조하면, 제1 기판(100A)은 관통홀(110H)에 형성된 내측 모서리(CN2A)가 모두 라운드진 형상으로 형성될 수 있다. 일부 실시예들에서, 제1 기판(100A)의 내측 모서리(CN2)는 외측 모서리(CN1)와 실질적으로 동일한 곡률 반경을 가질 수 있다. 도 6b를 참조하면, 제1 기판(100B)은 관통홀(110H)에 형성된 내측 모서리(CN2B)는 모두 테이퍼진 형상으로 형성될 수 있다.
도 7은 본 발명의 예시적인 실시예들에 따른 지문 센서 패키지(40)를 나타내는 단면도이다.
도 7에 도시된 지문 센서 패키지(40)는 제2 기판(201)을 제외하고는 도 2a 내지 도 2e를 참조하여 설명된 지문 센서 패키지(10)와 대체로 동일 또는 유사할 수 있다. 이하에서, 도 2a 내지 도 2e를 참조하여 설명된 지문 센서 패키지(10)와의 차이점을 중심으로, 도 7의 지문 센서 패키지(40)에 대해 설명한다.
도 7을 참조하면, 지문 센서 패키지(30)는 제1 기판(100), 제2 기판(201), 컨트롤러 칩(310), 수동 소자(320), 및 몰딩층(350)을 포함할 수 있다.
제2 기판(201)은 베이스 층을 포함하지 않을 수 있다. 제2 기판(201)은 절연 물질로서, 제1 내지 제3 절연층(212, 214, 216)을 포함할 수 있다. 제2 기판(201)은, 제1 절연층(212) 내에 있는 제1 도전성 비아들(232R), 제2 절연층(214) 내에 있는 제2 도전성 비아들(234G, 234R), 및 제3 절연층(216) 내에 있는 제3 도전성 비아들(236G)을 포함할 수 있다. 제1 도전성 비아들(232R), 제2 도전성 비아들(234G, 234R), 및 제3 도전성 비아들(236G)은 컨트롤러 칩(310)과 접하는 제2 기판(201)의 하면을 향하여 테이퍼진 구조를 가질 수 있다.
제1 절연층(212)은 하부 보호층(217) 상에 배치될 수 있다. 제1 도전성 비아들(232R)은 제1 절연층(212)을 관통하여, 제1 절연층(212)의 하면 상에 있는 제1 도전층(221B, 221R, 221P) 및 제1 절연층(212)의 상면 상에 있는 제2 도전층(223G, 223R)에 접촉할 수 있다.
제2 절연층(214)은 제1 절연층(212) 상에 배치될 수 있다. 제2 도전층(223G, 223R)은 제2 절연층(214)에 의해 커버될 수 있다. 제2 도전성 비아들(234G, 234R)은 제2 절연층(214)의 적어도 일부를 관통하여, 제1 절연층(212)의 상면 상에 있는 제2 도전층(223G, 223R) 및 제2 절연층(214)의 상면 상에 있는 제3 도전층(225G, 225R)에 접촉할 수 있다.
제3 절연층(216)은 제2 절연층(214) 상에 배치될 수 있다. 제3 도전층(225G, 225R)은 제3 절연층(216)에 의해 커버될 수 있다. 제3 도전성 비아들(236G, 236T)은 제3 절연층(216)의 적어도 일부를 관통하여, 제2 절연층(214)의 상면 상에 있는 제3 도전층(225G, 225R) 및 제3 절연층(216)의 상면 상에 있는 제4 도전층(227G, 227T)에 접촉할 수 있다.
도 8은 본 발명의 예시적인 실시예들에 따른 지문 센서 패키지(50)를 나타내는 단면도이다.
도 8에 도시된 지문 센서 패키지(50)는 제2 기판(202)을 제외하고는 도 2a 내지 도 2e를 참조하여 설명된 지문 센서 패키지(10)와 대체로 동일 또는 유사할 수 있다. 이하에서, 도 2a 내지 도 2e를 참조하여 설명된 지문 센서 패키지(10)와의 차이점을 중심으로, 도 8의 지문 센서 패키지(50)에 대해 설명한다.
도 8을 참조하면, 지문 센서 패키지(40)는 제1 기판(100), 제2 기판(202), 컨트롤러 칩(310), 수동 소자(320), 도전성 와이어(340), 몰딩층(350), 내부 몰딩층(370)을 포함할 수 있다. 지문 센서 패키지(40)는 팬-아웃 웨이퍼 레벨 패키지(Fan-Out Wafer Level Package, FO-WLP) 구조를 가질 수 있다.
제2 기판(202)은 베이스 층을 포함하지 않을 수 있다. 제2 기판(202)은 순차적으로 적층된 제1 내지 제3 절연층(212, 214, 216)과, 배선 구조를 포함할 수 있다. 배선 구조는, 제1 도전층(221B, 221G, 221P, 221R), 제2 도전층(223G, 223R), 제3 도전층(225G, 225R), 및 제4 도전층(227G, 227T)을 포함할 수 있다. 또한, 배선 구조는, 컨트롤러 칩(310)을 향해 테이퍼진 구조를 갖는 제1 도전성 비아들(232G, 232R), 제2 도전성 비아들(234G, 234R), 및 제3 도전성 비아들(236G)을 포함할 수 있다. 일부 실시예들에서, 배선 구조는 듀얼 다마신 공정에 의해 형성될 수 있다.
내부 몰딩층(370)은 평탄한 몰드 물질층이 일부 제거되어 형성된 단차를 포함할 수 있다. 내부 몰딩층(370)은 컨트롤러 칩(310) 및 수동 소자(320)를 보호하는 제1 몰딩 부분(371) 및 제1 몰딩 부분(371)을 둘러싸는 제2 몰딩 부분(373)을 포함할 수 있다. 제2 몰딩 부분(373)은 제1 절연층(212)의 하면을 따라 연장될 수 있다.
제2 본딩 패드(221B)는 제2 몰딩 부분(373)을 통해 노출될 수 있다. 예를 들어, 제2 본딩 패드(221B)는 제2 몰딩 부분(373)에 형성된 개구부 내에 배치될 수 있다. 제2 본딩 패드(221B)의 제1 세그먼트는 제1 절연층(212)에 접하는 제2 몰딩 부분(373)의 상면 상에서 연장될 수 있고, 제2 본딩 패드(221B)의 제2 세그먼트는 제2 몰딩 부분(373)에 형성된 개구부를 정의하는 제2 몰딩 부분(373)의 내벽을 따라 연장될 수 있고, 제2 본딩 패드(221B)의 제3 세그먼트는 제2 몰딩 부분(373)의 저면과 동일한 레벨에서 연장될 수 있다. 도전성 와이어(340)는 제2 본딩 패드(221B)의 제3 세그먼트에 접속될 수 있다.
도 9a 내지 도 9h는 본 발명의 예시적인 실시예들에 따른 스마트 카드의 제조 방법을 순서에 따라 나타내는 도면들이다. 구체적으로, 도 9a 내지 도 9f는 스마트 카드에 탑재되는 지문 센서 패키지를 제조하는 공정이고, 도 9g 및 도 9h는 지문 센서 패키지를 카드 본체에 실장하여 스마트 카드를 제조하는 공정으로 이해될 수 있다.
도 9a를 참조하면, 제2 기판(200)을 준비하고, 제2 기판(200) 상에 컨트롤러 칩(310) 및 수동 소자(320)를 실장한다. 컨트롤러 칩(310)은 플립 칩 방법으로 제2 기판(200) 상에 실장될 수 있다.
도 9b를 참조하면, 제2 기판(200)이 실장될 제1 패널 기판(100P)을 준비한다. 제1 패널 기판(100P)을 구성하는 대부분의 구성 요소 및 구성 요소를 이루는 물질은, 앞서 도 2a 내지 도 2e에서 설명한 지문 센서 패키지(10)의 제1 기판(100)과 실질적으로 동일하거나 유사하다. 다만, 제1 패널 기판(100P)은 복수의 제2 기판(200)이 실장될 수 있도록, 제1 기판(100)보다 큰 평면적을 가질 수 있다. 제1 패널 기판(100P)은 와인딩 릴(winding reel) 설비에 탑재될 수 있으며, 와인딩 링 설비에 의해 제1 패널 기판(100P)의 감김(reeling) 및 풀림(releasing)이 제어될 수 있다. 제2 기판(200)은 관통홀(110H)이 형성되고 후면에 캐리어 테이프(carrier tape)(CT)가 부착된 상태로 제공될 수 있다. 캐리어 테이프(CT)는, 후속 공정에서 제2 기판(200)을 임시로 고정하기 위한 것이다.
도 9c를 참조하면, 제2 기판(200)을 제1 패널 기판(100P)의 관통홀(110H) 내에 배치한다. 제2 기판(200)은 제1 패널 기판(100P)의 관통홀(110H)의 저면에 노출된 캐리어 테이프(CT)에 부착됨으로써, 관통홀(110H) 내에 고정될 수 있다. 제2 기판(200)을 제1 패널 기판(100P)의 관통홀(110H) 내에 배치한 이후, 제1 패널 기판(100P)과 제2 기판(200)을 전기적으로 연결하기 위한 도전성 와이어(340)를 형성한다. 도전성 와이어(340)는 제1 패널 기판(100P)의 제1 본딩 패드(120)와 제2 기판(200)의 제2 본딩 패드(221B) 사이에서 연장될 수 있다. 도전성 와이어(340)는 와이어 본딩 공정을 통해 형성될 수 있다.
도 9d를 참조하면, 코어 절연층(110)의 제2 면(113) 상에 몰딩층(350)을 형성한다. 몰딩층(350)은 제2 기판(200), 컨트롤러 칩(310), 수동 소자(320), 및 도전성 와이어(340)를 덮을 수 있다. 몰딩층(350)은 제1 패널 기판(100P)의 관통홀(110H)로 유입되어, 관통홀(110H)의 측면과 제2 기판(200)의 측면의 사이를 채울 수 있다. 또한, 몰딩층(350)은 제1 패널 기판(100P)의 제1 본딩 패드(120)는 덮되, 외부 접속 패드들(130)은 덮지 않을 수 있다. 즉, 몰딩층(350)은 제2 기판(200)의 측면으로부터 제1 본딩 패드(120)와 외부 접속 단자 사이의 경계까지 코어 절연층(110)의 제2 면(113)을 따라 측방향으로 연장될 수 있다.
도 9e를 참조하면, 제1 패널 기판(100P)에서 캐리어 테이프(CT)를 제거할 수 있다.
도 9f를 참조하면, 펀칭 설비(PM)를 이용하여, 제1 패널 기판(100P)을 절단할 수 있다. 펀칭 설비(PM)는 도 2a 내지 도 2e에서 설명된 지문 센서 패키지(10)가 형성되도록 제1 패널 기판(100P)을 절단할 수 있다. 제1 패널 기판(100P)이 절단됨에 따라, 제1 패널 기판(100P)으로부터 복수의 제1 기판(도 2c의 100)이 형성될 수 있다. 펀칭 설비(PM)를 이용하여 제1 패널 기판(100P)을 절단하는 과정에서 발생할 수 있는 크랙을 효율적으로 방지하기 위하여, 펀칭 설비(PM)는 제1 기판(100)의 모서리가 라운드진 형상을 가지도록 제1 패널 기판(100P)을 절단할 수 있다.
도 9g를 참조하면, 카드 기판(520), 접속 패드(530), 및 시큐리티 칩(11)을 포함하는 카드 본체(500)를 준비한다.
카드 본체(500)는 지문 센서 패키지(10)를 실장하기 위한 홈 영역(510)을 포함할 수 있다. 카드 본체(500)에는 카드 기판(520) 및 금융 정보를 저장하는 시큐리티 칩(11)이 배치될 수 있다. 예를 들어, 카드 기판(520)은 FPCB가 사용될 수 있다. 시큐리티 칩(11)은 카드 기판(520) 상에 실장될 수 있다. 시큐리티 칩(11)은 그 일면이 외부로 노출되도록 카드 본체(500) 내에 배치될 수 있다. 또한, 카드 기판(520)에는, 지문 센서 패키지(10)와 카드 본체(500) 내의 다른 부품과의 전기적 연결을 위한 접속 패드(530)가 배치될 수 있다. 접속 패드(530)는 도전성 물질을 포함할 수 있다. 제2 기판(200)의 상면(200U)이 외부로 노출될 수 있도록, 지문 센서 패키지(10)를 카드 본체(500)의 홈 영역(510)에 정렬시킨다.
도 9h를 참조하면, 지문 센서 패키지(10)를 카드 본체(500)에 실장한다. 지문 센서 패키지(10)의 일부가 카드 본체(500)의 홈 영역(510)에 수용될 수 있다. 지문 센서 패키지(10)의 몰딩층(350)은 홈 영역(510) 내에 수용될 수 있고, 제1 기판(100)의 외부 접속 패드들(130)은 카드 기판(520)의 접속 패드(530)에 접합될 수 있다. 이를 통해, 제1 기판(100)의 외부 접속 패드들(130)은 카드 기판(520)의 접속 패드(530)에 물리적 및 전기적으로 연결될 수 있다. 일부 실시예들에서, 지문 센서 패키지(10)의 몰딩층(350)에 의해 홈 영역(510)이 전부 채워지지 않으며, 지문 센서 패키지(10)의 몰딩층(350)과 카드 본체(500) 사이에 유동 공간(S)이 형성될 수 있다. 유동 공간(S)은 스마트 카드(1)의 휨 정도에 따라, 지문 센서 패키지(10)가 유연하게 대응할 수 있는 공간을 제공할 수 있다. 다른 실시예들에서, 유동 공간(S)에 접착제를 도포하여 채울 수도 있다.
다시 도 1을 같이 참조하면, 스마트 카드(1)는 지문 센서 패키지(10), 시큐리티 칩(11), 표시부(12), 및 전원 버튼(13)을 포함할 수 있다. 스마트 카드(1)의 지문 센서 패키지(10)에 사용자가 지문을 접촉시킨 경우, 접촉한 지문을 인식할 수 있다. 인식된 지문과 등록된 지문이 일치하는 경우, 시큐리티 칩(11)은 스마트 카드(1)의 사용자에게 결제 권한을 부여할 수 있다.
본 발명은 상술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니며 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
1: 스마트 카드 10: 지문 센서 패키지
100: 제1 기판 110: 코어 절연층
110H: 관통홀 120: 제1 본딩 패드
130: 외부 접속 패드 150: 그라운드 베젤
200: 제2 기판 211: 베이스층
225R: 제1 센싱 패턴 227T: 제2 센싱 패턴
310: 컨트롤러 칩 340: 도전성 와이어
350: 몰딩층

Claims (20)

  1. 서로 반대된 제1 면 및 제2 면을 포함하며 상기 제1 면 및 상기 제2 면을 관통하는 관통홀을 갖는 코어 절연층, 상기 코어 절연층의 상기 제2 면 상에 상기 관통홀의 둘레를 따라 배치되는 제1 본딩 패드, 및 상기 코어 절연층의 상기 제2 면의 가장자리와 상기 제1 본딩 패드 사이에 배치된 외부 접속 패드를 포함하는 제1 기판;
    상기 코어 절연층의 상기 관통홀 내에 배치되고, 제1 방향을 따라 이격되며 상기 제1 방향과 교차하는 제2 방향을 따라 연장되는 복수의 제1 센싱 패턴, 상기 제2 방향을 따라 이격되며 상기 제1 방향을 따라 연장되는 복수의 제2 센싱 패턴, 및 제2 본딩 패드를 포함하는 제2 기판;
    상기 제1 본딩 패드와 상기 제2 본딩 패드를 연결하는 도전성 와이어;
    상기 제2 기판 상에 배치된 컨트롤러 칩; 및
    상기 코어 절연층의 상기 제2 면 상에 배치되고, 상기 관통홀을 채우며 상기 제2 기판 및 상기 제1 본딩 패드를 덮고, 상기 외부 접속 패드로부터 이격된 몰딩층을 포함하는 지문 센서 패키지.
  2. 제1항에 있어서,
    상기 제1 기판은,
    상기 코어 절연층의 상기 제1 면 상에서, 상기 관통홀의 둘레를 따라 연장되는 그라운드 베젤을 더 포함하는 지문 센서 패키지.
  3. 제1항에 있어서,
    상기 제2 기판은,
    베이스 층;
    상기 베이스 층의 하면 상의 하부 절연층; 및
    상기 베이스 층의 상면 상의 상부 절연층을 더 포함하고,
    상기 복수의 제1 센싱 패턴은 상기 베이스 층의 상기 상면 상에 배치되고,
    상기 복수의 제2 센싱 패턴은 상기 상부 절연층의 상면 상에 배치되고,
    상기 제2 본딩 패드 및 상기 컨트롤러 칩은 상기 하부 절연층의 하면 상에 배치되는 지문 센서 패키지.
  4. 제3항에 있어서,
    상기 상부 절연층의 상기 상면을 덮는 상부 보호층; 및
    상기 하부 절연층의 상기 하면을 덮는 하부 보호층을 더 포함하는 지문 센서 패키지.
  5. 제4항에 있어서,
    상기 상부 보호층은 상기 하부 보호층 보다 경도가 높은 물질로 이루어진 지문 센서 패키지.
  6. 제4항에 있어서,
    상기 상부 보호층의 상면과 상기 제1 기판의 상면은 공면(coplanar)을 이루는 지문 센서 패키지.
  7. 제4항에 있어서,
    상기 상부 보호층의 측면은 상기 제2 기판의 측면으로부터 이격되고,
    상기 몰딩층은 상기 제2 기판의 상면을 덮는 지문 센서 패키지.
  8. 제1항에 있어서,
    상기 관통홀의 측면과 상기 제2 기판의 측면 사이의 거리는 0.1㎜ 내지 3.0㎜의 범위인 지문 센서 패키지.
  9. 제1항에 있어서,
    상기 몰딩층은 상기 제1 기판의 상기 관통홀의 가장자리로부터 상기 제1 기판과 0.1㎜ 내지 3.0㎜의 범위에서 중첩하는 지문 센서 패키지.
  10. 서로 반대된 제1 면 및 제2 면을 포함하며 상기 제1 면 및 상기 제2 면을 관통하는 관통홀을 갖는 코어 절연층, 상기 코어 절연층의 상기 제1 면 상에서 상기 관통홀의 둘레에 배치된 그라운드 베젤, 상기 코어 절연층의 상기 제2 면 상에 상기 관통홀의 둘레를 따라 배치되는 제1 본딩 패드, 및 상기 코어 절연층의 상기 제2 면의 가장자리와 상기 제1 본딩 패드 사이에 배치된 외부 접속 패드를 포함하는 제1 기판;
    상기 코어 절연층의 상기 관통홀 내에 배치되고, 제1 방향을 따라 이격되며 상기 제1 방향과 교차하는 제2 방향을 따라 연장되는 복수의 제1 센싱 패턴, 상기 제2 방향을 따라 이격되며 상기 제1 방향을 따라 연장되는 복수의 제2 센싱 패턴, 및 제2 본딩 패드를 포함하는 제2 기판;
    상기 제1 본딩 패드와 상기 제2 본딩 패드를 연결하는 도전성 와이어;
    상기 제2 기판 상에 배치된 컨트롤러 칩;
    상기 제2 기판과 상기 컨트롤러 칩 사이에 배치되며, 상기 제2 기판과 상기 컨트롤러 칩 사이를 전기적으로 연결하는 연결 범프들; 및
    상기 제2 기판 및 상기 컨트롤러 칩을 덮고, 상기 관통홀과 상기 제2 기판의 측면 사이를 채우며 상기 제2 본딩 패드와 상기 외부 접속 패드 사이의 경계까지 연장된 몰딩층을 포함하고,
    상기 복수의 제1 센싱 패턴과 상기 복수의 제2 센싱 패턴은 상기 제1 및 제2 방향에 수직한 제3 방향으로 이격되고, 상기 복수의 제1 센싱 패턴 및 상기 복수의 제2 센싱 패턴은 복수의 커패시터를 구성하는 지문 센서 패키지.
  11. 제10항에 있어서,
    상기 제2 기판은,
    베이스 층;
    상기 베이스 층의 하면 상의 하부 절연층; 및
    상기 베이스 층의 상면 상의 상부 절연층;
    을 더 포함하고,
    상기 복수의 제1 센싱 패턴은 상기 베이스 층의 상기 상면 상에 배치되고,
    상기 복수의 제2 센싱 패턴은 상기 상부 절연층의 상면 상에 배치되는,
    상기 제2 본딩 패드 및 상기 컨트롤러 칩은 상기 하부 절연층의 하면 상에 있는 지문 센서 패키지.
  12. 제11항에 있어서,
    상기 제2 기판은,
    상기 하부 절연층의 상기 하면 상의 제1 그라운드 패턴;
    상기 베이스 층의 상기 하면 상에 배치되며 상기 제1 그라운드 패턴과 전기적으로 연결된 제2 그라운드 패턴;
    상기 베이스 층의 상기 상면 상에 배치되며 상기 제2 그라운드 패턴과 전기적으로 연결된 제3 그라운드 패턴; 및
    상기 상부 절연층의 상기 상면 상에 배치되며 상기 제3 그라운드 패턴과 전기적으로 연결된 제4 그라운드 패턴을 더 포함하고,
    상기 제4 그라운드 패턴은 상기 복수의 제2 센싱 패턴을 평면적으로 둘러싸는 지문 센서 패키지.
  13. 제12항에 있어서,
    상기 제2 기판은,
    상기 하부 절연층 내에서 상기 제3 방향으로 연장된 제1 도전성 비아;
    상기 베이스 층 내에서 상기 제3 방향으로 연장되고, 상기 제1 도전성 비아와 연결된 제2 도전성 비아;
    상기 베이스 층 내에서 상기 제3 방향으로 연장되고, 상기 제2 도전성 비아와 연결된 제3 도전성 비아; 및
    상기 상부 절연층 내에서 상기 제3 방향으로 연장되고, 상기 상부 절연층에 연결된 제4 도전성 비아를 더 포함하고,
    상기 제1 내지 제4 도전성 비아들은 상기 제1 그라운드 패턴과 상기 제4 그라운드 패턴 사이를 전기적으로 연결하고,
    상기 제1 내지 제4 도전성 비아들은 상기 베이스 층의 두께 방향에 따른 중심을 향해 테이퍼진 지문 센서 패키지.
  14. 제10항에 있어서,
    상기 컨트롤러 칩을 덮는 내부 몰딩층을 더 포함하고,
    상기 제2 본딩 패드는 상기 내부 몰딩층의 개구부 내에 있는 지문 센서 패키지.
  15. 제10항에 있어서,
    상기 제1 기판은 각각의 모서리가 모두 라운드진 직사각형의 평면 형상을 갖는 지문 센서 패키지.
  16. 제10항에 있어서,
    상기 관통홀은 각각의 모서리가 모두 테이퍼진 직사각형의 평면 형상을 갖는 지문 센서 패키지.
  17. 제10항에 있어서,
    상기 관통홀은 각각의 모서리가 모두 라운드진 직사각형의 평면 형상을 갖는 지문 센서 패키지.
  18. 제10항에 있어서,
    상기 몰딩층은,
    상기 제3 방향으로 볼록한 하면을 가지며,
    상기 몰딩층의 상기 하면은 중심부에서 상기 제3 방향의 두께가 상기 제2 기판의 측벽 상부에서의 두께 보다 더 두꺼운 지문 센서 패키지.
  19. 홈 영역 및 접속 패드를 포함하는 카드 본체;
    상기 카드 본체 내에 배치된 시큐리티 칩; 및
    사용자의 지문을 센싱하여 센싱 결과에 대한 신호를 상기 시큐리티 칩에 전송하는 지문 센서 패키지를 포함하고,
    상기 지문 센서 패키지는,
    서로 반대된 제1 면 및 제2 면을 포함하며 상기 제1 면 및 상기 제2 면을 관통하는 관통홀을 갖는 코어 절연층, 상기 코어 절연층의 상기 제2 면 상에 상기 관통홀의 둘레를 따라 배치되는 제1 본딩 패드, 및 상기 코어 절연층의 상기 제2 면의 가장자리와 상기 제1 본딩 패드 사이에 배치된 외부 접속 패드를 포함하는 제1 기판;
    상기 코어 절연층의 상기 관통홀 내에 배치되고, 제1 방향을 따라 이격되며 상기 제1 방향과 교차하는 제2 방향을 따라 연장되는 복수의 제1 센싱 패턴, 상기 제2 방향을 따라 이격되며 상기 제1 방향을 따라 연장되는 복수의 제2 센싱 패턴, 및 제2 본딩 패드를 포함하는 제2 기판;
    상기 제1 본딩 패드와 상기 제2 본딩 패드를 연결하는 도전성 와이어;
    상기 제2 기판 상에 배치된 컨트롤러 칩; 및
    상기 코어 절연층의 상기 제2 면 상에 배치되고, 상기 관통홀을 채우며 상기 제2 기판 및 상기 제1 본딩 패드를 덮고, 상기 외부 접속 패드로부터 이격된 몰딩층을 포함하고,
    상기 제1 기판의 상기 외부 접속 패드는 상기 카드 본체의 상기 접속 패드에 접합된 스마트 카드.
  20. 제19항에 있어서,
    상기 제1 기판의 상면과 상기 제2 기판의 상면은 공면(coplanar)을 이루는 스마트 카드.
KR1020220096704A 2022-08-03 2022-08-03 지문 센서 패키지 및 이를 포함하는 스마트 카드 KR20240018865A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020220096704A KR20240018865A (ko) 2022-08-03 2022-08-03 지문 센서 패키지 및 이를 포함하는 스마트 카드
US18/131,133 US11954938B2 (en) 2022-08-03 2023-04-05 Fingerprint sensor package and smart card including fingerprint sensor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220096704A KR20240018865A (ko) 2022-08-03 2022-08-03 지문 센서 패키지 및 이를 포함하는 스마트 카드

Publications (1)

Publication Number Publication Date
KR20240018865A true KR20240018865A (ko) 2024-02-14

Family

ID=89769411

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220096704A KR20240018865A (ko) 2022-08-03 2022-08-03 지문 센서 패키지 및 이를 포함하는 스마트 카드

Country Status (2)

Country Link
US (1) US11954938B2 (ko)
KR (1) KR20240018865A (ko)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101419600B1 (ko) 2012-11-20 2014-07-17 앰코 테크놀로지 코리아 주식회사 지문인식센서 패키지 및 그 제조 방법
TWI594341B (zh) * 2015-01-19 2017-08-01 神盾股份有限公司 指紋辨識裝置封裝及其製造方法
TWI537837B (zh) 2015-06-11 2016-06-11 南茂科技股份有限公司 指紋辨識晶片封裝結構及其製作方法
US9904776B2 (en) * 2016-02-10 2018-02-27 Taiwan Semiconductor Manufacturing Company, Ltd. Fingerprint sensor pixel array and methods of forming same
US9875388B2 (en) 2016-02-26 2018-01-23 Taiwan Semiconductor Manufacturing Company, Ltd. Fingerprint sensor device and method
US9773153B1 (en) 2016-03-24 2017-09-26 Fingerprint Cards Ab Fingerprint sensor module
US10395164B2 (en) 2016-12-15 2019-08-27 Fingerprint Cards Ab Fingerprint sensing module and method for manufacturing the fingerprint sensing module
US11610429B2 (en) 2016-12-15 2023-03-21 Fingerprint Cards Anacatum Ip Ab Fingerprint sensing module and method for manufacturing the fingerprint sensing module
SE1750836A1 (en) 2017-06-28 2018-12-29 Fingerprint Cards Ab Fingerprint sensor module comprising antenna and method for manufacturing a fingerprint sensor module
FR3069081B1 (fr) 2017-07-17 2021-08-20 Safran Identity & Security Carte electronique comprenant un capteur d'empreinte et procede de fabrication d'une telle carte
TW202234627A (zh) * 2021-02-24 2022-09-01 安帝司股份有限公司 指紋辨識晶片模組的封裝結構與其製作方法

Also Published As

Publication number Publication date
US20240046692A1 (en) 2024-02-08
US11954938B2 (en) 2024-04-09

Similar Documents

Publication Publication Date Title
US5418566A (en) Compact imaging apparatus for electronic endoscope with improved optical characteristics
US8050467B2 (en) Package, packaging method and substrate thereof for sliding type thin fingerprint sensor
US20200144234A1 (en) Printed circuit board and package structure
TWI649859B (zh) 半導體裝置封裝及其製造方法
US9978673B2 (en) Package structure and method for fabricating the same
US11900709B2 (en) Fingerprint sensor package and smart card including the same
US11538268B2 (en) Fingerprint sensor package and smartcard including the same
US10282587B2 (en) Sensing module substrate and sensing module including the same
CN110770745B (zh) 光学指纹装置和电子设备
US11397883B2 (en) Fingerprint sensor package and smart card including the same
US20230177300A1 (en) Fingerprint sensor package and smart card including the same
KR20170126336A (ko) 지문인식센서 패키지 및 그 제조 방법
KR20240018865A (ko) 지문 센서 패키지 및 이를 포함하는 스마트 카드
KR20240021413A (ko) 지문 센서 패키지 및 이를 포함하는 스마트 카드
KR20240042904A (ko) 지문 센서 패키지 및 이를 포함하는 스마트 카드
KR20240073549A (ko) 지문 센서 패키지 및 이를 포함하는 스마트 카드
US11404361B2 (en) Method for fabricating package structure having encapsulate sensing chip
TWI533233B (zh) 電容式感測器結構、具電容式感測器之電路板結構以及電容式感測器之封裝結構
US11893440B2 (en) Card-type substrate having biometric functionality and a method of forming the same
US11922718B2 (en) Fingerprint sensor package and sensor package
EP0475370B1 (en) Compact imaging apparatus for electronic endoscope with improved optical characteristics
KR102195079B1 (ko) 지문인식 센서 패키지
CN213690655U (zh) 线路板、指纹识别模组及电子装置
WO2018072050A1 (zh) 芯片的封装结构
JPH02293197A (ja) Ｉｃモジュール