TWI537837B - 指紋辨識晶片封裝結構及其製作方法 - Google Patents

指紋辨識晶片封裝結構及其製作方法 Download PDF

Info

Publication number
TWI537837B
TWI537837B TW104118906A TW104118906A TWI537837B TW I537837 B TWI537837 B TW I537837B TW 104118906 A TW104118906 A TW 104118906A TW 104118906 A TW104118906 A TW 104118906A TW I537837 B TWI537837 B TW I537837B
Authority
TW
Taiwan
Prior art keywords
fingerprint
fingerprint identification
back surface
active surface
package structure
Prior art date
Application number
TW104118906A
Other languages
English (en)
Other versions
TW201643769A (zh
Inventor
林士熙
Original Assignee
南茂科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南茂科技股份有限公司 filed Critical 南茂科技股份有限公司
Priority to TW104118906A priority Critical patent/TWI537837B/zh
Priority to CN201510442002.0A priority patent/CN106252298B/zh
Priority to US14/880,286 priority patent/US9847254B2/en
Application granted granted Critical
Publication of TWI537837B publication Critical patent/TWI537837B/zh
Publication of TW201643769A publication Critical patent/TW201643769A/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • G06V40/1329—Protecting the fingerprint sensor against damage caused by the finger
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • G06V40/1306—Sensors therefor non-optical, e.g. ultrasonic or capacitive sensing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Description

指紋辨識晶片封裝結構及其製作方法
本發明是有關於一種晶片封裝結構及其製作方法，且特別是有關於一種指紋辨識晶片封裝結構及其製作方法。
指紋辨識晶片封裝結構能夠裝設於各類的電子產品，例如智慧型手機、行動電話、平板電腦、筆記型電腦以及個人數位助理(PDA)等，用以辨認使用者的指紋。現有的指紋辨識晶片封裝大致可分成以軟性電路板或硬式電路板作為承載件的封裝方式。軟性電路板的指紋辨識晶片封裝結構通常是將用以辨識使用者的指紋的感測線路設置於軟性電路板上，而使用者透過接觸軟性電路板上的感測線路來進行指紋辨識。然而此種封裝方式是透過軟性電路板上的感測線路傳送訊號至指紋辨識晶片，相較於直接於指紋辨識晶片上進行指紋感測的方式，其反應速度較慢。而另一種常見的指紋辨識晶片封裝結構則主要包含線路載板、指紋辨識晶片、多個焊線以及封裝膠體，其中用以辨識使用者的指紋的感測區域大多是位於指紋辨識晶片的主動表面。而指紋辨識晶片通 常是以其背面貼合於線路載板上，並透過打線接合的方式以焊線電性連接指紋辨識晶片的主動表面與線路載板。因此，在形成封裝膠體於線路載板上以包覆指紋辨識晶片時，封裝膠體會包覆焊線以及部分的指紋辨識晶片，並且暴露出位於指紋辨識晶片的主動表面上的感測區。
首先，由於焊線突出的高度會使得封裝膠體的厚度無法降低，因此指紋辨識晶片封裝結構的整體厚度難以縮減。再者，在使用者反覆碰觸感測區域的情況下，極可能造成焊線自指紋辨識晶片或線路載板斷開，使得指紋辨識晶片封裝結構的感測靈敏度下降，或者是故障、損壞。此外，指紋辨識晶片的主動表面上佈設有積體電路的上層金屬層及接墊，以及覆蓋上層金屬層的鈍化層(passivation layer)，這些凸起的上層金屬層及接墊使得主動表面的平整度不一，當使用者以手指接觸主動表面時，極可能因為主動表面不夠平整而導致指紋辨識困難或感測靈敏度降低。
本發明提供一種指紋辨識晶片封裝結構，其具有良好的感測靈敏度。
本發明提供一種指紋辨識晶片封裝結構的製作方法，其能符合薄型化的設計需求。
本發明提出一種的指紋辨識晶片封裝結構，其包括線路載板以及指紋辨識晶片。指紋辨識晶片設置於線路載板上。指紋 辨識晶片包括晶片本體以及多個感測結構。晶片本體具有主動表面、相對於主動表面的指紋辨識背表面、位於主動表面的多個接墊以及貫穿主動表面與指紋辨識背表面的多個通孔。晶片本體以主動表面電性連接至線路載板。這些感測結構分別設置於這些通孔內。各個感測結構包括第一介電層、第一金屬層、第二介電層以及第二金屬層。第一介電層暴露於指紋辨識背表面。第一金屬層連接第一介電層。第二介電層連接第一金屬層。第二金屬層連接第二介電層。第二金屬層延伸至主動表面，以與對應的接墊電性連接。
在本發明的一實施例中，上述的指紋辨識晶片封裝結構更包括封裝膠體。封裝膠體至少形成於指紋辨識晶片的主動表面與線路載板之間，並暴露出指紋辨識晶片的指紋辨識背表面。
在本發明的一實施例中，上述的第一介電層在指紋辨識背表面上定義出感測區域。
在本發明的一實施例中，上述的第一介電層的材質包括高介電常數材料。
在本發明的一實施例中，上述的高介電常數材料包括氮化矽(Si3N4)、氧化鋁(Al2O3)、二氧化鉿(HfO2)、氧化釔(Y2O3)、氧化鑭(La2O3)、氧化鈰(CeO2)、氧化鏑(Dy2O3)、五氧化二鉭(Ta2O5)、氧化鐠(Pr2O3)、二氧化鈦(TiO2)或二氧化鋯(ZrO2)。
在本發明的一實施例中，上述的第一介電層暴露於指紋辨識背表面的端面與指紋辨識背表面齊平。
在本發明的一實施例中，上述的指紋辨識晶片封裝結構更包括多個凸塊。這些凸塊分別連接這些接墊。指紋辨識晶片透過這些凸塊覆晶接合於線路載板上。
本發明提出一種的指紋辨識晶片封裝結構的製作方法，其包括以下步驟。提供半導體基板。半導體基板具有主動表面、相對於主動表面的背表面以及位於主動表面的多個接墊。形成多個盲孔於主動表面。於各個盲孔內依序形成第一介電層、第一金屬層、第二介電層以及第二金屬層，並使各個第二金屬層延伸至主動表面上，以分別與這些接墊的其中之一電性連接。各個盲孔內的第一介電層、第一金屬層、第二介電層以及第二金屬層構成感測結構。對半導體基板的背表面進行薄化製程，以形成暴露出這些第一介電層的指紋辨識背表面。切割半導體基板以形成多個指紋辨識晶片。各個指紋辨識晶片包含有多個感測結構。使至少一指紋辨識晶片以主動表面電性連接至線路載板。
在本發明的一實施例中，上述的指紋辨識晶片封裝結構的製作方法更包括在對半導體基板的背表面進行薄化製程，以形成暴露出這些第一介電層的指紋辨識背表面之後，形成多個凸塊於主動表面上，這些凸塊分別連接這些接墊，且指紋辨識晶片透過這些凸塊覆晶接合於線路載板上。
在本發明的一實施例中，上述的指紋辨識晶片封裝結構的製作方法更包括形成封裝膠體至少填充於指紋辨識晶片的主動表面與線路載板之間，並暴露出指紋辨識晶片的指紋辨識背表面。
基於上述，本發明的指紋辨識晶片封裝結構是將用以辨識使用者的指紋的感測區域設置於指紋辨識晶片的背表面，並以覆晶接合的方式來電性連接指紋辨識晶片的主動表面與線路載板。相較於現有將感測區域設置於指紋辨識晶片的主動表面，並以打線接合的方式來電性連接指紋辨識晶片的主動表面與線路載板的指紋辨識晶片封裝結構而言，本發明的指紋辨識晶片封裝結構並不會發生因使用者反覆碰觸感測區域以致焊線斷裂而造成感測靈敏度下降的情形，因而具有較佳的可靠度。再者，由於本發明的指紋辨識晶片封裝結構並無需透過打線接合的方式來電性連接紋辨識晶片的主動表面與線路載板，因此能有助於縮減其封裝膠體的厚度，藉以符合薄型化的設計需求。
另一方面，本發明的指紋辨識晶片埋設有電容感測結構，並且由電容感測結構暴露於指紋辨識晶片的指紋辨識背表面的部分(即第一介電層)定義出感測區域。也就是使用者是以手指抵觸位於指紋辨識背表面的感測區域，藉由手指指紋的凹凸部位與感測結構之間的距離差異造成電容值變化，感測所得的電容值變化便可轉換成指紋畫像以供辨識。由於指紋辨識背表面係經由薄化半導體基板之背表面而形成，且於指紋辨識背表面上並未設置有線路，其平整度及結構強度佳，因此能具有良好的感測靈敏度。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
100‧‧‧指紋辨識晶片封裝結構
101‧‧‧感測結構
110‧‧‧半導體基板
110a‧‧‧晶片本體
1101‧‧‧指紋辨識晶片
111‧‧‧主動表面
112‧‧‧背表面
112a‧‧‧指紋辨識背表面
113‧‧‧接墊
114‧‧‧盲孔
114a‧‧‧通孔
115‧‧‧凸塊
120‧‧‧第一介電層
130‧‧‧第一金屬層
140‧‧‧第二介電層
150‧‧‧第二金屬層
160‧‧‧線路載板
170‧‧‧封裝膠體
R1‧‧‧感測區域
C‧‧‧切割道
圖1A至圖1F是本發明一實施例的指紋辨識晶片封裝結構的製作流程圖。
圖1A至圖1F是本發明一實施例的指紋辨識晶片封裝結構的製作流程圖。請先參考圖1A，提供半導體基板110，例如是矽基板。半導體基板110具有主動表面111、相對於主動表面111的背表面112以及位於主動表面111的多個接墊113。具體來說，半導體基板110內包含有積體電路(Integrated Circuit)，積體電路鄰近主動表面111，且由多層的金屬層和介電層自半導體基板110內交錯疊置而成，並於主動表面111上形成上層金屬層及接墊113。此外，半導體基板110上另具有鈍化層覆蓋上層金屬層且暴露出接墊113。接墊113的材質可以是鋁、銅、銀、鎳、金或其他合適的導電金屬。接著，可透過雷射鑽孔或機械鑽孔等方式在主動表面111上形成多個盲孔114。也就是說，這些盲孔114的開口會暴露於半導體基板110的主動表面111。在未繪示的實施例中，如自主動表面111所在側俯視半導體基板110，這些盲孔114的排列方式可呈矩陣排列、線性排列、環形排列、放射狀排列、扇狀排列、十字排列或其他適當的排列方式，端視設計需求而定。
接著，請參考圖1B，於各個盲孔114內依序形成第一介電層120、第一金屬層130、第二介電層140以及第二金屬層150， 並使各個第二金屬層150延伸至主動表面111上，以分別與對應的接墊113電性連接。詳細而言，第一介電層120、第一金屬層130、第二介電層140以及第二金屬層150例如是透過物理氣相沉積或化學氣相沉積等方式，自各個盲孔114的底部朝向各個盲孔114的開口依序形成。意即，各個第一介電層120抵貼對應的盲孔114的底部，各個第一金屬層130連接於對應的第一介電層120與第二介電層140之間，且各個第二介電層140連接暴露於對應的盲孔114的第二金屬層150。
此處，第一介電層120的材質包括高介電常數材料(high-k material)，例如氮化矽(Si3N4)、氧化鋁(Al2O3)、二氧化鉿(HfO2)、氧化釔(Y2O3)、氧化鑭(La2O3)、氧化鈰(CeO2)、氧化鏑(Dy2O3)、五氧化二鉭(Ta2O5)、氧化鐠(Pr2O3)、二氧化鈦(TiO2)或二氧化鋯(ZrO2)等。另一方面，第二介電層140亦可為高介電常數材料。通常而言，第一金屬層130以及第二金屬層150可以是由銅、銀、錫、鋁、鎳、金或其他合適的導電金屬所構成。各個盲孔114內的第一介電層120、第一金屬層130、第二介電層140以及第二金屬層150構成感測結構101，且例如是電容感測結構。具體來說，各個盲孔114內的第一金屬層130及第二金屬層150可由第二介電層140間隔開來以構成如電容器的結構。
接著，請參考圖1C，對半導體基板110的背表面112進行薄化製程(例如化學機械研磨)，以在薄化半導體基板110後暴露出這些第一介電層120。此時，薄化後的半導體基板110中暴露出 這些第一介電層120的表面稱之為指紋辨識背表面112a，而容納第一介電層120、第一金屬層130、第二介電層140以及第二金屬層150的孔隙成為貫穿主動表面111與指紋辨識背表面112a的通孔114a。
接著，請參考圖1D，例如透過電鍍的方式在主動表面111上形成多個凸塊115，且這些凸塊115分別連接這些接墊113。一般來說，這些凸塊115的材質可為金、銅或其他適合的導電金屬。接著，請參考圖1E，以雷射切割或機械切割等方式沿著半導體基板110上的切割道C切割半導體基板110以形成多個指紋辨識晶片1101(圖1E繪示出兩個以示意)。詳細而言，各個指紋辨識晶片1101包括晶片本體110a以及埋設於晶片本體110a的多個感測結構101。晶片本體110a具有主動表面111、相對於主動表面111的指紋辨識背表面112a、位於主動表面111的多個接墊113以及貫穿該主動表面111與指紋辨識背表面112a的多個通孔114a。這些感測結構101分別埋設於這些通孔114a。各個感測結構101的第一介電層120暴露於指紋辨識背表面112a。各個感測結構101的第二金屬層150暴露於主動表面111。
之後，請參考圖1F，使至少一指紋辨識晶片1101(圖1F繪示出一個)以主動表面111電性連接至線路載板160。具體來說，指紋辨識晶片1101例如是透過凸塊115覆晶接合於線路載板160上的圖案化線路，以與線路載板160電性連接。於本實施例中，線路載板160可為軟性印刷電路板。在指紋辨識晶片1101透過凸 塊115覆晶接合於線路載板160上之後，可形成封裝膠體170於線路載板160上。封裝膠體170至少填充於指紋辨識晶片1101的主動表面111與線路載板160之間，以保護指紋辨識晶片1101與線路載板160之間的電性接點，並且封裝膠體170暴露出指紋辨識晶片1101的指紋辨識背表面112a。至此，指紋辨識晶片封裝結構100的製作已大致完成。
相較於現有將感測區域設置於指紋辨識晶片的主動表面，並以打線接合的方式來電性連接指紋辨識晶片的主動表面與線路載板的指紋辨識晶片封裝結構而言，本實施例的指紋辨識晶片封裝結構100是透過覆晶接合的方式來電性連接指紋辨識晶片1101與線路載板160，故不會發生因使用者反覆碰觸感測區域以致焊線斷裂而造成感測靈敏度下降的情形。換言之，本實施例的指紋辨識晶片封裝結構100具有較佳的可靠度。另一方面，由於本實施例的指紋辨識晶片封裝結構100並無需透過打線接合的方式來電性連接指紋辨識晶片1101的主動表面111與線路載板160，因此能有助於縮減其封裝膠體170的厚度，藉以符合薄型化的設計需求。
請繼續參考圖1F，各個第一介電層120暴露於指紋辨識背表面112a，且各個第一介電層120暴露於指紋辨識背表面112a的端面與指紋辨識背表面112a齊平。另一方面，這些第一介電層120可在指紋辨識背表面112a定義出感測區域R1。當使用者以其手指抵觸感測區域R1時，手指指紋的凹凸部位與感測結構101之 間的距離差異會造成電容值變化，感測所得的電容值變化便可轉換成指紋畫像以供辨識。由於本實施例的感測結構101直接設置於指紋辨識晶片1101中，相較於現有將感測區域設置於軟性電路板上的指紋辨識晶片封裝結構而言，本實施例的指紋辨識晶片封裝結構100的電性傳輸距離較短，因此能具有較快的反應速度及較佳的感測靈敏度。此外，由於本實施例的感測區域R1是位於指紋辨識背表面112a，相較於現有將感測區域設置於指紋辨識晶片的主動表面的指紋辨識晶片封裝結構而言，指紋辨識背表面112a具有較佳的平整度及結構強度，因此能提升感測靈敏度。在未繪示的實施例中，這些感測結構101的第一介電層120在感測區域R1內可呈矩陣排列、線性排列、環形排列、放射狀排列、扇狀排列、十字排列或其他適當的排列方式，端視手指指紋特徵的擷取需求而定。
綜上所述，本發明的指紋辨識晶片封裝結構是將用以辨識使用者的指紋的感測區域設置於指紋辨識晶片的背表面，並以覆晶接合的方式來電性連接指紋辨識晶片的主動表面與線路載板。相較於現有將感測區域設置於指紋辨識晶片的主動表面，並以打線接合的方式來電性連接指紋辨識晶片的主動表面與線路載板的指紋辨識晶片封裝結構而言，本發明的指紋辨識晶片封裝結構並不會發生因使用者反覆碰觸感測區域以致焊線斷裂而造成感測靈敏度下降的情形，因而具有較佳的可靠度。再者，由於本發明的指紋辨識晶片封裝結構並無需透過打線接合的方式來電性連 接紋辨識晶片的主動表面與線路載板，因此能有助於縮減其封裝膠體的厚度，藉以符合薄型化的設計需求。
另一方面，本發明的指紋辨識晶片埋設有電容感測結構，並且由電容感測結構暴露於指紋辨識晶片的指紋辨識背表面的部分(即第一介電層)定義出感測區域。也就是使用者是以手指抵觸位於指紋辨識背表面的感測區域，藉由手指指紋的凹凸部位與感測結構之間的距離差異造成電容值變化，感測所得的電容值變化便可轉換成指紋畫像以供辨識。由於指紋辨識背表面係經由薄化半導體基板之背表面而形成，且於指紋辨識背表面上並未設置有線路，其平整度及結構強度佳，因此能具有良好的感測靈敏度。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100‧‧‧指紋辨識晶片封裝結構
101‧‧‧感測結構
110a‧‧‧晶片本體
1101‧‧‧指紋辨識晶片
111‧‧‧主動表面
112a‧‧‧指紋辨識背表面
113‧‧‧接墊
114a‧‧‧通孔
115‧‧‧凸塊
120‧‧‧第一介電層
130‧‧‧第一金屬層
140‧‧‧第二介電層
150‧‧‧第二金屬層
160‧‧‧線路載板
170‧‧‧封裝膠體
R1‧‧‧感測區域

Claims (10)

  1. 一種指紋辨識晶片封裝結構，包括：一線路載板；以及一指紋辨識晶片，設置於該線路載板上，該指紋辨識晶片包括：一晶片本體，具有一主動表面、相對於該主動表面的一指紋辨識背表面、位於該主動表面的多個接墊以及貫穿該主動表面與該指紋辨識背表面的多個通孔，該晶片本體以該主動表面電性連接至該線路載板；以及多個感測結構，分別設置於該些通孔內，各該感測結構包括：一第一介電層，暴露於該指紋辨識背表面；一第一金屬層，連接該第一介電層；一第二介電層，連接該第一金屬層；以及一第二金屬層，連接該第二介電層，該第二金屬層自該通孔內延伸至該主動表面上，其中位於該主動表面上的該第二金屬層朝向對應的該接墊延伸，以與對應的該接墊直接接觸而彼此電性連接。
  2. 如申請專利範圍第1項所述的指紋辨識晶片封裝結構，更包括：一封裝膠體，至少形成於該指紋辨識晶片的該主動表面與該線路載板之間，並暴露出該指紋辨識晶片的該指紋辨識背表面。
  3. 如申請專利範圍第1項所述的指紋辨識晶片封裝結構，其中該些第一介電層在該指紋辨識背表面上定義出一感測區域。
  4. 如申請專利範圍第1項所述的指紋辨識晶片封裝結構，其中各該第一介電層的材質包括高介電常數材料。
  5. 如申請專利範圍第4項所述的指紋辨識晶片封裝結構，其中該高介電常數材料包括氮化矽、氧化鋁、二氧化鉿、氧化釔、氧化鑭、氧化鈰、氧化鏑、五氧化二鉭、氧化鐠、二氧化鈦或二氧化鋯。
  6. 如申請專利範圍第1項所述的指紋辨識晶片封裝結構，其中各該第一介電層暴露於該指紋辨識背表面的一端面與該指紋辨識背表面齊平。
  7. 如申請專利範圍第1項所述的指紋辨識晶片封裝結構，更包括：多個凸塊，分別連接該些接墊，該指紋辨識晶片透過該些凸塊覆晶接合於該線路載板上。
  8. 一種指紋辨識晶片封裝結構的製作方法，包括：提供一半導體基板，該半導體基板具有一主動表面、相對於該主動表面的一背表面以及位於該主動表面的多個接墊；形成多個盲孔於該主動表面；於各該盲孔內依序形成一第一介電層、一第一金屬層、一第二介電層以及一第二金屬層，並使各該第二金屬層延伸至該主動表面上，以分別與該些接墊的其中之一電性連接，各該盲孔內的 該第一介電層、該第一金屬層、該第二介電層以及該第二金屬層構成一感測結構；對該半導體基板的該背表面進行一薄化製程，以形成暴露出該些第一介電層的一指紋辨識背表面；切割該半導體基板以形成多個指紋辨識晶片，各該指紋辨識晶片包含有多個該感測結構；以及使至少一該指紋辨識晶片以該主動表面電性連接至一線路載板。
  9. 如申請專利範圍第8項所述的指紋辨識晶片封裝結構的製作方法，更包括：在對該半導體基板的該背表面進行該薄化製程，以形成暴露出該些第一介電層的該指紋辨識背表面之後，形成多個凸塊於該主動表面上，該些凸塊分別連接該些接墊，且該指紋辨識晶片透過該些凸塊覆晶接合於該線路載板上。
  10. 如申請專利範圍第8項所述的指紋辨識晶片封裝結構的製作方法，更包括：形成一封裝膠體至少填充於該指紋辨識晶片的該主動表面與該線路載板之間，並暴露出該指紋辨識晶片的該指紋辨識背表面。
TW104118906A 2015-06-11 2015-06-11 指紋辨識晶片封裝結構及其製作方法 TWI537837B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW104118906A TWI537837B (zh) 2015-06-11 2015-06-11 指紋辨識晶片封裝結構及其製作方法
CN201510442002.0A CN106252298B (zh) 2015-06-11 2015-07-24 指纹辨识芯片封装结构及其制作方法
US14/880,286 US9847254B2 (en) 2015-06-11 2015-10-12 Fingerprint sensor chip package structure and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104118906A TWI537837B (zh) 2015-06-11 2015-06-11 指紋辨識晶片封裝結構及其製作方法

Publications (2)

Publication Number Publication Date
TWI537837B true TWI537837B (zh) 2016-06-11
TW201643769A TW201643769A (zh) 2016-12-16

Family

ID=56755894

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104118906A TWI537837B (zh) 2015-06-11 2015-06-11 指紋辨識晶片封裝結構及其製作方法

Country Status (3)

Country Link
US (1) US9847254B2 (zh)
CN (1) CN106252298B (zh)
TW (1) TWI537837B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI592879B (zh) * 2016-10-07 2017-07-21 致伸科技股份有限公司 組裝指紋辨識模組之方法
CN107918754B (zh) * 2016-10-11 2021-08-06 致伸科技股份有限公司 组装指纹辨识模块的方法
CN110300975A (zh) 2017-03-10 2019-10-01 指纹卡有限公司 包括指纹传感器装置和连接至该传感器装置的基板的指纹传感器模块
CN106960198B (zh) * 2017-03-29 2023-10-10 华勤技术股份有限公司 指纹识别装置及电子设备
CN109214236A (zh) * 2017-06-29 2019-01-15 上海荆虹电子科技有限公司 双层嵌入式生物识别算法的图像感测器芯片及终端设备
WO2019103676A1 (en) * 2017-11-24 2019-05-31 Fingerprint Cards Ab Ultra-thin fingerprint sensor component and manufacturing method
KR20240018865A (ko) 2022-08-03 2024-02-14 삼성전자주식회사 지문 센서 패키지 및 이를 포함하는 스마트 카드

Family Cites Families (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6300670B1 (en) * 1999-07-26 2001-10-09 Stmicroelectronics, Inc. Backside bus vias
TWI233208B (en) * 2004-02-03 2005-05-21 Lightuning Tech Inc Capacitive pressure sensing member and a method for manufacturing the same
JP4731191B2 (ja) * 2005-03-28 2011-07-20 富士通セミコンダクター株式会社 半導体装置及び半導体装置の製造方法
KR100716826B1 (ko) * 2005-05-10 2007-05-09 삼성전기주식회사 전자부품이 내장된 기판의 제조방법
TWI320545B (en) * 2006-10-05 2010-02-11 Chipmos Technologies Inc Film type package for fingerprint sensor
TWI325618B (en) * 2007-01-02 2010-06-01 Chipmos Technologies Inc Film type package for fingerprint sensor
US7803647B2 (en) * 2007-02-08 2010-09-28 Taiwan Semiconductor Manufacturing Company, Ltd. Optical transmission improvement on multi-dielectric structure in advance CMOS imager
TWI341020B (en) * 2007-08-10 2011-04-21 Egis Technology Inc Fingerprint sensing chip having a flexible circuit board serving as a signal transmission structure and method of manufacturing the same
TWI376795B (en) * 2008-06-13 2012-11-11 Taiwan Semiconductor Mfg Image sensor device and method for manufacturing the same
TWI408609B (zh) * 2008-10-17 2013-09-11 Egis Technology Inc 平面式半導體指紋感測裝置
CA2742379A1 (en) * 2008-11-03 2010-05-06 Cross Match Technologies, Inc. Apparatus and method for the identification of fake fingerprints
US8426938B2 (en) * 2009-02-16 2013-04-23 Samsung Electronics Co., Ltd. Image sensor and method of fabricating the same
NO20093601A1 (no) * 2009-12-29 2011-06-30 Idex Asa Overflatesensor
US8716613B2 (en) * 2010-03-02 2014-05-06 Synaptics Incoporated Apparatus and method for electrostatic discharge protection
JP2012094720A (ja) * 2010-10-27 2012-05-17 Sony Corp 固体撮像装置、半導体装置、固体撮像装置の製造方法、半導体装置の製造方法、及び電子機器
US20140347047A1 (en) * 2011-02-22 2014-11-27 Voltafield Technology Corporation Magnetoresistive sensor
KR101865123B1 (ko) * 2011-10-31 2018-07-13 해성디에스 주식회사 메탈 포스트를 구비한 회로기판 제조방법 및 그 제조방법에 의해 제조된 회로기판
NO20131423A1 (no) * 2013-02-22 2014-08-25 Idex Asa Integrert fingeravtrykksensor
TWI482263B (zh) * 2013-05-20 2015-04-21 Morevalued Technology Co Let 發散式感測裝置及其製造方法
US9883822B2 (en) * 2013-06-05 2018-02-06 Apple Inc. Biometric sensor chip having distributed sensor and control circuitry
NL2012891B1 (en) * 2013-06-05 2016-06-21 Apple Inc Biometric sensor chip having distributed sensor and control circuitry.
TWI536528B (zh) * 2013-06-17 2016-06-01 茂丞科技股份有限公司 超薄型全平面式感測裝置
NO336318B1 (no) * 2013-07-12 2015-08-03 Idex Asa Overflatesensor
US9984270B2 (en) * 2013-08-05 2018-05-29 Apple Inc. Fingerprint sensor in an electronic device
KR101376227B1 (ko) * 2013-09-17 2014-03-25 실리콘 디스플레이 (주) 광학식 지문센서
KR101407936B1 (ko) * 2013-09-27 2014-06-17 실리콘 디스플레이 (주) 광학식 박막 트랜지스터형 지문센서
WO2015077394A1 (en) * 2013-11-20 2015-05-28 Arizona Board Of Regents On Behalf Of Arizona State University Microfabrication technology for producing sensing cells for molecular electronic transducer based seismometer
US20150296622A1 (en) * 2014-04-11 2015-10-15 Apple Inc. Flexible Printed Circuit With Semiconductor Strain Gauge
US10326030B2 (en) * 2014-04-25 2019-06-18 Personal Genomics, Inc. Optical sensor and manufacturing method thereof
TWI567886B (zh) * 2014-05-28 2017-01-21 南茂科技股份有限公司 晶片封裝結構以及晶片封裝結構的製作方法
CN104079718B (zh) * 2014-06-18 2016-09-28 京东方科技集团股份有限公司 具有指纹识别功能的个人移动终端设备
EP2983108A3 (en) * 2014-08-05 2016-07-13 LG Innotek Co., Ltd. Fingerprint sensor and touch device including the same
CN104332452B (zh) * 2014-08-20 2017-04-19 深圳市汇顶科技股份有限公司 芯片封装模组
TWI522931B (zh) * 2014-11-28 2016-02-21 禾瑞亞科技股份有限公司 具增強靜電放電保護的指紋辨識晶片、系統與製造方法
TWI582677B (zh) * 2014-12-15 2017-05-11 精材科技股份有限公司 晶片封裝體及其製造方法
KR102261268B1 (ko) * 2014-12-29 2021-06-09 삼성전자주식회사 이미지 센서
TWI591764B (zh) * 2015-01-12 2017-07-11 精材科技股份有限公司 晶片封裝體及其製造方法
CN105845639B (zh) * 2015-01-16 2019-03-19 恒劲科技股份有限公司 电子封装结构及导电结构
CN105845638B (zh) * 2015-01-16 2019-04-09 恒劲科技股份有限公司 电子封装结构
CN106033753B (zh) * 2015-03-12 2019-07-12 恒劲科技股份有限公司 封装模块及其基板结构
TWI605392B (zh) * 2015-03-20 2017-11-11 茂丞科技股份有限公司 懸浮電容式指紋感測器及其製造方法
KR102374644B1 (ko) * 2015-03-24 2022-03-15 삼성디스플레이 주식회사 표시 장치
CN104766053B (zh) * 2015-03-26 2018-10-30 业成光电（深圳）有限公司 指纹识别装置及其制造方法
JP2016193123A (ja) * 2015-04-01 2016-11-17 イビデン株式会社 プリント配線板
KR102097179B1 (ko) * 2015-04-07 2020-04-03 앰코테크놀로지코리아(주) 지문센서 패키지 및 그 제조 방법
TWI528212B (zh) * 2015-05-21 2016-04-01 速博思股份有限公司 具偏向電極之生物辨識裝置及生物辨識裝置之偵測控制方法
CN105138958B (zh) * 2015-07-27 2020-06-23 联想(北京)有限公司 一种电子设备、显示屏以及面板
US9978791B2 (en) * 2015-07-31 2018-05-22 Taiwan Semiconductor Manufacturing Co., Ltd Image sensor and method for manufacturing the same
US9785821B2 (en) * 2015-08-28 2017-10-10 Synaptics Incorporated Capacitive sensor architecture for biometric sensing
US20170115363A1 (en) * 2015-10-26 2017-04-27 Memsic Semiconductor (Wuxi) Co., Ltd. Magnetic Field Sensor With Three-Dimensional Spiral Reset Coil
US10014271B2 (en) * 2015-11-20 2018-07-03 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method of manufacturing the same
US9842241B2 (en) * 2015-12-21 2017-12-12 Intel Corporation Biometric cryptography using micromachined ultrasound transducers

Also Published As

Publication number Publication date
US9847254B2 (en) 2017-12-19
CN106252298B (zh) 2019-03-05
US20160364592A1 (en) 2016-12-15
CN106252298A (zh) 2016-12-21
TW201643769A (zh) 2016-12-16

Similar Documents

Publication Publication Date Title
TWI537837B (zh) 指紋辨識晶片封裝結構及其製作方法
TWI596722B (zh) 晶片堆疊封裝體及其製造方法
US9425134B2 (en) Chip package
US10050006B2 (en) Chip package and method for forming the same
TWI619211B (zh) 晶片封裝體及其製造方法
US8975755B2 (en) Chip package
US11460341B2 (en) Wafer scale ultrasonic sensor assembly and method for manufacturing the same
CN104201115A (zh) 晶圆级指纹识别芯片封装结构及封装方法
US9978673B2 (en) Package structure and method for fabricating the same
US9620431B2 (en) Chip package including recess in side edge
TWM519281U (zh) 指紋辨識裝置
US9406578B2 (en) Chip package having extended depression for electrical connection and method of manufacturing the same
US20170243045A1 (en) Fingerprint identification module and manufacturing method thereof
CN108573200B (zh) 封装结构及其制法
US9865526B2 (en) Chip package and method for forming the same
US9601460B2 (en) Chip package including recess in side edge
CN106815549B (zh) 封装结构及其制法
CN108962868B (zh) 封装结构及其制法
CN109918966B (zh) 指纹识别装置及其制造方法、移动终端及指纹锁
TWI615928B (zh) 封裝結構及其製法
US20230402474A1 (en) Electronic device and method of manufacturing thereof
US20140246774A1 (en) Semiconductor device having a buffer layer and method of manufacturing the same