CN105845638B - 电子封装结构 - Google Patents

电子封装结构 Download PDF

Info

Publication number
CN105845638B
CN105845638B CN201510022799.9A CN201510022799A CN105845638B CN 105845638 B CN105845638 B CN 105845638B CN 201510022799 A CN201510022799 A CN 201510022799A CN 105845638 B CN105845638 B CN 105845638B
Authority
CN
China
Prior art keywords
package structure
electron package
insulator
electronic component
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510022799.9A
Other languages
English (en)
Other versions
CN105845638A (zh
Inventor
胡竹青
许诗滨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Persistent Strength Or Power Science And Technology Co Ltd
Original Assignee
Persistent Strength Or Power Science And Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Persistent Strength Or Power Science And Technology Co Ltd filed Critical Persistent Strength Or Power Science And Technology Co Ltd
Priority to CN201510022799.9A priority Critical patent/CN105845638B/zh
Priority to US14/990,887 priority patent/US9613894B2/en
Publication of CN105845638A publication Critical patent/CN105845638A/zh
Application granted granted Critical
Publication of CN105845638B publication Critical patent/CN105845638B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

一种电子封装结构，包括：一具有凹部的绝缘体、一埋设于该凹部中且具有外露于该绝缘体的感应区的电子元件、以及设于该绝缘体上并电性连接该电子元件的一导电结构，所以通过将该电子元件埋设于该凹部中，以降低整体封装结构的厚度。

Description

电子封装结构
技术领域
本发明涉及一种电子封装结构，尤指一种能薄型化的电子封装结构。
背景技术
随着电子产业的发达，现今的电子产品已趋向轻薄短小与功能多样化的方向设计，半导体封装技术也随之开发出不同的封装型态。
目前应用于感测器元件或相机镜头的电子元件大都仍采用打线(Wire bonding)封装型式、或晶片直接板上封装(Chip On Board，简称COB)型式。
如图1A所示，现有打线型封装结构1包括：一基板10、一电子元件13以及一封装胶体18。
所述的基板10于上、下侧设有第一线路层11与第二线路层12，且通过形成于其中的通孔或盲孔型导电体14电性连接该第一与第二线路层11,12，并于上、下侧形成第一绝缘保护层16与第二绝缘保护层17，以令部分该第一与第二线路层11,12外露于该第一与第二绝缘保护层16,17，且令多个导电元件15形成于该第二线路层12上。
所述的电子元件13为感测器元件，其形成于该基板10上侧并通过多个金线130电性连接该第一线路层11，且该电子元件13的上表面具有一感应区131以作为指纹辨识之用。
所述的封装胶体18形成于该基板10上侧并包覆该电子元件13与多个金线130。
于现有打线型封装结构1中，该封装胶体18覆盖该感应区131上的有效感应的厚度d需极薄(否则无法感测)，因而需极高的精度。
然而，该金线130具有一定的拉高线弧，且模封制程需具有足够高度以使该封装胶体18均匀覆盖该电子元件13，导致难以控制该封装胶体18的极薄厚度，以致于该打线型封装结构1无法达到薄化的需求。
图1B为现有COB型封装结构1’的剖面示意图。如图1B所示，该COB型封装结构1’包括：一基板10’、一相机镜头的IC电子元件13、一透光件19以及一封装胶体18，且该基板10’可参考图1A所示的构造。
所述的电子元件13形成于该基板10’上侧并通过多个金线130电性连接该基板10’，且该电子元件13的上表面具有一感应区131以作为光感应之用。
所述的透光件19通过多个支撑件190形成于该电子元件13的上表面并遮盖该感应区131。
所述的封装胶体18为非透光材，其形成于该基板10上侧并包覆该透光件19、电子元件13与多个金线130，且该透光件19的上表面外露于该封装胶体18。
于现有COB型封装结构1’中，相机镜头需薄型化。惟，该电子元件13需粘贴于该基板10’上，且该透光件19需通过多个支撑件190设于该电子元件13上，使得该COB型封装结构1’的整体厚度不易薄型化。
为了解决上述问题，遂有应用半导体的硅穿孔(Through Silicon Via，简称TSV)技术进行封装。如图1C所示，现有光感应封装结构1”包括：一硅基板10”以及一透光件19’。
所述的硅基板10”于上、下侧设有第一线路层11与第二线路层12，且通过形成于其中的导电硅穿孔100电性连接该第一线路层11与第二线路层12，并于上侧形成感应区131，而下侧形成绝缘保护层17’，以令部分该第二线路层12外露于该绝缘保护层17’，且令多个导电元件15形成于该第二线路层12的外露表面上。
所述的透光件19’通过粘着层190’形成于该硅基板10”上侧并遮盖该感应区131。
惟，现有光感应封装结构1”中，因制作导电硅穿孔100的成本昂贵、整合难度高、技术难度高，尤其是应用于感测器元件或相机镜头的电子元件均为高成本。
因此，如何克服上述现有技术的种种问题，实已成为目前业界亟待克服的难题。
发明内容
鉴于上述现有技术的种种缺失，本发明提供一种电子封装结构，以降低整体结构的厚度。
本发明的电子封装结构包括：一绝缘体，其具有相对的第一表面与第二表面，且该第一表面上具有至少一凹部；一电子元件，其设于该凹部中，且具有外露于该绝缘体的第一表面的至少一感应区；以及一导电结构，其设于该绝缘体的第一表面上并电性连接该电子元件，且该导电结构未遮盖该感应区。
本发明还提供一种电子封装结构，其包括：一绝缘体，其具有相对的第一表面与第二表面，且该第一表面上具有至少一凹部；一电子元件，其设于该凹部中，且具有外露于该绝缘体的第一表面的至少一感应区；一导电结构，其设于该绝缘体的第一表面上并电性连接该电子元件，且该导电结构未遮盖该感应区；以及一覆盖层，其覆盖该感应区。
前述的两种电子封装结构中，该绝缘体中具有连通该第一表面并电性连接该导电结构的一线路结构。例如，该线路结构接触或未接触该电子元件。
前述的两种电子封装结构中，该凹部的底面可进一步为金属材，以结合该电子元件。
前述的两种电子封装结构中，该绝缘体的第一表面上具有一电性连接该导电结构的线路层。
前述的两种电子封装结构中，该导电结构以多个导电凸块电性连接该电子元件。
前述的两种电子封装结构中，该导电结构通过结合材设于该绝缘体的第一表面上，且该结合材遮盖或未遮盖该感应区。
前述的两种电子封装结构中，还包括形成于该凹部中的结合材，以固定该电子元件。
前述的两种电子封装结构中，该导电结构为引脚架；或者该导电结构包含一具有多个开孔的引脚架及多个设于多个开孔中的导电凸块。
前述的两种电子封装结构中，还包括形成于该绝缘体的第一表面上的一绝缘保护层。
前述的两种电子封装结构中，还包括形成于该绝缘体的第二表面上的多个导电元件。
前述的两种电子封装结构中，还包括设于该绝缘体中的至少一另一电子元件，例如该另一电子元件为主动元件、被动元件或其组合。
前述的两种电子封装结构中，还包括用于遮盖该感应区的一透光件。
前述的两种电子封装结构中，还包括多个导电柱体，其埋设于该绝缘层中并电性连接该导电结构。
由上可知，本发明的电子封装结构，主要通过埋设该电子元件于该凹部中，所以能降低整体结构的厚度。
附图说明
图1A为现有打线型封装结构的剖面示意图；
图1B为现有COB型封装结构的剖面示意图；
图1C为现有光感应封装结构的剖面示意图；
图2A至图2D为本发明的电子封装结构的第一实施例的制法的剖视示意图；其中，图2A’为图2A的另一实施例，图2C’为图2C的局部上视图，图2C”为图2C的导电结构的底视图；
图2A-1至图2A-4为图2A的变化例；
图2D-1至图2D-3为图2D的变化例；
图3A及图3B为本发明的电子封装结构的第二实施例的剖视示意图；其中，图3A’为图3A的导电结构的底视图；
图4及图4’为本发明的电子封装结构的第三实施例的剖视示意图；以及
图5及图5’为本发明的电子封装结构的第四实施例的剖视示意图。
其中，附图标记说明如下：
1 打线型封装结构
1’ COB型封装结构
1” 光感应封装结构
10,10’ 基板
10” 硅基板
100 导电硅穿孔
11,22 第一线路层
12,21 第二线路层
13,23,40 电子元件
130 金线
131,231 感应区
14 通孔或盲孔型导电体
15,25 导电元件
16 第一绝缘保护层
17 第二绝缘保护层
17’,26,26’ 绝缘保护层
18 封装胶体
19,19’,50 透光件
190 支撑件
190’,232 粘着层
2a-2e,3a,3b,4,4’,5,5’ 电子封装结构
20 绝缘体
20a 第一表面
20b 第二表面
200 凹部
210 电性接触垫
22’ 金属材
22a 外露表面
23a 作用面
23b 非作用面
230 电极垫
24 导电柱体
24a 端面
260 开口
27 线路结构
28,28’ 导电结构
280 导电凸块
29 结合材
30 覆盖层
38 引脚架
380 开孔
d厚度。
具体实施方式
以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。
须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用于配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用于限定本发明可实施的限定条件，所以不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“底”、“第一”、“第二”及“一”等用语，也仅为便于叙述的明了，而非用于限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
图2A至图2D为本发明的电子封装结构2a-2e的第一实施例的制法的剖视示意图。本实施例的电子封装结构2a-2e应用于指纹辨识或影像传感器等的产品。
如图2A所示，提供一绝缘体20，其具有相对的第一表面20a与第二表面20b，且该第一表面20a上具有凹部200。
于本实施例中，该绝缘体20为铸模化合物(molding compound)、介电材料(dielectric material)、如环氧树脂(Epoxy)、聚酰亚胺(Polyimide，简称PI)、其它感光或非感光性材料等的有机树脂。
此外，该绝缘体20中具有一线路结构27，其连通该第一表面20a与第二表面20b。具体地，该线路结构27包含多个第一线路层22与多个导电柱体24，且各该第一线路层22之间通过多个导电柱体24相互电性导通，并使该导电柱体24连通该第一表面20a，以令其端面24a作为电性接触垫，而该第一线路层22连通该第二表面20b以令该第一线路层22的外露表面22a作为电性接触垫。例如，以图案化制程的电镀、沉积或蚀刻方式形成如铜材的第一线路层22与如铜柱的导电柱体24，且该第一线路层22的外露表面22a可齐平、略高或略低于该第一绝缘体20的第二表面20b，而该导电柱体24的端面24a齐平、略高或略低于该第一表面20a。
又，如图2A’所示，该第一线路层22可外露于该凹部200的底面，使该凹部200的底面为金属材。
另外，如图2A-1及图2A-2所示，对应图2A及图2A’的变化例，该绝缘体20的第一表面20a上具有一第二线路层21，其电性连接该线路结构27的导电柱体24。例如，以图案化制程的电镀、沉积或蚀刻方式形成如铜材的具有多个电性接触垫(图未示)的第二线路层21。
或者，如图2A-3所示，其为对应图2A-1，即形成一如介电材料的绝缘保护层26于该绝缘体20的第一表面20a与该第二线路层21上，且该绝缘保护层26外露部分该第二线路层21(即多个电性接触垫210)。例如，该绝缘保护层26具有多个开口260，使多个电性接触垫210外露于各该开口260。
或者，如图2A-4所示，其为对应图2A-2，即形成一如介电层或防焊层(soldermask)的绝缘保护层26’于该绝缘体20的第一表面20a与该第二线路层21上，使该绝缘保护层26’外露该第二线路层21的顶面。
如图2B所示，将一电子元件23设于该凹部200中。具体地，该电子元件23为感测器元件，例如半导体晶片结构，其具有一作用面23a与相对该作用面23a的非作用面23b，该作用面23a上具有一如光感区或指纹辨识的感应区231与多个电极垫230，以令该感应区231与多个电极垫230外露于该绝缘体20的第一表面20a。
于本实施例中，该电子元件23以其非作用面23b通过粘着层232设于该凹部200的底面上。
此外，该第一线路层22并未接触该电子元件23的非作用面23b，也就是该第一线路层22与该电子元件23的非作用面23b之间具有该绝缘体20。
如图2C所示，将多个导电结构28设于该绝缘体20的第一表面20a上，并使多个导电结构28电性连接该电子元件23与该线路结构27，且该导电结构28未遮盖该感应区231。
于本实施例中，该导电结构28为引脚架，如图2C’及图2C”所示，且以多个如焊锡或金属胶制成的导电凸块280接触多个电极垫230与导电柱体24，以电性连接该电子元件23与该线路结构27，但该导电结构28并未电性导通至该电子元件23的非作用面23b。
此外，该导电结构28通过结合材29设于该绝缘体20的第一表面20a上，其中，该结合材29为绝缘树脂材，且还形成于该凹部200中以固定该电子元件23。具体地，该结合材29可覆盖该电子元件23的局部作用面23a，但该结合材29未覆盖该感应区231。
另外，若接续图2A-1至图2A-4的制程，该导电结构28的导电凸块280接触该第二线路层21的电性接触垫210，以电性连接该线路结构27。
如图2D所示，形成多个如焊球的导电元件25于该绝缘体20的第二表面20b上，以成为球栅阵列封装(Ball Grid Array，简称BGA)。
于本实施例中，多个导电元件25为如焊球、焊锡凸块、铜凸块等，并无特别限制，且多个导电元件25形成于该第一线路层22上以电性连接该线路结构27，使该电子封装结构2a-2e通过多个导电元件25接置于一如电路板的电子装置上。
此外，若接续图2A’的制程，如图2D-1所示，该第一线路层22将接触(或以粘着层结合)该电子元件23的非作用面23b，以供该电子元件23散热。或者，如图2D-2所示，该导电结构28、多个导电柱体24与该第一线路层22的导电路径延伸至该电子元件23的非作用面23b下方。
又，如图2D-3所示，于图2D的导电结构28上形成一如绝缘材的覆盖层30，以覆盖该感应区231。
另外，若接续图2A-3及图2A-4的制程，该绝缘保护层26,26’未遮盖该感应区231。
于其它实施例中，如图2C所示，该电子封装结构2a也适用于平面网格阵列封装(Land Grid Array，简称LGA)，即直接以该第一线路层22的电性接触垫接接置于一如电路板的电子装置上，而无需形成该导电元件25。
本发明的电子封装结构2a-2e，因该电子元件23设于该绝缘体20的凹部200中，所以能降低整体结构的厚度。
此外，因该导电结构28为平坦的引脚架，所以不会产生弧度，因而有利于降低整体结构的厚度。
图3A及图3B为本发明的电子封装结构3a,3b的第二实施例的剖视示意图。本实施例与第一实施例的差异在于导电结构28’的设计，其它构造大致相同，所以以下详述差异处，而不赘述相同处。
如图3A及图3A’所示，该导电结构28’包含一具有多个开孔380的引脚架38及多个导电凸块280，且多个导电凸块280设于多个开孔380中以电性连接多个电极垫230与导电柱体24。
于制作时，先将该引脚架38设于该绝缘体20的第一表面20a上，且各该开孔380对应多个电极垫230与多个导电柱体24(或该电性接触垫210)的位置，再形成如焊锡或金属胶的导电材于该开孔380中以作为该导电凸块280。
此外，如图3B所示，可于该导电结构28’上形成一如透光绝缘材覆盖层30，以覆盖该感应区231。
图4及图4’为本发明的电子封装结构4,4’的第三实施例的剖视示意图。本实施例与第二实施例的差异在于新增被动元件40，其它构造大致相同，所以以下详述差异处，而不赘述相同处。
如图4及图4’所示，其为设置一另一电子元件40于该绝缘体20中。
于本实施例中，该电子元件40为主动元件、被动元件或其组合者，且该主动元件为例如半导体晶片，而该被动元件为例如电阻、电容及电感。于此，该电子元件40为被动元件。
此外，该电子元件40也可设于多个第一线路层22之间，如图4所示，且可依需求位于该电子元件23的下方、或靠近该绝缘体20的第二表面20b。或者，如图4’所示，该电子元件40设于该导电柱体24与该第一线路层22之间，且可依需求靠近该绝缘体20的第一表面20a或第二表面20b。
图5及图5’为本发明的电子封装结构5,5’的第四实施例的剖视示意图。本实施例与上述各实施例的差异在于本实施例的电子封装结构5应用于相机镜头，例如新增透光件50，其它构造大致相同，所以以下详述差异处，而不赘述相同处。
如图5所示，该电子封装结构5还包括一遮盖该电子元件23的感应区231的透光件50，例如镜片或玻璃元件。
于本实施例中，其为对应图2D的结构，但不以此为限。
或者，如图5’所示，其为对应图3B的结构，也可于该覆盖层30上设置一透光件50。
此外，该透光件50粘贴于该导电结构28上，因而无需制作现有支撑件，所以能降低整体结构的厚度。
综上所述，本发明的电子封装结构，通过将该电子元件埋设于该凹部中，所以能降低整体结构的厚度。
此外，以如引脚架的导电结构电性连接该电子元件，所以于制作时，无需考量打线的线弧或封装胶体的厚度，因而容易控制该电子封装结构的厚度，以达到更薄的厚度。
又，因采用非半导体制程加工，所以能降低制作成本，且该电子封装结构易于随产品需求而调整结构及设计，所以其设计弹性佳。
上述实施例仅用于例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。

Claims (13)

1.一种电子封装结构，其特征在于，该电子封装结构包括：
一绝缘体，其具有相对的第一表面与第二表面，且该第一表面上具有至少一凹部；
一线路结构，其设于该绝缘体中并连通该第一表面，且该线路结构包含多个线路层与多个导电柱体，各该线路层之间通过多个导电柱体相互电性导通，并使该导电柱体连通该第一表面；
至少一电子元件，其设于该凹部中，且具有外露于该绝缘体的第一表面的至少一感应区；以及
一导电结构，其透过一结合材设于该绝缘体的第一表面上并电性连接该电子元件与该导电柱体，且该导电结构未遮盖该感应区，该导电结构为引脚架，该导电结构以多个导电凸块电性连接该电子元件，且该结合材未遮盖该感应区。
2.一种电子封装结构，其特征在于，该电子封装结构包括：
一绝缘体，其具有相对第一表面与第二表面，且该第一表面上具有至少一凹部；
一线路结构，其设于该绝缘体中并连通该第一表面，且该线路结构包含多个线路层与多个导电柱体，各该线路层之间通过多个导电柱体相互电性导通，并使该导电柱体连通该第一表面；
至少一电子元件，其设于该凹部中，且具有外露于该绝缘体的第一表面的至少一感应区；
一导电结构，其透过一结合材设于该绝缘体的第一表面上并电性连接该电子元件与该导电柱体，且该导电结构未遮盖该感应区，该导电结构为引脚架，该导电结构以多个导电凸块电性连接该电子元件，且该结合材未遮盖该感应区；以及
一覆盖层，其覆盖该感应区。
3.根据权利要求1或2所述的电子封装结构，其特征在于，该线路结构接触该电子元件。
4.根据权利要求1或2所述的电子封装结构，其特征在于，该线路结构未接触该电子元件。
5.根据权利要求1或2所述的电子封装结构，其特征在于，该凹部的底面为金属材，以供该电子元件接置于该金属材上。
6.根据权利要求1或2所述的电子封装结构，其特征在于，该绝缘体的第一表面上形成有一电性连接该导电结构的线路层。
7.根据权利要求1或2所述的电子封装结构，其特征在于，该电子封装结构还包括形成于该绝缘体的第一表面上的一绝缘保护层。
8.根据权利要求1或2所述的电子封装结构，其特征在于，该电子封装结构还包括形成于该凹部中的结合材，以固定该电子元件。
9.根据权利要求1或2所述的电子封装结构，其特征在于，该引脚架包含具有多个开孔及该多个设于所述多个开孔中的导电凸块。
10.根据权利要求1或2所述的电子封装结构，其特征在于，该电子封装结构还包括形成于该绝缘体的第二表面上的多个导电元件。
11.根据权利要求1或2所述的电子封装结构，其特征在于，该电子封装结构还包括设于该绝缘体中的至少一另一电子元件。
12.根据权利要求11所述的电子封装结构，其特征在于，该另一电子元件为主动元件、被动元件或其组合。
13.根据权利要求1或2所述的电子封装结构，其特征在于，该电子封装结构还包括用于遮盖该感应区的一透光件。
CN201510022799.9A 2015-01-16 2015-01-16 电子封装结构 Active CN105845638B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201510022799.9A CN105845638B (zh) 2015-01-16 2015-01-16 电子封装结构
US14/990,887 US9613894B2 (en) 2015-01-16 2016-01-08 Electronic package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510022799.9A CN105845638B (zh) 2015-01-16 2015-01-16 电子封装结构

Publications (2)

Publication Number Publication Date
CN105845638A CN105845638A (zh) 2016-08-10
CN105845638B true CN105845638B (zh) 2019-04-09

Family

ID=56408388

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510022799.9A Active CN105845638B (zh) 2015-01-16 2015-01-16 电子封装结构

Country Status (2)

Country Link
US (1) US9613894B2 (zh)
CN (1) CN105845638B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI537837B (zh) * 2015-06-11 2016-06-11 南茂科技股份有限公司 指紋辨識晶片封裝結構及其製作方法
KR102609157B1 (ko) * 2019-06-28 2023-12-04 삼성전기주식회사 반도체 패키지
CN112827516B (zh) * 2019-11-22 2023-03-07 富泰华工业（深圳）有限公司 生物芯片封装结构
CN113053325B (zh) * 2021-03-15 2022-09-13 京东方科技集团股份有限公司 一种光感模组以及显示装置
CN116581091B (zh) * 2023-07-13 2024-01-12 芯爱科技(南京)有限公司 电子封装件及其制法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5132772A (en) * 1991-05-31 1992-07-21 Motorola, Inc. Semiconductor device having tape automated bonding (TAB) leads which facilitate lead bonding
CN101246897A (zh) * 2007-02-12 2008-08-20 育霈科技股份有限公司 具有晶粒容纳孔洞的晶圆级影像传感器封装与其方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI313050B (en) * 2006-10-18 2009-08-01 Advanced Semiconductor Eng Semiconductor chip package manufacturing method and structure thereof
CN102903722A (zh) * 2011-07-26 2013-01-30 旭丽电子(广州)有限公司 薄型化有源检测模块及其制作方法
JP2014209091A (ja) * 2013-03-25 2014-11-06 ローム株式会社 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5132772A (en) * 1991-05-31 1992-07-21 Motorola, Inc. Semiconductor device having tape automated bonding (TAB) leads which facilitate lead bonding
CN101246897A (zh) * 2007-02-12 2008-08-20 育霈科技股份有限公司 具有晶粒容纳孔洞的晶圆级影像传感器封装与其方法

Also Published As

Publication number Publication date
US20160211204A1 (en) 2016-07-21
US9613894B2 (en) 2017-04-04
CN105845638A (zh) 2016-08-10

Similar Documents

Publication Publication Date Title
CN105845635B (zh) 电子封装结构
KR101479506B1 (ko) 임베디드 배선 기판, 이를 포함하는 반도체 패키지 및 그제조 방법
CN105845638B (zh) 电子封装结构
CN107424973B (zh) 封装基板及其制法
TWI569390B (zh) 電子封裝件及其製法
CN105845639B (zh) 电子封装结构及导电结构
KR20220026658A (ko) 반도체 패키지
TWI754586B (zh) 電子封裝件及其製法
TWI559464B (zh) 封裝模組及其基板結構
TWI550744B (zh) 單層線路式封裝基板及其製法、單層線路式封裝結構及其製法
TWI611544B (zh) 電子封裝結構
US10008441B2 (en) Semiconductor package
TWI612650B (zh) 電子封裝結構
TWI567843B (zh) 封裝基板及其製法
TWI606562B (zh) 電子封裝結構
TWI612627B (zh) 電子封裝件及其製法
TWI590349B (zh) 晶片封裝體及晶片封裝製程
JP2016063002A (ja) 半導体装置およびその製造方法
KR20200039884A (ko) 반도체 패키지, 반도체 패키지 제조방법 및 재배선 구조체 제조방법
CN107871724B (zh) 基板结构及其制法
JP2007059430A (ja) 半導体装置
CN107403764B (zh) 电子封装件
KR20230034923A (ko) 반도체 패키지
TW202228262A (zh) 半導體封裝
JP2011077200A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant