CN102903722A - 薄型化有源检测模块及其制作方法 - Google Patents

薄型化有源检测模块及其制作方法 Download PDF

Info

Publication number
CN102903722A
CN102903722A CN2011102095017A CN201110209501A CN102903722A CN 102903722 A CN102903722 A CN 102903722A CN 2011102095017 A CN2011102095017 A CN 2011102095017A CN 201110209501 A CN201110209501 A CN 201110209501A CN 102903722 A CN102903722 A CN 102903722A
Authority
CN
China
Prior art keywords
mentioned
substrate body
active detection
active
welding pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011102095017A
Other languages
English (en)
Inventor
吴英政
李刚玮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silitek Electronic Guangzhou Co Ltd
Lite On Technology Corp
Original Assignee
Silitek Electronic Guangzhou Co Ltd
Lite On Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silitek Electronic Guangzhou Co Ltd, Lite On Technology Corp filed Critical Silitek Electronic Guangzhou Co Ltd
Priority to CN2011102095017A priority Critical patent/CN102903722A/zh
Priority to US13/243,800 priority patent/US20130026589A1/en
Publication of CN102903722A publication Critical patent/CN102903722A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

本发明公开了一种薄型化有源检测模块及其制作方法，该模块包括：一基板单元、一有源检测单元、及一光学单元。基板单元包括一基板本体、多个设置于基板本体底端的第一底端导电焊垫、及多个内埋于基板本体内的第一内埋式导电轨迹。有源检测单元包括至少一内嵌于基板本体的芯片容置凹槽内的有源检测芯片。有源检测芯片的顶端具有至少一有源检测区域及多个电性导通焊垫。每一个第一内埋式导电轨迹的两末端分别电性接触多个电性导通焊垫中的至少一个与多个第一底端导电焊垫中的至少一个。光学单元包括至少一设置于基板本体上且遮蔽芯片容置凹槽的光学元件。本发明的薄型化有源检测模块可应用于具有薄型化空间的电子产品内。

Description

薄型化有源检测模块及其制作方法
技术领域
本发明涉及一种有源检测模块及其制作方法，且特别涉及一种薄型化有源检测模块及其制作方法。
背景技术
近年来由于多媒体的蓬勃发展，数字影像的使用已愈趋频繁，相对应地，许多影像处理装置的需求也愈来愈多。现今许多数字影像产品中，包括计算机网络摄影机，数字照相机，甚至光学扫描器及影像电话等，皆是经由有源检测器来获取影像。一般来说，有源检测器可以是电荷耦合元件有源检测芯片或互补式金氧半导体有源检测芯片，其可灵敏地接收待获取物所发出来的光线，并将此光线转换为数字信号。由于这些有源检测芯片需要接收光源，因此其封装方式与一般电子产品有所不同。
传统有源检测芯片所使用的封装技术大部分是采用塑胶无接脚承载器封装技术或陶瓷无接脚承载器封装技术。以陶瓷无接脚承载器封装技术为例，传统的有源检测芯片封装结构是由一基座、一有源检测芯片、及一玻璃盖板所构成。有源检测芯片配置于基座上，并通过打线接合的方式，以使有源检测芯片与基座产生电性连接。此外，玻璃盖板组装至基座，并与基座形成一封闭空间来容纳有源检测芯片，以用以保护有源检测芯片与导线，而光线则可穿过玻璃盖板以传送到有源检测芯片。
然而，公知的有源检测芯片封装结构中的打线会占用掉不少空间，导致整体厚度仍然过大，因此如何有效降低有源检测芯片封装结构的整体厚度已成为该领域人员所欲解决的重要课题之一。
发明内容
本发明的目的在于提供一种薄型化有源检测模块，其可应用于具有薄型化空间的电子产品内。
本发明的另一目的在于提供一种薄型化有源检测模块的制作方法，其可有效降低薄型化有源检测模块的整体厚度。
本发明实施例提供一种薄型化有源检测模块，其包括：一基板单元、一有源检测单元、及一光学单元。基板单元包括一基板本体、多个设置于基板本体底端的第一底端导电焊垫、及多个内埋于基板本体内的第一内埋式导电轨迹，其中基板本体的内部具有至少一芯片容置凹槽，基板本体的外部顶端具有一向下凹陷的光学元件容置槽，且芯片容置凹槽与光学元件容置槽彼此连通。有源检测单元包括至少一内嵌于芯片容置凹槽内的有源检测芯片，其中有源检测芯片的顶端具有至少一有源检测区域及多个电性导通焊垫，且每一个第一内埋式导电轨迹的两末端分别电性接触上述多个电性导通焊垫中的至少一个与上述多个第一底端导电焊垫中的至少一个。光学单元包括至少一设置于光学元件容置槽内且遮蔽上述位于芯片容置凹槽内的有源检测芯片的有源检测区域。
本发明实施例提供一种薄型化有源检测模块，其包括：一基板单元、一有源检测单元、及一光阻单元。基板单元包括一基板本体、多个设置于基板本体底端的第一底端导电焊垫、及多个内埋于基板本体内的第一内埋式导电轨迹，其中基板本体的内部具有至少一芯片容置凹槽。有源检测单元包括至少一内嵌于芯片容置凹槽内的有源检测芯片，其中有源检测芯片的顶端具有至少一有源检测区域及多个电性导通焊垫，且每一个第一内埋式导电轨迹的两末端分别电性接触上述多个电性导通焊垫中的至少一个与上述多个第一底端导电焊垫中的至少一个。光阻单元包括至少一光阻层，其中光阻层设置于有源检测芯片上且覆盖有源检测区域。
本发明实施例提供一种薄型化有源检测模块的制作方法，其包括下列步骤：形成一第一部分基板单元，其包括一第一部分基板本体、多个设置于第一部分基板本体底端的第一底端导电焊垫、及多个通过半导体工艺以内埋于第一部分基板本体内的第一部分底层导电体，其中第一部分基板本体具有至少一凹槽；将至少一有源检测芯片容置于凹槽内，其中有源检测芯片的底端具有一研磨表面，且有源检测芯片的顶端具有至少一有源检测区域及多个电性导通焊垫；形成至少一光阻层于有源检测芯片上，以覆盖有源检测区域；形成一第二部分基板单元，其包括一形成于第一部分基板本体上的第二部分基板本体及多个通过半导体工艺以内埋于第二部分基板本体内的第一部分顶层导电体，其中第二部分基板本体具有至少一贯穿孔，且凹槽连通于贯穿孔，以形成至少一芯片容置凹槽，其中上述多个第一部分顶层导电体分别连接于上述多个第一部分底层导电体，以分别形成多个第一内埋式导电轨迹，且每一个第一内埋式导电轨迹的两末端分别电性接触上述多个电性导通焊垫中的至少一个与上述多个第一底端导电焊垫中的至少一个；移除光阻层，以裸露出有源检测区域；以及，设置至少一光学元件于第二部分基板本体上，以遮蔽上述位于芯片容置凹槽内的有源检测芯片的有源检测区域。
综上所述，本发明实施例所提供的薄型化有源检测模块及其制作方法，其可通过“将至少一有源检测芯片内嵌于芯片容置凹槽内”的设计，以有效降低本发明薄型化有源检测模块的整体厚度，所以本发明的薄型化有源检测模块可应用于具有薄型化空间的电子产品内。
为使能更进一步了解本发明的特征及技术内容，请参阅以下有关本发明的详细说明与附图，然而所附图式仅提供参考与说明用，并非用来对本发明加以限制者。
附图说明
图1为本发明薄型化有源检测模块的制作方法的第一实施例的流程图。
图2A至图2K分别为本发明薄型化有源检测模块的制作方法的第一实施例的制作流程示意图。
图2L为本发明薄型化有源检测模块的第一实施例的侧视示意图。
图3为本发明薄型化有源检测模块的第二实施例的侧视示意图。
图4为本发明薄型化有源检测模块的第三实施例的侧视示意图。
图5为本发明薄型化有源检测模块的第四实施例的侧视示意图。
其中，附图标记说明如下：
基板单元：1
第一部分基板单元：1’
第一层基板单元：1A
第二层基板单元：1B
第三层基板单元：1C
第二部分基板单元：1”
第四层基板单元：1D
第五层基板单元：1E
第六层基板单元：1F
第七层基板单元：1G
基板本体：10
第一部分基板本体：10’
第一层基板本体：10A
第二层基板本体：10B
第三层基板本体：10C
第二部分基板本体：10”
第四层基板本体：10D
第五层基板本体：10E
第六层基板本体：10F
第七层基板本体：10G
芯片容置凹槽：100
凹槽：100’
凹陷部：100B
第一贯穿部：100C
贯穿孔：100”
第二贯穿部：100D
第三贯穿部：100E
第四贯穿部：100F
第五贯穿部：100G
光学元件容置槽：101
导通孔：102
散热体：103
第一底端导电焊垫：11
第一内埋式导电轨迹：12
第一部分底层导电体：12’
第一主导电体：12A
第二主导电体：12B
第三主导电体：12C
第一部分顶层导电体：12”
第四主导电体：12D
末端导电体：12D’
第五主导电体：12E
第二底端导电焊垫：13
第二内埋式导电轨迹：14
第二部分底层导电体：14’
第一副导电体：14A
第二副导电体：14B
第三副导电体：14C
第二部分顶层导电体：14”
第四副导电体：14D
第五副导电体：14E
第六副导电体：14F
第七副导电体：14G
顶端导电焊垫：15
第一侧端导电焊垫：16
第二侧端导电焊垫：17
有源检测单元：2
有源检测芯片：20
研磨表面：201
有源检测区域：202
电性导通焊垫：203
光学单元：3
光学元件：30
有源元件：A
导电锡球：B
主电路板：M
光阻层：R
具体实施方式
〔第一实施例〕
请参阅图1、及图2A至图2K所示，其中图1为流程图，图2A至图2K分别为本发明的制作流程示意图。由图1可知，本发明第一实施例提供一种薄型化有源检测模块的制作方法，其至少包括下列几个步骤(从步骤S100至步骤S 110)：
首先，步骤S100为：配合图1与图2C所示，形成一第一部分基板单元1’，其包括一第一部分基板本体10’、多个设置于第一部分基板本体10’底端的第一底端导电焊垫11、及多个通过半导体工艺以内埋于第一部分基板本体10’内的第一部分底层导电体12’，其中第一部分基板本体10’具有至少一从第一部分基板本体10’的顶端向下凹陷的凹槽100’。再者，第一部分基板单元1’还进一步包括多个设置于第一部分基板本体10’底端的第二底端导电焊垫13及多个通过半导体工艺以内埋于第一部分基板本体10’内的第二部分底层导电体14’。
举例来说，配合图2A至图2C所示，上述形成第一部分基板单元1’的步骤中，还进一步包括：
首先，如图2A所示，通过半导体工艺以形成一第一层基板单元1A，其包括一第一层基板本体10A、多个贯穿第一层基板本体10A的第一主导电体12A、及多个贯穿第一层基板本体10A的第一副导电体14A，其中上述多个第一底端导电焊垫11可分别形成于上述多个第一主导电体12A的底部，且上述多个第二底端导电焊垫13可分别形成于上述多个第一副导电体14A的底部。
接着，如图2B所示，通过半导体工艺以形成一第二层基板单元1B，其包括一形成于第一层基板本体10A上的第二层基板本体10B、多个贯穿第二层基板本体10B且分别电性连接于上述多个第一主导电体12A的第二主导电体12B、及多个贯穿第二层基板本体10B且分别电性连接于上述多个第一副导电体14A的第二副导电体14B，其中第二层基板本体10B具有至少一从第二层基板本体10B的顶端向下凹陷的凹陷部100B。
最后，如图2C所示，通过半导体工艺以形成一第三层基板单元1C，其包括一形成于第二层基板本体10B上的第三层基板本体10C、多个贯穿第三层基板本体10C且分别电性连接于上述多个第二主导电体12B的第三主导电体12C、及多个贯穿第三层基板本体10C且分别电性连接于上述多个第二副导电体14B的第三副导电体14C，以完成第一部分基板单元1’的制作，其中第三层基板本体10C具有至少一贯穿第三层基板本体10C的第一贯穿部100C，且第一贯穿部100C连通于凹陷部100B，以形成开放式的凹槽100’。
然而，上述有关第一部分基板单元1’的进一步界定只是用来举例而已，其并非用以限定本发明。凡是任何「将第一部分底层导电体12’内埋于第一部分基板本体10’内」及「将至少一开放式凹槽100’形成于第一部分基板本体10’上”的任何方法皆属于本发明所保护的范畴。
接着，步骤S102为：配合图1、图2C、及图2D所示，将至少一有源检测芯片20容置于凹槽100’内，其中有源检测芯片20的底端具有一研磨表面201，且有源检测芯片20的顶端具有至少一用于进行有源检测的有源检测区域202及多个电性导通焊垫203。举例来说，由于有源检测芯片20可为一受到保护的内嵌式芯片，所以有源检测芯片20的底部可研磨掉一预定的厚度，由此以有效降低有源检测芯片20的整体厚度。
然后，步骤S104为：配合图1及图2E所示，形成至少一光阻层R于有源检测芯片20上，以覆盖有源检测区域202。举例来说，当有源检测芯片20被定位于凹槽100’内后，本发明可先将一由半导体工艺所制作的光阻层R覆盖于有源检测区域202上，然后再进行步骤S104后的其它后续制作流程。因此，当本发明进行步骤S104后的其它后续制作流程时，本发明可通过光阻层R的使用，以有效降低(或是说可以完全避免)有源检测芯片20的有源检测区域202受到污染的可能性。
接下来，步骤S106为：配合图1及图2I所示，形成一第二部分基板单元1”，其包括一形成于第一部分基板本体10’上的第二部分基板本体10”及多个通过半导体工艺以内埋于第二部分基板本体10”内的第一部分顶层导电体12”，其中第二部分基板本体10”具有至少一贯穿孔100”，且凹槽100’连通于贯穿孔100”，以形成至少一芯片容置凹槽100，其中上述多个第一部分顶层导电体12”分别连接于上述多个第一部分底层导电体12’，以分别形成多个第一内埋式导电轨迹12，且每一个第一内埋式导电轨迹12的两末端分别电性接触上述多个电性导通焊垫203中的至少一个与上述多个第一底端导电焊垫11中的至少一个。再者，第二部分基板单元1”还进一步包括多个设置于第二部分基板本体10”顶端的顶端导电焊垫15及多个通过半导体工艺以内埋于第二部分基板本体10”内的第二部分顶层导电体14”，且上述多个第二部分顶层导电体14”分别连接于上述多个第二部分底层导电体14’，以分别形成多个第二内埋式导电轨迹14，其中每一个第二内埋式导电轨迹14的两末端分别电性接触上述多个顶端导电焊垫15中的至少一个与上述多个第二底端导电焊垫13中的至少一个。
举例来说，配合图2F至图2I所示，上述形成第二部分基板单元1”的步骤中，还进一步包括：
首先，如图2F所示，通过半导体工艺以形成一第四层基板单元1D，其包括一形成于第三层基板本体10C上且覆盖有源检测芯片20的一部分的第四层基板本体10D、多个贯穿第四层基板本体10D且分别电性连接于上述多个第三主导电体12C的第四主导电体12D、多个贯穿第四层基板本体10D且分别电性连接于上述多个第三副导电体14C的第四副导电体14D、及多个分别对应于上述多个第四主导电体12D且分别电性接触有源检测芯片20的多个电性导通焊垫203的末端导电体12D’，其中第四层基板本体10D具有至少一用于露出光阻层R的第二贯穿部100D。
接着，如图2G所示，通过半导体工艺以形成一第五层基板单元1E，其包括一形成于第四层基板本体10D上的第五层基板本体10E、多个贯穿第五层基板本体10E的第五主导电体12E、及多个贯穿第五层基板本体10E且分别电性连接于上述多个第四副导电体14D的第五副导电体14E，其中每一个第五主导电体12E连接于上述多个第四主导电体12D的其中一个与上述多个末端导电体12D’的其中一个之间，第五层基板本体10E具有至少一贯穿第五层基板本体10E的第三贯穿部100E，且第五层基板本体10E的第三贯穿部100E连通于第四层基板本体10D的第二贯穿部100D。
然后，如图2H所示，通过半导体工艺以形成一第六层基板单元1F，其包括一形成于第五层基板本体10E上的第六层基板本体10F及多个贯穿第六层基板本体10F且分别电性连接于上述多个第五副导电体14E的第六副导电体14F，其中第六层基板本体10F具有至少一贯穿第六层基板本体10F的第四贯穿部100F，且第六层基板本体10F的第四贯穿部100F连通于第五层基板本体10E的第三贯穿部100E。
最后，如图2I所示，通过半导体工艺以形成一第七层基板单元1G，其包括一形成于第六层基板本体10F上的第七层基板本体10G及多个贯穿第七层基板本体10G且分别电性连接于上述多个第六副导电体14F的第七副导电体14G，其中第七层基板本体10G具有至少一贯穿第七层基板本体10G的第五贯穿部100G，且第七层基板本体10G的第五贯穿部100G连通于第六层基板本体10F的第四贯穿部100F。再者，上述多个顶端导电焊垫15可分别形成于上述多个第七副导电体14G的顶部。
然而，上述有关第二部分基板单元1”的进一步界定只是用来举例而已，其并非用以限定本发明。凡是任何「将第二部分底层导电体14’内埋于第一部分基板本体10’内」及「将至少一贯穿孔100”贯穿第二部分基板本体10”且连通于凹槽100’」的任何方法皆属于本发明所保护的范畴。
紧接着，步骤S 108为：配合图1、图2I、及图2J所示，移除光阻层R，以裸露出有源检测芯片20的有源检测区域202。
最后，步骤S110为：配合图1与图2K所示，设置至少一光学元件30于第二部分基板本体10”上，以遮蔽上述位于芯片容置凹槽100内的有源检测芯片20的有源检测区域202，其中光学元件30位于有源检测芯片20的上方且对应于有源检测芯片20的有源检测区域202，且有源检测芯片20的有源检测区域202面向光学元件30。
请参阅图2L所示，经由上述步骤S100至步骤S110后，本发明第一实施例可提供一种薄型化有源检测模块，其包括：一基板单元1、一有源检测单元2、及一光学单元3。
再者，基板单元1包括一基板本体10、多个设置于基板本体10底端的第一底端导电焊垫11、及多个内埋于基板本体10内的第一内埋式导电轨迹12，其中基板本体10的内部具有至少一从基板本体10的顶端朝向基板本体10底端的方向凹陷的芯片容置凹槽100。
此外，有源检测单元2包括至少一内嵌于芯片容置凹槽100内的有源检测芯片20，其中有源检测芯片20的底端具有一研磨表面201，有源检测芯片20的顶端具有至少一有源检测区域202及多个电性导通焊垫203，且每一个第一内埋式导电轨迹12的两末端分别电性接触上述多个电性导通焊垫203中的至少一个与上述多个第一底端导电焊垫11中的至少一个。此外，基板单元1还进一步包括多个设置于基板本体10顶端的顶端导电焊垫15、多个设置于基板本体10底端的第二底端导电焊垫13、及多个内埋于基板本体10内的第二内埋式导电轨迹14，且每一个第二内埋式导电轨迹14的两末端分别电性接触上述多个顶端导电焊垫15中的至少一个与上述多个第二底端导电焊垫13中的至少一个。
另外，光学单元3包括至少一设置于基板本体10的顶端上且遮蔽芯片容置凹槽100的光学元件30，其中光学元件30位于有源检测芯片20的上方且对应于有源检测芯片20的有源检测区域202，且有源检测芯片20的有源检测区域202面向光学元件30。
再者，本发明第一实施例的薄型化有源检测模块可还进一步包括多个设置于基板本体10顶端且选择性电性连接于上述多个顶端导电焊垫15的有源元件A(或被动元件)，且薄型化有源检测模块可通过多个导电锡球B(或金属凸块)以电性连接于一主电路板M上。
〔第二实施例〕
请参阅图3所示，本发明第二实施例提供一种薄型化有源检测模块，其包括：一基板单元1、一有源检测单元2、及一光学单元3。由图3与图2L的比较可知，本发明第二实施例与第一实施例最大的差别在于：在第二实施例中，基板本体10具有至少一从基板本体10的顶端向下凹陷的光学元件容置槽101，光学元件容置槽101位于芯片容置凹槽100的上方且连通于芯片容置凹槽100，且光学元件30可定位在光学元件容置槽101内。换言之，基板本体10的外部顶端具有一向下凹陷的光学元件容置槽101，且芯片容置凹槽100与光学元件容置槽101彼此连通。光学元件30可设置于光学元件容置槽101内，以遮蔽上述位于芯片容置凹槽101内的有源检测芯片20的有源检测区域202。因此，本发明可通过将光学元件30的一部分或全部内埋于光学元件容置槽101的方式，以有效降低薄型化有源检测模块的整体高度。
〔第三实施例〕
请参阅图4所示，本发明第三实施例提供一种薄型化有源检测模块，其包括：一基板单元1、一有源检测单元2、及一光学单元3。由图4与图3的比较可知，本发明第三实施例与第二实施例最大的差别在于：在第三实施例中，基板本体10具有一形成于有源检测芯片20下方且贯穿基板本体10的导通孔102及一填充于导通孔102内的散热体103，且散热体103可接触有源检测芯片20的研磨表面201。因此，有源检测芯片20所产生的热量可经由散热体103导引至外界，以有效提升薄型化有源检测模块的散热效果。
〔第四实施例〕
请参阅图5所示，本发明第四实施例提供一种薄型化有源检测模块，其包括：一基板单元1、一有源检测单元2、及一光学单元3。由图5与图4的比较可知，本发明第四实施例与第三实施例最大的差别在于：在第四实施例中，基板单元1包括多个设置于基板本体10侧端的第一侧端导电焊垫16，且上述多个第一侧端导电焊垫16分别接触上述多个第一内埋式导电轨迹12且分别电性连接于上述多个第一底端导电焊垫11。再者，基板单元1还进一步包括多个设置于基板本体10侧端的第二侧端导电焊垫17，且上述多个第二侧端导电焊垫17分别接触上述多个第二内埋式导电轨迹14且分别电性连接于上述多个第二底端导电焊垫13。换言之，第四实施例的薄型化有源检测模块可选择性使用上述多个第一底端导电焊垫11与上述多个第二底端导电焊垫13来进行“底面电性导通”或使用上述多个第一侧端导电焊垫16与上述多个第二侧端导电焊垫17来进行“侧面电性导通”。
〔实施例的可能功效〕
综上所述，本发明实施例所提供的薄型化有源检测模块及其制作方法，其可通过“将至少一有源检测芯片内嵌于芯片容置凹槽内”的设计，以有效降低本发明薄型化有源检测模块的整体厚度，所以本发明的薄型化有源检测模块可应用于具有薄型化空间的电子产品内。
以上所述仅为本发明的较佳可行实施例，非因此局限本发明的专利范围，故凡是运用本发明说明书及图式内容所为的等效技术变化，均包含于本发明的范围内。

Claims (9)

1.一种薄型化有源检测模块，其特征在于，包括：
一基板单元，其包括一基板本体、多个设置于该基板本体底端的第一底端导电焊垫、及多个内埋于该基板本体内的第一内埋式导电轨迹，其中该基板本体的内部具有至少一芯片容置凹槽，该基板本体的外部顶端具有一向下凹陷的光学元件容置槽，且该芯片容置凹槽与该光学元件容置槽彼此连通；
一有源检测单元，其包括至少一内嵌于上述至少一芯片容置凹槽内的有源检测芯片，其中上述至少一有源检测芯片的顶端具有至少一有源检测区域及多个电性导通焊垫，且每一个第一内埋式导电轨迹的两末端分别电性接触上述多个电性导通焊垫中的至少一个与上述多个第一底端导电焊垫中的至少一个；以及
一光学单元，其包括至少一设置于该光学元件容置槽内且遮蔽上述位于该芯片容置凹槽内的有源检测芯片的有源检测区域。
2.根据权利要求1所述的薄型化有源检测模块，其特征在于，该基板本体具有一形成于上述至少一有源检测芯片下方且贯穿该基板本体的导通孔及一填充于该导通孔内的散热体，上述至少一有源检测芯片的底端具有一研磨表面，且该散热体接触上述至少一有源检测芯片的研磨表面。
3.根据权利要求1所述的薄型化有源检测模块，其特征在于，该基板单元包括多个设置于该基板本体侧端的第一侧端导电焊垫，且上述多个第一侧端导电焊垫分别接触上述多个第一内埋式导电轨迹且分别电性连接于上述多个第一底端导电焊垫。
4.根据权利要求1所述的薄型化有源检测模块，其特征在于，该基板单元包括多个设置于该基板本体顶端的顶端导电焊垫、多个设置于该基板本体底端的第二底端导电焊垫、及多个内埋于该基板本体内的第二内埋式导电轨迹，且每一个第二内埋式导电轨迹的两末端分别电性接触上述多个顶端导电焊垫中的至少一个与上述多个第二底端导电焊垫中的至少一个。
5.根据权利要求4所述的薄型化有源检测模块，其特征在于，该基板单元包括多个设置于该基板本体侧端的第二侧端导电焊垫，且上述多个第二侧端导电焊垫分别接触上述多个第二内埋式导电轨迹且分别电性连接于上述多个第二底端导电焊垫。
6.根据权利要求1所述的薄型化有源检测模块，其特征在于，上述至少一有源检测芯片的有源检测区域面向上述至少一光学元件。
7.一种薄型化有源检测模块，其特征在于，包括：
一基板单元，其包括一基板本体、多个设置于该基板本体底端的第一底端导电焊垫、及多个内埋于该基板本体内的第一内埋式导电轨迹，其中该基板本体的内部具有至少一芯片容置凹槽；
一有源检测单元，其包括至少一内嵌于上述至少一芯片容置凹槽内的有源检测芯片，其中上述至少一有源检测芯片的顶端具有至少一有源检测区域及多个电性导通焊垫，且每一个第一内埋式导电轨迹的两末端分别电性接触上述多个电性导通焊垫中的至少一个与上述多个第一底端导电焊垫中的至少一个；以及
一光阻单元，其包括至少一光阻层，其中上述至少一光阻层设置于上述至少一有源检测芯片上且覆盖该有源检测区域。
8.根据权利要求7所述的薄型化有源检测模块，其特征在于，该基板本体具有一形成于上述至少一有源检测芯片下方且贯穿该基板本体的导通孔及一填充于该导通孔内的散热体，上述至少一有源检测芯片的底端具有一研磨表面，且该散热体接触上述至少一有源检测芯片的研磨表面。
9.一种薄型化有源检测模块的制作方法，其特征在于，包括下列步骤：
形成一第一部分基板单元，其包括一第一部分基板本体、多个设置于该第一部分基板本体底端的第一底端导电焊垫、及多个通过半导体工艺以内埋于该第一部分基板本体内的第一部分底层导电体，其中该第一部分基板本体具有至少一凹槽；
将至少一有源检测芯片容置于上述至少一凹槽内，其中上述至少一有源检测芯片的顶端具有至少一有源检测区域及多个电性导通焊垫；
形成至少一光阻层于上述至少一有源检测芯片上，以覆盖该有源检测区域；
形成一第二部分基板单元，其包括一形成于该第一部分基板本体上的第二部分基板本体及多个通过半导体工艺以内埋于该第二部分基板本体内的第一部分顶层导电体，其中该第二部分基板本体具有至少一贯穿孔，且上述至少一凹槽连通于上述至少一贯穿孔，以形成至少一芯片容置凹槽，其中上述多个第一部分顶层导电体分别连接于上述多个第一部分底层导电体，以分别形成多个第一内埋式导电轨迹，且每一个第一内埋式导电轨迹的两末端分别电性接触上述多个电性导通焊垫中的至少一个与上述多个第一底端导电焊垫中的至少一个；
移除上述至少一光阻层，以裸露出上述至少一有源检测区域；以及
设置至少一光学元件于该第二部分基板本体上，以遮蔽上述位于该芯片容置凹槽内的有源检测芯片的有源检测区域。
CN2011102095017A 2011-07-26 2011-07-26 薄型化有源检测模块及其制作方法 Pending CN102903722A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN2011102095017A CN102903722A (zh) 2011-07-26 2011-07-26 薄型化有源检测模块及其制作方法
US13/243,800 US20130026589A1 (en) 2011-07-26 2011-09-23 Miniaturization active sensing module and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011102095017A CN102903722A (zh) 2011-07-26 2011-07-26 薄型化有源检测模块及其制作方法

Publications (1)

Publication Number Publication Date
CN102903722A true CN102903722A (zh) 2013-01-30

Family

ID=47575889

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011102095017A Pending CN102903722A (zh) 2011-07-26 2011-07-26 薄型化有源检测模块及其制作方法

Country Status (2)

Country Link
US (1) US20130026589A1 (zh)
CN (1) CN102903722A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110957229A (zh) * 2018-09-27 2020-04-03 台湾积体电路制造股份有限公司 半导体器件和形成半导体器件的方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101849223B1 (ko) * 2012-01-17 2018-04-17 삼성전자주식회사 반도체 패키지 및 그 제조 방법
CN105845635B (zh) * 2015-01-16 2018-12-07 恒劲科技股份有限公司 电子封装结构
CN105845638B (zh) * 2015-01-16 2019-04-09 恒劲科技股份有限公司 电子封装结构
CN105845639B (zh) * 2015-01-16 2019-03-19 恒劲科技股份有限公司 电子封装结构及导电结构
DE102015105692A1 (de) * 2015-04-14 2016-10-20 Osram Opto Semiconductors Gmbh Halbleiterbauelement und Verfahren zur Herstellung einer Mehrzahl von Halbleiterbauelementen

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1921128A (zh) * 2005-08-25 2007-02-28 矽格股份有限公司 光感测芯片的封装结构
CN101246897A (zh) * 2007-02-12 2008-08-20 育霈科技股份有限公司 具有晶粒容纳孔洞的晶圆级影像传感器封装与其方法
CN101369592A (zh) * 2007-08-14 2009-02-18 鸿富锦精密工业（深圳）有限公司 影像感测器
US20090129034A1 (en) * 2007-11-20 2009-05-21 Hon Hai Precision Industry Co., Ltd. Imaging device
US20090128681A1 (en) * 2007-11-21 2009-05-21 Min Soo Kim Camera Module
CN101930942A (zh) * 2009-06-24 2010-12-29 宇威光电股份有限公司 半导体晶圆的切割方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5012386A (en) * 1989-10-27 1991-04-30 Motorola, Inc. High performance overmolded electronic package
US6636538B1 (en) * 1999-03-29 2003-10-21 Cutting Edge Optronics, Inc. Laser diode packaging
TWI321342B (en) * 2004-11-05 2010-03-01 Altus Technology Inc An integrate circuit chip encapsulation and the method of manufacturing it
US7459729B2 (en) * 2006-12-29 2008-12-02 Advanced Chip Engineering Technology, Inc. Semiconductor image device package with die receiving through-hole and method of the same
US7768040B2 (en) * 2006-10-23 2010-08-03 Micron Technology, Inc. Imager device with electric connections to electrical device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1921128A (zh) * 2005-08-25 2007-02-28 矽格股份有限公司 光感测芯片的封装结构
CN101246897A (zh) * 2007-02-12 2008-08-20 育霈科技股份有限公司 具有晶粒容纳孔洞的晶圆级影像传感器封装与其方法
CN101369592A (zh) * 2007-08-14 2009-02-18 鸿富锦精密工业（深圳）有限公司 影像感测器
US20090129034A1 (en) * 2007-11-20 2009-05-21 Hon Hai Precision Industry Co., Ltd. Imaging device
US20090128681A1 (en) * 2007-11-21 2009-05-21 Min Soo Kim Camera Module
CN101930942A (zh) * 2009-06-24 2010-12-29 宇威光电股份有限公司 半导体晶圆的切割方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110957229A (zh) * 2018-09-27 2020-04-03 台湾积体电路制造股份有限公司 半导体器件和形成半导体器件的方法
CN110957229B (zh) * 2018-09-27 2021-08-24 台湾积体电路制造股份有限公司 半导体器件和形成半导体器件的方法
US11742254B2 (en) 2018-09-27 2023-08-29 Taiwan Semiconductor Manufacturing Company, Ltd. Sensor package and method

Also Published As

Publication number Publication date
US20130026589A1 (en) 2013-01-31

Similar Documents

Publication Publication Date Title
CN101442062B (zh) 图像感测装置的电子组件
JP4852675B2 (ja) イメージセンサデバイス用の電子アセンブリおよびその製造方法
CN102903722A (zh) 薄型化有源检测模块及其制作方法
CN102005437B (zh) 图像感测元件的电子装置、晶片级透镜组
KR100869832B1 (ko) 반도체칩 패키지 및 이를 이용한 인쇄회로기판
CN202120913U (zh) 薄型化图像撷取模块
CN101866897A (zh) 具有贯通电极的固体摄像器件
US8023019B2 (en) Image-sensing chip package module for reducing its whole thickness
TWI528632B (zh) 電子封裝件及其製法
CN105355641B (zh) 高像素影像传感芯片的封装结构及封装方法
US10388685B2 (en) Portable electronic device and image-capturing module thereof, and image-sensing assembly thereof
CN100544011C (zh) 图像传感装置及其制造方法
CN104377210B (zh) 图像感测模块及其制作方法
JP7011988B2 (ja) 発熱体を含むチップ構造体及びその動作方法
US7719118B2 (en) Semiconductor chip scale package incorporating through-vias electrically connected to a substrate and other vias that are isolated from the substrate, and method of forming the package
CN108695299A (zh) 电子封装件及其承载结构与制法
TWI427748B (zh) 影像感測晶片封裝結構
TWI549359B (zh) 電子組件
CN210224034U (zh) 封装结构、图像采集模组以及智能手机终端
CN103904048A (zh) 内置式芯片封装结构
TWM540449U (zh) 多功能系統級封裝的堆疊結構（一）
CN105074925B (zh) 半导体光检测装置
US8956909B2 (en) Method of fabricating an electronic device comprising photodiode
TWI500127B (zh) 薄型化主動感測模組及其製作方法
WO2023019518A1 (zh) 多芯片系统及其制备方法、光接收机和终端

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C53 Correction of patent of invention or patent application
CB02 Change of applicant information

Address after: 510663 Guangzhou science and Technology Development Zone, Guangdong high tech Industrial Zone, No. 25 West spectrum

Applicant after: Lite-On Electronic (Guangzhou) Co., Ltd.

Applicant after: Lite-On Technology Corporation

Address before: 510663 Guangzhou science and Technology Development Zone, Guangdong high tech Industrial Zone, No. 25 West spectrum

Applicant before: Xuli Electronics (Guangzhou) Co., Ltd.

Applicant before: Lite-On Technology Corporation

COR Change of bibliographic data

Free format text: CORRECT: APPLICANT; FROM: SILITEK ELECTRONIC (GUANGZHOU) CO., LTD. TO: GUANGBAO ELECTRIC UANGZHOU)CO., LTD.

C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130130