CN110957229B - 半导体器件和形成半导体器件的方法 - Google Patents

半导体器件和形成半导体器件的方法 Download PDF

Info

Publication number
CN110957229B
CN110957229B CN201910912553.7A CN201910912553A CN110957229B CN 110957229 B CN110957229 B CN 110957229B CN 201910912553 A CN201910912553 A CN 201910912553A CN 110957229 B CN110957229 B CN 110957229B
Authority
CN
China
Prior art keywords
sensor die
dielectric layer
opening
redistribution structure
encapsulant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910912553.7A
Other languages
English (en)
Other versions
CN110957229A (zh
Inventor
江宗宪
黄育智
郭婷婷
戴志轩
吴邦立
曾英诚
赖季晖
刘家宏
蔡豪益
刘重希
余振华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN110957229A publication Critical patent/CN110957229A/zh
Application granted granted Critical
Publication of CN110957229B publication Critical patent/CN110957229B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02373—Layout of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

在实施例中，半导体器件包括：传感器管芯，具有第一表面和与第一表面相对的第二表面，传感器管芯在第一表面处具有输入/输出区域和第一感测区域；密封剂，至少横向地密封传感器管芯；导电通孔，延伸穿过密封剂；以及前侧再分布结构，位于传感器管芯的第一表面上，前侧再分布结构连接至导电通孔和传感器管芯，前侧再分布结构覆盖传感器管芯的输入/输出区域，前侧再分布结构具有暴露传感器管芯的第一感测区域的第一开口。本发明的实施例还提供了一种形成半导体器件的方法。

Description

半导体器件和形成半导体器件的方法
技术领域
本发明的实施例涉及半导体器件和形成半导体器件的方法。
背景技术
由于各种电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度的不断改进，半导体工业经历了快速增长。在大多数情况下，集成密度的改进是由于最小部件尺寸的迭代减少所致，这允许将更多组件集成到给定区域中。随着对缩小电子器件的需求的增长，出现了对半导体管芯的更小且更具创造性的封装技术的需求。这样的封装系统的实例是集成扇出(InFO)技术。
发明内容
本发明的实施例提供了一种半导体器件，所述半导体器件，包括：传感器管芯，具有第一表面和与所述第一表面相对的第二表面，所述传感器管芯在所述第一表面处具有输入/输出区域和第一感测区域；密封剂，至少横向地密封所述传感器管芯；导电通孔，延伸穿过所述密封剂；以及前侧再分布结构，位于所述传感器管芯的所述第一表面上，所述前侧再分布结构连接至所述导电通孔和所述传感器管芯，所述前侧再分布结构覆盖所述传感器管芯的所述输入/输出区域，所述前侧再分布结构具有暴露所述传感器管芯的所述第一感测区域的第一开口。
本发明的另一实施例提供了一种形成半导体器件的方法，包括：邻近导电通孔放置传感器管芯，所述传感器管芯具有输入/输出区域和第一感测区域；用密封剂密封所述传感器管芯和所述导电通孔；在所述密封剂、所述传感器管芯和所述导电通孔上形成第一介电层；将所述第一介电层图案化为具有暴露所述导电通孔的第一开口、暴露所述传感器管芯的所述输入/输出区域的第二开口和暴露所述传感器管芯的所述第一感测区域的第三开口；形成延伸穿过所述第一介电层的所述第一开口和所述第二开口的第一金属化图案，所述第一介电层的所述第三开口不具有所述第一金属化图案；在所述第一金属化图案和所述第一介电层上形成第二介电层；以及使所述第三开口延伸穿过所述第二介电层以暴露所述传感器管芯的所述第一感测区域。
本发明的又一实施例提供了一种形成半导体器件的方法，包括：形成背侧再分布结构，所述背侧再分布结构具有第一开口；用粘合剂将传感器管芯粘合在所述背侧再分布结构的所述第一开口中，所述传感器管芯具有第一表面和与所述第一表面相对的第二表面；用密封剂密封所述传感器管芯；在所述密封剂和所述传感器管芯上方形成前侧再分布结构，所述前侧再分布结构具有暴露所述传感器管芯的所述第二表面的第二开口；以及在形成所述前侧再分布结构之后，去除所述粘合剂以暴露所述传感器管芯的第一表面。
附图说明
当结合附图进行阅读时，通过以下详细描述可更好地理解本发明的方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1、图2、图3、图4、图5A、图5B、图5C、图5D、图6、图7、图8、图9、图10和图11示出了根据一些实施例的用于形成传感器封装件的工艺期间的中间步骤的截面图。
图12、图13A、图13B、图13C、图13D、图14A、图14B、图14C和图14D示出了根据一些实施例的实现传感器封装件的感测器件。
图15和图16示出了根据一些其它实施例的用于形成传感器封装件的工艺期间的中间步骤的截面图。
图17示出了根据一些其它实施例的实现传感器封装件的感测器件。
图18和图19示出了根据一些其它实施例的用于形成传感器封装件的工艺期间的中间步骤的截面图。
图20示出了根据一些其它实施例的实现传感器封装件的感测器件。
图21、图22和图23示出了根据一些其它实施例的实现传感器封装件的感测器件。
图24A、图24B和图24C示出了根据一些实施例的封装组件。
具体实施方式
以下公开内容提供了许多用于实现本发明的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实施例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)原件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其它方式定向(旋转90度或在其它方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。
根据一些实施例，传感器管芯封装在InFO封装件中。传感器管芯可以包括位于传感器管芯的有源表面和/或背面处的感测区域。InFO封装件可以包括暴露传感器管芯的感测区域的开口，而可以保持保护传感器管芯的其它区域(例如，输入/输出(I/O)区域)。与其它(例如，引线接合)封装方案相比，将传感器管芯封装在InFO封装件中可以允许最终的传感器封装件的形状因子更小，可以增加封装的传感器的机械可靠性，并且可以增加制造良率。
图1至图11示出了根据一些实施例的用于形成封装组件100的工艺期间的中间步骤的截面图。示出了单个封装区域，并且传感器封装件101(见图12)形成在示出的封装区域中。传感器封装件101可以是集成扇出(InFO)封装件。应当理解，封装组件100包括多个封装区域。图12示出了根据一些实施例的实现传感器封装件101的感测器件200。感测器件200可以是实现传感器封装件101的任何器件，诸如智能手机、平板电脑等。
在图1中，提供载体衬底102，并且释放层104形成在载体衬底102上。载体衬底102可以是玻璃载体衬底、陶瓷载体衬底等。载体衬底102可以是晶圆，从而使得可以同时在载体衬底102上形成多个封装件。释放层104可以由基于聚合物的材料形成，其可以与载体衬底102一起从将在后续步骤中形成的上面的结构去除。在一些实施例中，释放层104是在加热时失去其粘合性的基于环氧树脂的热释放材料，诸如光热转换(LTHC)释放涂层。在其它实施例中，释放层104可以是当暴露于UV光时失去其粘合性的紫外(UV)胶。释放层104可以以液体形式分配并且被固化，可以是层压在载体衬底102上的层压膜等。释放层104的顶面可以是水平的并且可以具有高度的共面性。
在图2中，在释放层104上形成背侧再分布结构106。在所示的实施例中，背侧再分布结构106包括介电层108和金属化图案110(有时称为再分布层或再分布线)。背侧再分布结构106是可选的。在一些实施例中，省略金属化图案110并且仅形成介电层108。
在释放层104上形成介电层108。介电层108的底面可以与释放层104的顶面接触。在一些实施例中，介电层108由聚合物形成，聚合物诸如聚苯并恶唑(PBO)、聚酰亚胺、苯并环丁烯(BCB)等。在其它实施例中，介电层108由诸如氮化硅的氮化物；诸如氧化硅、磷硅酸盐玻璃(PSG)、硼硅酸盐玻璃(BSG)、硼掺杂磷硅酸盐玻璃(BPSG)等的氧化物；等形成。可以通过任何可接受的沉积工艺形成介电层108，任何可接受的沉积工艺诸如旋涂、化学汽相沉积(CVD)、层压等或它们的组合。然后图案化介电层108以形成暴露部分释放层104的开口112。图案化可以通过可接受的工艺，诸如当介电层108是光敏材料时将介电层108暴露于光，或通过使用例如各向异性蚀刻的蚀刻。开口112具有第一宽度W1。在一些实施例中，第一宽度W1在从约20030μm至约32030μm的范围内，第一宽度W1可以足够大以容纳集成电路管芯。
在介电层108上形成金属化图案110。作为形成金属化图案110的实例，在介电层108上方和开口112中形成晶种层。在一些实施例中，晶种层是金属层，其可以是单层或包括由不同材料形成的多个子层的复合层。在一些实施例中，晶种层是钛层和位于钛层上方的铜层。可以使用例如物理汽相沉积(PVD)等形成晶种层。然后，在晶种层上形成并且图案化光刻胶。光刻胶可以通过旋涂等形成，并且可以暴露于光以用于图案化。光刻胶的图案对应于金属化图案110。图案化形成穿过光刻胶的开口以暴露晶种层。在光刻胶的开口中和晶种层的暴露部分上形成导电材料。可以通过诸如电镀或化学镀等的镀形成导电材料。导电材料可以是金属，如铜、钛、钨、铝等或它们的组合。然后，去除光刻胶和晶种层的其上未形成导电材料的部分。可以通过可接受的灰化或剥离工艺(诸如使用氧等离子体等)去除光刻胶。一旦去除光刻胶，则诸如通过使用可接受的蚀刻工艺(诸如通过湿蚀刻或干蚀刻)来去除晶种层的暴露部分。晶种层的剩余部分和导电材料形成金属化图案110。
应当理解，背侧再分布结构106可以包括任何数量的介电层和金属化图案。可以通过重复用于形成介电层108和金属化图案110的工艺来形成额外的介电层和金属化图案。金属化图案可以包括导线和导电通孔。可以在金属化图案的形成期间通过在下面的介电层的开口中形成晶种层和金属化图案的导电材料来形成导电通孔。因此，导电通孔可以互连并电连接多条导线。在背侧再分布结构106包括多个层的实施例中，开口112可以延伸穿过每个相应的介电层。
在一些实施例中，背侧再分布结构106包括覆盖并保护金属化图案110的最顶介电层或钝化层。在所示的实施例中，省略最顶层，并且随后形成的密封剂用于保护金属化图案110。
此外，导电通孔116形成在介电层108上并且远离介电层108延伸。作为形成导电通孔116的实例，在背侧再分布结构106上(例如，在介电层108和金属化图案110上)形成晶种层。用于导电通孔116的晶种层可以与用于金属化图案110的晶种层不同，并且可以进一步形成在金属化图案110上方。在一些实施例中，晶种层是金属层，其可以是单层或包括由不同材料形成的多个子层的复合层。在特定实施例中，晶种层是钛层和位于钛层上方的铜层。可以使用例如PVD等形成晶种层。在晶种层上形成并且图案化光刻胶。光刻胶可以通过旋涂等形成，并且可以暴露于光以用于图案化。光刻胶的图案对应于导电通孔。图案化形成穿过光刻胶的开口以暴露晶种层。在光刻胶的开口中和晶种层的暴露部分上形成导电材料。可以通过诸如电镀或化学镀等的镀形成导电材料。导电材料可以是金属，如铜、钛、钨、铝等或它们的组合。去除光刻胶和晶种层的其上未形成导电材料的部分。可以通过可接受的灰化或剥离工艺(诸如使用氧等离子体等)去除光刻胶。一旦去除光刻胶，则诸如通过使用可接受的蚀刻工艺(诸如通过湿蚀刻或干蚀刻)来去除晶种层的暴露部分。晶种层的剩余部分和导电材料形成导电通孔116。在所示的实施例中，导电通孔116直接形成在介电层108上并且通过导线连接到金属化图案110。在其它实施例中(下面描述的)，从金属化图案110的部件开始镀导电通孔116。
在图3中，通过粘合剂128将集成电路管芯126粘合至释放层104。集成电路管芯126可以设置在背侧再分布结构106的开口112中。集成电路管芯126可以是任何类型的管芯，诸如传感器管芯、逻辑管芯(例如，中央处理单元、微控制器等)、存储器管芯(例如，动态随机存取存储器(DRAM)管芯、静态随机存取存储器(SRAM)管芯等)、电源管理管芯(例如，电源管理集成电路(PMIC)管芯)、射频(RF)管芯、微机电系统(MEMS)管芯、信号处理管芯(例如，数字信号处理(DSP)管芯)、前端管芯(例如，模拟前端(AFE)管芯)等或它们的组合。集成电路管芯126具有第二宽度W2。当集成电路管芯126设置在开口112中时，第二宽度W2小于或等于第一宽度W1(见图2)。在一些实施例中，第二宽度W2在从约20000μm至约32000μm的范围内。在其它实施例中，集成电路管芯126可以设置在开口112上方，并且在这样的实施例中，第二宽度W2大于第一宽度W1。
在粘合到释放层104之前，可以根据适当的制造工艺处理集成电路管芯126以在集成电路管芯126中形成集成电路。例如，集成电路管芯126包括半导体衬底130，诸如掺杂或未掺杂的硅或绝缘体上半导体(SOI)衬底的有源层。半导体衬底可以包括诸如锗的其它半导体材料；包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟的化合物半导体；包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP和/或GaInAsP的合金半导体；或它们的组合。也可以使用诸如多层衬底或梯度衬底的其它衬底。诸如晶体管、二极管、电容器、电阻器等的器件可以形成在半导体衬底130的有源表面中和/或上，并且可以通过互连结构互连以形成集成电路，互连结构通过例如半导体衬底130上的一个或多个介电层中的金属化图案来形成。
集成电路管芯126还包括诸如铝焊盘、铜焊盘等的焊盘134，以制成至焊盘134的外部连接。焊盘134位于集成电路管芯126的有源表面上。一个或多个钝化膜136位于集成电路管芯126上和部分焊盘134上。开口延伸穿过钝化膜136以暴露焊盘134。
在一些实施例中，集成电路管芯126是传感器管芯。传感器管芯可以是图像传感器、声传感器等。传感器管芯可以包括一个或多个转换器，并且也可以包括在操作期间发射用于测量的信号的一个或多个部件。例如，传感器管芯可以是通过发射超声波并测量反射波来操作的指纹传感器。集成电路管芯126在有源表面处具有I/O区域126A和感测区域126B。I/O区域126A可以(或可以不)围绕感测区域126B。感测区域126B具有小于第二宽度W2的第三宽度W3。在一些实施例中，第三宽度W3在从约16000μm至约30000μm的范围内。在一些实施例中，传感器管芯封装在InFO封装件中，并且以允许感测区域126B被暴露的方式封装。在一些实施例中，集成电路管芯126还包括位于集成电路管芯126的背面处的感测区域126C。在这样的实施例中，传感器管芯以允许感测区域126C也被暴露的方式封装。
粘合剂128位于集成电路管芯126的背面上，并将集成电路管芯126粘合至释放层104。粘合剂128可以是任何合适的粘合剂、环氧树脂、管芯附接膜(DAF)等。粘合剂128可以施加至集成电路管芯126的背侧、或者可以施加在载体衬底102的表面上方。例如，在切割以分离集成电路管芯126之前，可以将粘合剂128施加至集成电路管芯126的背侧。同样地，在附接集成电路管芯126之前，可以将粘合剂128施加在背侧再分布结构106的开口112中。
虽然示出了在示出的封装区域中粘合一个集成电路管芯126，但是应当理解，可以在每个封装区域中粘合更多集成电路管芯126。例如，可以在每个封装区域中粘合多个集成电路管芯126。在这样的实施例中，集成电路管芯126的尺寸和类型可以变化。在一些实施例中，集成电路管芯126可以是具有大占用面积的管芯，诸如片上系统(SoC)器件。在集成电路管芯126具有大占用面积的实施例中，可用于封装区域中的导电通孔116的空间可能有限。当封装区域具有可用于导电通孔116的有限的空间时，背侧再分布结构106的使用允许用于改进的互连布置。在使用传感器管芯的实施例中，逻辑管芯、存储器管芯或它们的组合可以与传感器管芯包含在一起。
在图4中，在多个组件上形成密封剂142。在形成之后，密封剂142至少横向地密封导电通孔116和集成电路管芯126。因此，金属化图案110设置在密封剂142和介电层108之间。密封剂142可以是模塑料、环氧树脂等。密封剂142可以通过压缩模制、传递模制等来施加。然后，固化密封剂142。在所示的实施例中，密封剂142通过传递模制形成，从而使得导电通孔116和集成电路管芯126在模制之后暴露，并且可以省略平坦化步骤(例如，CMP)。因为传递模制用于形成密封剂142，所以凹槽142R可以形成在密封剂142中、形成在相应的导电通孔116和集成电路管芯126之间。此外，钝化膜136的最顶表面可以位于密封剂142的最顶表面之上。
当集成电路管芯126粘合至释放层104时，将集成电路管芯126按压至释放层104上以改进粘合剂128的粘合性。粘合剂128是可延展材料。因此，在粘合期间，一些粘合剂128可以围绕集成电路管芯126的边缘挤出，并且密封剂142可以形成为围绕挤出的粘合剂128。图5A至图5D是根据各个实施例的图4中的区域100A的详细视图，示出了粘合剂128的各个方面。
图5A和图5B示出了开口112的第一宽度W1(见图2)大于集成电路管芯126的第二宽度W2(见图3)的实施例。在图5A中，粘合剂128接触密封剂142和介电层108的侧壁。粘合剂128具有从集成电路管芯126的侧壁延伸至介电层108的弯曲部分。粘合剂128的弯曲部分接触密封剂142。介电层108与集成电路管芯126的侧壁的最近边缘仅通过粘合剂128与集成电路管芯126的侧壁物理分隔开。在图5B中，粘合剂128接触密封剂142并与介电层108物理分隔开。粘合剂128具有从集成电路管芯126的侧壁延伸至集成电路管芯126下面的弯曲部分。粘合剂128的弯曲部分接触密封剂142。介电层108与集成电路管芯126的侧壁的最近边缘通过粘合剂128和密封剂142与集成电路管芯126的侧壁物理分隔开。
图5C示出了开口112的第一宽度W1(见图2)等于集成电路管芯126的第二宽度W2(见图3)的实施例。在图5C中，粘合剂128接触密封剂142、介电层108的侧壁和介电层108的顶面。粘合剂128具有从集成电路管芯126的侧壁延伸至介电层108的弯曲部分。粘合剂128的弯曲部分接触密封剂142。介电层108与集成电路管芯126的侧壁的最近边缘仅通过粘合剂128与集成电路管芯126的侧壁物理分隔开。
图5D示出了开口112的第一宽度W1(见图2)小于集成电路管芯126的第二宽度W2(见图3)的实施例。在图5D中，粘合剂128接触密封剂142、介电层108的侧壁和介电层108的顶面。粘合剂128具有从集成电路管芯126的侧壁延伸至介电层108的弯曲部分。粘合剂128的弯曲部分接触密封剂142。介电层108与集成电路管芯126的侧壁的最近边缘仅通过粘合剂128与集成电路管芯126的侧壁物理分隔开。
图6至图8示出了导电通孔116、密封剂142和集成电路管芯126上方的前侧再分布结构144(见图8)的形成。前侧再分布结构144包括介电层146、金属化图案148和介电层150。金属化图案也可以称为再分布层或再分布线。前侧再分布结构144示出为实例，并且本文讨论了形成前侧再分布结构144的示例性工艺。可以在前侧再分布结构144中形成更多或更少的介电层和金属化图案。如果要形成更多的介电层和金属化图案，则可以重复下面讨论的步骤和工艺。
前侧再分布结构144(见图8)包括暴露集成电路管芯126的感测区域126B的开口152。开口152延伸穿过前侧再分布结构144的介电层146和介电层150。在开口152中不形成金属化图案148，从而使得开口152不包含前侧再分布结构144的材料(例如，金属化图案148以及介电层146和介电层150的材料)。换句话说，气隙位于感测区域126B上方，气隙横向设置在前侧再分布结构144的部分之间，气隙不具有液体材料和固体材料。开口152暴露集成电路管芯126的感测区域126B，使得即使在封装和密封集成电路管芯126时也可以使用感测区域126B。在形成开口152之后，集成电路管芯126的I/O区域126A保持由前侧再分布结构144覆盖。开口152具有第四宽度W4，第四宽度W4可以大于或等于第三宽度W3。在一些实施例中，第四宽度W4在从约16006μm至约29734μm的范围内。
在图6中，介电层146沉积在密封剂142、导电通孔116、钝化膜136和焊盘134上。在一些实施例中，介电层146由可以使用光刻掩模图案化的光敏材料形成，光敏材料诸如PBO、聚酰亚胺、BCB等。介电层146可以通过旋涂、层压、CVD等或它们的组合形成。当密封剂142具有凹槽142R时，介电层146的部分填充凹槽142R。然后，图案化介电层146。图案化形成分别暴露感测区域126B、焊盘134和导电通孔116的开口152、154和156。开口152的宽度大于开口154和开口156的宽度。图案化可以通过可接受的工艺，诸如通过当介电层146是光敏材料时将介电层146暴露于光，或者通过使用例如各向异性蚀刻的蚀刻。如果介电层146是光敏材料，则可以在曝光之后显影介电层146。
在图7中，形成金属化图案148。金属化图案148包括在介电层146的主表面上并沿着介电层146的主表面延伸的导线。金属化图案148还包括延伸穿过介电层146的导电通孔以物理连接和电连接至导电通孔116和集成电路管芯126(例如，通过焊盘134)。当密封剂142具有凹槽142R时，密封剂142、导电通孔116和集成电路管芯126的顶面可以是不齐平的(例如，在省略平坦化步骤的实施例中)。在这样的实施例中，金属化图案148的连接至集成电路管芯126的通孔与金属化图案148的连接至导电通孔116的通孔具有不同的长度。
为了形成金属化图案148，在介电层146上方并且在延伸穿过介电层146的开口152、154和156中形成晶种层。在一些实施例中，晶种层是金属层，其可以是单层或包括由不同材料形成的多个子层的复合层。在一些实施例中，晶种层是钛层和位于钛层上方的铜层。可以使用例如PVD等形成晶种层。然后，在晶种层上形成并且图案化光刻胶。光刻胶可以通过旋涂等形成，并且可以暴露于光以用于图案化。光刻胶的图案对应于金属化图案148。图案化形成穿过光刻胶的开口以暴露晶种层。然后，在光刻胶的开口中和晶种层的暴露部分上形成导电材料。可以通过诸如电镀或化学镀等的镀形成导电材料。导电材料可以是金属，如铜、钛、钨、铝等或它们的组合。导电材料和下面的晶种层的部分的组合形成金属化图案148。去除光刻胶和晶种层的其上未形成导电材料的部分。可以通过可接受的灰化或剥离工艺(诸如使用氧等离子体等)去除光刻胶。一旦去除光刻胶，则诸如通过使用可接受的蚀刻工艺(诸如通过湿蚀刻或干蚀刻)来去除晶种层的暴露部分。
在图8中，介电层150沉积在金属化图案148和介电层146上。介电层150可以以与介电层146类似的方式形成，并且可以由与介电层146相同的材料形成。然后，通过与介电层146的图案化类似的方式图案化介电层150，开口152延伸穿过介电层150。在延伸开口152之后，开口152具有从钝化膜136的主表面延伸至介电层150的最顶表面的第一深度D1。在一些实施例中，第一深度D1在从约17μm至约25μm的范围内(诸如小于约25μm)。
在所示的实施例中，开口152在前侧再分布结构144的形成期间形成。开口152也可以在前侧再分布结构144的形成之后形成。例如，可以在介电层146和介电层150都形成之后，通过各向异性蚀刻形成穿过介电层146和150的开口152。
在图9中，实施载体衬底剥离以使载体衬底102与粘合剂128和背侧再分布结构106(例如，介电层108)脱离(或“剥离”)。在一些实施例中，剥离包括在释放层104上投射诸如激光或UV光的光，使得释放层104在光的热量下分解并且载体衬底102可以被去除。然后将结构翻转并放置在带160上。
在图10中，形成穿过介电层108的开口162以暴露金属化图案110和/或导电通孔116的部分。开口可以例如使用激光钻孔、蚀刻等形成。此外，在开口工艺期间，通过去除至少部分粘合剂128来重新形成背侧再分布结构106中的开口112。粘合剂128可以例如使用激光钻孔、蚀刻等去除。在一些实施例中，在相同的工艺(诸如相同的激光钻孔工艺)中形成开口162并重新形成开口112。可以在激光钻孔工艺之后实施清洁工艺，以去除粘合剂128和介电层108的剩余残留物。在集成电路管芯126背面处包括感测区域126C的实施例中，开口112暴露感测区域126C。诸如散热件或声学背衬层的其它部件可以通过开口112附接至集成电路管芯126。与引线接合封装件相比，InFO封装件允许这些部件更容易地与传感器管芯集成。
在图11中，导电连接件164形成在开口162中，物理和电连接金属化图案110和/或导电通孔116。导电连接件164可以包括导电材料，诸如焊料、铜、铝、金、镍、银、钯、锡等或它们的组合。在一些实施例中，通过首先由诸如蒸发、电镀、印刷、焊料转移、球放置等常用的方法形成焊料层来形成导电连接件164。一旦在结构上形成焊料层，则可以实施回流，以将材料成形为期望的凸块形状。在一些实施例中，导电连接件164包括助焊剂并且以助焊剂浸渍工艺形成。在一些实施例中，导电连接件164包括诸如焊料膏、银膏等的导电膏，并且在印刷工艺中分配。
传感器封装件101(见图12)通过沿封装组件100的划线区域实施切割工艺来形成。切割可以是通过沿相邻的封装区域之间的划线的锯切、激光钻孔等。切割工艺使封装组件100的相邻封装区域分离。产生的切割的传感器封装件是来自封装组件100的封装区域中的一个。
在图12中，使用导电连接件164将传感器封装件101安装至封装衬底202。封装衬底202可以由诸如硅、锗、金刚石等的半导体材料制成。可选地，也可以使用诸如硅锗、碳化硅、砷化镓、砷化铟、磷化铟、碳化硅锗、磷化镓砷、磷化镓铟、它们的组合等的化合物材料。另外，封装衬底202可以是SOI衬底。通常，SOI衬底包括诸如外延硅、锗、硅锗、SOI、SGOI或它们的组合的半导体材料层。在可选的实施例中，封装衬底202是基于诸如玻璃纤维增强树脂芯的绝缘芯。一个示例性芯材料是诸如FR4的玻璃纤维树脂。芯材料的可选物质包括双马来酰亚胺-三嗪BT树脂，或可选地，其它PCB材料或膜。诸如ABF或其它层压膜的构建膜可以用于封装衬底202。
封装衬底202可以包括有源器件和无源器件(未示出)。如本领域普通技术人员将认识到的，可以使用诸如晶体管、电容器、电阻器、这些的组合等的多种器件来生成用于感测器件200的设计的结构和功能要求。器件可以使用任何合适的方法形成。
封装衬底202也可以包括金属化层和通孔(未示出)以及位于金属化层和通孔上方的接合焊盘204。金属化层可以形成在有源器件和无源器件上方并且设计为连接各个器件以形成功能电路。金属化层可以由介电材料层(例如，低k介电材料)和导电材料(例如，铜)(其中，通孔互连导电材料的层)的交替层形成，并且可以通过任何合适的工艺(诸如沉积、镶嵌、双镶嵌等)形成。在一些实施例中，封装衬底202基本不具有有源器件和无源器件。
在一些实施例中，回流导电连接件164以将传感器封装件101附接至接合焊盘204。导电连接件164将封装衬底202(包括封装衬底202中的金属化层)电连接和/或物理连接至传感器封装件101。在一些实施例中，可以在安装在封装衬底202之前，可以将无源器件(例如，表面安装器件(SMD)，未示出)附接至传感器封装件101(例如，接合至接合焊盘204)。在这样的实施例中，无源器件可以与导电连接件164接合至传感器封装件101的相同表面。
导电连接件164在回流之前可以具有形成在其上的环氧树脂助焊剂(未示出)，在传感器封装件101附接至封装衬底202之后，保留环氧树脂助焊剂的至少一些环氧树脂部分。保留的环氧树脂部分可以用作底部填充物以减小应力并保护由导电连接件164回流产生的接头。在一些实施例中，底部填充物(未示出)可以形成在传感器封装件101和封装衬底202之间、围绕导电连接件164。底部填充物可以在附接传感器封装件101之后通过毛细管回流工艺形成，或可以在附接传感器封装件101之前通过合适的沉积方法形成。
在一些实施例中，粘合剂128的一些残留物可能在重新形成开口112之后保留。图13A至图13D是根据各个实施例的图12中的区域100A的详细视图。图13A至图13D的实施例分别对应于图5A至图5D的实施例，并且示出了在去除工艺之后挤出的部分粘合剂128保留在部分集成电路管芯126的侧壁周围的实施例。因此，开口112暴露粘合剂128，但是可以不暴露集成电路管芯126的侧壁。
在图13A中，粘合剂128的剩余部分具有从集成电路管芯126的侧壁延伸至介电层108的弯曲部分。介电层108与集成电路管芯126的侧壁的最近边缘与集成电路管芯126的侧壁物理分隔开。在图13B中，粘合剂128的剩余部分具有从集成电路管芯126的侧壁延伸至集成电路管芯126下面的弯曲部分。介电层108与集成电路管芯126的侧壁的最近边缘通过粘合剂128和密封剂142与集成电路管芯126的侧壁物理分隔开。在图13C中，粘合剂128的剩余部分具有从集成电路管芯126的侧壁延伸至介电层108的弯曲部分，其中，剩余的粘合剂128不接触介电层108的侧。在图13D中，粘合剂128的剩余部分具有从集成电路管芯126的侧壁延伸至介电层108的弯曲部分，并且也具有在集成电路管芯126和介电层108之间的部分，其中，剩余的粘合剂128不接触介电层108的侧。
在一些实施例中，在重新形成开口112之后没有剩余粘合剂128的残留物。图14A至图14D是根据各个实施例的图12中的区域100A的详细视图。图14A至图14D的实施例分别对应于图5A至5D的实施例，并且示出了在去除工艺之后没有挤出的部分粘合剂128保留在集成电路管芯126周围的实施例。因此，开口112部分地延伸至密封剂142中并暴露部分集成电路管芯126的侧壁。
在图14A中，开口112具有从集成电路管芯126的侧壁延伸至介电层108的弯曲部分。在图14B中，开口112具有位于密封剂142中的弯曲部分。在图14C中，开口112具有从集成电路管芯126的侧壁延伸至介电层108的弯曲部分，其中，介电层108的边缘与集成电路管芯126的边缘共面。在图14D中，开口112具有从集成电路管芯126的侧壁延伸至介电层108的弯曲部分，其中，介电层108的边缘位于集成电路管芯126的边缘下方。
图15至图16示出了根据一些其它实施例的用于形成封装组件100的工艺期间的中间步骤的截面图。在该实施例中，集成电路管芯126还包括位于钝化膜136和焊盘134上方的牺牲膜166。牺牲膜166由光敏聚合物形成，光敏聚合物诸如聚苯并恶唑(PBO)、聚酰亚胺、苯并环丁烯(BCB)等。
在图15中，形成密封剂142。通过压缩模制形成密封剂142，从而使得导电通孔116和集成电路管芯126在模制之后掩埋。
在图16中，对密封剂142实施平坦化工艺以暴露导电通孔116和牺牲膜166。平坦化工艺还可以研磨牺牲膜166。在平坦化工艺之后，导电通孔116、密封剂142和牺牲膜166的顶面共面。平坦化工艺可以是例如化学机械抛光(CMP)、研磨工艺等。然后去除牺牲膜166，从而暴露集成电路管芯126的感测区域126B。当牺牲膜166是光敏聚合物时，可以通过曝光和显影去除牺牲膜166。
图17示出了感测器件200。由于牺牲膜166的去除，钝化膜136的最顶表面位于密封剂142的最顶表面之下。开口152具有从钝化膜136的主表面延伸至介电层150的最顶表面的第二深度D2。第二深度D2大于第一深度D1。在一些实施例中，第二深度D2在从约22.5μm至约32.5μm的范围内。
图18至图19示出了根据一些其它实施例的用于形成封装组件100的工艺期间的中间步骤的截面图。在该实施例中，集成电路管芯126还包括诸如导电柱(例如，由诸如铜的金属形成)的管芯连接件138，管芯连接件138延伸穿过钝化膜136中的开口以物理和电连接至相应的一个焊盘134。管芯连接件138可以通过例如镀等形成。因此，管芯连接件138电连接至集成电路管芯126的集成电路。介电材料140位于集成电路管芯126的有源表面上方，诸如位于钝化膜136和管芯连接件138上。介电材料140横向地密封管芯连接件138，并且介电材料140与集成电路管芯126横向共末端。介电材料140可以是诸如氮化硅等的氮化物，并且可以例如通过CVD等形成。介电材料140包括暴露集成电路管芯126的感测区域126B的开口168，开口168可以通过可接受的光刻和蚀刻技术形成。首先在介电材料140上方和开口168中形成牺牲膜166。
在图18中，形成密封剂142。密封剂142通过压缩模制形成，从而使得导电通孔116和集成电路管芯126在模制之后掩埋。
在图19中，对密封剂142实施平坦化工艺以暴露导电通孔116和管芯连接件138。平坦化工艺还可以研磨牺牲膜166。在平坦化工艺之后，导电通孔116、管芯连接件138、密封剂和介电材料140的最顶表面共面。平坦化工艺可以是例如CMP、研磨工艺等。然后去除牺牲膜166，从而暴露集成电路管芯126的感测区域126B。当牺牲膜166是光敏聚合物时，可以通过曝光和显影去除牺牲膜166。
图20示出了感测器件200。开口168具有小于开口152的第四宽度W4的第五宽度W5。在一些实施例中，第五宽度W5在从约15806μm至约29534μm的范围内。开口152和开口168具有从钝化膜136的主表面延伸至介电层150的最顶表面的组合的第三深度D3。第三深度D3大于第二深度D2。在一些实施例中，第三深度D3在从约22.5μm至约32.5μm的范围内。
图21、图22和图23示出了根据一些其它实施例的感测器件200。图21、图22和图23分别是图12、图17和图20中所示的实施例的变型。在这些实施例中，开口112没有形成为穿过背侧再分布结构106。在集成电路管芯126背面处不具有感测区域126C的实施例中可以不形成开口112。这样的实施例可以具有较低的制造成本。
图24A至图24C示出了根据其它实施例的封装组件100。图24A至图24C示出了图21的实施例(例如，密封剂142通过传递模制形成并且开口112没有形成为穿过背侧再分布结构106)的变型，然而，应当理解，图24A至图24C所示的变型可以与本文描述的任何其它实施例组合。图24A示出了封装组件100的变型，其中，省略了金属化图案110，并且仅形成介电层108。图24B和图24C示出了从金属化图案110的部件镀导电通孔116的变型。例如，金属化图案110可以包括焊盘114，从焊盘114镀导电通孔116(例如，使用与焊盘114相同的晶种层)。在图24B中，焊盘114的宽度大于导电通孔116的宽度。例如，在这样的实施例中，焊盘114可以具有在从约160μm至约320μm的范围内的宽度，并且导电通孔116可以具有在从约150μm至约280μm的范围内的宽度。在图24C中，焊盘114的宽度小于导电通孔116的宽度。例如，在这样的实施例中，焊盘114可以具有在从约140μm至约270μm的范围内的宽度，并且导电通孔116可以具有在从约150μm至约280μm的范围内的宽度。
实施例可以实现许多优势。将传感器管芯(例如，集成电路管芯126)封装在InFO封装件(例如，传感器封装件101)中可以允许减小最终的传感器封装件的形状因子。例如，一些InFO传感器封装件可以比引线接合传感器封装件小多达500μm。此外，可以避免I/O区域126A上方的引线环路，减小感测区域126B与目标之间的距离，从而增加传感器管芯的灵敏度。与其它(例如，引线接合)封装方案相比，也可以改进传感器封装件的机械可靠性。InFO封装件的制造良率也可以大于引线接合封装件的制造良率。因为InFO封装件比其它封装方案暴露传感器管芯的更小表面面积，所以传感器管芯的感测区域可以更容易保持清洁，从而改进感测精度。最后，与引线接合封装件相比，支撑层或散热件可以更容易集成在InFO封装件上。
在实施例中，器件包括：传感器管芯，具有第一表面和与第一表面相对的第二表面，传感器管芯在第一表面处具有输入/输出区域和第一感测区域；密封剂，至少横向地密封传感器管芯；导电通孔，延伸穿过密封剂；以及前侧再分布结构，位于传感器管芯的第一表面上，前侧再分布结构连接至导电通孔和传感器管芯，前侧再分布结构覆盖传感器管芯的输入/输出区域，前侧再分布结构具有暴露传感器管芯的第一感测区域的第一开口。
在一些实施例中，器件还包括：背侧再分布结构，位于传感器管芯的第二表面上，背侧再分布结构连接至导电通孔。在该器件的一些实施例中，背侧再分布结构包括：介电层；以及金属化图案，设置在介电层和密封剂之间，金属化图案电连接至导电通孔。在该器件的一些实施例中，传感器管芯在第二表面处具有第二感测区域，并且背侧再分布结构具有暴露传感器管芯的第二感测区域的第二开口。在该器件的一些实施例中，第二开口部分地延伸至密封剂中并暴露部分传感器管芯的侧壁。在一些实施例中，器件还包括：粘合剂，围绕部分传感器管芯，第二开口暴露粘合剂。在该器件的一些实施例中，传感器管芯包括：半导体衬底；焊盘，位于半导体衬底上，焊盘连接至前侧再分布结构；以及钝化膜，位于焊盘和半导体衬底上，钝化膜的最顶表面位于密封剂的最顶表面之上。在该器件的一些实施例中，传感器管芯包括：半导体衬底；焊盘，位于半导体衬底上，焊盘连接至前侧再分布结构；以及钝化膜，位于焊盘和半导体衬底上，钝化膜的最顶表面位于密封剂的最顶表面之下。在该器件的一些实施例中，传感器管芯包括：半导体衬底；焊盘，位于半导体衬底上，焊盘连接至前侧再分布结构；钝化膜，位于焊盘和半导体衬底上；以及介电层，位于钝化膜上方，介电层具有暴露传感器管芯的第一感测区域的第二开口，第二开口的宽度小于第一开口的宽度。在该器件的一些实施例中，传感器管芯的第一感测区域和前侧再分布结构的第一开口具有相同的宽度。
在实施例中，方法包括：邻近导电通孔放置传感器管芯，传感器管芯具有输入/输出区域和第一感测区域；用密封剂密封传感器管芯和导电通孔；在密封剂、传感器管芯和导电通孔上形成第一介电层；将第一介电层图案化为具有暴露导电通孔的第一开口、暴露传感器管芯的输入/输出区域的第二开口以及暴露传感器管芯的第一感测区域的第三开口；形成延伸穿过第一介电层的第一开口和第二开口的第一金属化图案，第一介电层的第三开口不具有第一金属化图案；在第一金属化图案和第一介电层上形成第二介电层；以及使第三开口延伸穿过第二介电层以暴露传感器管芯的第一感测区域。
在该方法的一些实施例中，传感器管芯包括半导体衬底和位于半导体衬底上的焊盘，其中，密封传感器管芯包括：通过传递模制形成密封剂，从而使得密封剂中的凹槽设置在半导体衬底和导电通孔之间。在该方法的一些实施例中，传感器管芯包括半导体衬底和位于半导体衬底上的焊盘，其中，密封传感器管芯包括：通过压缩模制形成密封剂；以及平坦化密封剂，从而使得密封剂和导电通孔的顶面在半导体衬底的顶面之上延伸。在该方法的一些实施例中，传感器管芯还包括位于半导体衬底上方的牺牲膜，并且还包括：去除牺牲膜以形成暴露传感器管芯的第一感测区域的第四开口。在一些实施例中，该方法还包括：在第三介电层上镀导电通孔；以及在第三介电层上形成第二金属化图案。在该方法的一些实施例中，放置传感器管芯包括：用粘合剂将传感器管芯粘合至第三介电层。在一些实施例中，该方法还包括：在第三介电层中形成第四开口。在该方法的一些实施例中，放置传感器管芯包括用粘合剂将传感器管芯粘合在第四开口中，并且还包括：在密封传感器管芯之后，去除至少部分粘合剂以暴露传感器管芯的背面处的第二感测区域。
在实施例中，方法包括：形成背侧再分布结构，背侧再分布结构具有第一开口；用粘合剂将传感器管芯粘合至背侧再分布结构的第一开口中，传感器管芯具有第一表面和与第一表面相对的第二表面；用密封剂密封传感器管芯；在密封剂和传感器管芯上方形成前侧再分布结构，前侧再分布结构具有暴露传感器管芯的第二表面的第二开口；以及在形成前侧再分布结构之后，去除粘合剂以暴露传感器管芯的第一表面。
在一些实施例中，该方法还包括：用导电连接件将背侧再分布结构附接至封装衬底，导电连接件延伸穿过背侧再分布结构的介电层以接触背侧再分布结构的金属化图案。
上面概述了若干实施例的特征，使得本领域人员可以更好地理解本发明的各个方面。本领域人员应该理解，它们可以容易地使用本发明作为基础来设计或修改用于实施与本文所介绍实施例相同的目的和/或实现相同优势的其它工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中它们可以做出多种变化、替换以及改变。

Claims (20)

1.一种半导体器件，包括：
传感器管芯，具有第一表面和与所述第一表面相对的第二表面，所述传感器管芯在所述第一表面处具有输入/输出区域和第一感测区域；
密封剂，至少横向地密封所述传感器管芯；
导电通孔，延伸穿过所述密封剂；以及
前侧再分布结构，位于所述传感器管芯的所述第一表面上，所述前侧再分布结构连接至所述导电通孔和所述传感器管芯，所述前侧再分布结构覆盖所述传感器管芯的所述输入/输出区域，所述前侧再分布结构具有暴露所述传感器管芯的所述第一感测区域的第一开口，
背侧再分布结构，位于所述传感器管芯的所述第二表面上，所述背侧再分布结构连接至所述导电通孔；
其中，所述传感器管芯在所述第二表面处具有第二感测区域，并且所述背侧再分布结构具有暴露所述传感器管芯的所述第二感测区域的第二开口，所述第二开口部分地延伸至所述密封剂中并暴露所述传感器管芯的部分的侧壁。
2.根据权利要求1所述的半导体器件，还包括：
凹槽，形成在所述密封剂中、形成在所述导电通孔和所述传感器管芯之间。
3.根据权利要求1所述的半导体器件，其中，所述背侧再分布结构包括：
介电层；以及
金属化图案，设置在所述介电层和所述密封剂之间，所述金属化图案电连接至所述导电通孔。
4.根据权利要求1所述的半导体器件，其中，所述第一开口的宽度大于或等于所述第一感测区域的宽度。
5.根据权利要求1所述的半导体器件，其中，所述第二开口具有位于所述密封剂中的弯曲部分。
6.根据权利要求1所述的半导体器件，其中，散热件或声学背衬层的其它部件通过所述第二开口附接至所述传感器管芯。
7.根据权利要求1所述的半导体器件，其中，所述传感器管芯包括：
半导体衬底；
焊盘，位于所述半导体衬底上，所述焊盘连接至所述前侧再分布结构；以及
钝化膜，位于所述焊盘和所述半导体衬底上，所述钝化膜的最顶表面位于所述密封剂的最顶表面之上。
8.根据权利要求1所述的半导体器件，其中，所述传感器管芯包括：
半导体衬底；
焊盘，位于所述半导体衬底上，所述焊盘连接至所述前侧再分布结构；以及
钝化膜，位于所述焊盘和所述半导体衬底上，所述钝化膜的最顶表面位于所述密封剂的最顶表面之下。
9.根据权利要求1所述的半导体器件，其中，所述传感器管芯包括：
半导体衬底；
焊盘，位于所述半导体衬底上，所述焊盘连接至所述前侧再分布结构；
钝化膜，位于所述焊盘和所述半导体衬底上；以及
介电层，位于所述钝化膜上方，所述介电层具有暴露所述传感器管芯的所述第一感测区域的第二开口，所述第二开口的宽度小于所述第一开口的宽度。
10.根据权利要求1所述的半导体器件，其中，所述传感器管芯的所述第一感测区域和所述前侧再分布结构的所述第一开口具有相同的宽度。
11.一种形成半导体器件的方法，包括：
邻近导电通孔放置传感器管芯，所述传感器管芯具有输入/输出区域和第一感测区域；
用密封剂密封所述传感器管芯和所述导电通孔；
在所述密封剂、所述传感器管芯和所述导电通孔上形成第一介电层；
将所述第一介电层图案化为具有暴露所述导电通孔的第一开口、暴露所述传感器管芯的所述输入/输出区域的第二开口和暴露所述传感器管芯的所述第一感测区域的第三开口；
形成延伸穿过所述第一介电层的所述第一开口和所述第二开口的第一金属化图案，所述第一介电层的所述第三开口不具有所述第一金属化图案；
在所述第一金属化图案和所述第一介电层上形成第二介电层；以及
使所述第三开口延伸穿过所述第二介电层以暴露所述传感器管芯的所述第一感测区域，
所述方法，还包括：
在第三介电层上镀所述导电通孔；以及
在所述第三介电层上形成第二金属化图案，
其中，所述第三介电层凹陷在所述密封剂中，所述第三介电层相比于所述密封剂暴露的下表面与所述密封剂的底面齐平。
12.根据权利要求11所述的方法，其中，所述传感器管芯包括半导体衬底和位于所述半导体衬底上的焊盘，其中，密封所述传感器管芯包括：
通过传递模制形成所述密封剂，从而使得所述密封剂中的凹槽设置在所述半导体衬底和所述导电通孔之间。
13.根据权利要求11所述的方法，其中，所述传感器管芯包括半导体衬底和位于所述半导体衬底上的焊盘，其中，密封所述传感器管芯包括：
通过压缩模制形成所述密封剂；以及
平坦化所述密封剂，从而使得所述密封剂和所述导电通孔的顶面在所述半导体衬底的顶面之上延伸。
14.根据权利要求13所述的方法，其中，所述传感器管芯还包括位于所述半导体衬底上方的牺牲膜，并且还包括：
去除所述牺牲膜以形成暴露所述传感器管芯的所述第一感测区域的第四开口。
15.根据权利要求11所述的方法，其中，所述第三开口的宽度大于或等于所述第一感测区域的宽度。
16.根据权利要求15所述的方法，其中，放置所述传感器管芯包括：
用粘合剂将所述传感器管芯粘合至所述第三介电层。
17.根据权利要求15所述的方法，还包括：
在所述第三介电层中形成第四开口。
18.根据权利要求17所述的方法，其中，放置所述传感器管芯包括用粘合剂将所述传感器管芯粘合在所述第四开口中，并且还包括：
在密封所述传感器管芯之后，去除所述粘合剂的至少部分以暴露所述传感器管芯的背面处的第二感测区域。
19.一种形成半导体器件的方法，包括：
形成背侧再分布结构，所述背侧再分布结构具有第一开口；
用粘合剂将传感器管芯粘合在所述背侧再分布结构的所述第一开口中，所述传感器管芯具有第一表面和与所述第一表面相对的第二表面；
用密封剂密封所述传感器管芯；
在所述密封剂和所述传感器管芯上方形成前侧再分布结构，所述前侧再分布结构具有暴露所述传感器管芯的所述第二表面的第二开口；以及
在形成所述前侧再分布结构之后，去除所述粘合剂以暴露所述传感器管芯的第一表面，
所述传感器管芯在所述第二表面处具有第二感测区域，并且所述背侧再分布结构具有暴露所述第二感测区域的第二开口，
所述第二开口部分地延伸至所述密封剂中并暴露所述传感器管芯的部分的侧壁。
20.根据权利要求19所述的方法，还包括：
用导电连接件将所述背侧再分布结构附接至封装衬底，所述导电连接件延伸穿过所述背侧再分布结构的介电层以接触所述背侧再分布结构的金属化图案。
CN201910912553.7A 2018-09-27 2019-09-25 半导体器件和形成半导体器件的方法 Active CN110957229B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862737282P 2018-09-27 2018-09-27
US62/737,282 2018-09-27
US16/266,276 2019-02-04
US16/266,276 US10832985B2 (en) 2018-09-27 2019-02-04 Sensor package and method

Publications (2)

Publication Number Publication Date
CN110957229A CN110957229A (zh) 2020-04-03
CN110957229B true CN110957229B (zh) 2021-08-24

Family

ID=69946098

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910912553.7A Active CN110957229B (zh) 2018-09-27 2019-09-25 半导体器件和形成半导体器件的方法

Country Status (4)

Country Link
US (2) US10832985B2 (zh)
KR (1) KR102296825B1 (zh)
CN (1) CN110957229B (zh)
TW (1) TWI718606B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11626448B2 (en) 2019-03-29 2023-04-11 Lumileds Llc Fan-out light-emitting diode (LED) device substrate with embedded backplane, lighting system and method of manufacture
US11798857B2 (en) * 2019-09-27 2023-10-24 Taiwan Semiconductor Manufacturing Company, Ltd. Composition for sacrificial film, package, manufacturing method of package
US11289396B2 (en) * 2019-09-29 2022-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Sensing component encapsulated by an encapsulation layer with a roughness surface having a hollow region
US11631594B2 (en) * 2019-11-19 2023-04-18 Lumileds Llc Fan out structure for light-emitting diode (LED) device and lighting system
US11777066B2 (en) 2019-12-27 2023-10-03 Lumileds Llc Flipchip interconnected light-emitting diode package assembly
US11664347B2 (en) 2020-01-07 2023-05-30 Lumileds Llc Ceramic carrier and build up carrier for light-emitting diode (LED) array
US11476217B2 (en) 2020-03-10 2022-10-18 Lumileds Llc Method of manufacturing an augmented LED array assembly
US11942417B2 (en) * 2020-05-04 2024-03-26 Taiwan Semiconductor Manufacturing Co., Ltd. Sensor package and method
US11527518B2 (en) * 2020-07-27 2022-12-13 Taiwan Semiconductor Manufacturing Co., Ltd. Heat dissipation in semiconductor packages and methods of forming same
US11587899B2 (en) * 2020-07-29 2023-02-21 Texas Instruments Incorporated Multi-layer semiconductor package with stacked passive components
CN112103268B (zh) * 2020-08-05 2021-08-03 珠海越亚半导体股份有限公司 一种嵌入式封装结构及其制造方法
US20230014450A1 (en) * 2021-07-16 2023-01-19 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of forming the same
US20230067313A1 (en) * 2021-08-31 2023-03-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of forming the same
US11908764B2 (en) * 2021-08-31 2024-02-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package including a circuit substrate having a cavity and a floor plate embedded in a dielectric material and a semiconductor die disposed in the cavity

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101246897A (zh) * 2007-02-12 2008-08-20 育霈科技股份有限公司 具有晶粒容纳孔洞的晶圆级影像传感器封装与其方法
CN101989558A (zh) * 2009-07-31 2011-03-23 新科金朋有限公司 半导体器件及其制造方法
CN102903722A (zh) * 2011-07-26 2013-01-30 旭丽电子(广州)有限公司 薄型化有源检测模块及其制作方法
CN105845639A (zh) * 2015-01-16 2016-08-10 恒劲科技股份有限公司 电子封装结构及导电结构
CN107644847A (zh) * 2016-07-20 2018-01-30 台湾积体电路制造股份有限公司 半导体封装

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8759964B2 (en) 2007-07-17 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level package structure and fabrication methods
SG152086A1 (en) * 2007-10-23 2009-05-29 Micron Technology Inc Packaged semiconductor assemblies and associated systems and methods
US9324672B2 (en) * 2009-08-21 2016-04-26 Stats Chippac, Ltd. Semiconductor device and method of forming dual-active sided semiconductor die in fan-out wafer level chip scale package
US9985150B2 (en) 2010-04-07 2018-05-29 Shimadzu Corporation Radiation detector and method of manufacturing the same
US9048233B2 (en) 2010-05-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers
US8361842B2 (en) 2010-07-30 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded wafer-level bonding approaches
US8884431B2 (en) 2011-09-09 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures for semiconductor devices
US9064879B2 (en) 2010-10-14 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures using a die attach film
US8829676B2 (en) 2011-06-28 2014-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for wafer level package
US9018725B2 (en) * 2011-09-02 2015-04-28 Optiz, Inc. Stepped package for image sensor and method of making same
US9000584B2 (en) 2011-12-28 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor device with a molding compound and a method of forming the same
US8680647B2 (en) 2011-12-29 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with passive devices and methods of forming the same
US9991190B2 (en) 2012-05-18 2018-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging with interposer frame
US8703542B2 (en) 2012-05-18 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-level packaging mechanisms
US8809996B2 (en) 2012-06-29 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Package with passive devices and method of forming the same
US8653626B2 (en) * 2012-07-18 2014-02-18 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures including a capacitor and methods of forming the same
US8785299B2 (en) 2012-11-30 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Package with a fan-out structure and method of forming the same
US8803306B1 (en) 2013-01-18 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out package structure and methods for forming the same
US8778738B1 (en) 2013-02-19 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices and packaging devices and methods
US9035461B2 (en) * 2013-01-30 2015-05-19 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices and packaging methods
US9299649B2 (en) * 2013-02-08 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
US9263511B2 (en) 2013-02-11 2016-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Package with metal-insulator-metal capacitor and method of manufacturing the same
KR102063817B1 (ko) * 2013-03-04 2020-01-08 삼성전자주식회사 반도체 패키지를 포함하는 반도체 장치의 표면 온도 제어 방법
US9048222B2 (en) * 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
US9368460B2 (en) 2013-03-15 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out interconnect structure and method for forming same
US8877554B2 (en) 2013-03-15 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices, methods of packaging semiconductor devices, and PoP devices
TWI538174B (zh) * 2013-09-25 2016-06-11 晶相光電股份有限公司 半導體裝置的製造方法
US9527723B2 (en) * 2014-03-13 2016-12-27 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming microelectromechanical systems (MEMS) package
US9543170B2 (en) * 2014-08-22 2017-01-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods of forming the same
US9812337B2 (en) * 2014-12-03 2017-11-07 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package pad and methods of forming
US9847269B2 (en) * 2015-07-31 2017-12-19 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out packages and methods of forming same
US9929112B2 (en) * 2015-09-25 2018-03-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
US9904776B2 (en) 2016-02-10 2018-02-27 Taiwan Semiconductor Manufacturing Company, Ltd. Fingerprint sensor pixel array and methods of forming same
US9875388B2 (en) 2016-02-26 2018-01-23 Taiwan Semiconductor Manufacturing Company, Ltd. Fingerprint sensor device and method
KR20180004062A (ko) 2017-12-27 2018-01-10 주식회사 네패스 센서 패키지 및 이의 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101246897A (zh) * 2007-02-12 2008-08-20 育霈科技股份有限公司 具有晶粒容纳孔洞的晶圆级影像传感器封装与其方法
CN101989558A (zh) * 2009-07-31 2011-03-23 新科金朋有限公司 半导体器件及其制造方法
CN102903722A (zh) * 2011-07-26 2013-01-30 旭丽电子(广州)有限公司 薄型化有源检测模块及其制作方法
CN105845639A (zh) * 2015-01-16 2016-08-10 恒劲科技股份有限公司 电子封装结构及导电结构
CN107644847A (zh) * 2016-07-20 2018-01-30 台湾积体电路制造股份有限公司 半导体封装

Also Published As

Publication number Publication date
US20210057302A1 (en) 2021-02-25
KR20200036697A (ko) 2020-04-07
KR102296825B1 (ko) 2021-09-02
US11742254B2 (en) 2023-08-29
CN110957229A (zh) 2020-04-03
US20200105638A1 (en) 2020-04-02
TWI718606B (zh) 2021-02-11
US10832985B2 (en) 2020-11-10
TW202013660A (zh) 2020-04-01

Similar Documents

Publication Publication Date Title
CN110957229B (zh) 半导体器件和形成半导体器件的方法
CN110034026B (zh) 封装件结构和方法
CN108630676B (zh) 半导体封装件及其形成方法
CN107808870B (zh) 半导体封装件中的再分布层及其形成方法
TWI690030B (zh) 半導體封裝及其形成方法
CN109585404B (zh) 半导体封装及其形成方法
CN109786267B (zh) 半导体封装件和方法
CN109216315B (zh) 半导体封装及其制造方法
CN109786268B (zh) 半导体封装件中的金属化图案及其形成方法
CN109786350B (zh) 半导体封装件和方法
CN110970407A (zh) 集成电路封装件和方法
CN109786360B (zh) 半导体封装件和方法
US20230352357A1 (en) Sensor packages
KR102480685B1 (ko) 반도체 디바이스 및 제조 방법
US20220384333A1 (en) Sensor Package and Method
CN113140516A (zh) 封装件及其形成方法
TWI803310B (zh) 積體電路元件和其形成方法
TW202238864A (zh) 積體電路封裝及其製造方法
KR102557597B1 (ko) 반도체 패키징 및 그 형성 방법
TW202238877A (zh) 半導體封裝及製造半導體封裝的方法
CN112542449A (zh) 半导体器件及其制造方法
US12002768B2 (en) Semiconductor package and manufacturing method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant