CN112103268B - 一种嵌入式封装结构及其制造方法 - Google Patents

一种嵌入式封装结构及其制造方法 Download PDF

Info

Publication number
CN112103268B
CN112103268B CN202010778619.0A CN202010778619A CN112103268B CN 112103268 B CN112103268 B CN 112103268B CN 202010778619 A CN202010778619 A CN 202010778619A CN 112103268 B CN112103268 B CN 112103268B
Authority
CN
China
Prior art keywords
layer
metal
substrate
optical communication
communication device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010778619.0A
Other languages
English (en)
Other versions
CN112103268A (zh
Inventor
陈先明
黄本霞
冯磊
姜丽娜
谢炳森
冯进东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nantong Yueya Semiconductor Co.,Ltd.
Original Assignee
Zhuhai Yueya Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuhai Yueya Semiconductor Co ltd filed Critical Zhuhai Yueya Semiconductor Co ltd
Priority to CN202010778619.0A priority Critical patent/CN112103268B/zh
Publication of CN112103268A publication Critical patent/CN112103268A/zh
Priority to KR1020210099055A priority patent/KR102531470B1/ko
Priority to JP2021124123A priority patent/JP7176060B2/ja
Priority to TW110128278A priority patent/TWI772132B/zh
Application granted granted Critical
Publication of CN112103268B publication Critical patent/CN112103268B/zh
Priority to US17/393,486 priority patent/US20220045043A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/13—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L33/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0207—Cooling of mounted components using internal conductor planes parallel to the surface for thermal conduction, e.g. power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4256—Details of housings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Light Receiving Elements (AREA)
  • Semiconductor Lasers (AREA)
  • Led Device Packages (AREA)
  • Optical Integrated Circuits (AREA)

Abstract

本公开提供一种嵌入式封装结构，包括：嵌入在基板中的光通讯器件，所述光通讯器件具有用于发射光或接收光的作用面，所述作用面通过作用面开口从所述基板的第一表面暴露；以及围绕所述作用面开口的挡墙，其中所述挡墙沿远离所述第一表面的方向延伸超出所述第一表面。还公开了一种嵌入式封装结构的制造方法。

Description

一种嵌入式封装结构及其制造方法
技术领域
本申请实施例涉及基板封装技术领域，尤其涉及一种嵌入式封装结构及其制造方法。
背景技术
随着电子产业的发展，电子产品越来越趋向于高集成、多功能、高性能以及小型化，因此能够提供多种器件排布的嵌入式封装基板越来越占据主导地位。而在嵌入式封装结构中通常以金属线材作为数据信号的传输介质，然而金属线材具有诸多局限性，例如，金属线材受材料影响所能达到的导电性能有限，难以通过提高导电性的方式提升信号传输速度；金属线材在信号传输过程中容易受到外界和相互之间的电磁干扰，在高频传输中尤为明显，故而需要额外的屏蔽措施，而此种屏蔽防护措施对于电路设计则造成相当程度的困难；另外，金属线材传输的是模拟信号，再进行数字处理时需要进行转换，容易造成失真。
为了改善金属线材的上述诸多局限性，发展出采用光信号取代电信号进行信号传输的方式。最明显的效果在于光信号几乎不受电磁波的干扰，因此信号传送质量较佳，可以降低信号传输失真的情况；并且可减少电磁屏蔽结构的设计。因此，光信号传输方式已成为未来发展的方向，而将光通讯器件嵌埋入封装体是实现其小型化，集成化的必然选择。
现有技术的光通讯器件封装体通常需要在光通讯器件的作用面即光发射面或光接收面上设置透明材料形成的光通道或透光层，以防止该作用面受到外界或彼此之间的干扰。
然而，该现有技术存在以下技术问题：1）需要植入光通道或者透光层，由于光通道的植入水平和角度要求很高，导致加工困难，良率下降以及成本升高；2）在单个封装体内无法进行不同的光通讯器件之间的通讯；3）光通讯器件的相对散热面积较小，散热相对受限。
发明内容
有鉴于此，本申请实施方案的目的之一在于提出一种嵌入式封装结构及其制造方法，以解决现有技术中的上述技术问题。
基于上述目的，在第一方面，本申请实施方案提供一种嵌入式封装结构，包括：
嵌入在基板中的光通讯器件，所述光通讯器件具有用于发射光或接收光的作用面，所述作用面通过作用面开口从所述基板的第一表面暴露；以及
围绕所述作用面开口的挡墙，其中所述挡墙沿远离所述第一表面的方向延伸超出所述第一表面。
在一个实施方案中，所述基板包括由电介质封装材料形成的绝缘层以及在所述绝缘层上的第一线路层和第二线路层，其中第一线路层位于所述基板的第一表面，第二线路层位于所述基板的与第一表面相对的第二表面。
在一个实施方案中，第一线路层和第二线路层可以通过贯穿所述绝缘层的金属通孔柱电连接。
在一个实施方案中，所述封装结构可以嵌入有至少两个所述光通讯器件。优选地，所述至少两个光通讯器件的作用面的方向是相同的。作为一个替代方案，所述至少两个光通讯器件的作用面的方向也可以是不同的或相反的。
在一个实施方案中，在所述基板中形成有包围所述光通讯器件的器件围墙，优选所述器件围墙包括金属材料，优选铜。
在一个实施方案中，在所述光通讯器件的与所述作用面相对的器件背面上形成有金属散热层。优选地，所述金属散热层与所述器件围墙通过所述第二布线层连接。
在一个实施方案中，所述挡墙包括感光型树脂材料或金属材料，所述感光型树脂材料优选聚酰亚胺感光树脂或聚苯醚感光树脂；所述金属材料优选铜。
在一些实施方案中，所述基板还包括在第一线路层和/或第二线路层上形成的附加增层结构。优选地，所述基板可以形成为多层互连结构。
在第二方面，本申请实施方案提供一种嵌入式封装结构的制造方法，包括以下步骤：
A)制备包括电介质框架的基板，其中所述基板包括所述框架围绕的贯穿空腔以及贯穿所述框架高度的金属通孔柱；
B)将所述基板的第一表面放置在承载件上；
C)将光通讯器件放入所述基板的所述空腔中，其中所述光通讯器件的作用面贴装在所述承载件上；
D)在所述基板的与第一表面相对的第二表面上层压或涂覆电介质封装材料形成绝缘层，使得所述电介质封装材料完全填充光通讯器件与框架之间的间隙；
E)减薄所述绝缘层以暴露出所述金属通孔柱在所述第二表面上的端面；
F)移除所述承载件以暴露出所述光通讯器件的作用面和所述金属通孔柱在所述第一表面上的端面；
G)在所述基板的第一和第二表面上形成第一和第二线路层，其中在所述第一线路层上形成作用面开口以从所述第一表面上暴露出所述光通讯器件的作用面；
H)在所述基板的第一表面上形成围绕所述光通讯器件的作用面的作用面开口的挡墙，其中所述挡墙沿远离所述第一表面的方向延伸超出所述第一表面。
优选地，所述步骤A)还包括：在所述电介质框架中形成围绕所述空腔的器件围墙，优选所述器件围墙包括金属，优选铜。
优选地，所述承载件选自热解或光解胶带、表面涂覆有热解或光解粘合层的牺牲铜箔、玻璃载板或覆铜板。
在一些实施方案中，所述电介质封装材料选自有机电介质材料或无机电介质材料，优选选自半固化片（PP）、双马来酰亚胺/三嗪树脂（BT）、膜状有机树脂（ABF）和环氧树脂中的一种或多种的组合。
在一个实施方案中，所述步骤G还包括：
在所述基板的第一表面上施加第一种子层；
在所述第一种子层上沉积金属层；
在所述金属层上施加光刻胶，并曝光显影形成蚀刻阻挡层；
对上述金属层和所述第一种子层进行蚀刻并移除所述所述蚀刻阻挡层，形成所述第一线路层和所述作用面开口。
在另一个实施方案中，所述步骤G还包括：
在所述基板的第二表面上暴露出所述光通讯器件的背面；
在所述基板的第二表面上施加第二种子层；
在所述第二种子层上施加光刻胶，经曝光显影形成第一图案；
在所述第一图案中镀覆金属，形成第二线路层和金属散热层。
优选地，在形成所述第一和第二线路层后，在所述第一和第二线路层上形成阻焊层。
在一个实施方案中，所述步骤G还包括：
在所述基板的第二表面上暴露出所述光通讯器件的背面；
在所述基板的第二表面上施加第二种子层；
在所述第二种子层上施加光刻胶，经曝光显影形成第一图案；
在所述第一图案中镀覆金属，形成第二线路层和金属散热层，其中所述金属散热层通过所述第二线路层与所述器件围墙连接。
在一个实施方案中，所述步骤H还包括：
在所述基板的第一表面上施加感光型树脂材料；
经曝光、显影、固化形成围绕所述作用面开口的所述挡墙。
在另一个实施方案中，所述步骤H还包括：
获取预制的金属挡墙；
在所述基板的第一表面的预定位置印刷焊料；
在所述焊料上贴装所述金属挡墙；
通过回流焊接形成所述挡墙。
在再一个实施方案中，所述步骤H还包括：
在所述基板的第一表面上沉积第三种子层；
在所述第三种子层施加光刻胶，经曝光显影形成第二图案；
在所述第二图案中镀覆金属形成所述挡墙；
移除所述光刻胶并蚀刻所述第三种子层。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的一种嵌入式封装结构的截面图；
图2为图1所示种嵌入式封装结构的俯视图；
图3a-3k为本申请实施例提供的一种嵌入式封装结构的制造过程的中间结构示意图。
附图标记说明：
100-封装结构、1-挡墙、2-基板、3-光通讯器件、4-绝缘层、5-器件围墙、6-金属通孔柱、7-第一线路层、8-第二线路层、9-空腔、10-框架、11-器件背面开孔、13-金属保护层、16-种子层、17-作用面、18-作用面开口、19-阻焊层、21-第一表面、22-第二表面、25-承载件、26-电介质封装材料、28-金属散热层。
具体实施方式
为了使本申请实施方案的目的、特征和优点能够更加明显易懂，下面将结合附图，对本申请实施方案中的技术方案进行清楚、完整地描述。显然，所描述的实施方案仅仅是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在无需作出创造性劳动的前提下所获得的所有其它实施例，均属于本申请保护的范围。
图1为本申请实施方案提供的一种嵌入式封装结构的截面图，图2为图1所示的嵌入式封装结构的俯视图。如图所示，嵌入式封装结构100包括嵌入在基板2中的光通讯器件3，光通讯器件3具有用于发射光或接收光的作用面17，作用面17通过作用面开口18从基板2的第一表面21暴露；以及围绕作用面开口17的挡墙1，其中挡墙1沿远离第一表面21的方向延伸超出第一表面21。
如图1所示，基板2包括由电介质材料形成的绝缘层4以及在绝缘层4上的第一线路层7和第二线路层8，其中第一线路层7位于基板2的第一表面21，第二线路层8位于基板2的与第一表面21相对的第二表面22。第一线路层7和第二线路层8可通过贯穿绝缘层4的金属通孔柱6电连接。金属通孔柱6可以是铜柱或铝柱。线路层可以连接器件3的导电端子23、24从而实现扇出构型。
基板2可以是光通讯器件3嵌埋在绝缘层4中的无框架的无芯基板，也可以使用具有空腔的电介质框架作为起始基板，其中在空腔内埋入光通讯器件3并填充电介质封装材料形成绝缘层4。封装材料可以采用与基板2相同或不同的有机介电材料，如聚酰亚胺、环氧树脂、双马来酰亚胺/三嗪树脂（BT）、聚苯醚、ABF（Ajinomoto Buildup Film，简称ABF）、绿油，PID等，也可以是无机介电材料。采用与基板2相同的材料作为封装材料，能够使绝缘层4由相同材料形成，防止基板2发生分离。
在基板2中可以同时嵌埋至少两个光通讯器件3，图1和2示出同时嵌埋两个光通讯器件3。但是本申请实施例并不局限于此，光通讯器件3的数目和类型可以根据嵌入式封装结构的功能确定。
基板2通常为平板状结构，具有相对的第一表面21和第二表面22。至少两个光通讯器件3的作用面17的方向可以是相同的或相反的，例如图1所示的两个光通讯器件3的作用面17的方向是相同的，均朝向第一表面21。但是，也可以是一个光通讯器件3的作用面17朝向第一表面21，另一个光通讯器件3的作用面17朝向第二表面22。
在基板2中可以形成有贯穿基板2的包围光通讯器件3的器件围墙5，如图1所示。作为替代方案，在基板2中也可以不设置器件围墙5。器件围墙5可以包围一个光通讯器件3，也可以包围多个光通讯器件3。器件围墙5可以起到电磁屏蔽的作用，能够有效防止被屏蔽的器件受到电磁干扰。
如图所示，在光通讯器件3的与作用面17相对的器件背面上可以形成金属散热层28，以帮助器件从背面散热。金属散热层28可以与器件围墙5通过第二线路层8连接。在存在作用面方向不同的多个光通讯器件时，在第一表面21上的金属散热层也可以通过第一线路层7连接器件围墙5。这样，器件围墙5成为延伸的散热结构，有利于增大散热面积，提高散热效率。
以图1所示嵌入式封装结构100为例，挡墙1设置于第一表面21的第一线路层7外侧，包围光通讯器件3的作用面17的作用面开口18，沿远离第一表面21的方向延伸一定距离，从而防止光通讯器件3的光学信号在传输过程中受外界干扰，还可防止光通讯器件3之间的相互干扰。对挡墙1的具体形状不作限制。挡墙1可以由感光型树脂材料或金属材料例如铜制成。所述感光型树脂材料可选自聚酰亚胺感光树脂和聚苯醚感光树脂，例如Microsystems HD-4100、Hitachi PVF-02等。
线路层7、8的外侧可设置阻焊层19和金属保护层13。金属保护层13可以包括有机保焊膜（Organic Solderability Preservatives，OSP）或化学镀镍钯浸金（ElectrolessNickel Electroless Palladium Immersion Gold，ENEPIG），以防止线路层金属表面氧化。
通过上述描述可知，该嵌入式封装结构可以实现光发射、光接收的高密度集成，能够实现不同的封装体间的光电通讯且互不干扰，提升嵌入式封装结构信号传输的信号品质。另外还能增大散热面积，提高散热效率，从而增大嵌入式封装结构的散热效果。
图3a~3k示出图1所示嵌入式封装结构100的制造方法中各步骤的中间结构的示意图。
如图3所示，嵌入式封装结构100的制造方法包括以下步骤：
如图3a及其俯视图3b所示，准备包括电介质框架10的基板2，其中基板2包括框架10围绕的空腔9以及贯穿框架10的高度的金属通孔柱6（步骤A）。基板2还可以包括形成在电介质框架10中围绕空腔9的器件围墙5。作为替代方案，也可以不设置器件围墙5。器件围墙5可以包围一个空腔，也可以包围多个空腔。器件围墙5可以起到电磁屏蔽的作用，防止被屏蔽的器件受到电磁干扰。
接着，如图3c所示，将基板2的第一表面21放置在承载件25上（步骤B）。承载件25可以是胶带，例如光解或热解胶带，也可以是表面涂覆有光解或热解粘合层的牺牲铜箔、玻璃基板或覆铜板。使得可以通过加热或紫外光照射分离承载件。然后，将光通讯器件3放入基板2的被框架10围绕的空腔9中，其中光通讯器件3的作用面17贴装在承载件25上（步骤C）。
接着，如图3d所示，在基板2的与第一表面21相对的第二表面22上层压或涂覆电介质封装材料26形成绝缘层4，使得电介质封装材料完全填充光通讯器件3与框架之间的间隙（步骤D）。
如图3e所示，减薄绝缘层4以暴露出金属通孔柱6在第二表面22上的端面（步骤E）。可以采用等离子体蚀刻、磨板、抛光等方式减薄绝缘层4。在暴露出金属通孔柱6在第二表面22上的端面后，可以通过激光开孔或光刻开孔等方式在光通讯器件3的与作用面17相对的背面上开孔。
然后，通过紫外光照射或加热移除承载件25以暴露出光通讯器件3的作用面17和金属通孔柱6在第一表面21上的端面（步骤F）。
如图3f所示，在基板2的第一表面21和第二表面22上沉积种子层16，种子层金属例如可选自钛、铜和钛钨合金，但不限于此。种子层16可以通过沉积、化学镀或溅射的方式制作。
接着，在基板2的第一表面21和第二表面22上分别形成第一线路层7和第二线路层8，其中在第一线路层7上形成作用面开口18以从第一表面21上暴露出光通讯器件3的作用面17（步骤G）。
如图3g和3h所示，步骤G可包括在种子层16上沉积金属层7，可以通过电镀填孔方式形成金属层7，该金属层优选是铜层；在金属层7上施加光刻胶，并曝光显影形成蚀刻阻挡层；对金属层7和种子层16进行蚀刻并移除蚀刻阻挡层，形成第一线路层21和作用面开口18。作用面开口18暴露出光通讯器件3的作用面17，以允许光通讯器件3从作用面17向外部发射光或从外部接收光。
步骤G还可以包括在已经暴露出光通讯器件3的背面的基板2的第二表面22上施加种子层16；在种子层16上施加光刻胶，经曝光显影形成第一图案；在第一图案中镀覆金属，形成第二线路层8和金属散热层28。
图3i为图3h从第二表面22方向观察的俯视图。如图3i所示，作为一个优选技术方案，在光通讯器件3的背面形成金属散热层28，从而更好地将光通讯器件3产生的热量传导至封装结构的外表面，有效降低器件的工作温度。此外，金属散热层28还可以通过第二线路层22与器件围墙5连接，由此形成更大的散热表面，进一步提高散热效率。
接着，如图3j所示，可以在基板2的第一线路层7和第二线路层8上施加阻焊层19，形成暴露的金属开窗。作为替代方案，在基板2的第一线路层7和第二线路层8上可以通过继续层压绝缘层和形成线路层的方式进行增层，从而得到多层基板的封装结构。只是需要防止增层结构遮挡作用面开口18即可。此外，还可以对暴露的金属开窗进行金属表面处理，形成金属保护层13，例如可以包括有机保焊膜（OSP）或化学镀镍钯浸金（ENEPIG），以防止线路层金属表面氧化。
然后，如图3k所示，在基板2的第一表面21上形成围绕光通讯器件3的作用面17的作用面开口18的挡墙1，其中挡墙沿远离第一表面21的方向延伸超出第一表面21（步骤H）。步骤H还可以包括在基板2的第一表面21上施加感光型树脂材料；经曝光显影，所述感光型树脂材料固化形成围绕作用面开口18的挡墙1。作为替代方案，步骤H还可以包括获取预制的金属块例如铜块；在基板2的第一表面21的预定位置印刷焊料；在所述焊料上贴装所述金属块；以及通过回流焊接形成挡墙1。作为另一个替代方案，步骤H还可以包括在基板2的第一表面21上沉积种子层16；在种子层16上施加光刻胶，经曝光显影形成第二图案；在第二图案中镀覆金属例如铜形成挡墙1；移除所述光刻胶并蚀刻种子层16。
挡墙1可以防止光通讯器件3的光学信号在传输过程中受外界干扰，还可防止光通讯器件3之间的相互干扰。对挡墙1的具体形状不作限制。
在本申请实施例的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本申请实施例的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请实施例中的具体含义。
此外，上文所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
至此，已经结合附图所示的优选实施方式描述了本申请的技术方案，但是，本领域技术人员容易理解的是，本申请的保护范围显然不局限于这些具体实施方式。在不偏离本申请的原理的前提下，本领域技术人员可以对相关技术特征作出等同的更改或替换，这些更改或替换之后的技术方案都将落入本申请的保护范围之内。

Claims (12)

1.一种嵌入式封装结构，其特征在于，所述封装结构包括：
嵌入在基板中的光通讯器件，所述光通讯器件具有用于发射光或接收光的作用面，所述作用面通过作用面开口从所述基板的第一表面暴露；以及
围绕所述作用面开口的金属挡墙，其中所述金属挡墙沿远离所述第一表面的方向延伸超出所述第一表面；
所述基板包括由电介质材料形成的绝缘层以及在所述绝缘层上的第一线路层和第二线路层，所述第一线路层位于所述第一表面，所述第二线路层位于所述基板的与所述第一表面相对的第二表面；
所述绝缘层中形成有包围所述光通讯器件的器件围墙，所述器件围墙由金属材料制成；
所述挡墙设置于所述第一线路层远离所述绝缘层的一侧，其中所述金属挡墙通过所述第一线路层与所述器件围墙连接；
在所述光通讯器件的与所述作用面相对的器件背面上形成有金属散热层，所述金属散热层与所述器件围墙通过所述第二线路层连接。
2.根据权利要求1所述的嵌入式封装结构，其特征在于：所述第一线路层和第二线路层通过贯穿所述绝缘层的金属通孔柱电连接。
3.根据权利要求1所述的嵌入式封装结构，其特征在于：所述封装结构嵌入有至少两个所述光通讯器件。
4.根据权利要求3所述的嵌入式封装结构，其特征在于：所述至少两个光通讯器件的作用面的方向是相同或不同的。
5.根据权利要求1所述的嵌入式封装结构，其特征在于：所述基板还包括在所述第一线路层和/或所述第二线路层上形成的附加增层结构。
6.一种嵌入式封装结构的制造方法，其特征在于，包括以下步骤：
A)制备包括电介质框架的基板，其中所述基板包括所述框架围绕的贯穿空腔以及贯穿所述框架高度的金属通孔柱，在所述电介质框架中形成围绕所述空腔的器件围墙，所述器件围墙由金属材料制成；
B)将所述基板的第一表面放置在承载件上；
C)将光通讯器件放入所述基板的所述空腔中，其中所述光通讯器件的作用面贴装在所述承载件上；
D)在所述基板的与第一表面相对的第二表面上层压或涂覆电介质封装材料形成绝缘层，使得所述电介质封装材料完全填充光通讯器件与框架之间的间隙；
E)减薄所述绝缘层以暴露出所述金属通孔柱在所述第二表面上的端面；
F)移除所述承载件以暴露出所述光通讯器件的作用面和所述金属通孔柱在所述第一表面上的端面；
G)在所述基板的第一和第二表面上形成第一和第二线路层，其中在所述第一线路层上形成作用面开口以从所述第一表面上暴露出所述光通讯器件的作用面，在所述光通讯器件的与所述作用面相对的器件背面上形成金属散热层，所述金属散热层与所述器件围墙通过所述第二线路层连接；
H)在所述第一线路层上形成围绕所述作用面开口的金属挡墙，所述金属挡墙沿远离所述第一表面的方向延伸超出所述第一表面，其中所述金属挡墙通过所述第一线路层与所述器件围墙连接。
7.根据权利要求6所述的制造方法，其特征在于，所述承载件选自热解或光解胶带、表面涂覆有热解或光解粘合剂的牺牲铜箔、玻璃载板或单面覆铜板。
8.根据权利要求6所述的制造方法，其特征在于，所述步骤G还包括：
在所述基板的第一表面上施加第一种子层；
在所述第一种子层上沉积金属层；
在所述金属层上施加光刻胶，并曝光显影形成蚀刻阻挡层；
对所述金属层和所述第一种子层进行蚀刻并移除所述蚀刻阻挡层，形成所述第一线路层和所述作用面开口。
9.根据权利要求8所述的制造方法，其特征在于，所述步骤G还包括：
在所述基板的第二表面上暴露出所述光通讯器件的背面；
在所述基板的第二表面上施加第二种子层；
在所述第二种子层上施加光刻胶，经曝光显影形成第一图案；
在所述第一图案中镀覆金属，形成第二线路层和金属散热层。
10.根据权利要求8或9所述的制造方法，其特征在于，在形成所述第一线路层和第二线路层后，在所述第一线路层和第二线路层上形成阻焊层。
11.根据权利要求6所述的制造方法，其特征在于，所述步骤H还包括：
获取预制的金属块；
在所述基板的第一表面的预定位置印刷焊料；
在所述焊料上贴装所述金属块；
通过回流焊接形成所述挡墙。
12.根据权利要求6所述的制造方法，其特征在于，所述步骤H还包括：
在所述基板的第一表面上沉积第三种子层；
在所述第三种子层施加光刻胶，经曝光显影形成第二图案；
在所述第二图案中镀覆金属形成所述挡墙；
移除所述光刻胶并蚀刻所述第三种子层。
CN202010778619.0A 2020-08-05 2020-08-05 一种嵌入式封装结构及其制造方法 Active CN112103268B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN202010778619.0A CN112103268B (zh) 2020-08-05 2020-08-05 一种嵌入式封装结构及其制造方法
KR1020210099055A KR102531470B1 (ko) 2020-08-05 2021-07-28 임베디드 패키지 구조 및 이의 제조 방법
JP2021124123A JP7176060B2 (ja) 2020-08-05 2021-07-29 埋め込み型パッケージ構造及びその製造方法
TW110128278A TWI772132B (zh) 2020-08-05 2021-07-30 一種嵌入式封裝結構及其製造方法
US17/393,486 US20220045043A1 (en) 2020-08-05 2021-08-04 Embedded packaging structure and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010778619.0A CN112103268B (zh) 2020-08-05 2020-08-05 一种嵌入式封装结构及其制造方法

Publications (2)

Publication Number Publication Date
CN112103268A CN112103268A (zh) 2020-12-18
CN112103268B true CN112103268B (zh) 2021-08-03

Family

ID=73749569

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010778619.0A Active CN112103268B (zh) 2020-08-05 2020-08-05 一种嵌入式封装结构及其制造方法

Country Status (5)

Country Link
US (1) US20220045043A1 (zh)
JP (1) JP7176060B2 (zh)
KR (1) KR102531470B1 (zh)
CN (1) CN112103268B (zh)
TW (1) TWI772132B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112216656B (zh) * 2020-09-02 2021-07-06 珠海越亚半导体股份有限公司 一种具有定向光电传输通道的空腔基板及其制造方法
CN114666995B (zh) * 2022-02-25 2024-03-26 珠海越亚半导体股份有限公司 封装基板及其制作方法
TWI814612B (zh) * 2022-10-12 2023-09-01 創新服務股份有限公司 基板之電子元件植入方法及裝置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8779361B2 (en) * 2009-06-30 2014-07-15 Avago Technologies General Ip (Singapore) Pte. Ltd. Optical proximity sensor package with molded infrared light rejection barrier and infrared pass components
JP2013251285A (ja) * 2010-09-22 2013-12-12 Sanyo Electric Co Ltd 発光装置用パッケージ及びその製造方法
US8698269B2 (en) * 2011-02-28 2014-04-15 Ibiden Co., Ltd. Wiring board with built-in imaging device and method for manufacturing same
US20150279814A1 (en) * 2014-04-01 2015-10-01 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Embedded chips
US9525094B2 (en) * 2015-03-27 2016-12-20 Stmicroelectronics (Grenoble 2) Sas Proximity and ranging sensor
TWI585911B (zh) * 2015-08-12 2017-06-01 精材科技股份有限公司 一種感應器封裝體及其製造方法
US9911700B2 (en) 2016-01-26 2018-03-06 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Embedded packages
US9875970B2 (en) * 2016-04-25 2018-01-23 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
US10553453B2 (en) * 2016-07-14 2020-02-04 Intel Corporation Systems and methods for semiconductor packages using photoimageable layers
US9905722B1 (en) * 2016-12-27 2018-02-27 Advanced Semiconductor Engineering, Inc. Optical device, optical module structure and manufacturing process
KR102561987B1 (ko) * 2017-01-11 2023-07-31 삼성전기주식회사 반도체 패키지와 그 제조 방법
US10651053B2 (en) * 2017-11-22 2020-05-12 Taiwan Semiconductor Manufacturing Co., Ltd. Embedded metal insulator metal structure
US10564679B2 (en) * 2018-04-05 2020-02-18 Samsung Electro-Mechanics Co., Ltd. Electronic device module, method of manufacturing the same and electronic apparatus
KR102164794B1 (ko) * 2018-08-27 2020-10-13 삼성전자주식회사 팬-아웃 반도체 패키지
US10832985B2 (en) * 2018-09-27 2020-11-10 Taiwan Semiconductor Manufacturing Company, Ltd. Sensor package and method
SG10201908828WA (en) * 2019-09-23 2021-04-29 Apple Inc Embedded Packaging Concepts for Integration of ASICs and Optical Components
CN111463178B (zh) * 2020-06-22 2020-10-09 珠海越亚半导体股份有限公司 一种散热嵌埋封装方法

Also Published As

Publication number Publication date
TWI772132B (zh) 2022-07-21
KR20220017833A (ko) 2022-02-14
JP7176060B2 (ja) 2022-11-21
KR102531470B1 (ko) 2023-05-11
TW202207390A (zh) 2022-02-16
CN112103268A (zh) 2020-12-18
US20220045043A1 (en) 2022-02-10
JP2022031176A (ja) 2022-02-18

Similar Documents

Publication Publication Date Title
CN112103268B (zh) 一种嵌入式封装结构及其制造方法
TWI487450B (zh) 佈線基板及其製造方法
US8345433B2 (en) Heterogeneous organic laminate stack ups for high frequency applications
JP3297879B2 (ja) 連続して形成した集積回路パッケージ
TWI523591B (zh) 佈線基板之製造方法
KR101013325B1 (ko) 베이스에 부품을 삽입하고 콘택을 형성하는 방법
US20220068760A1 (en) Circuit prearranged heat dissipation embedded packaging structure and manufacturing method thereof
CN110600440B (zh) 一种埋入式封装结构及其制备方法、终端
KR20160023585A (ko) 임베디드 반도체 디바이스 패키지를 위한 전기 상호접속 구조물 및 그 제조 방법
US11160165B2 (en) Component carrier with through hole extending through multiple dielectric layers
TW202109827A (zh) 半導體裝置及製造半導體裝置的方法
JP2020145394A (ja) 電子素子モジュール及びその製造方法
KR20230041595A (ko) 몰딩 성형 공정 기반의 패키지 기판 및 이의 제조 방법
KR102524298B1 (ko) 차폐 캐비티를 구비한 임베디드 패키지 구조 및 이의 제조 방법
US20220302037A1 (en) Embedded packaging structure and manufacturing method thereof
JP2023086100A (ja) 複数の部品を層分けに埋め込みパッケージングした構造及びその製造方法
KR20150043135A (ko) 금속막을 포함한 인쇄회로기판 및 그것을 포함한 반도체 패키지
CN210245482U (zh) 大板扇出型双面天线封装结构
EP3672379A1 (en) Component carrier with included electrically conductive base structure and method of manufacturing
CN112599515A (zh) 半导体装置以及制造半导体装置的方法
US20240063055A1 (en) Manufacturing method for device embedded packaging structure
CN117135824A (zh) 电路板总成与其制造方法
KR20240081369A (ko) 전자 디바이스 및 전자 디바이스 제조 방법
JP2023160444A (ja) 配線基板及び配線基板の製造方法
CN116033645A (zh) 无芯部件承载件及用于制造无芯部件承载件的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20211129

Address after: 226001 No. 349, Fuxi Road, Chongchuan District, Nantong City, Jiangsu Province

Patentee after: Nantong Yueya Semiconductor Co.,Ltd.

Address before: 519175 FPC Workshop 3209 North Everest Avenue, Doumen District, Zhuhai City, Guangdong Province

Patentee before: Zhuhai Yueya Semiconductor Co.,Ltd.