CN114666995B - 封装基板及其制作方法 - Google Patents

封装基板及其制作方法 Download PDF

Info

Publication number
CN114666995B
CN114666995B CN202210183253.1A CN202210183253A CN114666995B CN 114666995 B CN114666995 B CN 114666995B CN 202210183253 A CN202210183253 A CN 202210183253A CN 114666995 B CN114666995 B CN 114666995B
Authority
CN
China
Prior art keywords
layer
insulating medium
substrate
processing
medium layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210183253.1A
Other languages
English (en)
Other versions
CN114666995A (zh
Inventor
陈先明
林文健
黄高
冯磊
冯进东
黄本霞
张治军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuhai Yueya Semiconductor Co ltd
Original Assignee
Zhuhai Yueya Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuhai Yueya Semiconductor Co ltd filed Critical Zhuhai Yueya Semiconductor Co ltd
Priority to CN202210183253.1A priority Critical patent/CN114666995B/zh
Publication of CN114666995A publication Critical patent/CN114666995A/zh
Priority to TW112103986A priority patent/TW202335551A/zh
Priority to KR1020230019425A priority patent/KR20230127893A/ko
Priority to JP2023024012A priority patent/JP2023124833A/ja
Priority to US18/174,619 priority patent/US20230276576A1/en
Application granted granted Critical
Publication of CN114666995B publication Critical patent/CN114666995B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/2101—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/276—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/27618—Manufacturing methods by patterning a pre-deposited material with selective exposure, development and removal of a photosensitive layer material, e.g. of a photosensitive conductive resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09481—Via in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10022—Non-printed resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明公开了一种封装基板及其制作方法，该方法包括以下步骤：提供内层基板；利用粘性感光材料在内层基板的第一侧表面加工得到具有粘性的第一绝缘介质层；将元器件贴装在第一绝缘介质层上；利用感光封装材料在内层基板的第一侧上加工得到第二绝缘介质层，第二绝缘介质层覆盖元器件。本发明公开的封装基板及其制作方法，通过将元器件贴装在内层基板的第一侧上，再利用感光封装材料在内层基板的第一侧上加工得到覆盖元器件的第二绝缘介质层，以避免将元器件设置在内层基板的腔体内，从而减少加工时间和加工成本，并且，有利于避免内层基板加工过程中损坏而导致元器件报废的问题，进而降低元器件损失而产生的成本。

Description

封装基板及其制作方法
技术领域
本发明涉及半导体封装技术领域，特别涉及一种封装基板及其制作方法。
背景技术
将电子元器件埋嵌于封装基板内部，从而实现电子产品的高集成和小型化，这是当下电子产品的发展趋势。封装基板具有多层结构，例如，6层的封装基板。目前，通常将元器件埋嵌在封装基板芯板的腔体内，再加工封装基板的多个增层和封装结构，从而得到封装基板。在实际生产过程中，多个增层可能因意外或工艺等原因报废，从而使埋嵌于芯板的元器件报废，导致元器件损失而产生的成本较高，并且，将元器件埋嵌在芯板的腔体内的工艺流程较为复杂，导致加工时间较长。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一。为此，本发明提出一种封装基板制作方法，能够降低元器件损失而产生的成本。
本发明还提出一种由上述制作方法制备得到的封装基板。
根据本实施例一方面提供的封装基板制作方法，包括以下步骤：提供内层基板；利用粘性感光材料在所述内层基板的第一侧表面加工得到具有粘性的第一绝缘介质层；将元器件贴装在所述第一绝缘介质层上；利用感光封装材料在所述内层基板的第一侧上加工得到第二绝缘介质层，所述第二绝缘介质层覆盖所述元器件。
根据本发明实施例的封装基板制作方法，至少具有如下有益效果：在内层基板的基础上贴装元器件，而无需在内层基板上加工用于封装元器件的腔体，以便于减少加工时间和加工成本，并且，有利于避免内层基板在加工过程中损坏而导致元器件报废的问题，从而降低元器件损失而产生的成本。
根据本发明的一些实施例，所述粘性感光材料采用粘性感光膜，所述利用粘性感光材料在所述内层基板的第一侧表面加工得到具有粘性的第一绝缘介质层，包括以下步骤：将所述粘性感光膜贴装在所述内层基板的第一侧表面上，得到所述第一绝缘介质层；
或者，所述粘性感光材料采用粘性感光液，所述利用粘性感光材料在所述内层基板的第一侧表面加工得到具有粘性的第一绝缘介质层，包括以下步骤：
将所述粘性感光液涂覆在所述内层基板的第一侧表面上，得到所述第一绝缘介质层；
通过上述步骤，以便于得到第一绝缘介质层，有利于元器件的贴装，从而有利于减少加工时间和加工成本，以及降低元器件损失而产生的成本。
根据本发明的一些实施例，所述利用感光封装材料在所述内层基板的第一侧上加工得到第二绝缘介质层，包括以下步骤：将所述感光封装材料涂覆在所述内层基板的第一侧上，并覆盖所述元器件，得到所述第二绝缘介质层；通过上述步骤，以便于在内层基板上加工得到覆盖元器件的第二绝缘介质层，使元器件位于第二绝缘介质层内，以便于元器件封装，有利于小型化。
根据本发明的一些实施例，所述内层基板上设置有线路层，所述线路层上设置有至少一个连接点，所述内层基板的第一侧设置有贴附区，所述第一绝缘介质层位于所述贴附区内，所述制作方法还包括以下步骤：
通过曝光显影的方式，在所述第二绝缘介质层上加工得到第一盲孔；
或者，通过曝光显影的方式，在所述第二绝缘介质层上加工得到所述第一盲孔和第二盲孔；
其中，所述第一盲孔的位置与所述元器件的连接端子的位置对应，所述第二盲孔的位置与所述线路层的连接点的位置对应，且所述第一盲孔和所述第二盲孔均贯穿所述第二绝缘介质层；通过上述步骤，以便于得到内壁平整度更高、垂直度更好、深度更深的盲孔，以及便于后续线路外层与线路层、元器件连接，有利于提高导电效果。
根据本发明的一些实施例，所述内层基板上设置有线路层，所述线路层上设置有至少一个连接点，所述制作方法还包括以下步骤：
通过曝光显影的方式，在所述第二绝缘介质层上加工得到第一盲孔；
或者，通过曝光显影的方式，在所述第二绝缘介质层上加工得到所述第一盲孔并在所述第一绝缘介质层和第二绝缘介质层上加工得到第二盲孔；
其中，所述第一盲孔的位置与所述元器件的连接端子的位置对应，所述第二盲孔与所述连接层的连接点的位置对应，所述第一盲孔贯穿所述第二绝缘介质层，所述第二盲孔贯穿所述第一绝缘介质层和所述第二绝缘介质层；通过上述步骤，以便于得到内壁平整度更高、垂直度更好、深度更深的盲孔，以及便于后续线路外层与线路层、元器件连接，有利于提高导电效果。
根据本发明的一些实施例，所述内层基板上设置有线路层，所述制作方法还包括以下步骤：
通过图形转移和图形电镀的方式在所述第二绝缘介质层上加工得到与所述线路层、所述元器件连接的外层线路；
或者，通过图形转移和图形电镀的方式在所述第二绝缘介质层上和所述内层基板的第二侧上加工得到与所述线路层、所述元器件连接的外层线路；通过上述步骤，以便于将内层基板的线路层和贴装在内层基板上的元器件分别与外层线路连接。
根据本发明的一些实施例，所述通过图形转移和图形电镀的方式在所述第二绝缘介质层上加工得到与所述线路层、所述元器件连接的外层线路，包括以下步骤：
在所述第二绝缘介质层上加工得到种子层；
通过感光遮蔽材料在所述种子层上加工得到与所述线路层、所述元器件连接的所述外层线路；
或者，所述通过图形转移和图形电镀的方式在所述第二绝缘介质层上和所述内层基板的第二侧上加工得到与所述线路层、所述元器件连接的外层线路，包括以下步骤：
在所述内层基板的第二侧和所述第二绝缘介质层上加工得到所述种子层；
通过感光遮蔽材料在所述种子层上加工得到与所述线路层、所述元器件连接的所述外层线路；通过上述步骤，以便于加工得到外层线路。
根据本发明的一些实施例，还包括以下步骤：利用增强介质材料在所述内层基板的第二侧和所述第二绝缘介质层上加工得到增强介质层，所述增强介质层覆盖所述外层线路，以便于提高封装基板的刚性，从而便于封装基板的使用。
根据本发明另一方面实施例提供的封装基板，由上述封装基板制作方法制备得到。
根据本发明实施例的封装基板，至少具有如下有益效果：通过上述封装基板制作方法制备得到的封装基板，由于加工时间更短，元器件损失产生的成本更低，从而有利于降低该封装基板的生产成本。
根据本发明又一方面实施例提供的封装基板，包括内层基板、元器件和绝缘介质外层，所述绝缘介质外层通过感光材料加工得到，所述元器件和所述绝缘介质外层均设置在所述内层基板的第一侧上，且所述元器件位于所述绝缘介质外层内。
根据本发明实施例的封装基板，至少具有如下有益效果：在内层基板的基础上封装元器件，使元器件位于绝缘介质外层内，并位于内层基板的第一侧上，以避免内层基板损坏而导致元器件报废的情况，有利于降低元器件损失产生的成本，并且避免将元器件设置在内层基板内，有利于降低加工难度，减少加工时间和加工成本。
本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1为本发明实施例提供的封装基板制作方法的流程图；
图2至图12为本发明实施例提供的封装基板制作方法的中间过程对应的封装基板的剖面示意图。
附图标记如下：
内层基板100、线路层110、第一绝缘介质层200、元器件300、第二绝缘介质层400、第一盲孔410、第二盲孔420、种子层500、图形层600、第一图形610、外层线路700、增强介质层800、导通孔900、表面线路层1000、保护层1100。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
在本发明的描述中，需要理解的是，涉及到方位描述，例如上、下、前、后、左、右等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本发明的描述中，若干的含义是一个或者多个，多个的含义是两个及两个以上，大于、小于、超过等理解为不包括本数，以上、以下、以内等理解为包括本数。如果有描述到第一、第二只是用于区分技术特征为目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量或者隐含指明所指示的技术特征的先后关系。
本发明的描述中，除非另有明确的限定，设置、安装、连接等词语应做广义理解，所属技术领域技术人员可以结合技术方案的具体内容合理确定上述词语在本发明中的具体含义。
封装基板可为元器件300提供电连接、保护、支撑、散热、组装等功能，以实现多引脚化、缩小封装产品体积、改善电性能及散热性、多芯片模块化的目的。
在相关技术中，封装基板的加工流程通常包括内层加工和外层加工，其中内层加工的步骤包括加工封装基板的芯板，以实现在芯板内埋嵌元器件300，在部分应用中，内层加工步骤还包括将一个或多个增层加工在芯板上，外层加工的步骤包括在内层加工得到的半成品基础上进行外层线路的加工；在上述加工流程中，在元器件300埋嵌后再加工增层，由于元器件300埋嵌工艺流程较为复杂，以及可能出现增层加工失败或由于意外而损坏的情况，从而导致元器件300报废，导致元器件300损失产生的成本较高。
参照图1，本发明提供的一种封装基板制作方法，包括步骤S1000、步骤S2000、步骤S3000和步骤S4000。
步骤S1000，提供内层基板100。
其中，根据生产资料，内层基板100可以是单层板、双面板或多层板等，即，当内层基板100是单层板或双面板，则将完成芯板加工的半成品作为内层基板100；当内层基板100是多层板，则将完成芯板、增层加工的半成品作为内层基板100。例如，对于具有6层结构的封装基板，可以将已经加工完成5层结构的半成品作为本实施例的内层基板100，并利用本实施例提供的制作方法加工得到具有6层结构的封装基板；或者，对于具有2层结构的封装基板，可以将已经加工完成1层结构的半成品作为本实施例的内层基板100，并利用本实施例提供的制作方法加工得到具有2层结构的封装基板。
值得一提的是，如上文所述，相关技术的元器件300嵌埋封装是在内层加工工序中进行的，而步骤S1000则是在内层加工结束后，且外层加工开始前进行的，如此可以尽量地减少元器件300贴装后的加工工序，降低因加工失败而导致元器件300报废的概率。
步骤S2000，利用粘性感光材料在内层基板100的第一侧表面加工得到具有粘性的第一绝缘介质层200。
步骤S3000，将元器件300贴装在第一绝缘介质层200上。
其中，通过粘性感光材料，将元器件300设置在内层基板100的第一侧上，相比于在芯板的腔体内设置元器件300的方式，可以简化加工工艺的复杂性，减少加工时间和加工成本。此外，粘性感光材料是一种具有光敏特性的材料，以便于后续可以加工得到性能更好的盲孔，例如，粘性感光材料可以采用环氧树脂，环氧树脂是一种高分子聚合物，由于环氧基的化学活性，可用多种含有活泼氢的化合物使其开环，固化交联生成网状结构，因此环氧树脂还是一种热固性树脂，并且，环氧树脂具有较好的耐热性和电绝缘性，对金属的附着力强。
另外，步骤S2000和步骤S3000位于步骤S1000之后，以及位于步骤S4000之前，即，内层基板100的加工已完成，并且第二绝缘介质层400还未加工得到。例如，当内层基板100是单层板或双面板，在执行步骤S2000和步骤S3000之前，需要先完成对芯板的加工，且第二绝缘介质层400还未加工得到；当内层基板100是多层板，在执行步骤S2000和步骤S3000之前，需要先完成对芯板和增层的加工，且第二绝缘介质层400还未加工得到。
需要说明的是，元器件300可以是有源器件，例如集成芯片，元器件300还可以是无源器件，例如贴片电阻、贴片电容等。
步骤S4000，利用感光封装材料在内层基板100的第一侧上加工得到第二绝缘介质层400，第二绝缘介质层400覆盖元器件300。
其中，第二绝缘介质层400用于元器件300的封装，从而充分利用封装基板的布线面积，便于小型化。需要说明的是，感光封装材料也可以采用环氧树脂。
通过上述步骤S1000至步骤S4000，在内层基板100贴装有元器件300的基础上加工得到第二绝缘介质层400，完成对封装基板的加工；上述过程中，将对元器件300加工的流程后置，并且使元器件300位于第二绝缘介质层400内，以避免在对内层基板100中的芯板或增层加工时，芯板或增层损坏而导致元器件300报废的情况，从而减少元器件300损失而产生的成本，以及，避免将元器件300埋嵌在芯板的腔体内，还有利于降低工艺的复杂性，有利于减少加工时间和加工成本。
参照图2至图11，本发明实施例提供了封装基板的剖面示意图，图2至图11所示的封装基板的剖面示意图与本发明实施例提供的封装基板制作方法的中间过程对应。
参照图2，本实施例提供的内层基板100上设置有线路层110，以便于后续设置的外层线路700和元器件300可以与内层基板100建立电性连接关系。
参照图3和图4，当粘性感光材料采用粘性感光膜，则上述步骤S2000包括步骤S2100；当粘性感光材料采用粘性感光液，则上述步骤S2000包括步骤S2200。
步骤S2100，将粘性感光膜贴装在内层基板100的第一侧表面上，得到第一绝缘介质层200。
步骤S2200，将粘性感光液涂覆在内层基板100的第一侧表面上，得到第一绝缘介质层200。
其中，粘性感光材料具备光敏特性的同时，还具备粘性；当粘性感光材料是液态的，则可以通过涂覆的方式，在内层基板100的第一侧上加工得到第一绝缘介质层200；当粘性感光材料是固态的，则可以通过贴装的方式，在内层基板100的第一侧上加工得到第一绝缘介质层200；第一绝缘介质层200同时具备光敏特性和粘性，以便于元器件300的贴装，以及便于后续加工得到性能更好的盲孔。第一绝缘介质层200可以完全覆盖内层基板100的第一侧，也可以仅覆盖元器件300所需要贴装的位置。
参照图5，上述步骤S4000可以包括步骤S4100。
步骤S4100，将感光封装材料涂覆在内层基板100的第一侧上，并覆盖元器件300，得到第二绝缘介质层400。
其中，由于内层基板100的第一侧表面贴装有元器件300，因此内层基板100的第一侧的表面是不平整的，则可以将液态的感光封装材料涂覆在内层基板100的第一侧上，以将元器件300覆盖，从而得到第二绝缘介质层400。此外，感光封装材料具有光敏特性，以便于后续在第二绝缘介质层400的基础上加工得到性能更好的盲孔。
在一些实施例中，内层基板100上设置有线路层110，线路层110上设置有至少一个连接点，内层基板100的第一侧设置有贴附区，第一绝缘介质层200位于贴附区内，上述的封装基板制作方法还包括步骤S5100或步骤S5200。
步骤S5100，通过曝光显影的方式，在第二绝缘介质层400上加工得到第一盲孔410。
步骤S5200，通过曝光显影的方式，在第二绝缘介质层400上加工得到第一盲孔410和第二盲孔420。
其中，第一盲孔410的位置与元器件300的连接端子的位置对应，第二盲孔420的位置与线路层110的连接点的位置对应，且第一盲孔410和第二盲孔420均贯穿第二绝缘介质层400。
在本实施例中，参照图6，内层基板100上设置有线路层110，线路层110上设置有至少一个连接点，上述的封装基板制作方法还包括步骤S5300或步骤S5400。
步骤S5300，通过曝光显影的方式，在第二绝缘介质层400上加工得到第一盲孔410。
步骤S5400，通过曝光显影的方式，在第二绝缘介质层400上加工得到第一盲孔410并在第一绝缘介质层200和第二绝缘介质层400上加工得到第二盲孔420。
其中，第一盲孔410的位置与元器件300的连接端子的位置对应，第二盲孔420的位置与连接层的连接点的位置对应，第一盲孔410贯穿第二绝缘介质层400，第二盲孔420贯穿第一绝缘介质层200和第二绝缘介质层400。
其中，第一盲孔410用于使元器件300的连接端子可以与外部进行电性连接，第二盲孔420用于使线路层110的连接点可以与外部进行电性连接，例如，后续设置的外层线路700可以通过第一盲孔410与元器件300连接，以及通过第二盲孔420与与内层基板100的线路层110连接。此外，在第二绝缘介质层400上，或者在第二绝缘介质层400和第一绝缘介质层200上，通过曝光显影的方式，可以加工得到内壁平整度更高、垂直度更好、深度更深的第一盲孔410和第二盲孔420。
另外，由于粘性感光材料和感光封装材料都具备光敏特性，在步骤S5400中，第二盲孔420更容易贯穿第二绝缘介质层400和第一绝缘介质层200，有利于降低加工工艺的复杂性，并减少加工时间，以及便于避免第二盲孔420无法贯穿第二绝缘介质层400和第一绝缘介质层200的情况，有利于提高良品率。
第一盲孔410的位置是与元器件300的连接端子对应的，即，使元器件300的连接端子可以通过第一盲孔410与后续加工得到的外层线路700连接；第二盲孔420的位置是与线路层110的连接点对应的，即线路层110可以通过第二盲孔420与后续加工得到的外层线路700连接。
参照图7至图10，内层基板100上设置有线路层110，上述的封装基板制作方法还包括步骤S6100或步骤S6200。
步骤S6100，通过图形转移和图形电镀的方式在第二绝缘介质层400上加工得到与线路层110、元器件300连接的外层线路700。
步骤S6200，通过图形转移和图形电镀的方式在第二绝缘介质层400上和内层基板100的第二侧上加工得到与线路层110、元器件300连接的外层线路700。
其中，外层线路700用于与内层基板100的线路层110和元器件300建立电性连接关系，以便于线路层110和元器件300可以与外部进行信号传输。
具体地，上述步骤S6100可以包括步骤S6110和步骤S6120。
步骤S6110，在第二绝缘介质层400上加工得到种子层500。
步骤S6120，通过感光遮蔽材料在种子层500上加工得到与线路层110、元器件300连接的外层线路700。
上述步骤S6200可以包括步骤S6210和步骤S6220。
步骤S6210，在内层基板100的第二侧和第二绝缘介质层400上加工得到种子层500。
步骤S6220，通过感光遮蔽材料在种子层500上加工得到与线路层110、元器件300连接的外层线路700。
其中，种子层500作为电镀的基础，可以提高第二绝缘介质层400与外层线路700之间的结合力，以及，可以提高内层基板100与外层线路700之间的结合力，以便于后续在种子层500上加工得到外层线路700与元器件300、线路层110的连接更紧密。参照图7，在内层基板100的第二侧和第二绝缘介质层400上加工得到种子层500；参照图8，通过图像转移的方式，在种子层500上形成具有第一图形610的图形层600；参照图9，利用电镀的方式，在第一图形610上加工得到外层线路700；参照图10，利用去膜、蚀刻等工艺，将图形层600和部分种子层500去除。
参照图11，上述封装基板制作方法还可以包括步骤S7000。
步骤S7000，利用增强介质材料在内层基板100的第二侧和第二绝缘介质层400上加工得到增强介质层800，增强介质层800覆盖外层线路700。
其中，增强介质层800是通过增强介质材料加工得到的，增强介质材料可以采用玻纤介质材料，玻纤介质材料是一种无机非金属材料，具有质轻、高强度、耐高温、耐腐蚀、隔热、吸音、电绝缘性能好等优点，通过增强介质材料加工得到的增强介质层800，可以提高封装基板的刚性，以便于保护封装基板。
另外，参照图12，在步骤S7000之后，外层线路700被覆盖在增强介质层800之下，而为了使封装基板具备相应的功能，可以在增强介质层800上加工得到导通孔900，并且在增强介质层800的表面上加工得到表面线路层1000，使表面线路层1000通过导通孔900与外层线路700建立电性连接，从而使外部电路可以通过表面线路层1000与封装基板内的元器件300建立电性连接，在完成表面线路层1000的加工后，还可以对增强介质层800的表面进行表面处理，进而完成对封装基板的加工，例如，将液态光致阻焊剂涂覆在增强介质层800的表面，并覆盖表面线路层1000，得到保护层1100。
参照图5或图11，本实施例还提供了一种封装基板，由上述的封装基板制作方法制备得到。其中，通过上述封装基板制作方法制备得到的封装基板，由于加工时间更短，元器件300损失产生的成本更低，从而有利于降低该封装基板的生产成本。
参照图5，本实施例另一方面提供的封装基板，包括内层基板100、元器件300和绝缘介质外层，绝缘介质外层通过感光材料加工得到，元器件300和绝缘介质外层均设置在内层基板100的第一侧上，且元器件300位于绝缘介质外层内。
其中，绝缘介质外层包括第一绝缘介质层200和第二绝缘介质层400，第一绝缘介质层200和第二绝缘介质层400可以采用相同的感光材料加工得到，例如环氧树脂。在内层基板100的基础上封装元器件300，使元器件300位于绝缘介质外层内，并位于内层基板100的第一侧上，以避免内层基板100损坏而导致元器件300报废的情况，有利于降低元器件300损失产生的成本，并且避免将元器件300设置在内层基板100内，有利于降低加工难度，减少加工时间和加工成本。需要说明的是，本实施例的封装基板可通过上述的封装基板制作方法加工得到，其中，未涉及的内容可参照上文，为避免累赘，不在此赘述。
上面结合附图对本发明实施例作了详细说明，但是本发明不限于上述实施例，在所属技术领域普通技术人员所具备的知识范围内，还可以在不脱离本发明宗旨的前提下作出各种变化。

Claims (9)

1.一种封装基板制作方法，其特征在于，包括以下步骤：
提供内层基板；当所述内层基板是单层板或双面板，则将完成芯板加工的半成品作为所述内层基板；当所述内层基板是多层板，则将完成芯板、增层加工的半成品作为所述内层基板；
利用粘性感光材料在所述内层基板的第一侧表面加工得到具有粘性的第一绝缘介质层；
将元器件贴装在所述第一绝缘介质层上；
利用感光封装材料在所述内层基板的第一侧上加工得到第二绝缘介质层，所述第二绝缘介质层覆盖所述元器件。
2.根据权利要求1所述的封装基板制作方法，其特征在于，所述粘性感光材料采用粘性感光膜，所述利用粘性感光材料在所述内层基板的第一侧表面加工得到具有粘性的第一绝缘介质层，包括以下步骤：
将所述粘性感光膜贴装在所述内层基板的第一侧表面上，得到所述第一绝缘介质层；
或者，
所述粘性感光材料采用粘性感光液，所述利用粘性感光材料在所述内层基板的第一侧表面加工得到具有粘性的第一绝缘介质层，包括以下步骤：
将所述粘性感光液涂覆在所述内层基板的第一侧表面上，得到所述第一绝缘介质层。
3.根据权利要求1所述的封装基板制作方法，其特征在于，所述利用感光封装材料在所述内层基板的第一侧上加工得到第二绝缘介质层，包括以下步骤：
将所述感光封装材料涂覆在所述内层基板的第一侧上，并覆盖所述元器件，得到所述第二绝缘介质层。
4.根据权利要求1所述的封装基板制作方法，其特征在于，所述内层基板上设置有线路层，所述线路层上设置有至少一个连接点，所述内层基板的第一侧设置有贴附区，所述第一绝缘介质层位于所述贴附区内，所述制作方法还包括以下步骤：
通过曝光显影的方式，在所述第二绝缘介质层上加工得到第一盲孔；
或者，通过曝光显影的方式，在所述第二绝缘介质层上加工得到所述第一盲孔和第二盲孔；
其中，所述第一盲孔的位置与所述元器件的连接端子的位置对应，所述第二盲孔的位置与所述线路层的连接点的位置对应，且所述第一盲孔和所述第二盲孔均贯穿所述第二绝缘介质层。
5.根据权利要求1所述的封装基板制作方法，其特征在于，所述内层基板上设置有线路层，所述线路层上设置有至少一个连接点，所述制作方法还包括以下步骤：
通过曝光显影的方式，在所述第二绝缘介质层上加工得到第一盲孔；
或者，通过曝光显影的方式，在所述第二绝缘介质层上加工得到所述第一盲孔并在所述第一绝缘介质层和第二绝缘介质层上加工得到第二盲孔；
其中，所述第一盲孔的位置与所述元器件的连接端子的位置对应，所述第二盲孔与所述线路层的连接点的位置对应，所述第一盲孔贯穿所述第二绝缘介质层，所述第二盲孔贯穿所述第一绝缘介质层和所述第二绝缘介质层。
6.根据权利要求1所述的封装基板制作方法，其特征在于，所述内层基板上设置有线路层，所述制作方法还包括以下步骤：
通过图形转移和图形电镀的方式在所述第二绝缘介质层上加工得到与所述线路层、所述元器件连接的外层线路；
或者，通过图形转移和图形电镀的方式在所述第二绝缘介质层上和所述内层基板的第二侧上加工得到与所述线路层、所述元器件连接的外层线路。
7.根据权利要求6所述的封装基板制作方法，其特征在于，所述通过图形转移和图形电镀的方式在所述第二绝缘介质层上加工得到与所述线路层、所述元器件连接的外层线路，包括以下步骤：
在所述第二绝缘介质层上加工得到种子层；
通过感光遮蔽材料在所述种子层上加工得到与所述线路层、所述元器件连接的所述外层线路；
或者，所述通过图形转移和图形电镀的方式在所述第二绝缘介质层上和所述内层基板的第二侧上加工得到与所述线路层、所述元器件连接的外层线路，包括以下步骤：
在所述内层基板的第二侧和所述第二绝缘介质层上加工得到所述种子层；
通过感光遮蔽材料在所述种子层上加工得到与所述线路层、所述元器件连接的所述外层线路。
8.根据权利要求6或7所述的封装基板制作方法，其特征在于，还包括以下步骤：
利用增强介质材料在所述内层基板的第二侧和所述第二绝缘介质层上加工得到增强介质层，所述增强介质层覆盖所述外层线路。
9.一种封装基板，其特征在于，由权利要求1至8中任一项所述封装基板制作方法制备得到。
CN202210183253.1A 2022-02-25 2022-02-25 封装基板及其制作方法 Active CN114666995B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN202210183253.1A CN114666995B (zh) 2022-02-25 2022-02-25 封装基板及其制作方法
TW112103986A TW202335551A (zh) 2022-02-25 2023-02-04 封裝基板及其製作方法
KR1020230019425A KR20230127893A (ko) 2022-02-25 2023-02-14 패키지 기판 및 그 제작 방법
JP2023024012A JP2023124833A (ja) 2022-02-25 2023-02-20 パッケージ基板及びその製作方法
US18/174,619 US20230276576A1 (en) 2022-02-25 2023-02-25 Package substrate and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210183253.1A CN114666995B (zh) 2022-02-25 2022-02-25 封装基板及其制作方法

Publications (2)

Publication Number Publication Date
CN114666995A CN114666995A (zh) 2022-06-24
CN114666995B true CN114666995B (zh) 2024-03-26

Family

ID=82027342

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210183253.1A Active CN114666995B (zh) 2022-02-25 2022-02-25 封装基板及其制作方法

Country Status (5)

Country Link
US (1) US20230276576A1 (zh)
JP (1) JP2023124833A (zh)
KR (1) KR20230127893A (zh)
CN (1) CN114666995B (zh)
TW (1) TW202335551A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090074837A (ko) * 2007-06-29 2009-07-08 대덕전자 주식회사 능동 소자 내장을 위한 레이저 캐비티 형성 방법 및 이를적용한 인쇄 회로 기판
CN103887256A (zh) * 2014-03-27 2014-06-25 江苏长电科技股份有限公司 一种高散热芯片嵌入式电磁屏蔽封装结构及其制作方法
CN106098643A (zh) * 2016-08-10 2016-11-09 江阴芯智联电子科技有限公司 双向集成芯片重布线埋入式基板结构及其制作方法
CN110769598A (zh) * 2018-07-27 2020-02-07 宏启胜精密电子(秦皇岛)有限公司 内埋式电路板及其制作方法
CN111952201A (zh) * 2020-07-14 2020-11-17 珠海越亚半导体股份有限公司 一种嵌入式封装基板的制造方法
WO2021253573A1 (zh) * 2020-06-16 2021-12-23 珠海越亚半导体股份有限公司 散热兼电磁屏蔽嵌埋封装结构及其制作方法和基板

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5496445B2 (ja) * 2007-06-08 2014-05-21 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
TWI407537B (zh) * 2010-09-07 2013-09-01 矽品精密工業股份有限公司 具微機電元件之封裝結構及其製法
CN112103268B (zh) * 2020-08-05 2021-08-03 珠海越亚半导体股份有限公司 一种嵌入式封装结构及其制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090074837A (ko) * 2007-06-29 2009-07-08 대덕전자 주식회사 능동 소자 내장을 위한 레이저 캐비티 형성 방법 및 이를적용한 인쇄 회로 기판
CN103887256A (zh) * 2014-03-27 2014-06-25 江苏长电科技股份有限公司 一种高散热芯片嵌入式电磁屏蔽封装结构及其制作方法
CN106098643A (zh) * 2016-08-10 2016-11-09 江阴芯智联电子科技有限公司 双向集成芯片重布线埋入式基板结构及其制作方法
CN110769598A (zh) * 2018-07-27 2020-02-07 宏启胜精密电子(秦皇岛)有限公司 内埋式电路板及其制作方法
WO2021253573A1 (zh) * 2020-06-16 2021-12-23 珠海越亚半导体股份有限公司 散热兼电磁屏蔽嵌埋封装结构及其制作方法和基板
CN111952201A (zh) * 2020-07-14 2020-11-17 珠海越亚半导体股份有限公司 一种嵌入式封装基板的制造方法

Also Published As

Publication number Publication date
TW202335551A (zh) 2023-09-01
US20230276576A1 (en) 2023-08-31
CN114666995A (zh) 2022-06-24
KR20230127893A (ko) 2023-09-01
JP2023124833A (ja) 2023-09-06

Similar Documents

Publication Publication Date Title
JP4079699B2 (ja) 多層配線回路基板
US7821795B2 (en) Multilayer wiring board
CN102293071B (zh) 线路板及其制造方法
KR100656751B1 (ko) 전자소자 내장 인쇄회로기판 및 그 제조방법
US7282394B2 (en) Printed circuit board including embedded chips and method of fabricating the same using plating
JP3910045B2 (ja) 電子部品内装配線板の製造方法
US20100255634A1 (en) Manufacturing method of bottom substrate of package
US20120017435A1 (en) Method of manufacturing PCB having electronic components embedded therein
KR20030007438A (ko) 다층프린트배선판 및 다층프린트배선판의 제조방법
US11856699B2 (en) Inductor built-in substrate
KR20160059125A (ko) 소자 내장형 인쇄회로기판 및 그 제조방법
JP2004152904A (ja) 電解銅箔、電解銅箔付きフィルム及び多層配線基板と、その製造方法
US20090077799A1 (en) Circuit board structure with capacitor embedded therein and method for fabricating the same
KR100536315B1 (ko) 반도체 패키지 기판 및 그 제조 방법
CN114666995B (zh) 封装基板及其制作方法
KR100972431B1 (ko) 임베디드 인쇄회로기판 및 그 제조방법
KR20150043135A (ko) 금속막을 포함한 인쇄회로기판 및 그것을 포함한 반도체 패키지
KR20030011433A (ko) 다층 인쇄회로기판의 숨겨진 레이저 비아홀 제조방법
KR100601476B1 (ko) 메탈코어를 이용한 패키지 기판 및 그 제조방법
CN213694310U (zh) 一种元件嵌入式封装填充结构
KR101609268B1 (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
CN213755117U (zh) 一种多元件同槽封装的集成电路构件
KR101580285B1 (ko) 솔더 레지스트 필름, 이를 포함하는 패키지 기판 및 그 제조 방법
US20230232544A1 (en) Semiconductor package
JP2004087991A (ja) 多層配線基板の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant