CN111463178B - 一种散热嵌埋封装方法 - Google Patents

一种散热嵌埋封装方法 Download PDF

Info

Publication number
CN111463178B
CN111463178B CN202010570659.6A CN202010570659A CN111463178B CN 111463178 B CN111463178 B CN 111463178B CN 202010570659 A CN202010570659 A CN 202010570659A CN 111463178 B CN111463178 B CN 111463178B
Authority
CN
China
Prior art keywords
layer
circuit layer
metal layer
hole
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010570659.6A
Other languages
English (en)
Other versions
CN111463178A (zh
Inventor
陈先明
王闻师
杨威源
李敏雄
黄本霞
冯磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuhai Yueya Semiconductor Co ltd
Original Assignee
Zhuhai Yueya Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuhai Yueya Semiconductor Co ltd filed Critical Zhuhai Yueya Semiconductor Co ltd
Priority to CN202010570659.6A priority Critical patent/CN111463178B/zh
Publication of CN111463178A publication Critical patent/CN111463178A/zh
Priority to JP2020153105A priority patent/JP7047034B2/ja
Priority to TW109131617A priority patent/TWI728914B/zh
Priority to US17/026,788 priority patent/US11114310B1/en
Application granted granted Critical
Publication of CN111463178B publication Critical patent/CN111463178B/zh
Priority to KR1020210073623A priority patent/KR102507887B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明公开了一种散热嵌埋封装方法，包括以下步骤：制作具有至少一个通孔的框架；在第一表面粘贴胶带，通孔中放置器件；用感光绝缘材料完全填充通孔并使通孔下部的感光绝缘材料完全固化，但通孔上部及第二表面上覆盖的感光绝缘材料未完全固化；在第一表面上进行电镀并形成第一金属层，在器件的上表面和侧面、感光绝缘材料的上表面以及第一铜柱的上端面进行电镀并形成第二金属层；进行蚀刻，以分别得到第一线路层和第二线路层。本发明通过第二金属层包裹器件的上表面及至少部分侧面，相较于原有单面散热封装方式，本发明增加了器件的散热面积，使得器件可以进行多方位散热，从而使散热效率得以提高。

Description

一种散热嵌埋封装方法
技术领域
本发明涉及半导体封装领域，特别涉及一种封装方法。
背景技术
随着电子行业的高速发展，现有电子产品已日趋轻薄化，集成度和功能性也日益提高，故用于承载电阻、电容或芯片等电子器件的电路板也必然朝着轻薄化的方向发展，因而衍生出了电路板封装技术。其中，埋入式封装技术已在滤波器、功率放大器等电源管理类产品上得到广泛应用，越来越受到人们的青睐。埋入式封装技术是把电子器件埋入到嵌埋封装基板内部的高密度封装技术，可缩短线路长度、改善电气特性，能减少电路板板面的焊接点，从而提高封装的可靠性、降低成本。但，随着电子器件集成度越来越高，散热成为了嵌埋封装设计中首要考虑的因素之一。
现有技术中的嵌埋封装技术是采用单面散热的封装方式，即在嵌埋封装基板的背面通过镭射钻孔或等离子蚀刻的方式形成通孔，再将通孔金属化形成导热铜柱，或是直接在嵌埋封装基板背面开设大面积的铜片。此种单面散热的封装方式散热面积有限，使用镭射钻孔或等离子蚀刻的方式易对电子器件造成破坏且生产成本高、制作周期长。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一。为此，本发明提出一种散热嵌埋封装方法，能够提高器件的散热面积，降低生产成本、缩短制作周期。
根据本发明实施例的一种散热嵌埋封装方法，包括以下步骤：S1，制作具有至少一个通孔的框架，所述框架还竖直设置有若干第一铜柱，所述框架的下表面为第一表面；S2，在所述第一表面粘贴胶带，使得所述胶带具有粘性的一面与所述第一表面相贴合，所述通孔中放置器件，所述器件的触点与所述胶带相贴合；S3，用感光绝缘材料固化于所述通孔的部分空间，使所述器件的上表面及至少部分所述器件的侧面裸露在外；S4，去除所述胶带，在所述第一表面上进行电镀并形成第一金属层，在所述器件的上表面和侧面、所述感光绝缘材料的上表面以及所述第一铜柱的上端面进行电镀并形成第二金属层，所述第二金属层覆盖所述第一铜柱的上端面和所述器件的上表面及至少部分侧面；S5，对所述第一金属层及所述第二金属层进行蚀刻，以分别得到第一线路层和第二线路层，所述器件的触点与所述第一线路层电性连接，所述第一铜柱的上下两端分别与所述第二线路层和所述第一线路层电性连接。
至少具有如下有益效果：本发明通过胶带粘附设置于通孔内的器件，简化了封装工艺；第二金属层包裹器件的上表面及至少部分侧面，相较于原有单面散热封装方式，本发明增加了器件的散热面积，使得器件可以进行多方位散热，从而使散热效率得以提高；使用感光绝缘材料填充部分通孔，相较于镭射钻孔或等离子蚀刻等方式可降低生产成本、缩短制作周期。
根据本发明的一些实施例，所述步骤S3具体包括：S3.1，先用感光绝缘材料完全填充所述通孔；S3.2，对所述第一表面及与所述第一表面相对的第二表面分别通过不同能量进行曝光，使所述通孔下部的所述感光绝缘材料完全固化，但所述通孔上部的所述感光绝缘材料未完全固化；S3.3，通过显影使所述器件的上表面及至少部分所述器件的侧面裸露在外。
根据本发明的一些实施例，所述步骤S3具体包括：S3.1，用感光绝缘材料完全填充所述通孔并覆盖与所述第一表面相对的第二表面；S3.2，对所述第一表面及所述第二表面分别通过不同能量进行曝光，使所述通孔下部的所述感光绝缘材料完全固化，但所述通孔上部及所述第二表面上覆盖的所述感光绝缘材料未完全固化；S3.3，通过显影使所述器件的上表面及至少部分所述器件的侧面裸露在外，并使所述第二表面上覆盖的所述感光绝缘材料在所述第一铜柱对应的区域形成孔洞。
根据本发明的一些实施例，所述步骤S4具体包括：S4.1，先去除所述胶带，在所述第一表面上通过电镀或溅射的方式形成第一种子层，在所述感光绝缘材料的上表面、所述器件的上表面和侧面以及所述孔洞的内表面通过电镀或溅射的方式形成第二种子层；S4.2，在所述第一种子层及所述第二种子层上进行电镀并分别形成第一金属层和第二金属层，所述第二金属层包裹所述器件的上表面及至少部分侧面并完全填充所述孔洞。
根据本发明的一些实施例，所述步骤S4具体包括：S4.1，先去除所述胶带，在所述第一表面上通过电镀或溅射的方式形成第一种子层，在所述感光绝缘材料的上表面、所述器件的上表面和侧面以及所述第一铜柱的上端通过电镀或溅射的方式形成第二种子层；S4.2，在所述第一种子层及所述第二种子层上进行电镀并分别形成第一金属层和第二金属层，所述第二金属层包裹所述器件的上表面及至少部分侧面。
根据本发明的一些实施例，所述步骤S5具体包括：S5.1，在所述第一金属层及所述第二金属层上贴附第一感光膜；S5.2，通过光刻显影的方式得到线路图案并通过蚀刻的方式分别在所述第一金属层及所述第二金属层上得到第一线路层和第二线路层，所述器件的触点与所述第一线路层电性连接，所述第一铜柱的上下两端分别与所述第二线路层和所述第一线路层电性连接；S5.3，去除所述第一感光膜。
根据本发明的一些实施例，还包括以下步骤：S6，分别在所述第一线路层和所述第二线路层上形成若干第二铜柱，用介质材料填充并压合以在所述第一线路层和所述第二线路层上分别形成第一填封层和第二填封层，通过蚀刻对所述介质材料进行减薄以露出所述第二铜柱；S7，在所述第一填封层和所述第二填封层上分别形成第三线路层和第四线路层，所述第二铜柱可分别电性连接所述第一线路层与所述第三线路层、所述第二线路层与所述第四线路层。
根据本发明的一些实施例，所述步骤S6具体包括：S6.1，分别在所述第一线路层和所述第二线路层上贴附第二感光膜；S6.2，通过光刻显影的方式分别在所述第一线路层和所述第二线路层上的所述第二感光膜上形成若干铜柱通孔；S6.3，在所述铜柱通孔中通过电镀形成若干所述第二铜柱后去除所述第二感光膜；S6.4，用介质材料填充并压合以在所述第一线路层和所述第二线路层上分别形成第一填封层和第二填封层，通过蚀刻对所述介质材料进行减薄以露出所述第二铜柱。
根据本发明的一些实施例，还包括以下步骤：S8，对最外层线路层涂覆或压合阻焊材料，并在所述阻焊材料上形成阻焊开窗。
根据本发明的一些实施例，所述框架由树脂材料制成。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1为本发明实施例中步骤S2得到的纵向截面示意图；
图2为本发明实施例中步骤S3得到的纵向截面示意图；
图3为本发明实施例中步骤S4得到的纵向截面示意图；
图4为本发明实施例中步骤S5得到的纵向截面示意图；
图5为本发明其中一种实施例中步骤S6得到的纵向截面示意图；
图6为本发明其中一种实施例中步骤S7得到的纵向截面示意图；
图7为本发明另一种实施例中步骤S8得到的纵向截面示意图。
附图标记：框架1、第一表面11、第一种子111、第二表面12、第二种子层121、通孔13、第一铜柱14、第一金属层15、第一线路层151、第二金属层16、第二线路层161、第一填封层17、第三线路层171、第二填封层18、第四线路层181、阻焊开窗19、胶带2、器件3、孔洞4、第一感光膜5、第二铜柱6。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
在本发明的描述中，需要理解的是，涉及到方位描述，例如上、下等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本发明的描述中，若干的含义是一个或者多个，多个的含义是两个及两个以上。如果有描述到第一、第二、第三、第四只是用于区分技术特征为目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量或者隐含指明所指示的技术特征的先后关系。
本发明的描述中，除非另有明确的限定，设置、连接、贴合等词语应做广义理解，所属技术领域技术人员可以结合技术方案的具体内容合理确定上述词语在本发明中的具体含义。
参照图1至图4，本发明公开了一种散热嵌埋封装方法，包括以下步骤：
S1，制作具有至少一个通孔13的框架1，框架1还竖直设置有若干第一铜柱14，框架1的下表面为第一表面11；
S2，在第一表面11粘贴胶带2，使得胶带2具有粘性的一面与第一表面11相贴合，通孔13中放置器件3，器件3的触点与胶带2相贴合；
S3，用感光绝缘材料固化于通孔13的部分空间，使器件3的上表面及至少部分器件3的侧面裸露在外；
S4，去除胶带2，在第一表面11上进行电镀并形成第一金属层15，在器件3的上表面和侧面、感光绝缘材料的上表面以及第一铜柱14的上端面进行电镀并形成第二金属层16，第二金属层16覆盖第一铜柱14的上端面和器件3的上表面及至少部分侧面；
S5，对第一金属层15及第二金属层16进行蚀刻，以分别得到第一线路层151和第二线路层161，器件3的触点与第一线路层151电性连接，第一铜柱14的上下两端分别与第二线路层161和第一线路层151电性连接。
可以理解的是，本发明通过胶带2粘附设置于通孔13内的器件3，简化了封装工艺；第二金属层16包裹器件3的上表面及至少部分侧面，相较于原有单面散热封装方式，本发明增加了器件3的散热面积，使得器件3可以进行多方位散热，从而使散热效率得以提高；使用感光绝缘材料填充部分通孔13，相较于镭射钻孔或等离子蚀刻等方式可降低生产成本、缩短制作周期。
具体地，框架1由树脂制成，第一铜柱14由铜制成。
具体地，在步骤S1中，通孔13及第一铜柱14均可以有一个或多个，多个通孔13分布于框架1上，若干个第一铜柱14分布于框架1上。
具体地，步骤S2中，器件3可以是电阻、电容、电感等被动器件，也可以是芯片等主动器件，器件3可以是单颗的器件3，也可以是背靠背堆叠后的多颗器件3的组合。胶带2可以采用热解胶带或紫外光照射失粘胶带等，采用热解胶带时，可通过加热使热解胶带达到一定温度，再去除胶带2。
具体地，步骤S3中，感光绝缘材料为一种可以在光（紫外光或可见光）或高能射线（主要是电子束）的作用下，将小分子不饱和的有机低聚物伴随特定的催化剂的效果经过交联聚合成的稳定固态有机高分子产物，这种产物具有良好的介电性能（电绝缘性能），介电常数2.5～3.4，介电损耗0.001～0.01，介电强度100KV～400KV，面电阻和体电阻10e17Ω.m，例如：PI聚酰亚胺、PPO聚氧二甲苯等。
具体地，步骤S4中，第一金属层15及第二金属层16为金属材质，包括但不限于金属铜等。另外，第二金属层16可覆盖器件3的全部侧面，也可只包裹器件3的部分侧面。当第二金属层16覆盖器件3的全部侧面时，器件3与第二金属层16的接触面积较大，更有利于器件3的散热；当第二金属层16包裹器件3的部分侧面时，由于通孔13的下部还包裹有固化的感光绝缘材料，因此器件3工作时产生的热应力可以更好的得到释放，可避免器件3的损坏。
本发明还提供一种实施例，具体步骤如下：
S1，制作具有至少一个通孔13的框架1，框架1还竖直设置有若干第一铜柱14，框架1的下表面为第一表面11；
S2，在第一表面11粘贴胶带2，使得胶带2具有粘性的一面与第一表面11相贴合，通孔13中放置器件3，器件3的触点与胶带2相贴合；
S3.1，先用感光绝缘材料完全填充通孔13；
S3.2，对第一表面11及与第一表面11相对的第二表面12分别通过不同能量进行曝光，使通孔13下部的感光绝缘材料完全固化，但通孔13上部的感光绝缘材料未完全固化；
S3.3，通过显影使器件3的上表面及至少部分器件3的侧面裸露在外；
S4.1，先去除胶带2，在第一表面11上通过电镀或溅射的方式形成第一种子层111，在感光绝缘材料的上表面、器件3的上表面和侧面以及所述第一铜柱14的上端通过电镀或溅射的方式形成第二种子层121；
S4.2，在第一种子层111及第二种子层121上进行电镀并分别形成第一金属层15和第二金属层16，第二金属层16包裹器件3的上表面及至少部分侧面；
S5.1，在第一金属层15及第二金属层16上贴附第一感光膜5；
S5.2，通过光刻显影的方式得到线路图案并通过蚀刻的方式分别在第一金属层15及第二金属层16上得到第一线路层151和第二线路层161，器件3的触点与第一线路层151电性连接，第一铜柱14的上下两端分别与第二线路层161和第一线路层151电性连接；
S5.3，去除第一感光膜5；
S6，分别在第一线路层151和第二线路层161上形成若干第二铜柱6，用介质材料填充并压合以在第一线路层151和第二线路层161上分别形成第一填封层17和第二填封层18，通过蚀刻对介质材料进行减薄以露出第二铜柱6；
S7，在第一填封层17和第二填封层18上分别形成第三线路层171和第四线路层181，第二铜柱6可分别电性连接第一线路层151与第三线路层171、第二线路层161与第四线路层181。
具体地，步骤S3.2中，可以先对第二表面12进行曝光，再对第一表面11进行重剂量的二次曝光。例如，可以使用波长为365nm的300mj/cm^2的曝光能量对第二表面12进行曝光，再用波长为365nm的600mj/cm^2的曝光能量对第一表面11进行曝光，可使通孔13下部的感光绝缘材料完全固化，但上部未完全固化。
具体地，步骤S3.3中，在显影操作后，通孔13上部的相应位置会被去除，成为镂空状态，因此器件3的上表面及至少部分器件3的侧面会裸露在外。
具体地，步骤S4.1中，第一种子层111及第二种子层121可以为金属，包括但不限于金属钛、铜、钛钨的合金等。第一种子层111及第二种子层121的存在可以使得后续第一金属层15和第二金属层16在进行电镀时可以更好地附着于相应区域。
具体地，步骤S5.3中，第一感光膜5可以为经过紫外线曝光后，在显影液中溶解度会发生变化的有机化合物，包括但不限于光刻胶等。可通过退膜工艺将第一感光膜5去除，例如可通过氢氧化钠等物质使第一感光膜5退去，但不限于此种退膜方法。
在本发明还提供另外一种实施例，具体步骤如下：
S1，制作具有至少一个通孔13的框架1，框架1还竖直设置有若干第一铜柱14，框架1的下表面为第一表面11；
S2，在第一表面11粘贴胶带2，使得胶带2具有粘性的一面与第一表面11相贴合，通孔13中放置器件3，器件3的触点与胶带2相贴合；
S3.1，用感光绝缘材料完全填充通孔13并覆盖与第一表面11相对的第二表面12；
S3.2，对第一表面11及第二表面12分别通过不同能量进行曝光，使通孔13下部的感光绝缘材料完全固化，但通孔13上部及第二表面12上覆盖的感光绝缘材料未完全固化；
S3.3，通过显影使器件3的上表面及至少部分器件3的侧面裸露在外，并使第二表面12上覆盖的感光绝缘材料在第一铜柱14对应的区域形成孔洞4；
S4.1，先去除胶带2，在第一表面11上通过电镀或溅射的方式形成第一种子层111，在感光绝缘材料的上表面、器件3的上表面和侧面以及孔洞4的内表面通过电镀或溅射的方式形成第二种子层121；
S4.2，在第一种子层111及第二种子层121上进行电镀并分别形成第一金属层15和第二金属层16，第二金属层16包裹器件3的上表面及至少部分侧面并完全填充孔洞4；
S5.1，在第一金属层15及第二金属层16上贴附第一感光膜5；
S5.2，通过光刻显影的方式得到线路图案并通过蚀刻的方式分别在第一金属层15及第二金属层16上得到第一线路层151和第二线路层161，器件3的触点与第一线路层151电性连接，第一铜柱14的上下两端分别与第二线路层161和第一线路层151电性连接；
S5.3，去除第一感光膜5；
S6.1，分别在第一线路层151和第二线路层161上贴附第二感光膜；
S6.2，通过光刻显影的方式分别在第一线路层151和第二线路层161上的第二感光膜上形成若干铜柱通孔；
S6.3，在铜柱通孔中通过电镀形成若干第二铜柱6后去除第二感光膜；
S6.4，用介质材料填充并压合以在第一线路层151和第二线路层161上分别形成第一填封层17和第二填封层18，通过蚀刻对介质材料进行减薄以露出第二铜柱6；
S7，在第一填封层17和第二填封层18上分别形成第三线路层171和第四线路层181，第二铜柱6可分别电性连接第一线路层151与第三线路层171、第二线路层161与第四线路层181；
S8，对最外层线路层涂覆或压合阻焊材料，并在阻焊材料上形成阻焊开窗19。
其中，本实施例中的步骤S3.1与前一实施例中的步骤S3.1的区别在于用感光绝缘材料填充通孔13的同时也覆盖了第二表面12，将感光绝缘材料覆盖第二表面12可以在后面曝光显影的步骤中对第二表面12起到一定的保护作用，防止第二表面12的腐蚀。
具体地，步骤S6.2中，第二感光膜为通过紫外线照射后能够产生聚合反应并附着于板面的物质，包括但不限于感光干膜等。
具体地，步骤S6.4中，介质材料可以采用高分子聚合物材料，如树脂材料等。
具体地，步骤S7中，在第一填封层17和第二填封层18上分别形成第三线路层171和第四线路层181的方法可参考步骤S4及步骤S5，首先在第一填封层17和第二填封层18上分别通过电镀或溅射的方式形成第三种子层和第四种子层，再在第三种子层和第四种子层上进行电镀以分别形成第三金属层及第四金属层，在第三金属层及第四金属层上贴附第一感光膜5，并通过光刻显影的方式得到线路图，最后通过蚀刻的方式在第三金属层及第四金属层上得到第三线路层171和第四线路层181。其中，第三种子层及第四种子层可以为金属，包括但不限于金属钛、铜、钛钨的合金等。第三金属层及第四金属层为金属材质，包括但不限于金属铜等。器件3的热量可通过第一线路层151和第二线路层161分别经过第二铜柱6传递至第三线路层171和第四线路层181，最终传递到外部。
需要说明的是，本发明可通过重复步骤S6和步骤S7实现更多线路层的增加，而不仅限于本实施例中的四层电路层。
具体地，步骤S8具体为在第一线路层151与第二线路层161上涂覆或压合阻焊材料，或者是在第三线路层171与第四线路层181上涂覆或压合阻焊材料。
上面结合附图对本发明实施例作了详细说明，但是本发明不限于上述实施例，在所属技术领域普通技术人员所具备的知识范围内，还可以在不脱离本发明宗旨的前提下作出各种变化。

Claims (7)

1.一种散热嵌埋封装方法，其特征在于，包括以下步骤：
S1，制作具有至少一个通孔(13)的框架(1)，所述框架(1)还竖直设置有若干第一铜柱(14)，所述框架(1)的下表面为第一表面(11)；
S2，在所述第一表面(11)粘贴胶带(2)，使得所述胶带(2)具有粘性的一面与所述第一表面(11)相贴合，所述通孔(13)中放置器件(3)，所述器件(3)的触点与所述胶带(2)相贴合；
S3，用感光绝缘材料完全填充所述通孔(13)并覆盖所述框架(1)的上表面，所述框架(1)的上表面为第二表面(12)，对所述第一表面(11)及所述第二表面(12)分别通过不同能量进行曝光，使所述通孔(13)下部的所述感光绝缘材料完全固化，但所述通孔(13)上部及所述第二表面(12)上覆盖的所述感光绝缘材料未完全固化，通过显影使所述器件(3)的上表面及至少部分所述器件(3)的侧面裸露在外，并使所述第二表面(12)上覆盖的所述感光绝缘材料在所述第一铜柱(14)对应的区域形成孔洞(4)；
S4，去除所述胶带(2)，在所述第一表面(11)上进行电镀并形成第一金属层(15)，在所述器件(3)的上表面和侧面、所述感光绝缘材料的上表面以及所述第一铜柱(14)的上端面进行电镀并形成第二金属层(16)，所述第二金属层(16)覆盖所述第一铜柱(14)的上端面和所述器件(3)的上表面及至少部分侧面；
S5，对所述第一金属层(15)及所述第二金属层(16)进行蚀刻，以分别得到第一线路层(151)和第二线路层(161)，所述器件(3)的触点与所述第一线路层(151)电性连接，所述第一铜柱(14)的上下两端分别与所述第二线路层(161)和所述第一线路层(151)电性连接。
2.根据权利要求1所述的一种散热嵌埋封装方法，其特征在于，所述步骤S4具体包括：
S4.1，先去除所述胶带(2)，在所述第一表面(11)上通过电镀或溅射的方式形成第一种子层(111)，在所述感光绝缘材料的上表面、所述器件(3)的上表面和侧面以及所述孔洞(4)的内表面通过电镀或溅射的方式形成第二种子层(121)；
S4.2，在所述第一种子层(111)及所述第二种子层(121)上进行电镀并分别形成第一金属层(15)和第二金属层(16)，所述第二金属层(16)包裹所述器件(3)的上表面及至少部分侧面并完全填充所述孔洞(4)。
3.根据权利要求1和2任一项所述的一种散热嵌埋封装方法，其特征在于，所述步骤S5具体包括：
S5.1，在所述第一金属层(15)及所述第二金属层(16)上贴附第一感光膜(5)；
S5.2，通过光刻显影的方式得到线路图案并通过蚀刻的方式分别在所述第一金属层(15)及所述第二金属层(16)上得到第一线路层(151)和第二线路层(161)，所述器件(3)的触点与所述第一线路层(151)电性连接，所述第一铜柱(14)的上下两端分别与所述第二线路层(161)和所述第一线路层(151)电性连接；
S5.3，去除所述第一感光膜(5)。
4.根据权利要求1所述的一种散热嵌埋封装方法，其特征在于，还包括以下步骤：
S6，分别在所述第一线路层(151)和所述第二线路层(161)上形成若干第二铜柱(6)，用介质材料填充并压合以在所述第一线路层(151)和所述第二线路层(161)上分别形成第一填封层(17)和第二填封层(18)，通过蚀刻对所述介质材料进行减薄以露出所述第二铜柱(6)；
S7，在所述第一填封层(17)和所述第二填封层(18)上分别形成第三线路层(171)和第四线路层(181)，所述第二铜柱(6)可分别电性连接所述第一线路层(151)与所述第三线路层(171)、所述第二线路层(161)与所述第四线路层(181)。
5.根据权利要求4所述的一种散热嵌埋封装方法，其特征在于，所述步骤S6具体包括：
S6.1，分别在所述第一线路层(151)和所述第二线路层(161)上贴附第二感光膜；
S6.2，通过光刻显影的方式分别在所述第一线路层(151)和所述第二线路层(161)上的所述第二感光膜上形成若干铜柱通孔；
S6.3，在所述铜柱通孔中通过电镀形成若干所述第二铜柱(6)后去除所述第二感光膜；
S6.4，用介质材料填充并压合以在所述第一线路层(151)和所述第二线路层(161)上分别形成第一填封层(17)和第二填封层(18)，通过蚀刻对所述介质材料进行减薄以露出所述第二铜柱(6)。
6.根据权利要求1和4任一项所述的一种散热嵌埋封装方法，其特征在于，还包括以下步骤：
S8，对最外层线路层涂覆或压合阻焊材料，并在所述阻焊材料上形成阻焊开窗(19)。
7.根据权利要求1所述的一种散热嵌埋封装方法，其特征在于，所述框架(1)由树脂制成。
CN202010570659.6A 2020-06-22 2020-06-22 一种散热嵌埋封装方法 Active CN111463178B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN202010570659.6A CN111463178B (zh) 2020-06-22 2020-06-22 一种散热嵌埋封装方法
JP2020153105A JP7047034B2 (ja) 2020-06-22 2020-09-11 放熱埋め込みパッケージング方法
TW109131617A TWI728914B (zh) 2020-06-22 2020-09-15 散熱嵌埋封裝方法
US17/026,788 US11114310B1 (en) 2020-06-22 2020-09-21 Embedded packaging method capable of realizing heat dissipation
KR1020210073623A KR102507887B1 (ko) 2020-06-22 2021-06-07 방열 매립 패키징 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010570659.6A CN111463178B (zh) 2020-06-22 2020-06-22 一种散热嵌埋封装方法

Publications (2)

Publication Number Publication Date
CN111463178A CN111463178A (zh) 2020-07-28
CN111463178B true CN111463178B (zh) 2020-10-09

Family

ID=71682077

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010570659.6A Active CN111463178B (zh) 2020-06-22 2020-06-22 一种散热嵌埋封装方法

Country Status (5)

Country Link
US (1) US11114310B1 (zh)
JP (1) JP7047034B2 (zh)
KR (1) KR102507887B1 (zh)
CN (1) CN111463178B (zh)
TW (1) TWI728914B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112103268B (zh) * 2020-08-05 2021-08-03 珠海越亚半导体股份有限公司 一种嵌入式封装结构及其制造方法
CN112103191B (zh) * 2020-08-07 2022-01-11 珠海越亚半导体股份有限公司 芯片封装结构及其制作方法
CN112103192B (zh) * 2020-08-07 2022-02-15 珠海越亚半导体股份有限公司 芯片封装结构及其制作方法
CN114361040B (zh) * 2021-11-18 2023-03-24 珠海越亚半导体股份有限公司 一种双面互联嵌入式芯片封装结构及其制造方法
CN114496818A (zh) * 2021-12-09 2022-05-13 珠海越亚半导体股份有限公司 多器件分层嵌埋封装结构及其制作方法
CN114449739A (zh) * 2022-01-27 2022-05-06 华为数字能源技术有限公司 封装模组及其制备方法、电子设备
CN115116997A (zh) * 2022-05-13 2022-09-27 珠海越亚半导体股份有限公司 一种液体循环冷却封装基板及其制作方法
CN115884526B (zh) * 2022-09-06 2023-09-15 珠海越亚半导体股份有限公司 一种高散热混合基板制作方法及半导体结构

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102117782A (zh) * 2010-01-06 2011-07-06 南亚电路板股份有限公司 复合埋入式元件结构及其制造方法
CN106997870A (zh) * 2016-01-26 2017-08-01 珠海越亚封装基板技术股份有限公司 新型嵌入式封装

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101989582B (zh) * 2009-07-31 2012-09-19 全懋精密科技股份有限公司 嵌埋半导体芯片的封装基板
TWI416701B (zh) * 2010-05-20 2013-11-21 Advanced Semiconductor Eng 半導體封裝結構
CN103219306A (zh) * 2012-01-19 2013-07-24 欣兴电子股份有限公司 嵌埋有电子组件的封装结构及其制法
KR101870153B1 (ko) * 2016-11-28 2018-06-25 주식회사 네패스 절연 프레임을 이용한 반도체 패키지 및 이의 제조방법
TW201933568A (zh) * 2018-01-26 2019-08-16 鈺橋半導體股份有限公司 中介層及電性元件併於基底板中之線路板製法
EP3621107A1 (en) * 2018-09-10 2020-03-11 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component with dielectric layer for embedding in component carrier

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102117782A (zh) * 2010-01-06 2011-07-06 南亚电路板股份有限公司 复合埋入式元件结构及其制造方法
CN106997870A (zh) * 2016-01-26 2017-08-01 珠海越亚封装基板技术股份有限公司 新型嵌入式封装

Also Published As

Publication number Publication date
KR20210157867A (ko) 2021-12-29
TW202201666A (zh) 2022-01-01
TWI728914B (zh) 2021-05-21
CN111463178A (zh) 2020-07-28
JP7047034B2 (ja) 2022-04-04
KR102507887B1 (ko) 2023-03-07
US11114310B1 (en) 2021-09-07
JP2022002287A (ja) 2022-01-06

Similar Documents

Publication Publication Date Title
CN111463178B (zh) 一种散热嵌埋封装方法
US7849591B2 (en) Method of manufacturing a printed wiring board
KR100392148B1 (ko) 반도체장치,이의제조방법및반도체장치용테이프캐리어
US8789271B2 (en) Method for integrating an electronic component into a printed circuit board
JP5147678B2 (ja) 微細配線パッケージの製造方法
US6803257B2 (en) Printed circuit board with a heat dissipation element, method for manufacturing the printed circuit board, and package comprising the printed circuit board
TWI327363B (en) Carrier structure for semiconductor chip and method for manufacturing the same
US20100288535A1 (en) Electronic component-embedded printed circuit board comprising cooling member and method of manufacturing the same
US7791120B2 (en) Circuit device and manufacturing method thereof
JP2007535156A (ja) 埋込み構成要素からの熱伝導
JP2004153084A (ja) 多層配線基板の製造方法及び多層配線基板
JP2002290051A (ja) 部品内蔵モジュールとその製造方法
US20090309231A1 (en) Semiconductor device and method of manufacturing the same
JP2004023103A (ja) 高電圧ｂｇａパッケージ、高電圧ｂｇａパッケージ用ヒートスプレッダーの製造方法及び高電圧ｂｇａパッケージ用ヒートスプレッダー
JP2008159682A (ja) 多層プリント配線板およびその製造方法
US20070114647A1 (en) Carrier board structure with semiconductor chip embedded therein
US11570905B2 (en) Method of manufacturing component carrier and component carrier
TWI581688B (zh) 內埋式元件封裝結構及其製作方法
US10897823B2 (en) Circuit board, package structure and method of manufacturing the same
US6602739B1 (en) Method for making multichip module substrates by encapsulating electrical conductors and filling gaps
KR100888561B1 (ko) 능동소자 내장형 인쇄회로기판 제조 방법
JP3229456U (ja) 放熱埋め込み型パッケージ構造
JP2008205124A (ja) 電子部品内蔵型配線基板及びその製造方法
US12041721B2 (en) Component carrier comprising at least two components
CN215266272U (zh) 基于铜箔载板的高散热板级扇出封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant