JP2004023103A - 高電圧ｂｇａパッケージ、高電圧ｂｇａパッケージ用ヒートスプレッダーの製造方法及び高電圧ｂｇａパッケージ用ヒートスプレッダー - Google Patents

高電圧ｂｇａパッケージ、高電圧ｂｇａパッケージ用ヒートスプレッダーの製造方法及び高電圧ｂｇａパッケージ用ヒートスプレッダー Download PDF

Info

Publication number
JP2004023103A
JP2004023103A JP2003167601A JP2003167601A JP2004023103A JP 2004023103 A JP2004023103 A JP 2004023103A JP 2003167601 A JP2003167601 A JP 2003167601A JP 2003167601 A JP2003167601 A JP 2003167601A JP 2004023103 A JP2004023103 A JP 2004023103A
Authority
JP
Japan
Prior art keywords
heat spreader
metal film
film
bga package
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003167601A
Other languages
English (en)
Other versions
JP4418177B2 (ja
Inventor
Heung-Kyu Kwon
権　興奎
Tae-Je Cho
趙　泰済
Min-Ha Kim
金　▼民▲河
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2004023103A publication Critical patent/JP2004023103A/ja
Application granted granted Critical
Publication of JP4418177B2 publication Critical patent/JP4418177B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Dispersion Chemistry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】静電気による半導体チップの損傷を防止する高電圧ＢＧＡパッケージ、高電圧ＢＧＡパッケージ用ヒートスプレッダーの製造方法及び高電圧ＢＧＡパッケージ用ヒートスプレッダーを提供する。
【解決手段】高電圧ＢＧＡパッケージは、中央に貫通部２００ａを有する印刷回路基板２００と、印刷回路基板２００の下面に形成された連結パッド２０１と、印刷回路基板２００の下面に配列されたソルダボール２１０と、印刷回路基板２００の上部に形成され絶縁体膜１１１を含むヒートスプレッダー１１０と、ヒートスプレッダー１１０の下面に装着され、連結パッド２０１と連結されたボンディングパッド１０１ａを有する半導体チップ１０１と、貫通部２００ａを充填しつつ半導体チップ１０１の下面に形成されたパッシブ膜２３０とを含む。ヒートスプレッダー１１０として絶縁性セラミック材を使用することによって、静電荷の放電によるＥＳＤ不良を減少できる。
【選択図】　図１

Description

【０００１】
【発明の属する技術分野】
本発明は高電圧ＢＧＡパッケージに関し、特に、ＢＧＡパッケージのヒートスプレッダーとその製造方法、及びこれを適用したＢＧＡパッケージに関する。
【０００２】
【従来の技術】
素子が高集積化されるにつれて、半導体メモリー装置が形成された半導体チップの連結パッドは増加し、これによって印刷回路基板に実装されるパッケージのリード線数も大幅に増加するようになった。リード線の数が増加するのに伴い、既存のリードフレームを適用したパッケージング技術では４００ピン以上の高集積半導体チップは収容できなくなっている。そこで、パッケージの板面下部に広い面積を利用してパッケージ出力端子を配置できる新しい概念のＢＧＡパッケージ（Ｂａｌｌ　ｇｒｉｄ　ａｒｒａｙ　ｐａｃｋａｇｅ）が導入された。
【０００３】
ＢＧＡパッケージは、四角板状のパッケージ支持本体の上面に半導体チップが装着され、印刷回路基板と接触される下面にはマトリックス状に配列されたソルダボールを含んでおり、印刷回路基板上に形成されたパッド上に整列された後、リフロー工程を利用して実装できるパッケージである。
【０００４】
このような形態のＢＧＡパッケージは、半導体チップの作動時に発生する熱の量が多い場合、パッケージ外部に熱を放出できるように半導体チップの上部にヒートスプレッダーを備えねばならない。ところが、半導体チップとパッケージ支持本体上に形成されたパッドとの間を連結するために連結したゴールドワイヤー（ｇｏｌｄ　ｗｉｒｅ）が上部に向かっているために、十分に熱を放出できるヒートスプレッダー（ｈｅａｔ　ｓｐｒｅａｄｅｒ）を装着し難く、高電圧用のＢＧＡパッケージには不適合である。
【０００５】
図１２は、前述したＢＧＡパッケージの熱放出構造上の短所を克服するために導入された新しい形態の高電圧ＢＧＡパッケージを示す図である。この高電圧ＢＧＡパッケージは、中央に所定の貫通部１２００ａを有するパッケージ印刷回路基板１２００と、この印刷回路基板１２００の下面に形成された連結パッド１２０１と、印刷回路基板１２００の上部に連結されたヒートスプレッダー１１１０と、前記ヒートスプレッダー１１１０と連結されたチップ支持部１１３０と、貫通部１２００ａを通じてチップ支持部１１３０の下面に装着されて表面に複数のボンディングパッド１１０１ａが形成された半導体チップ１１０１と、及び前記ボンディングパッド１１０１ａと連結パッド１２０１とを連結するゴールドワイヤ１１０１ｂとを含む。このような高電圧ＢＧＡパッケージは上部に設置されたヒートスプレッダー１１１０によって半導体チップ１１０１より発生した熱を外部に放出できる。図面の１１２０はヒートスプレッダー１１１０の下部金属膜を示す。
【０００６】
これと類似した従来技術が特許文献１にスティフナー付着ＴＡＢテープ及びＢＧＡパッケージという発明として開示されている。
ところが、このような従来の高電圧ＢＧＡパッケージは、上部に形成されたヒートスプレッダー１１１０が伝導性Ｃｕ及び表面処理されたＮｉで構成されており、半導体チップ１１０１の作動時に半導体チップ１１０１とヒートスプレッダー１１１０の間に静電気による異常電圧が発生して半導体チップ１０１が損傷される場合が多い。したがって、半導体装置のパッケージ生産の歩留まりが低くなり、半導体をセットに実装時、製品の信頼性を保障できない短所がある。
【０００７】
【特許文献１】
特開２００１−６８５１２号公報
【０００８】
【発明が解決しようとする課題】
本発明は前記のような問題点を解決するために創案されたものであって、次のような目的を有する。
すなわち本発明の目的は、半導体チップで発生する熱を放出するために装着されたヒートスプレッダーと半導体チップとの間の静電容量を減少させて、静電気による半導体チップの損傷を防止する高電圧ＢＧＡパッケージ、高電圧ＢＧＡパッケージ用ヒートスプレッダーの製造方法及び高電圧ＢＧＡパッケージ用ヒートスプレッダーを提供するものである。
【０００９】
【課題を解決するための手段】
前記技術的な課題を解決するために、本発明の高電圧ＢＧＡパッケージは、中央に所定の貫通孔を有する板状の印刷回路基板と、この印刷回路基板の下面に形成された連結パッドと、前記印刷回路基板の下面に、貫通孔を取り囲んで連結パッドと隣接して所定のマトリックス状に配列されたソルダボールと、印刷回路基板の上面に形成されて、高熱伝導率の電気的絶縁体膜を含むヒートスプレッダーと、このヒートスプレッダーの下面に貫通孔を通じて下向きに装着され、連結パッドとゴールドワイヤリング（ｇｏｌｄ　ｗｉｒｉｎｇ）された複数のボンディングパッドを有する半導体チップと、貫通孔を充填して半導体チップの下面に形成されたパッシブ膜とを含む。
【００１０】
ここで、印刷回路基板は合成樹脂で形成されており、ヒートスプレッダーは、下面に半導体チップを接着できるチップ支持部と、このチップ支持部の上部に形成された絶縁体膜と、この絶縁体膜の上部に形成された上部金属膜と、前記絶縁体膜の下部に形成された下部金属膜と、上部金属膜の表面に形成されて上部金属膜を保護する保護膜とを含むのが望ましい。ここで、絶縁膜は比較的熱伝導率の高いＡｌＮ、ＢｅＯ、Ａｌ２Ｏ３などのセラミック材料のいずれかで形成できる。
【００１１】
前記上部及び下部金属膜はＣｕまたはＣｕ合金を含み、保護膜はＮｉまたはＮｉ合金からなることが熱伝導性や電気伝導性の面で望ましい。保護膜にＮｉを用いると、無電解メッキで保護膜を形成することができ、製造が容易であって、費用面で望ましい。
そして、印刷回路基板の貫通孔の周辺に、パッシブ膜を取り囲むように板面より突設されたダムをさらに備えれば、パッシブ膜を形成するために、合成樹脂からなる液状の充填材を形成する時、充填材が印刷回路基板上の側傍に流れてソルダボールに拡張することを防止できる。
【００１２】
このような本発明の高電圧ＢＧＡパッケージに適用されるヒートスプレッダーは、セラミック材質の板状の絶縁体膜の上部に放熱金属膜と保護膜とが順次に積層されて形成された放熱板と、絶縁体膜の下部に形成されて中央に所定空間のチップ収容部を有する下部金属膜と、絶縁体膜の中央に形成されて半導体チップを接着できるチップ支持部とを含む。
【００１３】
絶縁体膜はＡｌＮ、Ａｌ２Ｏ３、ＢｅＯのような熱伝導性の高いセラミック材料で形成され、放熱金属膜及び下部金属膜はＣｕまたはＣｕ合金のいずれかで形成されることが電気伝導性及び熱伝導性が高く望ましい。そして保護膜は、金属膜の露出による外部環境からの侵害より保護するためにＮｉで形成されることが望ましい。このような保護膜は無電解メッキで形成される。
【００１４】
本発明による高電圧ＢＧＡパッケージのヒートスプレッダーの製造方法は、まず、絶縁体膜としての絶縁性板材を準備する。この絶縁性板材の両面に金属膜を形成し、絶縁性板材の一方の面の金属膜に所定のパターニングを実施して、半導体チップを装着できる所定空間のチップ収容部を形成する。その次に、絶縁性板材の両面に形成された金属膜を所定の区画に分けてカットしつつ絶縁性板材の板面を所定深さに陥没させ、絶縁性板材の両面に形成された金属膜の表面に保護膜を形成する。
ここで、絶縁性板材はセラミック材料で形成されており、セラミック材料は熱伝導率の高いＡｌＮ、Ａｌ２Ｏ３、ＢｅＯのようなセラミック材料のいずれかで形成されることが望ましい。
【００１５】
絶縁性板材に金属膜を形成するためには、絶縁性板材と同じ大きさの前記金属膜を準備し、絶縁性板材の両面にこれらの金属膜を直接接着させることが、製造工程が簡単で、費用面で望ましい。この時、金属膜はＣｕまたはその合金のどちらかで形成されたものが薄膜の金属膜形成として容易でかつ成形性が高く効果的である。そして、金属膜を絶縁性板材に接着させる方法は、通常の技術のＤＣＢ（ｄｉｒｅｃｔ　ｃｏｐｐｅｒ　ｂｏｎｄｉｎｇ）技術を利用して接合し、Ａｌ２Ｏ３以外の絶縁性板材は金属ブレージング法で接着できる。
【００１６】
その次に、絶縁性板材の一方の面に形成された金属膜上にフォトレジストを形成し、このフォトレジストに写真及びエッチング工程を適用して、半導体チップを前記絶縁性板材の板面に収容できる空間のチップ収容部を形成する。エッチング法は酸性溶液を利用したウェットエッチング法を利用するのが工程を単純化して費用を節減できる。
金属膜をカットする方法は、レーザー光線を利用するのが下部に形成されたセラミックを追加的に陥没できて望ましい。保護膜はＮｉまたはＮｉ合金のどちらかで形成されており、特に、このような保護膜は無電解メッキ法で形成されるのが金属膜の表面に容易にＮｉ膜を形成できて効果的である。
【００１７】
一方、前記のような工程を全て終えた後、チップ収容部が形成された金属膜の表面に接着用酸化膜を形成する段階をさらに含むことが、追って行われる印刷回路基板へのヒートスプレッダーの装着を容易にできる。接着用酸化膜にはブラック酸化膜を主に使用する。
【００１８】
このように本発明の高電圧ＢＧＡパッケージは、半導体チップの上部に形成するヒートスプレッダーを、金属膜と電気的に絶縁される伝導性の低いセラミック膜を介在して形成することによって、半導体チップとヒートスプレッダーとの間に形成される電荷発生を減少できる。したがって、外部で電圧印加時に発生する可能性のあるＥＳＤ（Ｅｌｅｃｔｒｏ−Ｓｔａｔｉｃ　Ｄｉｓｃｈａｒｇｅ）不良を大幅に改善できる。
【００１９】
【発明の実施の形態】
以下、添付した図面に基づき、本発明の実施例を詳細に説明する。しかし、次に例示する本発明の実施例は種々な他の形態に変形できて、本発明の範囲が後述する実施例に限定されるものではない。本発明の実施例は当業界で当業者に本発明をより完全に説明するために提供されるものである。
【００２０】
図１は、本発明の一実施例による高電圧ＢＧＡパッケージの断面図である。
これを参照すれば、本発明の一実施例による高電圧ＢＧＡパッケージは、所定の金属配線が含浸形成されて中央に貫通部２００ａが形成され、この貫通部２００ａを取り囲んで周辺に形成された連結パッド２０１を有する四角板状の印刷回路基板２００と、この印刷回路基板２００の上部に形成され、セラミック材料で形成された絶縁体膜１１１を含むヒートスプレッダー１１０と、ヒートスプレッダー１１０の下面の中央に位置した貫通部２００ａを通じて下向きに装着されて、連結パッド２０１と対応してゴールドワイヤー１０１ｂで連結された複数のボンディングパッド１０１ａが形成された半導体チップ１０１と、貫通部２００ａを充填して外部に保護膜を形成するパッシブ膜２３０と、このパッシブ膜２３０の外側を取り囲んで、印刷回路基板２００の板面上の連結パッド２０１の外側に突設されたダム２０３とを含む。
【００２１】
ここで、印刷回路基板２００は、ＢＧＡパッケージの形状に合うように長方形の四角板状に形成されており、中央には板面を貫通して半導体チップ１０１を下向に装着できるように四角形の貫通部２００ａが形成されている。そして、貫通部２００ａの周辺には印刷回路基板２００の内部に含浸されて形成された金属配線を外部に引き出して半導体チップ１０１と電気的に連結する複数の連結パッド２０１が形成されている。
【００２２】
印刷回路基板２００の下面の連結パッド２０１と隣接した領域には貫通部２００ａの周辺を取り囲んで所定のマトリックス状を形成しつつ、所定の大きさのボール形態に形成されたソルダボール２１０が配列されている。このようなソルダボール２１０はＰｂ、Ｓｎ合金などを含み、比較的溶融温度の低い合金で形成されている。それゆえ、パッケージを実装体（図示せず）に実装する時、所定の熱を加えてリフロー工程を実施すれば、溶融されて実装体の接着パッド（図示せず）と合金化されて、容易に実装体に接着する。
【００２３】
図２は、図１のヒートスプレッダー１１０を詳細に説明するために、別途にヒートスプレッダー１１０を図示した断面図である。
これを参照すれば、本実施例の高電圧ＢＧＡパッケージのヒートスプレッダー（図１の１１０）は、印刷回路基板２００の上面に印刷回路基板２００と同じ大きさと形態の四角板状に形成され、貫通部２００ａの上部を閉じるように形成されている。すなわち、印刷回路基板２００と接する部分に形成され、印刷回路基板２００と同じ形態で貫通部が陥没した下部金属膜１２０と、この下部金属膜１２０上に形成された板状の絶縁体膜１１１と、この絶縁体膜１１１上に形成された上部金属膜１１３と、この上部表面に形成されて上部金属膜１１３の表面を保護する保護膜１１５とが順次に形成されている。
【００２４】
ここで、絶縁体膜１１１はセラミック材料として熱伝導率の高いＡｌＮやＡｌ２Ｏ３、ＢｅＯなどを使用する。すると、セラミック膜は絶縁体としての役割だけでなく、熱伝導体としての放熱効果を維持できる。絶縁体膜１１１の上部に形成された上部金属膜１１３と下部金属膜１２０は接地電極であって、ＣｕやＣｕ合金などで形成できる。このように接地電極として上部金属膜１１３を絶縁体膜１１１の上部に形成することは、熱伝導性の高い材料を上部に形成することによって、放熱効果を向上できて望ましい。そして、この上部金属膜１１３の表面には外部の侵害環境から金属膜の表面を保護するために耐蝕性などに優れたＮｉ、Ｎｉ合金などで形成された保護膜１１５をさらに形成できる。そうして、ヒートスプレッダー１１０は、印刷回路基板２００と接する面には下部金属膜１２０が形成され、その上には絶縁体膜１１１、上部金属膜１１３及び保護膜１１５が形成された複層構造を有している。
【００２５】
図３から図７は、本実施例の高電圧ＢＧＡパッケージのヒートスプレッダーを製造する工程の流れを示した断面図である。
図３に示すように、まず、所定の大きさの絶縁性板材１１１を準備する（ここで、絶縁性板材は追ってヒートスプレッダーの絶縁体膜になるので、絶縁体膜と同じ参照番号を付与する。）。絶縁性板材１１１は四角板状に形成されるのが追ってより多くのヒートスプレッダーが製作できて望ましい。このような絶縁性板材１１１は、熱伝導性の高いＡｌＮ、Ａｌ２Ｏ３、ＢｅＯなどのセラミック材料で形成できる。前記絶縁性板材の両面に薄板の金属膜を形成して下部金属膜１２０と上部金属膜１１３とを形成する。ここで、金属膜１１３、１２０にはＣｕやＣｕ合金などの電気伝導性及び熱伝導性の高い金属膜を適用する。これら金属膜１１３、１２０を絶縁性板材１１１の上に形成する方法では、あらかじめ準備された薄板の金属膜を絶縁性板材１１１の両面に直接接合またはブレージング（ｂｒａｚｉｎｇ）などの接着法で接着することによって、絶縁性板材１１１の両面に金属膜１１３、１２０を形成する。このような接着法は他の方法より製造コストが低くて望ましい。その他に、金属膜は、無電解メッキや物理気相蒸着法（ｐｈｙｓｉｃａｌ　ｖａｐｏｒ　ｄｅｐｏｓｉｔｉｏｎ）などを利用して形成できる。
【００２６】
図４に示すように、下部金属膜１２０に所定のパターニング工程を行って、追って半導体チップ（図１の１０１）を装着できるチップ収容部２００ａを形成する。すなわち、下部金属膜１２０の上にフォトレジスト３００を形成し、このフォトレジスト３００にチップ収容部パターンを形成する。その次に、このようにパターニングされたフォトレジスト３００をマスクとして利用して、硫酸や塩酸などの強酸を利用してウェットエッチング法で金属膜を除去することによって、下部金属膜にチップ収容部パターンを転写する。
一方、金属膜のエッチング時に、反応性イオンエッチング（ＲＩＥ）やプラズマを利用したドライエッチング法を利用することもできる。すると、より微細なパターンを形成できる。
【００２７】
図５に示すように、上部金属膜１１３と下部金属膜１２０に一定単位でヒートスプレッダー１１０を切断できるように切断用パターン１１１ａを形成する。この時、パターンを形成する方法にはレーザー光線を利用したレーザーカット法を適用する。そうして、上部及び下部金属膜１１３、１２０を完全にカットし、絶縁性板材の表面にも所定深さに陥没するように切断用パターン１１１ａを形成する。すると、追って、各単位でヒートスプレッダー（図１の１１０）を切断する時、絶縁性板材１１１の上に形成されたこれらの切断用パターン１１１ａに沿って容易にカットできて望ましい。
【００２８】
図６に示すように、上部金属膜１１３の表面に保護膜１１５を形成する。この時、保護膜１１５はＮｉやＮｉ合金で形成されており、無電解メッキ、スパッタや金属蒸着法などの物理気相蒸着法で形成される。そうして、上部金属膜１１３の表面が外部の侵害環境（腐蝕環境など）と接しないようにして、金属膜の表面を保護する。
【００２９】
図７に示すように、このように所定の製造工程が完了した後、絶縁性板材１１１の上に形成されたヒートスプレッダー１１０を所定のカット法で１つずつカットしてヒートスプレッダー１１０を完成する。追って実施されるＢＧＡパッケージ工程と連係させて大量生産を目的とする場合には、複数のヒートスプレッダーを１単位（例えば、８個を１単位に）としてカットすることもできる。
【００３０】
図８から図１１は、図７までの工程を経て、所定単位に完成されたヒートスプレッダーを利用して高電圧ＢＧＡパッケージを製造する工程の流れを概略的に示した断面図である。
これを参照すれば、まず、通常の技法で製造された高電圧ＢＧＡパッケージの印刷回路基板２００をヒートスプレッダー１１０と接着手段１４０を通じて接合する。この時、印刷回路基板２００は中央に所定広さで形成された四角形の貫通部２００ａが形成されている。そして、印刷回路基板の一面には貫通部２００ａの周辺に連結パッド２０１が形成されており、他側面にはヒートスプレッダー１１０と接触できるように平坦な接合面を有している。そうして、この接合面がヒートスプレッダー１１０の下部金属膜１２０と接して所定の接合法で接合される。この時、接する面には接着手段１４０をさらに含んで形成するのが望ましく、接着手段としてはブラック酸化膜を使用するのが効果的である。ここで、ブラック酸化膜は、ＰＣＢとヒートスプレッダーの接合材のプリプレッグ（ｐｒｅ−ｐｌｅｇ）とヒートスプレッダーの接触金属の表面（ＣｕまたはＮｉ）との接合力を向上させるために、ヒートスプレッダーの金属に処理される。そして、印刷回路基板２００の下部板面には連結パッド２０１の外側にダム２０３が突設されている。ダム２０３は、追ってパッシブ膜（図１の２３０）を形成する時、パッシブ膜（図１の２３０）の原料である液状の充填材が側傍に流れないようにする側壁としての役割をする。
【００３１】
図９に示すように、印刷回路基板２００の貫通部２００ａを通じて露出したヒートスプレッダー１１０の絶縁体膜１１１の表面にあるチップ支持部１３０に半導体チップ１０１を接着する。この時、半導体チップ１０１はボンディングパッド１０１ａの形成面が下向きに接着される。
【００３２】
図１０に示すように、半導体チップ１０１上に形成されたボンディングパッド１０１ａと印刷回路基板２００上に形成された連結パッド２０１とをゴールドワイヤー１０１ｂで連結する。この時、金属パッド１０１ａと連結パッド２０１ａは全て下向に配置されるので、ヒートスプレッダー１１０の上面が下向きになるようにゴールドワイヤー１０１ｂを連結する。
【００３３】
図１１に示すように、半導体チップ１０１が接着された貫通部２００ａの空間を充填しつつ半導体チップ１０１と印刷回路基板２００上に形成された連結パッド２０１が形成された領域とが完全に覆われるように、印刷回路基板２００の下面上にダム２０３を境界として内側に突出し合成樹脂材で形成されたパッシブ膜２３０を形成する。そして、印刷回路基板２００が露出した領域に、貫通部２００ａを取り囲む複数のソルダボール２１０を形成する。この時、ソルダボール２０１は所定の規則的な配列を有するマトリックス状のものがより高密度のソルダボールを形成できて望ましい。ここで、ダム２０３はＰＣＢ製造工程で形成することもでき、パッケージアセンブリー工程で形成することもできる。
【００３４】
このように、本実施例の高電圧ＢＧＡパッケージは、ヒートスプレッダー１１０と印刷回路基板２００との間に絶縁体膜１１１が介在するように、ヒートスプレッダー１１０に熱伝導性の高いセラミック膜を形成する。これによって、半導体チップ１０１と接地役割をするようにヒートスプレッダー１１０に形成された上部金属膜１１３との間に発生する電荷による静電不良を防止できる。そして、セラミック材料として、熱伝導率の高い材料を適用することによって、従来の金属膜を利用する場合と同じ放熱効果を上げつつ、セラミック材料の特性を生かして機械的強度を向上させうる長所がある。
【００３５】
そして、ヒートスプレッダー１１０の製造時に、表面に形成された上部及び下部金属膜１１３、１２０に切断用パターンを形成する時、同時にヒートスプレッダー１１０の絶縁体膜になる絶縁性板材１１１の上に所定単位での切断用パターンに対応して所定深さの孔を形成することによって、所定単位でのヒートスプレッダーのカット時にカットが容易で、カット不良を減少させうる。一方、ダム２０３は印刷回路基板の製造工程の中で形成することもでき、パッケージアセンブリーの中で形成することもできる。
【００３６】
【発明の効果】
以上述べたように、本発明によれば、次のような効果がある。
まず、半導体チップとヒートスプレッダーの間に発生する静電容量を減少させることで、ＥＳＤ不良を顕著に減少させることができる。
そして、絶縁性板材の上に形成された金属膜に所定の切断用パターンを形成することによって、ヒートスプレッダーの切断時にカットが容易にでき、カット工程時の不良を減少させうる。
【図面の簡単な説明】
【図１】本発明の実施例による高電圧ＢＧＡパッケージを示す断面図である。
【図２】本発明の実施例による高電圧ＢＧＡパッケージに装着されるヒートスプレッダーを示す断面図である。
【図３】本発明の実施例による高電圧ＢＧＡパッケージ用ヒートスプレッダーの製造方法を示す断面図である。
【図４】本発明の実施例による高電圧ＢＧＡパッケージ用ヒートスプレッダーの製造方法を示す断面図である。
【図５】
本発明の実施例による高電圧ＢＧＡパッケージ用ヒートスプレッダーの製造方法を示す断面図である。
【図６】本発明の実施例による高電圧ＢＧＡパッケージ用ヒートスプレッダーの製造方法を示す断面図である。
【図７】本発明の実施例による高電圧ＢＧＡパッケージ用ヒートスプレッダーの製造方法を示す断面図である。
【図８】本発明の実施例による高電圧ＢＧＡパッケージの製造方法を示す断面図である。
【図９】本発明の実施例による高電圧ＢＧＡパッケージの製造方法を示す断面図である。
【図１０】本発明の実施例による高電圧ＢＧＡパッケージの製造方法を示す断面図である。
【図１１】本発明の実施例による高電圧ＢＧＡパッケージの製造方法を示す断面図である。
【図１２】従来の高電圧ＢＧＡパッケージを示す断面図である。
【符号の説明】
１０１　　半導体チップ
１０１ａ　　ボンディングパッド
１０１ｂ　　ゴールドワイヤ
１１０　　ヒートスプレッダー
１１１　　絶縁体膜
１１３　　上部金属膜
１１５　　保護膜
１２０　　下部金属膜
１３０　　チップ支持部
１４０　　接着手段
２００　　印刷回路基板
２００ａ　　貫通部
２０１　　連結パッド
２０３　　ダム
２１０　　ソルダボール
２３０　　パッシブ膜

Claims (26)

  1. 中央に所定の貫通孔を有する板状の印刷回路基板と、
    前記印刷回路基板の下面に形成された連結パッドと、
    前記印刷回路基板の下面に、前記貫通孔を取り囲み前記連結パッドと隣接して所定のマトリックス状に配列されたソルダボールと、
    前記印刷回路基板の上面に形成され、高熱伝導率の電気的絶縁体膜を有するヒートスプレッダーと、
    前記ヒートスプレッダーの下面に前記貫通孔を通じて下向きに装着され、前記連結パッドとゴールドワイヤリングされた複数のボンディングパッドを有する半導体チップと、
    前記貫通孔を充填して前記半導体チップの下面に形成されたパッシブ膜と、
    を備えることを特徴とする高電圧ＢＧＡパッケージ。
  2. 前記印刷回路基板は合成樹脂またはセラミックのうち選択されたいずれかからなることを特徴とする請求項１に記載の高電圧ＢＧＡパッケージ。
  3. 前記ヒートスプレッダーは、
    下面に前記半導体チップを接着可能なチップ支持部と、
    前記チップ支持部の上部に形成された絶縁膜と、
    前記絶縁膜の上部に形成された上部金属膜と、
    前記絶縁膜の下部に形成された下部金属膜と、
    前記上部金属膜の表面に形成されて前記上部金属膜を保護する保護膜と、
    を有することを特徴とする請求項１に記載の高電圧ＢＧＡパッケージ。
  4. 前記絶縁膜はＡｌＮ、ＢｅＯまたはＡｌ２Ｏ３のうちいずれか１つからなることを特徴とする請求項３に記載の高電圧ＢＧＡパッケージ。
  5. 前記上部金属膜及び前記下部金属膜はＣｕまたはＣｕ合金を含むことを特徴とする請求項３に記載の高電圧ＢＧＡパッケージ。
  6. 前記保護膜はＮｉまたはＮｉ合金のうち選択されたいずれかからなることを特徴とする請求項３に記載の高電圧ＢＧＡパッケージ。
  7. 前記Ｎｉからなる保護膜は無電解メッキで形成されることを特徴とする請求項６に記載の高電圧ＢＧＡパッケージ。
  8. 前記印刷回路基板の前記貫通孔の周辺に設けられ、前記パッシブ膜を取り囲み、板面より突設されているダムをさらに備えることを特徴とする請求項１に記載の高電圧ＢＧＡパッケージ。
  9. ａ）絶縁性板材を準備する段階と、
    ｂ）前記絶縁性板材の両面に金属膜を形成する段階と、
    ｃ）前記絶縁性板材の一方の面の金属膜に所定のパターニングをして、半導体チップを装着するための所定空間を有するチップ支持部を形成する段階と、
    ｄ）前記絶縁性板材の両面に形成された前記金属膜を所定の区画に分けてカットしつつ、前記絶縁性板材の板面を所定の深さに陥没させる段階と、
    ｅ）前記絶縁性板材の両面に形成された金属膜の表面に保護膜を形成する段階と、
    を含むことを特徴とする高電圧ＢＧＡパッケージ用ヒートスプレッダーの製造方法。
  10. 前記ａ）段階で前記絶縁性板材はセラミック材料からなることを特徴とする請求項９に記載の高電圧ＢＧＡパッケージ用ヒートスプレッダーの製造方法。
  11. 前記セラミック材料はＡｌＮ、Ａｌ２Ｏ３またはＢｅＯのうちいずれか１つを含むことを特徴とする請求項１０に記載の高電圧ＢＧＡパッケージ用ヒートスプレッダーの製造方法。
  12. 前記ｂ）段階は、
    前記絶縁性板材と同じ大きさの前記金属膜を準備する段階と、
    前記絶縁性板材の両面に前記金属膜を接触させて接着させる段階と、
    を含むことを特徴とする請求項９に記載の高電圧ＢＧＡパッケージ用ヒートスプレッダーの製造方法。
  13. 前記金属膜はＣｕまたはＣｕ合金からなることを特徴とする請求項１２に記載の高電圧ＢＧＡパッケージ用ヒートスプレッダーの製造方法。
  14. 前記金属膜と前記絶縁性板材との接着はＤＣＢ法または金属ブレージング法で行われることを特徴とする請求項１２に記載の高電圧ＢＧＡパッケージ用ヒートスプレッダーの製造方法。
  15. 前記ｃ）段階は、
    前記絶縁性板材の一方の面に形成された金属膜上にフォトレジストを形成する段階と、
    前記フォトレジストに写真工程を適用して、前記半導体チップを収容可能な空間を形成するためのチップ収容部パターンを形成する段階と、
    パターニングされた前記フォトレジストをマスクとして利用して、露出した前記金属膜を所定のエッチング法で除去し、前記金属膜にチップ収容部のパターンを形成する段階と、
    を含むことを特徴とする請求項９に記載の高電圧ＢＧＡパッケージ用ヒートスプレッダーの製造方法。
  16. 前記エッチング法は酸性溶液を利用したウェットエッチング法であることを特徴とする請求項１５に記載の高電圧ＢＧＡパッケージ用ヒートスプレッダーの製造方法。
  17. 前記ｄ）段階で、前記カットにレーザー光線を利用することを特徴とする請求項９に記載の高電圧ＢＧＡパッケージ用ヒートスプレッダーの製造方法。
  18. 前記ｅ）段階で、前記保護膜はＮｉまたはＮｉ合金からなることを特徴とする請求項９に記載の高電圧ＢＧＡパッケージ用ヒートスプレッダーの製造方法。
  19. 前記保護膜は無電解メッキ法で形成されることを特徴とする請求項１８に記載の高電圧ＢＧＡパッケージ用ヒートスプレッダーの製造方法。
  20. 前記ｅ）段階は、前記チップ支持部が形成された金属膜表面に接着用酸化膜を形成する段階をさらに含むことを特徴とする請求項９に記載の高電圧ＢＧＡパッケージ用ヒートスプレッダーの製造方法。
  21. 前記接着用酸化膜はブラック酸化膜であることを特徴とする請求項２０に記載の高電圧ＢＧＡパッケージ用ヒートスプレッダーの製造方法。
  22. 絶縁性板材の上部に放熱金属膜及び保護膜が順次に積層されて形成された放熱板と、
    前記絶縁性板材の下部に形成されて中央に所定空間のチップ収容部を有する下部金属膜と、
    前記放熱板の中央に形成されて半導体チップを接着可能なチップ支持部と、
    を備えることを特徴とする高電圧ＢＧＡパッケージ用ヒートスプレッダー。
  23. 前記絶縁性板材はＡｌＮ、Ａｌ２Ｏ３またはＢｅＯのうちいずれか１つからなることを特徴とする請求項２２に記載の高電圧ＢＧＡパッケージ用ヒートスプレッダー。
  24. 前記放熱金属膜及び前記下部金属膜はＣｕまたはＣｕ合金からなることを特徴とする請求項２２に記載の高電圧ＢＧＡパッケージ用ヒートスプレッダー。
  25. 前記保護膜はＮｉまたはＮｉ合金からなることを特徴とする請求項２２に記載の高電圧ＢＧＡパッケージ用ヒートスプレッダー。
  26. 前記保護膜は無電解メッキで形成されていることを特徴とする請求項２５に記載の高電圧ＢＧＡパッケージ用ヒートスプレッダー。
JP2003167601A 2002-06-12 2003-06-12 高電圧ｂｇａパッケージ用ヒートスプレッダーの製造方法 Expired - Fee Related JP4418177B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0032972A KR100475079B1 (ko) 2002-06-12 2002-06-12 고전압용 ｂｇａ 패키지와 그에 사용되는 히트 스프레더및 제조방법

Publications (2)

Publication Number Publication Date
JP2004023103A true JP2004023103A (ja) 2004-01-22
JP4418177B2 JP4418177B2 (ja) 2010-02-17

Family

ID=30439287

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003167601A Expired - Fee Related JP4418177B2 (ja) 2002-06-12 2003-06-12 高電圧ｂｇａパッケージ用ヒートスプレッダーの製造方法

Country Status (3)

Country Link
US (2) US7258808B2 (ja)
JP (1) JP4418177B2 (ja)
KR (1) KR100475079B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004225904A (ja) * 2003-01-18 2004-08-12 Luk Lamellen & Kupplungsbau Beteiligungs Kg 自動化されたトランスミッションシステム
KR101012819B1 (ko) * 2008-12-24 2011-02-08 전자부품연구원 Ｐｌｃ칩과 방열판이 일체화된 패키지

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100475079B1 (ko) * 2002-06-12 2005-03-10 삼성전자주식회사 고전압용 ｂｇａ 패키지와 그에 사용되는 히트 스프레더및 제조방법
JP2006522491A (ja) * 2003-04-02 2006-09-28 ハネウエル・インターナシヨナル・インコーポレーテツド 熱相互接続および界面システム、製造方法、およびその使用方法
CN101448382A (zh) * 2003-06-06 2009-06-03 霍尼韦尔国际公司 热互连系统及其制造和使用的方法
KR100547354B1 (ko) * 2003-09-04 2006-01-26 삼성전기주식회사 에지 본딩용 메탈 패턴이 형성된 반도체 칩을 구비한ｂｇａ 패키지 및 그 제조 방법
DE102004050792A1 (de) * 2004-10-19 2006-04-20 Robert Bosch Gmbh Bauelemente-Modul für Hochtemperaturanwendungen und Verfahren zum Herstellen eines derartigen Bauelemente-Moduls
KR100821127B1 (ko) * 2006-09-28 2008-04-14 한국전자통신연구원 열전대를 구비하는 고전력 소자 및 그 제조방법
JP2008182105A (ja) * 2007-01-25 2008-08-07 Toshiba Corp 半導体素子の製造方法及び半導体素子
TWM328763U (en) * 2007-05-21 2008-03-11 Univ Nat Taiwan Structure of heat dissipation substrate
US8304660B2 (en) * 2008-02-07 2012-11-06 National Taiwan University Fully reflective and highly thermoconductive electronic module and method of manufacturing the same
TWI490117B (zh) * 2010-11-24 2015-07-01 Nat Univ Tsing Hua 具氮化鋁薄膜之熱擴散元件及其製作方法
BR112014012734B1 (pt) * 2011-12-30 2021-03-02 Philip Morris Products S.A. sistema de geração de aerossol e método para prover dados de fornecimento de aerossol para um usuário final
KR101341531B1 (ko) * 2012-02-14 2013-12-13 한국생산기술연구원 고진공 표면 활성화 접합법을 이용한 금속-세라믹 정밀층상복합소재 제조 장치
US9480185B2 (en) 2014-01-08 2016-10-25 Enphase Energy, Inc. Double insulated heat spreader
KR102059610B1 (ko) * 2015-12-18 2019-12-26 주식회사 엘지화학 고전도성 방열 패드를 이용한 인쇄회로기판의 방열 시스템
US11244885B2 (en) 2018-09-18 2022-02-08 Samsung Electronics Co., Ltd. Semiconductor package system
CN111263506B (zh) * 2018-11-30 2021-06-01 浙江宇视科技有限公司 一种电路板及电子设备
US11107807B1 (en) * 2020-02-13 2021-08-31 Nanya Technology Corporation IC package having a metal die for ESP protection

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5816552A (ja) * 1981-07-22 1983-01-31 Fujitsu Ltd 半導体素子用パッケ−ジ
JPS58187263A (ja) 1982-04-26 1983-11-01 Nippon Kokan Kk <Nkk> ア−ク溶接方法
US5055967A (en) * 1988-10-26 1991-10-08 Texas Instruments Incorporated Substrate for an electrical circuit system and a circuit system using that substrate
JP3129800B2 (ja) * 1991-11-25 2001-01-31 電気化学工業株式会社 銅回路を有するセラミック基板の製造法
US5583378A (en) * 1994-05-16 1996-12-10 Amkor Electronics, Inc. Ball grid array integrated circuit package with thermal conductor
US5701032A (en) * 1994-10-17 1997-12-23 W. L. Gore & Associates, Inc. Integrated circuit package
JPH08222670A (ja) 1995-02-15 1996-08-30 Tokuyama Corp 半導体素子搭載用パッケージ
JPH09199629A (ja) * 1996-01-18 1997-07-31 Toshiba Corp 半導体装置
US5689091A (en) * 1996-09-19 1997-11-18 Vlsi Technology, Inc. Multi-layer substrate structure
US5909058A (en) * 1996-09-25 1999-06-01 Kabushiki Kaisha Toshiba Semiconductor package and semiconductor mounting part
US6020637A (en) * 1997-05-07 2000-02-01 Signetics Kp Co., Ltd. Ball grid array semiconductor package
TW449844B (en) * 1997-05-17 2001-08-11 Hyundai Electronics Ind Ball grid array package having an integrated circuit chip
JPH11135689A (ja) 1997-10-31 1999-05-21 Fuji Kiko Denshi Kk キャビティ凹部をもつ放熱スラグ、その形成方法、およびそれを用いた半導体パッケージ材料
US6197435B1 (en) * 1997-11-07 2001-03-06 Denki Kagaku Kogyo Kabushiki Kaisha Substrate
US6184465B1 (en) * 1998-11-12 2001-02-06 Micron Technology, Inc. Semiconductor package
JP3987649B2 (ja) 1998-12-10 2007-10-10 京セラ株式会社 半導体素子収納用パッケージ
US6028489A (en) * 1998-12-18 2000-02-22 Chung-Shan Institute Of Science And Technology Modular high-frequency oscillator structure
KR100328251B1 (ko) * 1999-07-02 2002-03-16 이형도 패키지 기판
TW561799B (en) * 1999-08-11 2003-11-11 Fujikura Ltd Chip assembly module of bump connection type using a multi-layer printed circuit substrate
JP3589109B2 (ja) * 1999-08-27 2004-11-17 日立電線株式会社 スティフナ付きｔａｂテープおよびｂｇａパッケージ
US6232151B1 (en) * 1999-11-01 2001-05-15 General Electric Company Power electronic module packaging
JP2001144230A (ja) 1999-11-11 2001-05-25 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
US6292369B1 (en) * 2000-08-07 2001-09-18 International Business Machines Corporation Methods for customizing lid for improved thermal performance of modules using flip chips
US6562655B1 (en) * 2001-04-20 2003-05-13 Amkor Technology, Inc. Heat spreader with spring IC package fabrication method
TW498510B (en) * 2001-06-05 2002-08-11 Chipbond Technology Corp Metallized surface wafer level package structure
KR100475079B1 (ko) * 2002-06-12 2005-03-10 삼성전자주식회사 고전압용 ｂｇａ 패키지와 그에 사용되는 히트 스프레더및 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004225904A (ja) * 2003-01-18 2004-08-12 Luk Lamellen & Kupplungsbau Beteiligungs Kg 自動化されたトランスミッションシステム
JP4550436B2 (ja) * 2003-01-18 2010-09-22 ルーク ラメレン ウント クツプルングスバウ ベタイリグングス コマンディートゲゼルシャフト 自動化されたトランスミッションシステム
KR101012819B1 (ko) * 2008-12-24 2011-02-08 전자부품연구원 Ｐｌｃ칩과 방열판이 일체화된 패키지

Also Published As

Publication number Publication date
US7258808B2 (en) 2007-08-21
JP4418177B2 (ja) 2010-02-17
US7812442B2 (en) 2010-10-12
US20040012928A1 (en) 2004-01-22
KR20030096461A (ko) 2003-12-31
US20070258215A1 (en) 2007-11-08
KR100475079B1 (ko) 2005-03-10

Similar Documents

Publication Publication Date Title
US7812442B2 (en) High-power ball grid array package, heat spreader used in the BGA package and method for manufacturing the same
KR100252731B1 (ko) 반도체 디바이스 및 반도체 디바이스용 패키지
US7656015B2 (en) Packaging substrate having heat-dissipating structure
US6803257B2 (en) Printed circuit board with a heat dissipation element, method for manufacturing the printed circuit board, and package comprising the printed circuit board
US7374969B2 (en) Semiconductor package with conductive molding compound and manufacturing method thereof
US5889324A (en) Package for a semiconductor device
US20080179737A1 (en) Semiconductor device
KR20070045929A (ko) 전자 부품 내장 기판 및 그 제조 방법
JP2005150748A (ja) デカップリングコンデンサを有する半導体チップパッケージ及びその製造方法
JP2008010823A (ja) 半導体パッケージ及びその製造方法
JP2002270724A (ja) 半導体装置およびその製造方法
TWI417970B (zh) 封裝結構及其製法
TW200933831A (en) Integrated circuit package and the method for fabricating thereof
JP2004363379A (ja) 半導体装置
JP3520764B2 (ja) 半導体装置およびその製造方法
JP2002270725A (ja) 半導体装置およびその製造方法
JP2002270711A (ja) 半導体装置用配線基板およびその製造方法
JP2003017494A (ja) 半導体装置およびその製造方法
JP2000082760A (ja) 半導体装置
WO2022004178A1 (ja) インターポーザ、回路装置、インターポーザの製造方法、および回路装置の製造方法
JP2002270726A (ja) 半導体装置およびその製造方法
JP2765632B2 (ja) 半導体装置用パッケージ
KR100216063B1 (ko) 메탈 볼 그리드 어레이 패키지
JP4817548B2 (ja) 半導体装置およびその接続構造
JPH09246416A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060607

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090223

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091119

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091127

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4418177

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121204

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131204

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees