KR100821127B1 - 열전대를 구비하는 고전력 소자 및 그 제조방법 - Google Patents

열전대를 구비하는 고전력 소자 및 그 제조방법 Download PDF

Info

Publication number
KR100821127B1
KR100821127B1 KR1020060094656A KR20060094656A KR100821127B1 KR 100821127 B1 KR100821127 B1 KR 100821127B1 KR 1020060094656 A KR1020060094656 A KR 1020060094656A KR 20060094656 A KR20060094656 A KR 20060094656A KR 100821127 B1 KR100821127 B1 KR 100821127B1
Authority
KR
South Korea
Prior art keywords
power device
high power
thermocouple
temperature
substrate
Prior art date
Application number
KR1020060094656A
Other languages
English (en)
Other versions
KR20080029096A (ko
Inventor
곽창수
엄만석
염인복
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020060094656A priority Critical patent/KR100821127B1/ko
Priority to PCT/KR2007/004473 priority patent/WO2008038922A1/en
Priority to US12/442,883 priority patent/US8294247B2/en
Publication of KR20080029096A publication Critical patent/KR20080029096A/ko
Application granted granted Critical
Publication of KR100821127B1 publication Critical patent/KR100821127B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Measuring Temperature Or Quantity Of Heat (AREA)

Abstract

본 발명은 고전력 소자에서 최고 온도를 발생하는 발열체의 온도를 실시간으로 감지할 수 있는 열전대를 구비한 고전력 소자를 제공하기 위한 것으로, 이를 위해 본 발명은 발열체와, 상기 발열체에 근접하도록 형성된 열전대와, 상기 발열체와 상기 열전대를 절연시키기 위해 이들 사이에 형성된 유전체를 포함하는 고전력 소자를 제공한다.
열전대, 고전력 소자, 발열체, 온도 측정

Description

열전대를 구비하는 고전력 소자 및 그 제조방법{THERMOCOUPLE EMBEDDED HIGH POWER DEVICE AND THE METHOD FOR MANUFACTURING THE SAME}
도 1은 종래기술에 따른 패키징(packaging)된 고전력 소자의 온도 측정방법을 설명하기 위하여 도시한 단면도.
도 2는 종래기술에 따른 패키징되지 않은 고전력 소자의 온도 측정방법을 설명하기 위하여 도시한 사시도.
도 3은 본 발명의 실시예에 따른 열전대를 구비하는 고전력 소자를 설명하기 위하여 도시한 평면도
도 4는 도 3에 도시된 고전력 소자의 단면 사시도.
도 5a 내지 도 5h는 도 4에 도시된 고전력 소자의 제조방법을 설명하기 위하여 도시한 공정 단면도.
<도면의 주요 부분에 대한 부호의 설명>
10 : 반도체 칩 11 : 고전력 소자
12 : 열전도성 접착제 13 : 다이
14 : 골드 와이어 15 : 리드
20 : 히트 싱크 30 : 열전도성 페이스트
40 : 패드형 온도 측정장치
50 : 알루미늄 하우징 60 : 알루미나 기판
70 : 와이어형 열전대 111, 115 : 기판
114 : 박막형 열전대 112A, 113A : 박막
116 : 리스세 홈 117 : 게이트 산화막
118 : 폴리실리콘막 119 : 게이트 전극
120 : 소스 및 드레인 영역
121 : 비트 콘택
본 발명은 고전력 소자에 관한 것으로, 특히 고전력 소자를 구성하는 발열부의 온도를 측정하기 위한 방법, 더욱 상세하게는 고전력 소자를 구성하는 트랜지스터의 온도를 측정하기 위한 열전대(열전기쌍)를 구비한 고전력 소자 및 그 제조방법에 관한 것이다.
전력 소모가 많아 열이 다량 발생하는 고전력 소자는 자체의 상승된 온도에 의해 소자의 기능이 저하 또는 정지되거나, 소자의 수명이 단축되는 문제를 갖고 있다. 이에 따라, 고전력 소자에는 다량의 열을 공기 중으로 쉽게 방출하는 장치 예컨대, 히트 싱크(heat sink)가 장착되고, 팬(fan)을 이용한 강제 대류를 통해 온도를 낮추고 있다.
그렇지만, 팬을 이용하는 방법은 팬의 회전에 따른 소음 문제와 전력 소모를 고려해야만 한다. 즉, 고전력 소자의 온도와 무관하게 일률적으로 동일한 회전속도로 팬을 구동시키는 것이 아니라, 고전력 소자로부터 발생되는 실시간 온도에 대응하여 팬의 회전속도를 조절하고, 이를 통해 소음 문제와 전력 소모 문제를 해결해야 한다.
더욱이, 고전력 소자를 포함하고 있는 시스템(system)의 경우에는 온도가 일정 한도를 넘어서면 시스템을 보호하기 위해 시스템 전체의 동작을 중단시켜야할 필요가 있다.
이를 위해서는 고전력 소자로부터 발생되는 온도를 실시간으로 미리 알아야만 하며, 이는 휴대용 노트북 컴퓨터의 경우 필수적인 요구사항이다. 따라서, 고전력 소자의 실시간 온도를 측정하기 위한 온도 측정장치를 고전력 소자와 근접한 곳에 장착하게 된다. 이와 같은 예로 컴퓨터(computer)의 중앙처리장치(Central Processing Unit, CPU)를 들 수 있는데 중앙처리장치의 윗면에 패드형(pad type) 온도 측정장치가 부착되어 있으며, 상기 온도 측정장치를 통해 고전력 소자의 온도를 실시간으로 측정하여 팬과 같은 냉각장치를 통해 냉각용량을 조절할 수 있도록 한다.
상기와 같이, 실시간으로 온도를 모니터링(monitoring)해야 하는 경우 이외에도 전체 시스템의 열적 설계가 타당한지를 검증하기 위한 시험을 위해 고전력 소 자의 온도를 측정할 필요가 있다. 이를 통해, 고전력 소자의 정상적인 동작 및 수명을 보장받기 위해 정해진 최고 온도를 넘지 않는 것을 확인해야 한다. 이와 같이 고전력 소자의 온도를 측정하기 위한 종래기술에 따른 온도 측정방법에 대해 설명한다.
도 1은 종래기술에 따른 고전력 소자의 온도 측정방법으로서, 패키징(packiging)된 고전력 소자의 온도 측정장치 및 히트 싱크를 간략하게 도시한 단면도이다.
도 1을 참조하면, 반도체 칩(chip, 10)의 핵심 구성요소인 고전력 소자(11)는 열전도성 접착제(12)를 통해 다이(die, 13)의 상면에 부착된다. 또한, 고전력 소자(11)는 골드 와이어(gold wire, 14)를 통해 외부 리드(lead, 15)와 전기적으로 연결된다. 이러한 고전력 소자(11)는 몰드 컴파운드(mold compound, 16)에 의해 패키징된다.
그리고, 고전력 소자(11)의 온도를 측정하기 위한 패드형 온도 측정장치(40)가 몰드 컴파운드(16)에 부착되고, 그 상부에 열전도성 페이스트(paste, 30)를 바른 다음 히트 싱크(20)를 올린다. 열전도성 페이스트(30)는 몰드 컴파운드(16)와 히트 싱크(20)가 열적으로 잘 접촉하기 위해 사용된다. 이때, 고전력 소자(10)의 온도는 패드형 온도 측정장치(40)가 측정한 온도보다 높은데 그 차이는 고전력 소자(10)로부터 패드형 온도 측정장치(40)까지의 열저항값을 구하여 하기의 수학식1과 같이 계산한다.
T d = T p + R th ,d-p ·P
여기서, 'T d '는 고전력 소자(11)의 온도, 'T p '는 패드형 온도 측정장치(40)를 통해 측정된 패키징의 온도이고, 'P'는 고전력 소자(11)의 발열량이다. 그리고, 'R th,d-p '는 고전력 소자(10)로부터 패드형 온도 측정장치(40)까지의 열저항값으로, 실험이나 해석에 의해 결정된다.
그런데, 이 경우 열저항값의 부정확성 때문에 계산된 고전력 소자(10)의 온도의 정확도가 떨어지고, 고전력 소자(11)에서 발생한 열에너지가 패드형 온도측정장치(40)까지 전달되는데 걸리는 시간 때문에 실시간 온도를 측정할 수 없는 문제가 있다.
한편, 도 2는 패키징이 되지 않은 고전력 소자가 장착된 반도체 소자를 도시한 사시도이다. 도 2에서 도 1에 도시된 도면부호와 동일한 도면부호는 동일 구성요소이다.
도 2를 참조하면, 고전력 소자(11)는 일반적으로 알루미나(alumina) 기판(60)에 부착되고, 알루미나 기판(60)은 알루미늄 하우징(aluminium housing, 50)에 장착된다. 패키징되지 않은 고전력 소자(11)에는 별도의 온도 측정장치를 부착할 수 없으므로, 알루미나 기판(60)이나 가까운 알루미늄 하우징(50)에 와이어형(wire type) 열전대(70)를 부착하게 된다. 그러나, 이 경우에도 도 1에서와 같이 고전력 소자(11)의 온도의 부정확성과 열전달 지연이 존재하는데, 고전력 소자(11)로부터 측정 위치까지 여러 단계 즉, 고전력 소자(11), 알루미나 기판(60)에 고전 력 소자(11)를 접착시키기 위한 접착제(미도시), 알루미나 기판(60), 알루미나 기판(60)을 알루미늄 하우징(50)에 접착시키기 위한 접착제(미도시), 알루미늄 하우징(50), 그리고 열전대(70)와 같이 여러 단계를 거치기 때문에, 그 오차 또는 열전달 지연 정도가 더욱 심해진다.
한편, 고전력 소자에서 대부분의 열이 발생되는 부분은 트랜지스터이다. 따라서, 트랜지스터의 온도에 따라 고전력 소자의 성능과 수명이 달라진다. 그런데, 고전력 소자 내부의 온도 분포를 살펴 보면, 고전력 소자는 그 크기가 매우 작지만 그 내부의 온도 분포는 균일하지 않다. 즉, 발열이 많은 트랜지스터의 온도는 매우 높은 반면, 그 외의 영역에서는 주변 환경의 온도와 크게 다르지 않아서 국부적 온도상승 현상을 보인다. 특히, 갈륨아세나이드(gallium arsenide, GaAs)를 유전체로 사용하는 고주파 소자인 경우 갈륨아세나이드의 열전도도가 매우 낮아 국부적인 온도상승이 더욱 심각하다.
따라서, 도 1 및 도 2에서 설명한 방법 등으로 소자의 바닥면의 온도를 측정했더라도 궁극적으로 알고자 하는 트랜지스터의 온도는 하기의 수학식2와 같이 계산한다.
T j = T base + R th ,j-b ·P
여기서, 'T j '는 트랜지스터의 온도, 'T base '는 소자의 바닥면의 온도이고, 'P'는 소자의 발열량이다. 그리고, 'R th ,j-b '는 트랜지스터에서부터 소자의 바닥면까지의 열저항으로, 실험이나 해석에 의해 결정되는 값으로 소자의 제작업체에서 제공하는 값이다.
패키징되지 않은 고전력 소자의 열저항을 실험으로 구하는 방법 중 대표적인 방법은 적외선 현미경으로 고전력 소자의 온도분포를 촬영하는 방법이다. 고전력 소자를 정상적으로 동작시키면서 고전력 소자 표면의 온도 분포를 촬영하는 것인데, 트랜지스터가 에어 브리지(air bridge)에 의해 가려진 경우에는 그 부분의 온도를 알 수 없고, 현미경의 해상도가 소자의 최소 선폭에 미치지 못하여 정확한 온도를 측정하지 못하는 문제가 있다. 이와 같이, 측정된 열저항값이라도 개별 소자의 열저항이 다를 수 있기 때문에 일반적으로 안전율을 고려하여 실제보다 큰 열저항값을 제공하게 된다. 따라서, 계산된 온도는 정확한 트랜지스터의 온도라고 할 수 없다.
상기에서 설명한 내용을 정리하면 다음과 같다.
종래기술에 따른 고전력 소자의 온도 측정방법은 패키징된 고전력 소자이건 패키징되지 않은 고전력 소자이건 고전력 소자의 최고 온도를 알고자 하는 경우 실질적으로 최고 온도를 고전력 소자로부터 직접 측정하는 것은 현실적으로 어렵기 때문에 소자의 패키징이나 그 주변 온도를 측정한 다음, 최고 온도를 보이는 곳에서부터 실제로 온도를 측정한 곳까지의 열저항을 실험이나 해석으로 구하여 최고 온도를 계산한다.
그러나, 이러한 종래기술에 따른 고전력 소자의 온도 측정방법은 정확한 열저항값을 구하기 어렵기 때문에 정확한 최고 온도를 구하기 어렵고, 최고 온도 지 점과 온도 측정 지점 사이의 열전도 지연이 존재하여 실시간 온도를 알 수 없는 문제가 발생된다. 또한, 열저항을 구하기 위한 실험이나 해석의 단계가 추가되는 문제가 있다.
따라서, 본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로서, 다음과 같은 목적들이 있다.
첫째, 본 발명은 고전력 소자에서 최고 온도를 발생하는 발열체의 온도를 실시간으로 감지할 수 있는 열전대를 구비한 고전력 소자를 제공하는데 그 목적이 있다.
둘째, 본 발명은 고전력 소자에서 최고 온도를 발생하는 발열체의 온도를 감지하는데 있어서 그 정확성을 높일 있는 열전대를 구비한 고전력 소자를 제공하는데 다른 목적이 있다.
셋째, 본 발명은 상기한 고전력 소자의 제조방법을 제공하는데 또 다른 목적이 있다.
상기한 목적을 달성하기 위한 일 측면에 따른 본 발명은, 제1 기판과, 상기 제1 기판 상에 형성된 열전대와, 상기 열전대를 덮도록 상기 제1 기판 상에 형성된 제2 기판과, 상기 열전대와 대응되도록 상기 제2 기판 상에 형성된 발열체를 포함하는 고전력 소자를 제공한다.
삭제
또한, 상기한 목적을 달성하기 위한 또 다른 측면에 따른 본 발명은, 제1 기판 상에 제1 박막을 형성하는 단계와, 일측단이 상기 제1 박막과 접합되어 상기 제1 박막과 열전대를 이루는 제2 박막을 형성하는 단계와, 상기 제1 및 제2 박막을 덮도록 상기 제1 기판 상에 제2 기판을 형성하는 단계와, 상기 제1 및 제2 박막의 접합점과 대응되도록 상기 제2 기판 상에 발열체를 형성하는 단계를 포함하는 고전력 소자의 제조방법을 제공한다.
본 발명은 박막형 열전대를 고전력 소자의 발열부에 근접하도록 형성함으로써 실제 제어 대상이 되는 최고온부의 온도를 실시간으로 정확하게 감지할 수 있도록 한다. 또한, 발열부와 가장 근접한 곳에서 발열부의 온도를 측정하기 때문에 발열부로부터 별도의 온도 측정장치까지의 열저항값을 구하는 작업이 필요 없고, 열저항값의 부정확성에 의한 측정 온도의 부정확성도 감소하며, 발열부와 온도 측정부 사이의 거리가 종래기술과 비교하여 매우 짧아지므로 발열부의 온도변화를 실시간으로 감지할 수 있게 되며 별도의 온도 측정장치를 부착하는 공정이 사라지게 된다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명 의 가장 바람직한 실시예들을 첨부한 도면을 참조하여 설명한다. 또한 명세서 전체에 걸쳐서 동일한 도면부호(또는, 참조부호)로 표시된 부분은 동일한 요소들을 나타낸다.
실시예
도 3은 본 발명의 실시예에 따른 열전대를 구비한 고전력 소자를 설명하기 위하여 도시한 평면도이고, 도 4는 도 3에 도시된 고전력 소자의 단면 사시도이다. 여기서는 고전력 소자의 발열체가 트랜지스터인 경우를 일례로 들어 설명하기로 한다.
도 3 및 도 4를 참조하면, 본 발명의 실시예에 따른 고전력 소자는 트랜지스터의 게이트 전극(119)과 대응되도록 적층 구조의 반도체 기판(111, 115) 사이에 형성된 열전대(114)를 구비한다. 이때, 열전대(114)는 두 종류의 금속 또는 합금으로 이루어진 제1 및 제2 박막(112A, 113A)의 끝단이 서로 접합된 구조로 형성되며, 서로 접합된 부위(A)는 게이트 전극(119)의 중앙부-도면상에서는 단축방향에서의 중앙부-와 중첩된다.
제1 박막(112A)은 열전대(114)의 한쪽 박막으로서, 반도체 기판(111) 상부에 화학기상증착(Chemical Vapor Deposition, CVD), 물리기상증착(Physical Vapor Deposition, PVD), 원자층증착(Atomic Layer Deposition, ALD), 이온 도금(ion plating), 전기 도금, 진공증착(evaporating) 등과 같은 박막 형성방법과 리소그라피(lithography) 공정 등을 이용한 식각공정을 이용하여 금속 또는 합금으로 형성한다.
제2 박막(113A)은 열전대(114)의 다른 한쪽 박막으로서, 금속 또는 합금을 제1 박막(112A)과 유사한 박막 형성방법 및 식각공정을 이용하여 형성한다. 또한, 제2 박막(113A)은 끝단이 기형성된 제1 박막(112A)의 일측단과 접합되도록 형성하여 접합된 부분 즉, 접합부(A)를 열전대(114)의 측온 접점(hot junction)으로 기능하도록 함으로써 두 금속 또는 합금은 반도체 기판(111) 상에서 서로 접합된 열전대(114)를 이룬다.
상기한 방법을 이용하면, 반도체 기판(111) 상부의 소정 위치에 한 번의 공정 과정으로 복수 개의 열전대(114)를 형성시킬 수 있다. 이렇게 형성된 열전대(114)는 각각의 위치에서 게이트 전극(119)의 온도 변화에 민감하게 반응하게 된다. 이때, 열전대(114)의 접합부(A)는 게이트 전극(119)의 중앙부와 대응되는 부위에 위치되도록 형성한다. 그 이유는, 갈륨아세나이드 고전력 소자의 경우 트랜지스터의 게이트 전극(119)의 바로 아래에서 발열량이 가장 크기 때문이다. 또한, 복수의 게이트 전극들 중 중간 게이트 전극에서, 그리고 중간 게이트 전극의 전체 폭의 중간 지점에서 최고의 온도를 보이기 때문이다. 따라서, 온도를 측정하는 부위인 열전대(114)의 접합부(A)가 중앙에 위치한 게이트 전극(119)의 폭 중간에 오도록 한다.
한편, 열전대(114)는 게이트 전극(119)의 장축방향과 나란한 방향으로 형성하거나, 수직한 방향으로 형성할 수도 있다. 이러한 열전대(114)는 표면으로 연결되어야 외부의 제어선으로 연결될 수 있기 때문에 비아 콘택(via contact, 121)과 연결된다. 즉, 열전대(114)는 비아 콘택(121)을 통해 고전력 소자의 표면에 형성된 접합 패드(pad)(미도시)와 연결되고, 상기 접합 패드는 리드 프레임(lead frame)과 연결된다.
이러한 열전대(114)의 동작 원리를 간략하게 설명하면 다음과 같다. 도 4에 도시된 바와 같이, 두 종류의 금속 또는 합금으로 이루어진 제1 및 제2 박막(112A, 113A)의 끝단을 서로 접합하고, 두 측온 접점(A)의 온도를 달리했을 때 두 측온 접점(A) 사이에는 제벡 효과(seebeck effect)에 의해 열기전력이 발생하여 열전류가 흐른다. 이때, 열기전력은 두 종류의 박막(112A, 113A)의 물리적인 특성과 두 측온 접점(A) 간의 온도차에 의해서 결정된다. 이러한 열전류를 전압계를 이용하여 측정하여 기전력을 측정하고, 측정된 기전력은 온도에 비례하므로 결국에는 온도를 측정할 수 있다.
예를 들면, 제1 박막(112A)이 구리로 이루어지고, 제2 박막(113A)이 콘스탄탄(Constantan, 구리 60%, 니켈 40%인 합금)으로 이루어진 열전대(114)의 경우 한쪽 접합점을 0℃, 다른 쪽을 100℃로 유지하면 열전류는 100℃의 접합점을 통하여 구리 쪽으로 흐른다. 이때, 열기전력은 4.24㎷ 정도가 된다. 접합점의 온도를 각각 일정하게 유지하면서 회로의 중간을 잘라 다른 제3의 금속을 이어도 양쪽 이음점의 온도를 같게 하면, 열기전력은 변하지 않는다. 이러한 현상을 이용하면 열기전력을 밀리 전압계 또는 보다 정확한 전위차계를 사용하여 측정할 수 있다. 예컨대, 열전대(114)의 종류로는 백금과 로듐의 합금-백금, 크로멜-알루멜(Chromel-Alumel, CA), 아이언-콘스탄탄(Iron-Constantan, IC), 구리-콘스탄탄(Copper-Constantan, CC)등이 있다.
이하, 도 5a 내지 도 5h를 결부시켜 도 4에 도시된 본 발명의 실시예에 따른 열전대를 구비한 고전력 소자의 제조방법을 설명하기로 한다. 도 5a 내지 도 5h는 공정 단면도이다.
먼저, 도 5a를 참조하면, 반도체 기판(111)(이하, 제1 기판이라 함) 상에 제1 박막용 물질(112)을 증착한다. 이때, 제1 박막용 물질(112)은 금속 또는 합금으로 이루어진다.
이어서, 도 5b를 참조하면, 제1 박막용 물질(112, 도 5a참조) 상에 감광막(미도시)을 도포한 후 포토 마스크(photo mask)를 이용한 노광 및 현상공정을 실시하여 감광막 패턴(미도시)을 형성한다.
이어서, 상기 감광막 패턴을 식각 마스크로 이용한 식각공정을 실시하여 제1 박막용 물질(112)을 식각한다. 이때, 상기 식각공정은 건식식각 또는 습식식각공정 모두 가능하다. 이로써, 제1 기판(111) 상에는 제1 박막(112A)이 형성된다.
이어서, 도 5c에 도시된 바와 같이, 제1 박막(112A)을 포함하는 전체 구조 상부면에 제2 박막용 물질(113)을 증착한다. 이때, 제2 박막용 물질(113)은 금속 또는 합금으로 이루어지며, 제1 박막(112A)과 열전도율이 서로 다른 물질로 형성하는 것이 바람직하다.
이어서, 도 5d에 도시된 바와 같이, 제2 박막용 물질(113, 도 5c참조) 상에 감광막(미도시)을 도포한 후 포토 마스크를 이용한 노광 및 현상공정을 실시하여 감광막 패턴(미도시)을 형성한다.
이어서, 상기 감광막 패턴을 이용한 식각공정을 실시하여 제2 박막용 물 질(113)을 식각한다. 이때, 상기 식각공정은 건식식각 또는 습식식각공정 모두 가능하다. 이로써, 제1 기판(111) 상에는 제1 박막(112A)과 나란한 방향으로 제2 박막(113A)이 형성된다. 이때, 제2 박막(113A)은 일측단이 제1 박막(112A)과 접합되도록 식각된다.
이어서, 도 5e에 도시된 바와 같이, 제1 및 제2 박막(112A, 113A)으로 이루어진 열전대(114)를 덮도록 전체 구조 상부면에 반도체 기판(115)(이하, 제2 기판이라 함)을 형성한다. 이때, 제2 기판(115)은 에피텍시(epitaxy) 공정을 통해 형성할 수도 있다.
이어서, 도 5f에 도시된 바와 같이, 제2 기판(115) 상에 감광막(미도시)을 도포한 후 포토 마스크를 이용한 노광 및 현상공정을 실시하여 감광막 패턴(미도시)을 형성한다.
이어서, 상기 감광막 패턴을 이용한 식각공정을 실시하여 열전대(114)의 상부와 대응되는 부위의 제2 기판(115)을 일정 깊이로 리세스(recess)시킨다. 이는, 후속 게이트 전극(119, 도 5g참조)과 열전대(114) 간의 간격을 최소화하여 게이트 전극(119)에서 발생된 열이 거의 소모없이 열전대(114)로 전달되도록 하기 위함이다. 이로써, 열전대(114) 상부와 대응되는 제2 기판(115) 상에는 리세스 홈(116)이 형성된다.
이어서, 도 5g에 도시된 바와 같이, 리세스 홈(116) 내에 게이트 산화막(117)과 폴리실리콘막(polysilicon layer, 118)을 순차적으로 형성한 후 식각공정을 통해 순차적으로 패터닝하여 게이트 전극(119)을 형성한다. 이때, 게이트 전 극(119)의 중심부는 제1 및 제2 박막(112A, 113A)의 측온 접점(A, 도 4참조)과 정렬된다.
이어서, 도 5h에 도시된 바와 같이, 게이트 전극(119)의 양측으로 노출되는 제2 기판(115) 내에 불순물 이온주입공정을 실시하여 소스 및 드레인 영역(120)을 형성한다.
이어서, 소스 및 드레인 영역(120)을 덮도록 층간 절연막(미도시)을 증착한다. 이때, 층간 절연막은 산화막 계열의 막을 단층 또는 적어도 2층 이상 적층된 구조로 형성할 수 있으며, 경우에 따라서는 각 층마다 소정의 반도체 구조물이 형성될 수도 있다.
이어서, 상기 층간 절연막을 식각하여 열전대(114)의 일부가 노출되는 비아(미도시)를 형성한 후 금속 또는 합금막을 이용하여 비아 콘택(121, 도 3참조)을 형성한 다음, 비아 콘택(121) 상에 외부 리드 프레임과 연결되기 위한 패드(미도시)를 형성한다.
지금까지, 본 발명의 기술적 사상은 실시예에 따라 구체적으로 기술되었으나 이러한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 특히, 실시예에서는 열전대를 게이트 전극의 하부에 형성하는 방법에 대해서만 기술되어 있으나, 이는 일례로서 복수의 회로 패턴이 형성된 고전력 소자의 표면에 형성될 수도 있다. 즉, 본 발명은 열전대를 고전력 소자의 발열체의 상하좌우의 가장 근접한 부위에 형성하는 것이 바람직하되, 열전대와 발열체는 유전체를 통해 전기적으로 절연되도록 형성한다. 또한, 본 발명의 기술 분야의 통상의 전문가 라면 본 발명의 기술 사상의 범위 내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다.
이상에서 설명한 바와 같이, 본 발명에 의하면, 다음과 같은 효과들을 얻을 수 있다.
첫째, 본 발명에 의하면, 열전대가 고전력 소자 내부에 삽입됨으로써 고전력 소자의 온도를 측정하기 위해 고전력 소자의 외부에 별도의 온도 측정장치를 장착할 필요가 없다.
둘째, 본 발명에 의하면, 열전대가 고전력 소자의 내부의 발열체에 근접하도록 그 주변에 형성됨으로써 고전력 소자의 최고온부의 온도를 안정적으로 측정할 수 있다.
이를 통해 종래기술에와 같이 고전력 소자의 최고온부의 온도를 직접 측정하지 못하고 일부 계산에 의존하는 방법에 비해 측정 오차를 감소시킬 수 있으며, 고전력 소자의 최고온부 온도를 계산하기 위한 열저항 측정 또는 해석 작업을 생략할 수 있다. 또한, 고전력 소자의 최고온부에 최대한 가깝게 열전대가 형성되므로 최고온부와 온도 측정부 사이의 열적 시간 지체로 인한 온도 측정의 지연 문제를 해결할 수 있다.
셋째, 본 발명에 의하면, 열전대를 고전력 소자와 함께 반도체 공정을 이용하여 형성함으로써, 상기 열전대를 매우 좁은 영역에서도 매우 정밀하게 위치시킬 수 있어, 매우 국부적으로 온도가 상승하는 소자의 온도를 정밀하게 측정할 수 있다.

Claims (14)

  1. 제1 기판;
    상기 제1 기판 상에 형성된 열전대;
    상기 열전대를 덮도록 상기 제1 기판 상에 형성된 제2 기판; 및
    상기 열전대와 대응되도록 상기 제2 기판 상에 형성된 발열체
    를 포함하는 고전력 소자.
  2. 제 1 항에 있어서,
    상기 열전대는 두 종류의 금속 또는 합금으로 이루어진 제1 및 제2 박막을 포함하는 고전력 소자.
  3. 제 1 항에 있어서,
    상기 제1 및 제2 박막은 일측단이 서로 접합되어 측온 접점을 형성하는 고전력 소자.
  4. 제 3 항에 있어서,
    상기 발열체는 중앙부가 상기 측온 접점과 대응되도록 정렬된 고전력 소자.
  5. 제 1 항에 있어서,
    상기 열전대와 연결된 비아 콘택; 및
    상기 비아 콘택을 외부 리드 프레임과 연결시키기 위한 패드
    를 더 포함하는 고전력 소자.
  6. 제 1 항에 있어서,
    상기 발열체는 게이트 전극인 고전력 소자.
  7. 제 6 항에 있어서,
    상기 열전대는 두 종류의 금속 또는 합금으로 이루어진 제1 및 제2 박막을 포함하는 고전력 소자.
  8. 제 6 항에 있어서,
    상기 제1 및 제2 박막은 일측단이 서로 접합되어 측온 접점을 형성하는 고전력 소자.
  9. 제 8 항에 있어서,
    상기 게이트 전극은 중앙부가 상기 측온 접점과 대응되도록 정렬된 고전력 소자.
  10. 제 6 항에 있어서,
    상기 제2 기판은 상기 열전대와 대응되는 부위에 리세스 홈이 형성된 고전력 소자.
  11. 제 6 항에 있어서,
    상기 열전대와 연결된 비아 콘택; 및
    상기 비아 콘택을 외부 리드 프레임과 연결시키기 위한 패드
    를 더 포함하는 고전력 소자.
  12. 제1 기판 상에 제1 박막을 형성하는 단계;
    일측단이 상기 제1 박막과 접합되어 상기 제1 박막과 열전대를 이루는 제2 박막을 형성하는 단계;
    상기 제1 및 제2 박막을 덮도록 상기 제1 기판 상에 제2 기판을 형성하는 단계; 및
    상기 제1 및 제2 박막의 접합점과 대응되도록 상기 제2 기판 상에 발열체를 형성하는 단계
    를 포함하는 고전력 소자의 제조방법.
  13. 제 12 항에 있어서,
    상기 제2 기판을 형성하는 단계 후, 상기 제1 및 제2 박막의 접합점과 대응되는 부위의 상기 제2 기판을 리세스시켜 홈을 형성하는 단계를 더 포함하는 고전력 소자의 제조방법.
  14. 제 13 항에 있어서,
    상기 발열체는 게이트 전극으로서 상기 홈에 형성하는 고전력 소자의 제조방법.
KR1020060094656A 2006-09-28 2006-09-28 열전대를 구비하는 고전력 소자 및 그 제조방법 KR100821127B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020060094656A KR100821127B1 (ko) 2006-09-28 2006-09-28 열전대를 구비하는 고전력 소자 및 그 제조방법
PCT/KR2007/004473 WO2008038922A1 (en) 2006-09-28 2007-09-17 High-power device having thermocouple embedded therein and method for manufacturing the same
US12/442,883 US8294247B2 (en) 2006-09-28 2007-09-17 High-power device having thermocouple embedded therein and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060094656A KR100821127B1 (ko) 2006-09-28 2006-09-28 열전대를 구비하는 고전력 소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20080029096A KR20080029096A (ko) 2008-04-03
KR100821127B1 true KR100821127B1 (ko) 2008-04-14

Family

ID=39230324

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060094656A KR100821127B1 (ko) 2006-09-28 2006-09-28 열전대를 구비하는 고전력 소자 및 그 제조방법

Country Status (3)

Country Link
US (1) US8294247B2 (ko)
KR (1) KR100821127B1 (ko)
WO (1) WO2008038922A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012189571A (ja) * 2011-02-24 2012-10-04 Renesas Electronics Corp 半導体装置及びその製造方法
KR102317263B1 (ko) * 2014-03-11 2021-10-25 삼성전자주식회사 반도체 패키지 및 이를 포함하는 데이터 저장 장치
DE102016104256B3 (de) * 2016-03-09 2017-07-06 Infineon Technologies Ag Transistorzellen und Kompensationsstruktur aufweisende Halbleitervorrichtung mit breitem Bandabstand

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05326824A (ja) * 1992-05-22 1993-12-10 Mitsubishi Electric Corp 混成集積回路装置
KR20020093474A (ko) * 2001-06-09 2002-12-16 삼성전자 주식회사 고전력 반도체 칩 패키지
KR20030096461A (ko) * 2002-06-12 2003-12-31 삼성전자주식회사 고전압용 ｂｇａ 패키지와 그에 사용되는 히트 스프레더및 제조방법
JP2005278339A (ja) 2004-03-25 2005-10-06 Denso Corp ヒートシンクを有する電子回路装置
JP2006013026A (ja) 2004-06-24 2006-01-12 Mitsubishi Electric Corp 半導体装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57104828A (en) * 1980-12-20 1982-06-30 Horiba Ltd Composing infrared detector
US4429413A (en) * 1981-07-30 1984-01-31 Siemens Corporation Fingerprint sensor
JPH03195930A (ja) * 1989-12-25 1991-08-27 Toyo Commun Equip Co Ltd 測温体
JPH06258149A (ja) * 1991-07-04 1994-09-16 Ulvac Japan Ltd 薄膜型熱電対素子
US5251981A (en) * 1992-04-28 1993-10-12 United States Of America, As Represented By The Secretary Of Commerce Corrosion resistant thin film thermocouples and method
JPH07218348A (ja) * 1994-02-08 1995-08-18 Toppan Printing Co Ltd 薄膜熱電対
JP3226715B2 (ja) * 1994-04-28 2001-11-05 株式会社半導体エネルギー研究所 計測装置
DE4418207C1 (de) * 1994-05-25 1995-06-22 Siemens Ag Thermischer Sensor/Aktuator in Halbleitermaterial
US5528446A (en) * 1994-07-05 1996-06-18 Ford Motor Company Integrated power module diagnostic unit
US5940526A (en) * 1997-05-16 1999-08-17 Harris Corporation Electric field fingerprint sensor having enhanced features and related methods
JP4014652B2 (ja) * 1997-07-19 2007-11-28 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 半導体デバイスアセンブリ及び回路
TW345751B (en) * 1997-08-10 1998-11-21 Jenq-Shyong Shieh Thermovoltaic generator type solid-state switch a thermovoltaic generator type solid-state switch comprises a single crystal silicon substrate; an MOS field effect transistor; etc.
US6300554B1 (en) * 1999-09-09 2001-10-09 Metrodyne Microsystem Corp. Method of fabricating thermoelectric sensor and thermoelectric sensor device
TW468360B (en) * 1999-11-04 2001-12-11 Jeng-San Jou Thermopile infrared device, thermalpile infrared array device and the manufacturing method thereof
CA2293118A1 (en) * 1999-12-24 2001-06-24 Francis Picard Bolometric fingerprint sensor
KR20000059127A (ko) 2000-07-15 2000-10-05 홍영희 온도 측정용 웨이퍼 제작방법 및 이 웨이퍼를 이용한온도측정 방법
KR100393012B1 (ko) 2001-10-15 2003-07-31 주식회사 다윈전자 고전력 전자시스템용 온도검출장치
TW530422B (en) * 2001-10-31 2003-05-01 Univ Nat Taiwan MOS tunneling diode temperature sensor and the manufacturing method thereof
US6828172B2 (en) * 2002-02-04 2004-12-07 Delphi Technologies, Inc. Process for a monolithically-integrated micromachined sensor and circuit
US7406185B2 (en) * 2003-04-16 2008-07-29 Ligh Tuning Technology Inc. Thermoelectric sensor for fingerprint thermal imaging
JP2007033154A (ja) * 2005-07-25 2007-02-08 Denso Corp 赤外線検出器
US7795605B2 (en) * 2007-06-29 2010-09-14 International Business Machines Corporation Phase change material based temperature sensor
US7902625B2 (en) * 2008-04-21 2011-03-08 International Business Machines Corporation Metal-gate thermocouple

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05326824A (ja) * 1992-05-22 1993-12-10 Mitsubishi Electric Corp 混成集積回路装置
KR20020093474A (ko) * 2001-06-09 2002-12-16 삼성전자 주식회사 고전력 반도체 칩 패키지
KR20030096461A (ko) * 2002-06-12 2003-12-31 삼성전자주식회사 고전압용 ｂｇａ 패키지와 그에 사용되는 히트 스프레더및 제조방법
JP2005278339A (ja) 2004-03-25 2005-10-06 Denso Corp ヒートシンクを有する電子回路装置
JP2006013026A (ja) 2004-06-24 2006-01-12 Mitsubishi Electric Corp 半導体装置

Also Published As

Publication number Publication date
KR20080029096A (ko) 2008-04-03
US8294247B2 (en) 2012-10-23
WO2008038922A1 (en) 2008-04-03
US20100090329A1 (en) 2010-04-15

Similar Documents

Publication Publication Date Title
KR100690926B1 (ko) 마이크로 열유속 센서 어레이
US6744346B1 (en) Electronic device workpieces, methods of semiconductor processing and methods of sensing temperature of an electronic device workpiece
US7862233B2 (en) Self heating monitor for SiGe and SOI CMOS devices
TWI462283B (zh) 藉由分布於接觸結構中的熱電偶而進行之半導體裝置中之溫度監視
JP4896963B2 (ja) ウエハ状計測装置及びその製造方法
US20120249176A1 (en) Test structure and measurement method thereof
KR100821127B1 (ko) 열전대를 구비하는 고전력 소자 및 그 제조방법
TWI704354B (zh) 探針卡、具有其的晶圓檢測設備及使用其的裸晶測試流程
JP2011064513A (ja) 温度測定素子、温度測定装置、基板処理装置及び電子デバイスの製造方法
EP3588552A1 (en) Thermal interface material sheet and method of manufacturing a thermal interface material sheet
CN107037076B (zh) 用于测定薄层的导热性的测量芯片和方法
JP2010192649A (ja) 温度検出基板
CN111157573B (zh) 薄膜热导率的测量装置及测量方法
CN114137022A (zh) 一种热电堆型热流密度传感器
JP3284731B2 (ja) 配線評価装置およびその使用方法
JPH11258055A (ja) サーモパイル型温度センサ
KR102600398B1 (ko) 단일칩으로 집적된 열전도 가스감지소자
Dunn et al. Experimental three-dimensional thermal mapping of a GaN on RF-SOI chip
JP2013003068A (ja) 流量センサ
JP2009020053A (ja) ガスセンサ
KR20050071911A (ko) 일렉트로마이그레이션 테스트 패턴의 온도 측정 장치 및그 제조 방법
Kollar 3/spl times/3 heat-flux sensor array for the thermal measurement of IC packages
JP2001135694A (ja) 半導体装置および半導体装置の試験方法
JP2001085628A (ja) 半導体装置および半導体装置の試験方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130325

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140402

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20151005

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160404

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee