KR20020093474A - 고전력 반도체 칩 패키지 - Google Patents
고전력 반도체 칩 패키지 Download PDFInfo
- Publication number
- KR20020093474A KR20020093474A KR1020010032248A KR20010032248A KR20020093474A KR 20020093474 A KR20020093474 A KR 20020093474A KR 1020010032248 A KR1020010032248 A KR 1020010032248A KR 20010032248 A KR20010032248 A KR 20010032248A KR 20020093474 A KR20020093474 A KR 20020093474A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor chip
- high power
- power semiconductor
- chip package
- heat spreader
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 69
- 239000000463 material Substances 0.000 claims abstract description 33
- 238000005538 encapsulation Methods 0.000 claims description 14
- 238000007789 sealing Methods 0.000 claims description 4
- 238000000034 method Methods 0.000 description 9
- 229910000679 solder Inorganic materials 0.000 description 8
- 239000004593 Epoxy Substances 0.000 description 5
- 239000003822 epoxy resin Substances 0.000 description 5
- 229920000647 polyepoxide Polymers 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 229920006336 epoxy molding compound Polymers 0.000 description 2
- 239000004519 grease Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000003801 milling Methods 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 230000035882 stress Effects 0.000 description 2
- 230000000930 thermomechanical effect Effects 0.000 description 2
- 229910000962 AlSiC Inorganic materials 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 238000001746 injection moulding Methods 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
본 발명은 플립 칩 본딩(flip chip bonding) 기술에 의해 반도체 칩이 인쇄회로기판(Printed Circuit Board)에 실장된 고전력 반도체 칩 패키지에 관한 것으로서, 인쇄회로기판에 반도체 칩이 플립 칩 본딩되어 있고, 그 반도체 칩의 배면에 소정 두께의 열 인터페이스 물질(TIM; Thermal Interface Material)을 개재하여 히트 스프레더(heat spreader)가 부착되어 있으며, 인쇄회로기판과 히트 스프레더 사이에 반도체 칩과 그 접합 부분을 봉지시키는 봉지부가 형성된 것을 특징으로 한다. 이에 따르면, 리지드 타입(rigid type)의 열 인터페이스 물질이 채택된 경우에도 열 인터페이스 물질 자체의 크랙(crack)이나 칩 크랙(chip crack) 등의 발생이 방지되어 패키지 신뢰성이 향상될 수 있다.
Description
본 발명은 반도체 칩 패키지에 관한 것으로서, 더욱 상세하게는 플립 칩 본딩 기술에 의해 반도체 칩이 기판에 실장된 고전력 반도체 칩 패키지에 관한 것이다.
플립 칩 본딩(flip chip bonding) 기술로 만들어지는 제품 중에서 고주파수(high frequency), 고전력(high power) 반도체 제품의 경우, 제품 자제에서 발생하는 열을 효과적으로 외부로 방출시키기 위한 패키지 냉각 기술이 중요한 기술중의 하나로 대두되고 있다. 제품의 동작 중에 발생하는 열을 효과적으로 방출시키지 못할 경우에는 제품의 특성, 그 중에서도 특히 속도 저하 및 수명 단축 등의 문제점이 발생되기 때문이다.
패키지 열 특성에 중요한 영향을 미치는 요인들로는 덮개(lid)의 열전도도, 덮개와 반도체 칩 배면 사이의 빈 공간을 채워주는 열 인터페이스 물질의 열전도도, 내부 보이드(void), 접합계면의 접합안정성, 열 인터페이스 물질의 두께 등이 있다.
도 1은 종래 기술에 따른 고전력 반도체 칩 패키지를 나타낸 단면도이다.
도 1을 참조하면, 종래 기술에 따른 고전력 반도체 칩 패키지는 인쇄회로기판(PCB; Printed Circuit Board; 130)에 반도체 칩(120)이 솔더 볼(solder ball; 125)로 플립 칩 본딩 기술에 의해 실장되어 있으며 인쇄회로기판(130)에 접착제(190)로 부착된 금속재질의 덮개(140)에 의해 봉지되는 구조로서, 반도체 칩(120)의 배면에 열 인터페이스 물질(TIM; Thermo Interface Material, 150)이 부착되어 덮개(140)의 내측면에 접합되어 있다. 반도체 칩(120)과 인쇄회로기판(130)의 사이에는 언더필부(160)가 형성되어 봉지된다. 여기서, 덮개(140)는 일정한 두께의 금속 재질의 평평한 판형 부재를 사각형의 형태로 절단하고, 이 사각형보다 작은 크기로 일정한 깊이만큼 밀링(milling) 가공하여 캐버티(cavity)를 형성한 것이다. 참조번호 170은 비어 있는 내부공간이고 180은 외부와의 전기적 접속을 위한 외부 접속핀이다.
이와 같은 플립 칩 본딩 기술이 적용되는 종래의 고전력 반도체 칩 패키지의 경우 열 특성을 향상시키기 위하여 반도체 칩의 배(配)면과 금속덮개의 사이에 열 전도성이 우수한 열 인터페이스 물질을 삽입하여 패키지 내부에서 발생된 열을 덮개로 전도시켜 열 특성을 향상시킨다. 여기서, 반도체 칩의 배면과 덮개의 사이에 삽입되는 열 인터페이스 물질로는 써멀 그리스 타입(thermal grease type)과 솔더나 에폭시 등 리지드 타입(rigid type)이 사용된다. 써멀 그리스 타입은 열 인터페이스 물질 계면에 열-기계적 스트레스(thermo-mechanical stress)를 발생시키지 않으나 1~6W/mk의 열전도도를 가지므로 100W 이상의 최대 전력값(Pdmax)을 갖는 반도체 칩의 적용에는 적합하지 않은 단점이 있다. 그리고, 리지드 타입 열 인터페이스 물질 중에서 에폭시의 경우 10~25W/mk의 열전도도를 솔더의 경우 25~65W/mk의 열전도도를 가지므로 100W 이상의 최대 전력값(Pdmax)을 갖는 반도체 칩의 경우에 적용이 적합하다. 그러나, 에폭시나 솔더 등의 리지드 타입 열 인터페이스 물질은 접합 후 접합계면에 열-기계적 스트레스를 유발하며 열 인터페이스 물질 자체의 크랙(crack) 또는 칩 크랙(chip crack) 등의 불량을 발생시킨다.
본 발명의 목적은 리지드 타입의 열 인터페이스 물질이 적용되면서도 열 인터페이스 물질 자체의 크랙(crack) 또는 칩 크랙(chip crack) 등의 불량을 방지할 수 있는 고전력 반도체 칩 패키지를 제공하는 데 있다.
도 1은 종래 기술에 따른 고전력(high power) 반도체 칩 패키지를 나타낸 단면도,
도 2는 본 발명에 따른 고전력 반도체 칩 패키지의 제 1실시예를 나타낸 단면도,
도 3은 본 발명에 따른 고전력 반도체 칩 패키지의 제 2실시예를 나타낸 단면도,
도 4는 본 발명에 따른 고전력 반도체 칩 패키지의 제 3실시예를 나타낸 단면도,
도 5는 본 발명에 따른 고전력 반도체 칩 패키지의 제 4실시예를 나타낸 단면도,
도 6은 본 발명에 따른 고전력 반도체 칩 패키지의 제 5실시예를 나타낸 단면도,
도 7은 본 발명에 따른 고전력 반도체 칩 패키지의 제 6실시예를 나타낸 단면도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
10; 반도체 칩 패키지20; 반도체 칩
25; 솔더 볼30; 기판
40; 히트 스프레더50; 열 인터페이스 물질
60; 언더필부70; 몰딩부
80; 외부 접속핀90; 접착제
이와 같은 목적을 달성하기 위한 본 발명에 따른 고전력 반도체 칩 패키지는, 인쇄회로기판에 반도체 칩이 플립 칩 본딩되어 있고, 그 반도체 칩의 배면에 소정 두께의 열 인터페이스 물질을 개재하여 히트 스프레더(heat spreader)가 부착되어 있으며, 인쇄회로기판과 히트 스프레더 사이에 반도체 칩과 그 접합 부분을 봉지하는 봉지부가 형성된 것을 특징으로 한다. 여기서, 열 인터페이스 물질은 에폭시나 솔더 등으로 이루어지는 리지드 타입이 적용될 수 있다.
이하 첨부 도면을 참조하여 본 발명에 따른 고전력 반도체 칩 패키지를 보다 상세하게 설명하고자 한다.
도 2는 본 발명에 따른 고전력 반도체 칩 패키지의 제 1실시예를 나타낸 단면도이다.
도 2를 참조하면, 이 고전력 반도체 칩 패키지(10)는 인쇄회로기판(30)에 반도체 칩(20)이 플립 칩 본딩 기술에 의해 솔더 볼(25)을 개재하여 실장되어 있으며 반도체 칩(20)의 배면에 리지드 타입의 열 인터페이스 물질(50)이 부착되어 있고, 그 열 인터페이스 물질(50)의 상부에 열전도성이 우수한 금속 재질의 히트 스프레더(40)가 부착되어 있는 구조로서, 반도체 칩(20)과 인쇄회로기판(30)의 사이에는 언더필부(60)가 형성되어 있으며 히트 스프레더(40)와 인쇄회로기판(30) 사이의 공간에 에폭시 성형 수지(EMC; Epoxy Molding Compound)로 봉지부(70)가 형성되어 있는 구조를 갖고 있다. 봉지부(70)는 플립 칩 본딩 공정과 덮개 부착 공정 진행 후에 형성될 수 있다. 인쇄회로기판(30)의 하부로 외부 접속핀(180)이 설치되어 있다.
도 3은 본 발명에 따른 고전력 반도체 칩 패키지의 제 2실시예를 나타낸 단면도이다.
도 3을 참조하면, 이 고전력 반도체 칩 패키지(11)는 전술한 도 2의 실시예와는 달리 반도체 칩(20)과 인쇄회로기판(30) 사이의 공간에 언더필부가 형성되어 있지 않고 빈 공간으로 존재하며 히트 스프레더(50)와 인쇄회로기판(30)의 사이의 공간에 봉지부(71)가 형성되어 있는 구조이다. 봉지부(71)는 플립 칩 본딩 공정 후에 언더필 공정을 진행하지 않고 덮개 부착 공정 후에 형성될 수 있다.
도 4는 본 발명에 따른 고전력 반도체 칩 패키지의 제 3실시예를 나타낸 단면도이다.
도 4를 참조하면, 이 고전력 반도체 칩 패키지(12)는 전술한 도 2의 실시예와는 달리 반도체 칩(20)과 인쇄회로기판(30) 사이의 공간이 별도로 언더필되지 않고 반도체 칩(20)과 인쇄회로기판(30)의 사이 및 히트 스프레더(40)와 인쇄회로기판(30) 사이의 전체 공간에 에폭시 수지로 형성되는 봉지부(72)를 갖고 있다.
전술한 실시예와 같은 본 발명에 따른 고전력 반도체 칩 패키지는 종래 리지드 타입 열 인터페이스 물질에 열이 집중되었던 것과는 달리 열 인터페이스 물질에 집중되지 않고 반도체 칩에서 발생된 열이 열 인터페이스 물질 및 봉지부를 통하여 패키지 전체에 분산된다. 따라서, 열 인터페이스 물질에 열적 스트레스가 집중되어 발생하는 크랙이나 칩 크랙 등의 발생이 방지된다. 봉지부를 형성하기 위한 에폭시 성형 수지는 트랜스퍼 몰딩(transfer molding), 인젝션 몰딩(injection molding), 언더-필(under-fill) 등에 사용되는 에폭시 수지가 이용될 수 있다.
덮개와 인쇄회로기판 사이의 봉지부는 경화 후 물성, 덮개 및 인쇄회로기판 등의 열팽창계수(CTE; Coefficient of Thermal Expansion) 등을 고려하여 적정수준의 필러 성분과 함량 등을 가진 에폭시 수지가 사용될 수 있다. 그리고, 덮개로서 사용되는 히트 스프레더의 재질은 전도성이 높은 물질로 구성되며, 주로 Cu, CuW, AlSiC 등의 금속 재질이 사용될 수 있으며, 다이아몬드, 흑연 등의 무기물도 가능하다. 여기서, 히트 스프레더의 표면은 열 인터페이스 물질과의 접합성 및 덮개와 인쇄회로기판 사이의 충진 물들과 덮개와의 접합성을 높이기 위하여 Ni/(Au,Ag) 등으로 도금처리 될 수 있다. 또한, 인쇄회로기판은 봉지부의 형성시 에폭시 수지와의 접합성이 향상되도록 플라즈마(plasma) 처리를 한 것을 사용할 수 있다.
한편, 본 발명에 따른 고전력 반도체 칩 패키지는 전술한 실시예에 한정되지 않고 본 발명의 기술적 중심사상을 벗어나지 않는 범위 내에서 다양한 변형 실시가 가능하다. 이하 다른 예를 소개하기로 한다.
도 5내지 도 7은 본 발명에 따른 고전력 반도체 칩 패키지의 제 4,5,6실시예를 나타낸 단면도들이다.
도 5에 도시된 고전력 반도체 칩 패키지(13)는 반도체 칩(20)의 배면에 열 인터페이스 물질(50)을 개재하여 부착되는 히트 스프레더(41)가 소정 크기의 요(凹)부(41a)를 갖고 있고, 봉지부(73)가 그 요부(41a)에 들어차 있는 구조이다. 도 6에 도시된 고전력 반도체 칩 패키지(14)는 반도체 칩(20)의 배면에 열 인터페이스 물질(50)을 개재하여 부착되는 히트 스프레더(42)가 반도체 칩(20)의 부착 부분에 철부(42a)를 갖고 있고 그 외측 부분의 두께가 얇아져 있으며 히트 스프레더(42)와 인쇄회로기판(30) 사이에 봉지부(74)가 형성되어 있는 구조이다. 도 7에 도시된 고전력 반도체 칩 패키지(15)는 반도체 칩(20)을 덮는 덮개 형태의 히트 스프레더(43)를 가지며 히트 스프레더(43)의 요부(43a)에 열 인터페이스 물질(50)이 부착된 구조로서 인쇄회로기판(30)과 히트 스프레더(43) 사이의 공간에 역시 봉지부(75)가 형성되어 있다.
도 5내지 도 7에서 알 수 있는 바와 같이 본 발명에 따른 고전력 반도체 칩 패키지는 인쇄회로기판과 덮개의 사이를 에폭시 수지로 충진하는 공정의 공정성 및 히트 스프레더와 봉지부의 결합력을 향상시키기 위하여 덮개의 형태가 히트 스프레더의 열 인터페이스 물질이 부착되는 면을 기준으로 ±α의 단차를 갖도록 요철이형성될 수 있다.
이상과 같은 본 발명에 의한 고전력 반도체 칩 패키지에 따르면, 리지드 타입의 열 인터페이스 물질이 채택한 경우에도 열 인터페이스 물질 자체의 크랙이나 칩 크랙 등이 방지될 수 있어 신뢰성이 향상되는 이점(利點)이 있다.
Claims (4)
- 인쇄회로기판에 반도체 칩이 플립 칩 본딩되어 있고, 상기 반도체 칩의 배면에 소정 두께의 열 인터페이스 물질을 개재하여 히트 스프레더가 부착되어 있으며, 상기 인쇄회로기판과 상기 히트 스프레더 사이에 상기 반도체 칩과 그 접합 부분을 봉지하는 봉지부가 형성되어 있는 것을 특징으로 하는 고전력 반도체 칩 패키지.
- 제 1항에 있어서, 상기 반도체 칩과 상기 인쇄회로기판의 사이에 전기적인 접합 상태를 봉지하는 언더필부가 형성되어 있는 것을 특징으로 하는 고전력 반도체 칩 패키지.
- 제 1항에 있어서, 상기 봉지부는 상기 반도체 칩과 상기 인쇄회로기판의 사이를 포함하여 형성되어 있는 것을 특징으로 하는 고전력 반도체 칩 패키지.
- 제 1항에 있어서, 상기 히트 스프레더는 상기 봉지부와 접합되는 면에 요철이 형성된 것을 특징으로 하는 고전력 반도체 칩 패키지.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010032248A KR20020093474A (ko) | 2001-06-09 | 2001-06-09 | 고전력 반도체 칩 패키지 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010032248A KR20020093474A (ko) | 2001-06-09 | 2001-06-09 | 고전력 반도체 칩 패키지 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20020093474A true KR20020093474A (ko) | 2002-12-16 |
Family
ID=27708391
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010032248A KR20020093474A (ko) | 2001-06-09 | 2001-06-09 | 고전력 반도체 칩 패키지 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20020093474A (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100821127B1 (ko) * | 2006-09-28 | 2008-04-14 | 한국전자통신연구원 | 열전대를 구비하는 고전력 소자 및 그 제조방법 |
| US9343535B2 (en) | 2012-09-25 | 2016-05-17 | Samsung Electronics Co., Ltd. | Semiconductor packages having a guide wall and related systems and methods |
| CN110349864A (zh) * | 2019-07-24 | 2019-10-18 | 气派科技股份有限公司 | 一种芯片散热片的封装方法及芯片封装产品 |
-
2001
- 2001-06-09 KR KR1020010032248A patent/KR20020093474A/ko not_active Application Discontinuation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100821127B1 (ko) * | 2006-09-28 | 2008-04-14 | 한국전자통신연구원 | 열전대를 구비하는 고전력 소자 및 그 제조방법 |
| US8294247B2 (en) | 2006-09-28 | 2012-10-23 | Electronics And Telecommunications Research Institute | High-power device having thermocouple embedded therein and method for manufacturing the same |
| US9343535B2 (en) | 2012-09-25 | 2016-05-17 | Samsung Electronics Co., Ltd. | Semiconductor packages having a guide wall and related systems and methods |
| CN110349864A (zh) * | 2019-07-24 | 2019-10-18 | 气派科技股份有限公司 | 一种芯片散热片的封装方法及芯片封装产品 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6882041B1 (en) | Thermally enhanced metal capped BGA package | |
| US7135769B2 (en) | Semiconductor packages and methods of manufacturing thereof | |
| TWI415228B (zh) | 半導體封裝結構、覆晶封裝、及半導體覆晶封裝的形成方法 | |
| US6756684B2 (en) | Flip-chip ball grid array semiconductor package with heat-dissipating device and method for fabricating the same | |
| US6952050B2 (en) | Semiconductor package | |
| US7906857B1 (en) | Molded integrated circuit package and method of forming a molded integrated circuit package | |
| JP4493121B2 (ja) | 半導体素子および半導体チップのパッケージ方法 | |
| US6563212B2 (en) | Semiconductor device | |
| KR970005712B1 (ko) | 고 열방출용 반도체 패키지 | |
| US8779582B2 (en) | Compliant heat spreader for flip chip packaging having thermally-conductive element with different metal material areas | |
| US20100025810A1 (en) | Method and System for Secure Heat Sink Attachment on Semiconductor Devices with Macroscopic Uneven Surface Features | |
| US20020180035A1 (en) | Semiconductor package with heat sink | |
| US20070018310A1 (en) | Semiconductor device and manufacturing method thereof | |
| CN101425486A (zh) | 一种封装结构 | |
| US20090236732A1 (en) | Thermally-enhanced multi-hole semiconductor package | |
| US20220020659A1 (en) | Packaged chip and method for manufacturing packaged chip | |
| WO2008082969A1 (en) | Thermally enhanced quad flat no leads (qfn) ic package and method | |
| US20230238302A1 (en) | Semiconductor package having liquid-cooling lid | |
| US7790510B1 (en) | Metal lid with improved adhesion to package substrate | |
| TW201929163A (zh) | 電子封裝件及其製法 | |
| US20030178747A1 (en) | Device for packing electronic components using injection moulding technology | |
| JP2001144230A (ja) | 半導体装置及びその製造方法 | |
| US20080315405A1 (en) | Heat spreader in a flip chip package | |
| KR20020093474A (ko) | 고전력 반도체 칩 패키지 | |
| US20060278975A1 (en) | Ball grid array package with thermally-enhanced heat spreader |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |