CN110349864A - 一种芯片散热片的封装方法及芯片封装产品 - Google Patents

一种芯片散热片的封装方法及芯片封装产品 Download PDF

Info

Publication number
CN110349864A
CN110349864A CN201910671180.9A CN201910671180A CN110349864A CN 110349864 A CN110349864 A CN 110349864A CN 201910671180 A CN201910671180 A CN 201910671180A CN 110349864 A CN110349864 A CN 110349864A
Authority
CN
China
Prior art keywords
cooling fin
chip
plastic packaging
packaging material
cooling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910671180.9A
Other languages
English (en)
Inventor
杨建伟
饶锡林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CHINA CHIPPACKING TECHNOLOGY Co Ltd
Original Assignee
CHINA CHIPPACKING TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CHINA CHIPPACKING TECHNOLOGY Co Ltd filed Critical CHINA CHIPPACKING TECHNOLOGY Co Ltd
Priority to CN201910671180.9A priority Critical patent/CN110349864A/zh
Publication of CN110349864A publication Critical patent/CN110349864A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明涉及一种芯片散热片的封装方法及芯片封装产品，所述封装方法是芯片采用倒装的方式焊接在引线框或基板上，然后在芯片上下表面分别焊接第一散热片和第二散热片，然后再进行塑封，由于采用塑封工艺，所以芯片保护性及产品结构坚固性都非常好，能够将芯片和湿气、粉尘隔离；在塑封时，把芯片、第一散热片、第二散热片和引线框或基板一起进行塑封，跟常规的塑封工艺一致，不需要特别处理，技术成熟可靠，工艺简单；在塑封工艺完成后，再根据需要，采用去材料的方式，使第一散热片和第二散热片部分或全部外表面裸露出来，进行高效散热，散热片的材质、形状、厚度、尺寸根据实际需要均可以自由设计，几乎不受限制，相比现有技术，具有显著的进步。

Description

一种芯片散热片的封装方法及芯片封装产品
技术领域
本发明涉及半导体封装技术领域，尤其涉及一种芯片散热片的封装方法及芯片封装产品。
背景技术
在传统的半导体封装产品中，一些大功率芯片封装时需要设置散热片，模块运行中产生的热量通过散热片及时散出,避免热量累计,影响模块工作性能。如专利号为200320113725.9、名称为“倒装芯片散热封装结构”的中国实用新型专利中,就公开了一种散热片的封装结构，载板与芯片通过底胶和侧面黏着层固定。此种封装结构的缺点是没有采用塑封工艺，芯片保护性及产品结构坚固性较差，无法将芯片和湿气、粉尘隔离；芯片顶部焊接面焊接料覆盖面积难以控制，过多会在芯片边缘溢出，过少会影响散热性，焊接料厚度控制困难，散热片容易倾斜。如果想要采用塑封工艺，芯片顶部散热片在组装后无法实现塑封，因为如果产品过高，塑封模具会压坏芯片，产品过低，塑封料会流到散热片上方，固化后会遮盖散热片，严重影响散热，所以需要进一步改进。
发明内容
本发明的目的在于提供一种芯片散热片的封装方法及芯片封装产品，在芯片的上下表面均设置散热片，采用塑封工艺，产品结构坚固而且散热性好，可靠性更高，方法简单，易于实现。
本发明是这样实现的：一种芯片散热片的封装方法包括以下步骤：
S1:采用倒装的方式将芯片焊接在引线框或基板上；
S2:在芯片下表面点第一焊接料；
S3:把第一散热片放置在第一焊接料上，采用烘箱固化或回流焊接的方式将第一散热片固定在芯片上；
S4:在芯片上表面点第二焊接料；
S5:把第二散热片放置在第二焊接料上，采用烘箱固化或回流焊接的方式将第二散热片固定在芯片上；
S6:用塑封料对芯片、第一散热片、第二散热片和引线框或基板进行塑封；
S7:把第一散热片和第二散热片外部的塑封料进行开口或去除掉，使第一散热片和第二散热片露出全部或部分外表面。
其中，在S7中，通过激光开口的方式去除第一散热片和第二散热片外部的塑封料。
其中，利用激光对第一散热片和第二散热片外部的塑封料进行点烧，直至第一散热片和第二散热片露出全部或部分外表面；或者利用金属盖板掩盖封装产品，在金属盖板上设置与第一散热片和第二散热片位置相对应的孔，进行面烧，直至第一散热片和第二散热片露出全部或部分外表面。
其中，在S7中，通过机械加工磨削的方式去除第一散热片和第二散热片外部的塑封料。
其中，所述第一散热片和第二散热片外表面的塑封料的厚度为100-500μm。
其中，所述第一散热片外侧表面和/或第二散热片的内侧表面设有凹槽或凸起，以增强与塑封料的结合力。
其中，所述第一散热片和第二散热片为铜板，厚度为0.3-1mm。
本发明提供的另一种技术方案为：一种根据上面所述封装方法制作的芯片封装产品，包括芯片、第一散热片、第二散热片、塑封料和引线框或基板，所述芯片采用倒装的方式焊接在引线框或基板上，所述第一散热片和第二散热片分别通过第一焊接料和第二焊接料固定在芯片的上下表面，所述塑封料对芯片、第一散热片、第二散热片和引线框或基板进行塑封，所述第一散热片和第二散热片外部的塑封料还加工出开口，使第一散热片和第二散热片部分或全部外表面裸露。
其中，所述第一散热片小于芯片的面积，所述第二散热片大于芯片的面积。
本发明的有益效果为：本发明所述芯片散热片的封装方法是芯片采用倒装的方式焊接在引线框或基板上，然后在芯片上下表面分别焊接第一散热片和第二散热片，然后再进行塑封，由于采用塑封工艺，所以芯片保护性及产品结构坚固性都非常好，能够将芯片和湿气、粉尘隔离；在塑封时，把芯片、第一散热片、第二散热片和引线框或基板一起进行塑封，跟常规的塑封工艺一致，不需要特别处理，技术成熟可靠，工艺简单，由于第一散热片和第二散热片与芯片已经焊接固定，焊接质量更可靠，塑封时不会倾斜，不易变形；在塑封工艺完成后，再根据需要，采用去材料的方式，使第一散热片和第二散热片部分或全部外表面裸露出来，进行高效散热，散热片的材质、形状、厚度、尺寸根据实际需要均可以自由设计，几乎不受限制，相比现有技术，具有显著的进步。
附图说明
图1是本发明所述芯片封装产品实施例一的结构示意图；
图2是本发明所述封装方法把芯片焊接到引线框的示意图；
图3是本发明所述封装方法在芯片下表面点第一焊接料后的示意图；
图4是本发明所述封装方法把第一散热片焊接到芯片上的示意图；
图5是本发明所述封装方法在芯片上表面点第二焊接料后的示意图；
图6是本发明所述封装方法把第二散热片焊接到芯片上的示意图；
图7是本发明所述封装方法把芯片、第一散热片、第二散热片和引线框进行塑封的示意图；
图8是本发明所述封装方法把第一散热片外部的塑封料进行开口的结构示意图；
图9是本发明所述封装方法把第二散热片外部的塑封料进行去除掉的结构示意图；
图10是本发明所述芯片封装产品实施例一未去除塑封料和未切割成单体前的结构示意图
图11是本发明所述芯片封装产品实施例二的结构示意图；
图12是本发明所述芯片封装产品实施例二未进行塑封时的结构示意图。
其中，1、芯片；2、引线框；3、第一焊接料；4、第一散热片；5、第二焊接料；6、第二散热片；61、凹槽；62、凸起；7、塑封料；71、凹槽；8、开口；9、激光。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
作为本发明所述芯片散热片的封装方法的实施例，如图2至图9所示，包括以下步骤：
S1:采用倒装的方式将芯片1焊接在引线框2上(也可以为基板)；
S2:在芯片1下表面点第一焊接料3；
S3:把第一散热片4放置在第一焊接料3上，采用烘箱固化或回流焊接的方式将第一散热片3固定在芯片1上；
S4:在芯片1上表面点第二焊接料5；
S5:把第二散热片6放置在第二焊接料5上，采用烘箱固化或回流焊接的方式将第二散热片6固定在芯片1上；
S6:用塑封料7对芯片1、第一散热片4、第二散热片6和引线框2进行塑封；
S7:把第一散热片4和第二散热片6外部的塑封料7进行开口或去除掉，使第一散热片4和第二散热片6露出全部或部分外表面。
本发明所述封装方法也可以先固定第二散热片6，再固定第一散热片4，所以步骤S2、S3和S4、S5可以进行互换。
作为本发明根据上面所述封装方法制作的芯片封装产品的实施例一，如图1和图10所示，包括芯片1、第一散热片4、第二散热片6、塑封料7和引线框2(也可以为基板)，所述芯片1采用倒装的方式焊接在引线框2上，所述第一散热片4和第二散热片6分别通过第一焊接料3和第二焊接料5固定在芯片1的上下表面，所述塑封料7对芯片1、第一散热片4、第二散热片6和引线框2进行塑封，所述第一散热片4和第二散热片6外部的塑封料还加工出开口8，使第一散热片4和第二散热片6部分或全部外表面裸露。
在本实施例中，所述第一散热片4小于芯片1的面积，所述第二散热片6大于芯片1的面积，因为第一散热片4要避开引线框2，所以面积较小，第二散热片6基本不受约束，可以大于芯片1的面积。
在本实施例中，所述第一散热片4和第二散热片5为铜板，厚度为0.3-1mm，设计灵活，散热性好。
本发明所述芯片散热片的封装方法是芯片1采用倒装的方式焊接在引线框2上(或基板上)，然后在芯片1上下表面分别焊接第一散热片4和第二散热片6，然后再进行塑封，由于采用塑封工艺，所以芯片保护性及产品结构坚固性都非常好，能够将芯片和湿气、粉尘隔离；在塑封时，把芯片1、第一散热片4、第二散热片6和引线框2一起进行塑封，跟常规的塑封工艺一致，不需要特别处理，技术成熟可靠，工艺简单，由于第一散热片4和第二散热片6与芯片1已经焊接固定，焊接质量更可靠，塑封时不会倾斜，不易变形；在塑封工艺完成后，再根据需要，采用去材料的方式，使第一散热片4和第二散热片6部分或全部外表面裸露出来，进行高效散热，散热片的材质、形状、厚度、尺寸根据实际需要均可以自由设计，几乎不受限制，相比现有技术，具有显著的进步。
在本实施例中，如图10所示，在芯片封装产品的切割道区域，在塑封料7上形成凹槽71，凹槽71的底部与第二散热片6的上表面平齐，其作用是为了给后面第二散热片6外部塑封料去除过程中提供参考高度，以保证芯片封装产品被去除到比较合适的厚度。
在本实施例中，在S7中，通过激光9开口的方式去除第一散热片4和第二散热片6外部的塑封料，速度快，效率高，开口8形状精度高。具体到细节，利用激光去材料的方式主要有二种方式，一是利用激光对第一散热片和第二散热片外部的塑封料进行点烧，直至第一散热片和第二散热片露出全部或部分外表面；二是利用金属盖板掩盖封装产品，在金属盖板上设置与第一散热片和第二散热片位置相对应的孔，进行面烧，直至第一散热片和第二散热片露出全部或部分外表面，此种方式需要设计专用的金属盖板，但加工效率高。
在本发明中，在S7中，也可以通过机械加工磨削的方式去除第一散热片和第二散热片外部的塑封料，能达到相同的技术效果。尤其是第二散热片外部的塑封料全部去除，就非常适合机械加工磨削工艺，整个面进行整体磨削去除塑封料，加工效率高。
在本实施例中，所述第一散热片4和第二散热片6外表面的塑封料的厚度为100-500μm。理论上芯片上表面的塑封料越薄越易于后期去除工作，但设计越薄，对塑封模具设计精度也越高，芯片上方的塑封料流动也越困难，从而影响塑封料对芯片的整体保护强度，本申请人通过研究试验，确定芯片上表面的塑封料的厚度优选值为100-500μm。
在本实施例中，所述第一焊接料3和第二焊接料5可依据散热要求选择不同导热率的焊接料，不仅仅为锡膏，也可以采用其它的焊接材料。
在本实施例中，所述第二散热片6内侧表面设有凹槽61，以增强与塑封料7的结合力，降低塑封料7与第二散热片6之间的分层风险。当然，也可以在所述第一散热片的外侧表面设置凹槽，以增强与塑封料的结合力。
作为本发明根据上面所述封装方法制作的芯片封装产品的实施例二，如图11和图12所示，与实施例一不同之处在于所述第二散热片6内侧表面设有凸起62，也可以增强与塑封料7的结合力，降低塑封料7与第二散热片6之间的分层风险。当然，也可以在所述第一散热片的外侧表面设置凸起，以增强与塑封料的结合力。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种芯片散热片的封装方法，其特征在于，包括以下步骤：
S1:采用倒装的方式将芯片焊接在引线框或基板上；
S2:在芯片下表面点第一焊接料；
S3:把第一散热片放置在第一焊接料上，采用烘箱固化或回流焊接的方式将第一散热片固定在芯片上；
S4:在芯片上表面点第二焊接料；
S5:把第二散热片放置在第二焊接料上，采用烘箱固化或回流焊接的方式将第二散热片固定在芯片上；
S6:用塑封料对芯片、第一散热片、第二散热片和引线框或基板进行塑封；
S7:把第一散热片和第二散热片外部的塑封料进行开口或去除掉，使第一散热片和第二散热片露出全部或部分外表面。
2.根据权利要求1所述的封装方法，其特征在于，在S7中，通过激光开口的方式去除第一散热片和第二散热片外部的塑封料。
3.根据权利要求2所述的封装方法，其特征在于，利用激光对第一散热片和第二散热片外部的塑封料进行点烧，直至第一散热片和第二散热片露出全部或部分外表面；或者利用金属盖板掩盖封装产品，在金属盖板上设置与第一散热片和第二散热片位置相对应的孔，进行面烧，直至第一散热片和第二散热片露出全部或部分外表面。
4.根据权利要求1所述的封装方法，其特征在于，在S7中，通过机械加工磨削的方式去除第一散热片和第二散热片外部的塑封料。
5.根据权利要求1所述的封装方法，其特征在于，所述第一散热片和第二散热片外表面的塑封料的厚度为100-500μm。
6.根据权利要求1所述的封装方法，其特征在于，所述第一散热片外侧表面和/或第二散热片的内侧表面设有凹槽或凸起，以增强与塑封料的结合力。
7.根据权利要求1所述的封装方法，其特征在于，所述第一散热片和第二散热片为铜板，厚度为0.3-1mm。
8.一种根据权利要求1至7任一项所述封装方法制作的芯片封装产品，其特征在于，包括芯片、第一散热片、第二散热片、塑封料和引线框或基板，所述芯片采用倒装的方式焊接在引线框或基板上，所述第一散热片和第二散热片分别通过第一焊接料和第二焊接料固定在芯片的上下表面，所述塑封料对芯片、第一散热片、第二散热片和引线框或基板进行塑封，所述第一散热片和第二散热片外部的塑封料还加工出开口，使第一散热片和第二散热片部分或全部外表面裸露。
9.根据权利要求8所述的芯片封装产品，其特征在于，所述第一散热片小于芯片的面积，所述第二散热片大于芯片的面积。
CN201910671180.9A 2019-07-24 2019-07-24 一种芯片散热片的封装方法及芯片封装产品 Pending CN110349864A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910671180.9A CN110349864A (zh) 2019-07-24 2019-07-24 一种芯片散热片的封装方法及芯片封装产品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910671180.9A CN110349864A (zh) 2019-07-24 2019-07-24 一种芯片散热片的封装方法及芯片封装产品

Publications (1)

Publication Number Publication Date
CN110349864A true CN110349864A (zh) 2019-10-18

Family

ID=68180091

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910671180.9A Pending CN110349864A (zh) 2019-07-24 2019-07-24 一种芯片散热片的封装方法及芯片封装产品

Country Status (1)

Country Link
CN (1) CN110349864A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111128911A (zh) * 2019-12-19 2020-05-08 中电国基南方集团有限公司 基于3d异构集成技术的毫米波mmic散热封装
CN111162755A (zh) * 2020-01-16 2020-05-15 诺思(天津)微系统有限责任公司 一种体声波双工滤波器
CN112185916A (zh) * 2020-09-29 2021-01-05 西安微电子技术研究所 一种倒装焊芯片的双通道气密性封装结构及其工艺
CN114883279A (zh) * 2022-07-12 2022-08-09 深圳市冠禹半导体有限公司 一种氮化镓器件及氮化镓器件的封装方法
CN115332187A (zh) * 2022-10-14 2022-11-11 北京华封集芯电子有限公司 一种基于中介层的封装
CN116403978A (zh) * 2023-04-11 2023-07-07 江西万年芯微电子有限公司 一种半导体封装结构及封装方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020093474A (ko) * 2001-06-09 2002-12-16 삼성전자 주식회사 고전력 반도체 칩 패키지
US20040042185A1 (en) * 2002-09-03 2004-03-04 Moriss Kung Tab package and method for fabricating the same
US20060231944A1 (en) * 2005-04-15 2006-10-19 Siliconware Precision Industries Co., Ltd. Thermally enhanced semiconductor package and fabrication method thereof
US20070210438A1 (en) * 2006-03-07 2007-09-13 Briere Michael A Semiconductor package
US20080122070A1 (en) * 2006-11-24 2008-05-29 Siliconware Precision Industries Co., Ltd. Heat dissipating semiconductor package and fabrication method therefor
CN210167324U (zh) * 2019-07-24 2020-03-20 气派科技股份有限公司 一种芯片封装产品

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020093474A (ko) * 2001-06-09 2002-12-16 삼성전자 주식회사 고전력 반도체 칩 패키지
US20040042185A1 (en) * 2002-09-03 2004-03-04 Moriss Kung Tab package and method for fabricating the same
US20060231944A1 (en) * 2005-04-15 2006-10-19 Siliconware Precision Industries Co., Ltd. Thermally enhanced semiconductor package and fabrication method thereof
US20070210438A1 (en) * 2006-03-07 2007-09-13 Briere Michael A Semiconductor package
US20080122070A1 (en) * 2006-11-24 2008-05-29 Siliconware Precision Industries Co., Ltd. Heat dissipating semiconductor package and fabrication method therefor
CN210167324U (zh) * 2019-07-24 2020-03-20 气派科技股份有限公司 一种芯片封装产品

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111128911A (zh) * 2019-12-19 2020-05-08 中电国基南方集团有限公司 基于3d异构集成技术的毫米波mmic散热封装
CN111162755A (zh) * 2020-01-16 2020-05-15 诺思(天津)微系统有限责任公司 一种体声波双工滤波器
CN111162755B (zh) * 2020-01-16 2021-09-21 诺思(天津)微系统有限责任公司 一种体声波双工滤波器
CN112185916A (zh) * 2020-09-29 2021-01-05 西安微电子技术研究所 一种倒装焊芯片的双通道气密性封装结构及其工艺
CN114883279A (zh) * 2022-07-12 2022-08-09 深圳市冠禹半导体有限公司 一种氮化镓器件及氮化镓器件的封装方法
CN114883279B (zh) * 2022-07-12 2022-10-25 深圳市冠禹半导体有限公司 一种氮化镓器件的封装方法
CN115332187A (zh) * 2022-10-14 2022-11-11 北京华封集芯电子有限公司 一种基于中介层的封装
CN116403978A (zh) * 2023-04-11 2023-07-07 江西万年芯微电子有限公司 一种半导体封装结构及封装方法
CN116403978B (zh) * 2023-04-11 2024-02-06 江西万年芯微电子有限公司 一种半导体封装结构及封装方法

Similar Documents

Publication Publication Date Title
CN110349864A (zh) 一种芯片散热片的封装方法及芯片封装产品
US8946889B2 (en) Semiconductor module with cooling mechanism and production method thereof
US7508066B2 (en) Heat dissipating semiconductor package and fabrication method thereof
US8530281B2 (en) Production method of semiconductor module with resin-molded assembly of heat spreader and semiconductor chip
CN105762084B (zh) 倒装芯片的封装方法及封装装置
CN100568498C (zh) 半导体器件及其制造方法
CN103681543A (zh) 倒装芯片封装的矩阵盖散热器
JP2007165425A (ja) 半導体装置
CN102064118B (zh) 半导体封装件的制造方法及制造其的封装模具
KR20050056856A (ko) 칩 상의 유연성 열 전도성 재료층 두께의 국부적 감소
US9142481B2 (en) Integrated circuit packaging system with heatsink cap and method of manufacture thereof
CN101375389A (zh) 用于电路管芯的高热性能封装
CN110571201A (zh) 一种高散热扇出型三维异构双面塑封结构及其制备方法
CN210167324U (zh) 一种芯片封装产品
TWI431697B (zh) 半導體封裝件之製造方法及製造其之封裝模具
TW201138038A (en) Quad flat no-lead package, method for forming the same, and metal plate for forming the package
CN210040171U (zh) 一种芯片封装产品
KR20150082937A (ko) 전력 모듈 패키지와 이의 제작방법
CN101335216A (zh) 散热型封装结构及其制法
CN110164833A (zh) 一种芯片散热片的封装方法及芯片封装产品
CN112185916A (zh) 一种倒装焊芯片的双通道气密性封装结构及其工艺
JP5468886B2 (ja) 切断装置及び切断方法
CN218039189U (zh) 一种半导体封装用导线架结构
CN217822851U (zh) 一种贴合式led-moding封装结构
US20060273452A1 (en) Semiconductor package and fabrication method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination