CN210040171U - 一种芯片封装产品 - Google Patents

一种芯片封装产品 Download PDF

Info

Publication number
CN210040171U
CN210040171U CN201920838101.4U CN201920838101U CN210040171U CN 210040171 U CN210040171 U CN 210040171U CN 201920838101 U CN201920838101 U CN 201920838101U CN 210040171 U CN210040171 U CN 210040171U
Authority
CN
China
Prior art keywords
chip
plastic
lead frame
fin
base plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201920838101.4U
Other languages
English (en)
Inventor
杨建伟
梁大钟
饶锡林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong Style Science And Technology Ltd
Original Assignee
Guangdong Style Science And Technology Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong Style Science And Technology Ltd filed Critical Guangdong Style Science And Technology Ltd
Priority to CN201920838101.4U priority Critical patent/CN210040171U/zh
Application granted granted Critical
Publication of CN210040171U publication Critical patent/CN210040171U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本实用新型涉及一种芯片封装产品，包括芯片、散热片、塑封料和引线框或基板，所述芯片采用倒装的方式焊接在引线框或基板上，所述塑封料对芯片和引线框或基板进行塑封，所述芯片上方的塑封料还加工出开口，使芯片上表面裸露，所述开口处印刷有焊接料，所述散热片和芯片通过所述焊接料焊接固定。所述芯片封装产品采用塑封工艺，芯片保护性及产品结构坚固性都非常好，能够将芯片和湿气、粉尘隔离；在组装散热片之前进行塑封工艺，跟常规的塑封工艺一样，非常简单容易；在将芯片上方的塑封料去除后，进行印刷焊接料，厚度及面积都容易控制，放置散热片时也不易倾斜，回流焊后固定牢靠，导热性好，散热效率有保证。

Description

一种芯片封装产品
技术领域
本实用新型涉及半导体封装技术领域，尤其涉及一种芯片封装产品。
背景技术
在传统的半导体封装产品中，一些大功率芯片封装时需要设置散热片，模块运行中产生的热量通过散热片及时散出,避免热量累计,影响模块工作性能。如专利号为200320113725.9、名称为“倒装芯片散热封装结构”的中国实用新型专利中,就公开了一种散热片的封装结构，载板与芯片通过底胶和侧面黏着层固定。此种封装结构的缺点是没有采用塑封工艺，芯片保护性及产品结构坚固性较差，无法将芯片和湿气、粉尘隔离；芯片顶部焊接面焊接料覆盖面积难以控制，过多会在芯片边缘溢出，过少会影响散热性，焊接料厚度控制困难，散热片容易倾斜。如果想要采用塑封工艺，芯片顶部散热片在组装无法实现塑封，因为如果产品过高，塑封模具会压坏芯片，产品过低，塑封料会流到散热片上方，固化后会遮盖散热片，严重影响散热，所以需要进一步改进。
实用新型内容
本实用新型的目的在于提供一种芯片封装产品，采用塑封工艺，产品结构坚固而且散热性好。
本实用新型是这样实现的：实用新型一种芯片封装产品，包括芯片、散热片、塑封料和引线框或基板，所述芯片采用倒装的方式焊接在引线框或基板上，所述塑封料对芯片和引线框或基板进行塑封，所述芯片上方的塑封料还加工出开口，使芯片上表面裸露，所述开口处印刷有焊接料，所述散热片和芯片通过所述焊接料焊接固定。
其中，所述芯片上表面的塑封料的厚度为50-200μm。
本实用新型的有益效果为：本实用新型所述芯片散热片的封装方法是在组装散热片之前，先采用塑封工艺对芯片和引线框或基板进行封装，然后在把芯片上方的塑封料去除掉，然后在芯片上方印刷焊接料，再组装散热片，进行回流焊焊接固定。芯片封装产品由于采用了塑封工艺，芯片保护性及产品结构坚固性都非常好，能够将芯片和湿气、粉尘隔离；在组装散热片之前进行塑封工艺，跟常规的塑封工艺一样，不需要特别处理，所以非常简单容易；在将芯片上方的塑封料去除后，进行印刷焊接料，厚度及面积都容易控制，放置散热片时也不易倾斜，回流焊后固定牢靠，导热性好，散热效率有保证，而且散热片的材质、形状、厚度、尺寸根据实际需要均可以自由设计，几乎不受限制，相比现有技术，具有显著的进步。
附图说明
图1是本实用新型所述芯片封装产品的结构示意图；
图2是本实用新型所述封装方法把芯片焊接到引线框的示意图；
图3是本实用新型所述封装方法把芯片和引线框进行塑封的示意图；
图4是本实用新型所述封装方法把芯片上方的塑封料去除掉的结构示意图；
图5是本实用新型所述封装方法在芯片上方印刷焊接料的结构示意图；
图6是本实用新型所述封装方法把散热片放置在焊接料上的结构示意图；
图7是本实用新型所述封装方法把芯片上方的塑封料去除掉的另一实施例的结构示意图；
图8是本实用新型所述封装方法把芯片上方的塑封料去除掉的第三实施例的结构示意图。
其中，1、芯片；2、引线框；3、塑封料；31、开口；4、焊接料；5、散热片；6、激光。
具体实施方式
为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。
作为本实用新型所述芯片散热片的封装方法的实施例，如图1至图6所示，包括以下步骤：
S1:采用倒装的方式将芯片1焊接在引线框2上(也可以为基板)；
S2:用塑封料3对芯片1和引线框2进行塑封；
S3:把芯片1上方的塑封料去除掉，使芯片1露出全部或部分上表面；
S4:在芯片1上方印刷焊接料4；
S5:把散热片5放置在焊接料4上，并进行回流焊接，使散热片5和芯片1焊接固定。
作为本实用新型根据上面所述封装方法制作的芯片封装产品，如图1所示，包括芯片1、散热片5、塑封料3和引线框2(也可以为基板)，所述芯片1采用倒装的方式焊接在引线框2上，所述塑封料3对芯片1和引线框2进行塑封，所述芯片1上方的塑封料还加工出开口31，使芯片1上表面裸露，所述开口31处印刷有焊接料4，所述散热片5和芯片1通过所述焊接料4焊接固定。
本实用新型所述芯片散热片的封装方法是在组装散热片5之前，先采用塑封工艺对芯片1和引线框2(或基板)进行封装，然后在把芯片1上方的塑封料去除掉，然后在芯片1上方印刷焊接料4，再组装散热片5，进行回流焊焊接固定。芯片封装产品由于采用了塑封工艺，芯片1保护性及产品结构坚固性都非常好，能够将芯片1和湿气、粉尘隔离；在组装散热片5之前进行塑封工艺，跟常规的塑封工艺一样，不需要特别处理，所以非常简单容易；在将芯片1上方的塑封料去除后，进行印刷焊接料4，厚度及面积都容易控制，放置散热片5时也不易倾斜，回流焊后固定牢靠，导热性好，散热效率有保证，而且散热片5的材质、形状、厚度、尺寸根据实际需要均可以自由设计，几乎不受限制，相比现有技术，具有显著的进步。
在本实施例中，所述芯片1上表面的塑封料的厚度为50-200μm。理论上芯片上表面的塑封料越薄越易于后期去除工作，但设计越薄，对塑封模具设计精度也越高，芯片上方的塑封料流动也越困难，从而影响塑封料对芯片的整体保护强度，本申请人通过研究试验，确定芯片上表面的塑封料的厚度优选值为50-200μm。
在本实施例中，在步骤S3中，通过激光6(烧蚀)开口的方式去除芯片1上方的塑封料，速度快，效率高，开口31形状精度高。具体到细节，可以利用激光对芯片上表面处的塑封料进行点烧，从点到线，从线到面，直至芯片上表面裸露；或者利用金属盖板掩盖封装产品，在金属盖板上设置与芯片位置相对应的孔，进行面烧，直至芯片上表面裸露，此种方式需要设计专用的金属盖板，但加工效率高。
当然，在步骤S3中，也可以通过机械加工磨削的方式去除芯片上方的塑封料，能达到相同的技术效果。
所述焊接料4可依据散热要求选择不同导热率的焊接料，不仅仅为锡膏，也可以采用其它的焊接材料。
图7是本实用新型所述封装方法把芯片上方的塑封料去除掉的另一实施例的结构示意图，与上述实施例不同之处在于并没有把芯片1上方的塑封料全部去除，而是保留了一部分，这样芯片1的保护效果更好一些。
图8是本实用新型所述封装方法把芯片上方的塑封料去除掉的第三实施例的结构示意图，与上述实施例不同之处在于不仅把芯片1上方的塑封料全部去除，还把芯片1上方四周的塑封料也全部去除掉，此种方式非常适合机械加工磨削工艺，整个面进行整体磨削去除塑封料，加工效率高。
在本实用新型中，还可以在芯片底部也设置散热片，在塑封工艺完成后，把芯片下表面的塑封料去除掉，然后印刷焊接料，放置底部散热片，然后进行回流焊，将芯片与底部散热片固定。此种方法可以实现芯片底部和底部两面都焊接散热片，这是本方案的一大优势，是现有技术中的封装方法无法实现的，产品双面暴露(顶部和底部)无法通过塑封工艺直接实现，因为产品双面同时紧贴塑封模具底面和顶部，产品过高模具会压坏芯片，产品过低会出现塑封料包裹掩盖散热片，所以塑封只能保证一面暴露。
以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。

Claims (2)

1.一种芯片封装产品，其特征在于，包括芯片、散热片、塑封料和引线框或基板，所述芯片采用倒装的方式焊接在引线框或基板上，所述塑封料对芯片和引线框或基板进行塑封，所述芯片上方的塑封料还加工出开口，使芯片上表面裸露，所述开口处印刷有焊接料，所述散热片和芯片通过所述焊接料焊接固定。
2.根据权利要求1所述的芯片封装产品，其特征在于，所述芯片上表面的塑封料的厚度为50-200μm。
CN201920838101.4U 2019-06-04 2019-06-04 一种芯片封装产品 Active CN210040171U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201920838101.4U CN210040171U (zh) 2019-06-04 2019-06-04 一种芯片封装产品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201920838101.4U CN210040171U (zh) 2019-06-04 2019-06-04 一种芯片封装产品

Publications (1)

Publication Number Publication Date
CN210040171U true CN210040171U (zh) 2020-02-07

Family

ID=69346624

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201920838101.4U Active CN210040171U (zh) 2019-06-04 2019-06-04 一种芯片封装产品

Country Status (1)

Country Link
CN (1) CN210040171U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110164833A (zh) * 2019-06-04 2019-08-23 广东气派科技有限公司 一种芯片散热片的封装方法及芯片封装产品

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110164833A (zh) * 2019-06-04 2019-08-23 广东气派科技有限公司 一种芯片散热片的封装方法及芯片封装产品

Similar Documents

Publication Publication Date Title
US7508066B2 (en) Heat dissipating semiconductor package and fabrication method thereof
US8232144B2 (en) Non-pull back pad package with an additional solder standoff
US8012797B2 (en) Method for forming stackable semiconductor device packages including openings with conductive bumps of specified geometries
US8076765B2 (en) Stackable semiconductor device packages including openings partially exposing connecting elements, conductive bumps, or conductive conductors
US7879653B2 (en) Leadless semiconductor package with electroplated layer embedded in encapsulant and the method for manufacturing the same
JP6261055B2 (ja) 集積回路モジュール
TWI520280B (zh) 改善半導體封裝之散熱的系統和方法
US20070141761A1 (en) Method for fabricating semiconductor packages, and structure and method for positioning semiconductor components
CN110349864A (zh) 一种芯片散热片的封装方法及芯片封装产品
US20070259484A1 (en) Integrated Circuit Chip Packaging Assembly
CN110416097A (zh) 防止铟金属溢出的封装结构及封装方法
CN210167324U (zh) 一种芯片封装产品
CN210040171U (zh) 一种芯片封装产品
CN109273423A (zh) 芯片结构、芯片级封装增强结构及方法
CN217214695U (zh) 芯片封装结构
CN112701087A (zh) 一种封装结构及封装方法
TW201138038A (en) Quad flat no-lead package, method for forming the same, and metal plate for forming the package
JP4305424B2 (ja) 半導体装置及びその製造方法
US20120104581A1 (en) Semiconductor package device with a heat dissipation structure and the packaging method thereof
CN212848373U (zh) 一种晶圆封装散热机构
JP6423147B2 (ja) 電力用半導体装置およびその製造方法
TW200522298A (en) Chip assembly package
JPH0817975A (ja) 半導体装置
US20220238425A1 (en) Semiconductor package structure
CN110164833A (zh) 一种芯片散热片的封装方法及芯片封装产品

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant