CN112701087A - 一种封装结构及封装方法 - Google Patents

一种封装结构及封装方法 Download PDF

Info

Publication number
CN112701087A
CN112701087A CN202011496236.0A CN202011496236A CN112701087A CN 112701087 A CN112701087 A CN 112701087A CN 202011496236 A CN202011496236 A CN 202011496236A CN 112701087 A CN112701087 A CN 112701087A
Authority
CN
China
Prior art keywords
chip
heat dissipation
layer
metal
plated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011496236.0A
Other languages
English (en)
Other versions
CN112701087B (zh
Inventor
卢玉溪
曾昭孔
陈武伟
黄柏荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Tongfu Chaowei Semiconductor Co ltd
Original Assignee
Suzhou Tongfu Chaowei Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Tongfu Chaowei Semiconductor Co ltd filed Critical Suzhou Tongfu Chaowei Semiconductor Co ltd
Priority to CN202011496236.0A priority Critical patent/CN112701087B/zh
Publication of CN112701087A publication Critical patent/CN112701087A/zh
Application granted granted Critical
Publication of CN112701087B publication Critical patent/CN112701087B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

本申请公开了一种封装结构及封装方法，其中封装结构，包括基板及设置在所述基板上的芯片和散热盖，所述芯片与所述散热板之间设置有金属导热层，所述金属导热层与所述散热盖之间和/或所述金属导热层与所述芯片之间设置有若干排气通道，所述排气通道的一端与所述金属导热层的四周边缘相通。本申请实施例提供的封装结构在，所述金属导热层与所述散热盖之间和/或所述金属导热层与所述芯片之间设置有若干排气通道，将金属导热层分割为面积小的区域，防止助焊剂挥发的气体在中心区域聚集，由于铟片的张力而包裹排不出去。由于熔化的铟片与分割线处的浸润性差，助焊剂挥发的气体可以沿着分割线逸出，起到排气槽的作用。

Description

一种封装结构及封装方法
技术领域
本申请一般涉及半导体制造技术领域，具体涉及一种封装结构及封装方法。
背景技术
多年来，摩尔定律一直推动着集成电路行业的发展，适用于一个芯片的上可容纳的晶体管数目，约每隔18-24个月便会增加一倍，性能也将提升一倍。主要得益于工艺制程不断发展，14nm→10nm→7nm→5nm。但目前摩尔定律遇到了瓶颈，同时应用端对芯片的性能需求越来越大，所以目前芯片和基板尺寸不可避免的提高。目前业内已有100mmx100mm的基板尺寸需求，这种带散热盖大尺寸且植球的产品，传统的导热硅脂材料满足不了需求，一般需要使用铟片作为热传导材料。
在半导体产业中，热界面材料主要用于填补高密度系统级封装结构中异质界面接触或结合时产生的微空隙及表面凹凸不平的空洞，减少热传递的阻抗，提高器件的散热性。使用具有高导热性的热界面材料填充满这些间隙，排除其中的空气，在电子元件和散热器间建立有效的热传导通道，可以大幅度低接触热阻，使散热器的作用得到充分地发挥。在半导体封装中，一个重要的质量要求是确保芯片和散热盖之间的焊料100％的覆盖率，行业内管控标准一般要求大于90％。
而大尺寸芯片应用铟片作为热传导材料，使用铟散热片进行回流焊一般需要使用助焊剂。铟片的焊接，目前一般是通过助焊剂还原焊接，焊接时助焊剂还原被焊接面和焊料表面的氧化膜时都会产生气体，在小尺寸芯片，一般可以采用真空回流焊将气体抽出。但是在大尺寸芯片下，焊接时所产生的气体由于没有逸出的通道，被封闭在焊接面中不便逸出，甚至无法逸出，从而给降低焊接空泡率、提高焊接质量带来不少的困扰。
如图1，现有技术中对芯片表面的焊接区域的超声扫描图所示，由于植球的回流焊(240℃)的温度高于铟片的熔点(156℃)。因此助焊剂挥发的气体会排挤液态铟，流向芯片周围，芯片和散热盖中间产生大量空洞，导致散热性降低。
发明内容
鉴于现有技术中的上述缺陷或不足，期望提供一种封装结构及封装方法，可以有效解决对于大尺寸的芯片和散热盖中间产生大量空洞，导致散热性降低的问题。
一方面，本申请提供了一种封装结构，包括基板及设置在所述基板上的芯片和散热盖，所述芯片与所述散热板之间设置有金属导热层，所述金属导热层与所述散热盖之间和/或所述金属导热层与所述芯片之间设置有若干排气通道，所述排气通道的一端与所述金属导热层的四周边缘相通。
进一步地，所述金属导热层与所述散热盖之间和/或所述金属导热层与所述芯片之间设置有背镀金属层，所述背镀金属层的材质为与所述金属导热层易浸润的元素。
进一步地，所述排气通道设置在所述背镀金属层上，且设置在所述背镀金属层与所述金属导热层相接触的表面上。
进一步地，所述排气通道将所述散热盖和/或所述芯片上设置所述背镀金属层的镀金区域分隔为若干子区域，所述排气通道上未设置有所述背镀金属层，所述子区域内设置有所述背镀金属层。
进一步地，所述排气通道的形状包括：单线型、十字型、X型、栅格型、辐射型的一种或多种。
进一步地，所述排气通道的形成方式包括：开槽、空白、贴附异物、降低粗糙度中的一种或多种。
优选地，所述排气通道上设置有与所述金属导热层的浸润性差的背镀非金层。
另一方面，本申请还提供了一种封装方法，包括：
提供基板，所述基板的部分表面设置有芯片；
在所述芯片的顶部表面，通过开槽、空白、贴附异物、降低粗糙度中的一种或多种方式形成的排气通道，并通过电镀工艺形成电镀金属层；
在所述电镀金属层的顶部表面形成金属导热层；
提供散热盖，所述散热盖罩设在所述芯片的上方，所述散热盖与所述金属散热层的接触位置设置有电镀金属层，所述电镀金属层上设置有通过开槽、空白、贴附异物、降低粗糙度中的一种或多种方式形成的所述排气通道；
将所述散热盖通贴装固定在所述基板上；
进行高温回流焊，所述高温回流焊采用的温度大于所述金属导热层的熔点；
通过高温回流焊工艺将所述散热盖、所述芯片、所述金属导热层焊接在一起。
优选地，所述排气通道通过开槽形式将所述镀金区域分隔为所述若干子区域，方法包括：对所述散热盖或所述芯片进行加工，加工方式包括激光开槽、干法刻蚀、物理切割或模具成型中的一种或多种。
优选地，所述排气通道通过空白形式将所述镀金区域分隔为所述若干子区域，方法包括：通过在所述散热盖或所述芯片上设置掩膜板，通过电镀工艺所述子区域镀金，在所述排气通道非镀金。
优选地，所述排气通道通过贴附异物形式将所述镀金区域分隔为所述若干子区域，方法包括：在所述散热盖或所述芯片上通过喷胶、点胶、粘贴胶带中的一种或多种方式形成所述排气通道。
优选地，所述排气通道通过降低粗糙度形式将所述镀金区域分隔为所述若干子区域，方法包括：在所述散热盖或所述芯片上通过打磨、打蜡、镀膜中的一种或多种方式形成所述排气通道。
本申请的实施例提供的技术方案可以包括以下有益效果：
本申请实施例提供的封装结构在，所述金属导热层与所述散热盖之间和/或所述金属导热层与所述芯片之间设置有若干排气通道，将金属导热层分割为面积小的区域，防止助焊剂挥发的气体在中心区域聚集，由于铟片的张力而包裹排不出去。由于熔化的铟片与分割线处的浸润性差，助焊剂挥发的气体可以沿着分割线逸出，起到排气槽的作用。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显：
图1为现有技术中对芯片表面的焊接区域的超声扫描图；
图2为本申请的实施例提供的一种封装结构的结构示意图；
图3为本申请的实施例提供镀金区域的结构示意图；
图4为实施例一中芯片表面的镀金区域的超声扫描图；
图5为实施例二中芯片表面的镀金区域的超声扫描图；
图6为实施例三中芯片表面的镀金区域的超声扫描图。
1、基板；2、芯片；3、散热盖；4、金属导热层；5、排气通道；6、凸点；7、焊球；8、底封胶；9、粘结剂；10、背镀金属层；11、镀金区域；12、子区域。
具体实施方式
下面结合附图和实施例对本申请作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释相关发明，而非对该发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与发明相关的部分。
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
请详见图2，本申请提供了一种封装结构，包括基板1及设置在所述基板1上的芯片2和散热盖3，所述芯片2与所述散热板之间设置有金属导热层4，所述金属导热层4与所述散热盖3之间和/或所述金属导热层4与所述芯片2之间设置有若干排气通道5，所述排气通道5的一端与所述金属导热层4的四周边缘相通。
排气通道5用于对焊接时产生的气流或气体等排出，因此在设置排气通道5时，一端与金属导热层4的外部相连通，可以方便将气体或气流排出金属导热层4，避免存在较大的空洞聚集在芯片2中心。
所述芯片2的表面上设置有阻挡层，所述散热盖3的内表面经过镀镍处理。其中，所述金属导热层4选自铟、铟合金中的一种或多种。另外，所述散热盖3通过粘结剂9固定在所述基板1上。
需要说明的是，一般散热盖3的表面会镀镍，已起到抗氧化、抗腐蚀、增强硬度与耐磨性的作用。而铟与镍的焊接性差，需要通过金层来焊接。同样，芯片2为硅基材，铟片与硅焊接，铟会扩散入硅中，影响半导体性质乃至损坏芯片2，所以需要在芯片2表面再添加一个阻挡层一般为镍化钒或钛等材料。
另外在设置时，所述金属导热层4与所述散热盖3之间和/或所述金属导热层4与所述芯片2之间设置有背镀金属层10，所述背镀金属层10的材质为与所述金属导热层4易浸润的元素。优选地，所述背镀金属层10的材质为金。
其中，焊料的浸润性是指焊料熔化时焊料的扩散能力，铟片与镍的浸润性差，通过在金属导热层4和散热盖3或者芯板之间增加金层，改善铟片与芯片2及散热盖3的浸润性，在焊接时，铟在与金的边界上产生足够的扩散层，从而增加粘接强度。同时，金片设置在金属导热层4与散热盖3或芯片2之间，可以吸收由于在金属导热层4与芯片2或散热盖3之间因热膨胀系数差引起畸变，从而抑制焊接材料中的断裂并减小内部应力。
通过设置与金属导热层4易浸润的金层，可以减少焊接部分产生的断裂或局部芯片2脱离，从而提高电子元件的可靠性。
所述背镀金属层10通过化学工艺或电镀工艺的方式将所述背镀金属层10设置在所述散热盖3和/或所述芯片2上。所述排气通道5设置在所述背镀金属层10上，且设置在所述背镀金属层10与所述金属导热层4相接触的表面上。
在具体设置时，所述排气通道5将所述散热盖3和/或所述芯片2上设置所述背镀金属层10的镀金区域11分隔为若干子区域12，所述排气通道5上未设置有所述背镀金属层10，所述子区域12内设置有所述背镀金属层10。如图3所示，所述排气通道5的形状包括：单线型(图3中a所示)、十字型(图3中b所示)、X型(图3中c所示)、栅格型(图3中d、e所示)、辐射型(图3中f所示)的一种或多种。其中，所述排气通道5的形成方式包括：开槽、空白、贴附异物、降低粗糙度中的一种或多种。
需要说明的是，在具体设置排气通道5时，应考虑面积占比，一般其单条通道的宽度小于1mm。假设分割线处完全无铟片结合，20X20mm的芯片2，1mm的分割线面积，若采用在镀金区域11的排气通道5的形状为十字型，则其面积占比约等于10％，排气通道5的面积占比过大，可能会导致芯片2上金属导热层4与芯片2的接触面积减小，进而导致芯片2的散热效率降低。通过设置不同形状的排气通道5，控制不同的排气通道5面积占比。
另外需要说明的是，在具体设置时，散热盖3和芯片2上的排气通道5可以采用不同的方式设置，同样的，排气通道5的形状也可以为相同或不同，在本申请公开的实施例中并不作具体限定。
在一些实施例中，所述排气通道5通过开槽形式将所述镀金区域11分隔为所述若干子区域12，方法包括：对所述散热盖3或所述芯片2进行加工，加工方式包括激光开槽、干法刻蚀、物理切割或模具成型中的一种或多种。
在一些实施例中，所述排气通道5通过空白形式将所述镀金区域11分隔为所述若干子区域12，方法包括：通过在所述散热盖3或所述芯片2上设置掩膜板，通过电镀工艺所述子区域12镀金，在所述排气通道5非镀金。
在芯片2或散热盖3上形成背镀金属层10的方式可以选择蒸镀的方式，在真空环境下，将蒸镀材料加热使其蒸发，并沉积到目标基板1上形成对应的膜层。蒸镀法操作简单、膜厚容易控制以及易于实现掺杂，通过与待成型镀金区域11相同形状的掩膜版，快速成形子区域12。
在一些实施例中，所述排气通道5通过贴附异物形式将所述镀金区域11分隔为所述若干子区域12，方法包括：在所述散热盖3或所述芯片2上通过喷胶、点胶、粘贴胶带中的一种或多种方式形成所述排气通道5。
在一些实施例中，所述排气通道5通过降低粗糙度形式将所述镀金区域11分隔为所述若干子区域12，方法包括：在所述散热盖3或所述芯片2上通过打磨、打蜡、镀膜中的一种或多种方式形成所述排气通道5。
在一些实施例中，通过以上任一方式开设的排气通道5上设置有与所述金属导热层4的浸润性差的背镀非金层，例如在排气通道5上镀镍的方式，由于熔化的铟片与分割线处与镍的浸润性差，助焊剂挥发的气体可以沿着分割线逸出，起到排气槽的作用。
需要说明的是，在设置排气通道5应尽量避免设置在芯片2的热点位置。从集成方面来看，摩尔定律表明，IC器件内半导体器件的数量增加，在芯片2尺寸维持不变的基础上，单位面积上集成的半导体数目随着年份逐渐增加，芯片2特征尺寸正在逐年减小，导致电子元器件的单位体积功率密度越来越大，芯片2的热流密度越来越高，其值可达60-1000W/cm2。同时，由于芯片2上半导体的布置和集成不均匀，芯片2上功率分布变得越来越不均匀，局部热点问题频发。
因此，在设置金属导热层4时，应该更加集中在热点部位，通过增加金属导热层4与芯片2的接触面积，进一步带走热点位置的发热问题。在设置排气通道5时，应该尽量避免芯片2热点位置，避免在热点位置金属导热层4与芯片2接触面积不足问题。从而有效预防芯片2的热失效问题。
另一方面，本申请还提供了一种封装方法，包括：
S1、提供基板1，所述基板1的部分表面设置有芯片2，将芯片2倒装在基板1上，实现信号的100％对应连接。
需要说明的是，所述芯片2与基板1接触位置设置有凸点6，有利于芯片2与基板1实现电连接。形成所述凸点6之后，还包括：在所述芯片2的底面形成底封胶8，通过底封胶8填充固化工艺，将芯片2固定于基板1上。所述底封胶8包围凸点6，且暴露出凸点6的顶部表面，有利于后续凸点6与芯片2底面电连接。所述底封胶8用于缓解芯片2与基板1之间因热膨胀系数差引起的剪切应力。
S2、在所述芯片2的顶部表面，通过开槽、空白、贴附异物、降低粗糙度中的一种或多种方式形成的排气通道5，并通过电镀工艺形成电镀金属层。
需要说明的是，在步骤S2之前还包括对芯片2的预处理，所述芯片2的表面上设置有阻挡层例如喷涂或涂覆镍化钒或钛等材料的阻挡层，阻挡铟片在芯片2材料中的扩散。
S3、在所述电镀金属层的顶部表面形成金属导热层4，将导热金属及助焊剂敷设在芯片2的整个背。
S4、提供散热盖3，所述散热盖3罩设在所述芯片2的上方，所述散热盖3与所述金属散热层的接触位置设置有电镀金属层，所述电镀金属层上设置有通过开槽、空白、贴附异物、降低粗糙度中的一种或多种方式形成的所述排气通道5；
在此步骤S4中还包括对散热盖3的预处理，所述散热盖3的内表面经过镀镍处理，已起到抗氧化、抗腐蚀、增强硬度与耐磨性的作用。
S5、将所述散热盖3通贴装固定在所述基板1上；散热盖3通过粘结剂9固定在所述基板1上。需要说明的是，在涂覆粘结剂9时，粘结剂9为不连续的涂覆；在涂覆的地方用于固定，在不涂覆的区域可以用于在后续高温回流焊过程中，将过程中产生的气流或气体排出散热盖3外部。
S6、进行高温回流焊，所述高温回流焊采用的温度大于所述金属导热层4的熔点；高温回流焊过程中产生的气流从所述排气通道5内排出。
需要说明的是，通过排气通道5内排出的是位于金属导热层4内的由于助焊剂产生的气流或者气体，与步骤S5中，不连续涂覆的粘结剂9的作用不同，粘接剂形成的通道是用于排出在整个散热盖3中的气体。气体或气流的方向是从金属导热层4内部经过排气通道5排出，进入到散热盖3内部，最终经过粘接剂位置的通道排出。
S7、通过高温回流焊工艺将所述散热盖3、所述芯片2、所述金属导热层4焊接在一起。
具体回流焊工艺包括两步工艺，第一步是通过高温回流焊工艺将散热盖3、芯片2、金属导热层4焊接在一起；第二步是采用高温回流焊工艺将焊球7焊接在基板1底部。其中，第一步高温回流焊工艺的温度大于所述金属导热层4的熔点，第二步高温回流焊工艺的温度大焊球7的熔点。所述焊球7的材料为锡、锡银合金、锡银铜合金、锡铅合金或含金合金。
实施例一
芯片镀金区域由异物(高温胶带)分割，散热盖区域由凹槽分割，排气通道的形状为十字型。经过高温回流焊后，通过超声扫描芯片的描镀金区域，其结果如图4所示，空洞结果2％左右小于10％，达到预期效果。
图4(a)中为170℃时的空洞结果为3.08％，图4(b)中为240℃时的空洞结果为2％。
同时，散热盖凹槽内进行检测，发现有助焊剂残留，说明起在回流焊过程中，凹槽起到了导出助焊剂气体的作用。
实施例二
散热盖镀金区域开凹槽，芯片镀金区域未设置排气通道，排气通道的形状为十字型。通过超声扫描芯片的描镀金区域，其结果如图5所示，空洞结果7.29％左右小于10％，达到预期效果。
图5(a)中为170℃时的空洞结果为2.62％，图5(b)中为240℃时的空洞结果为7.29％。
实施例三
散热盖的镀金区域开横向凹槽，芯片的镀金区域由异物(高温胶带)分割，芯片上的分割线为纵向设置，二者相互垂直。
通过超声扫描芯片的描镀金区域，其结果如图6所示，空洞结果9.12％左右小于10％，达到预期效果。
图6(a)中为170℃时的空洞结果为3.71％，图6(b)中为240℃时的空洞结果为9.12％。
需要说明的是，上述芯片封装结构或芯片可以应用于电子设备例如手机、平板电脑、电子书、计算机等需要安装芯片或背金芯片的设备。以上不同实施例之间可以交叉引用。例如当一个实施例对某一方面的技术细节做了筒略描述，可进一步参考其他实施例的介绍。
应理解，在本申请的各种实施例中，上述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。
还应理解，上述列举的芯片封装方法的各实施例，可以通过机器人或者数控加工方式来执行，用于执行芯片封装方法的设备软件或工艺可以通过执行保存在存储器中的计算机程序代码来执行上述芯片封装方法。
需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
除非另有定义，本文中所使用的技术和科学术语与本发明的技术领域的技术人员通常理解的含义相同。本文中使用的术语只是为了描述具体的实施目的，不是旨在限制本发明。本文中出现的诸如“设置”等术语既可以表示一个部件直接附接至另一个部件，也可以表示一个部件通过中间件附接至另一个部件。本文中在一个实施方式中描述的特征可以单独地或与其它特征结合地应用于另一个实施方式，除非该特征在该另一个实施方式中不适用或是另有说明。
本发明已经通过上述实施方式进行了说明，但应当理解的是，上述实施方式只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施方式范围内。本领域技术人员可以理解的是，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。

Claims (12)

1.一种封装结构，包括基板及设置在所述基板上的芯片和散热盖，其特征在于，所述芯片与所述散热板之间设置有金属导热层，所述金属导热层与所述散热盖之间和/或所述金属导热层与所述芯片之间设置有若干排气通道，所述排气通道的一端与所述金属导热层的四周边缘相通。
2.根据权利要求1所述的封装结构，其特征在于，所述金属导热层与所述散热盖之间和/或所述金属导热层与所述芯片之间设置有背镀金属层，所述背镀金属层的材质为与所述金属导热层易浸润的元素。
3.根据权利要求2所述的封装结构，其特征在于，所述排气通道设置在所述背镀金属层上，且设置在所述背镀金属层与所述金属导热层相接触的表面上。
4.根据权利要求3所述的封装结构，其特征在于，所述排气通道将所述散热盖和/或所述芯片上设置所述背镀金属层的镀金区域分隔为若干子区域，所述排气通道上未设置有所述背镀金属层，所述子区域内设置有所述背镀金属层。
5.根据权利要求4所述的封装结构，其特征在于，所述排气通道的形状包括：单线型、十字型、X型、栅格型、辐射型的一种或多种。
6.根据权利要求3-5任一所述的封装结构，其特征在于，所述排气通道上设置有与所述金属导热层的浸润性差的背镀非金层。
7.一种封装方法，其特征在于，包括：
提供基板，所述基板的部分表面设置有芯片；
在所述芯片的顶部表面，通过开槽、空白、贴附异物、降低粗糙度中的一种或多种方式形成的排气通道，并通过电镀工艺形成电镀金属层；
在所述电镀金属层的顶部表面形成金属导热层；
提供散热盖，所述散热盖罩设在所述芯片的上方，所述散热盖与所述金属散热层的接触位置设置有电镀金属层，所述电镀金属层上设置有通过开槽、空白、贴附异物、降低粗糙度中的一种或多种方式形成的所述排气通道；
将所述散热盖通贴装固定在所述基板上；
进行高温回流焊，所述高温回流焊采用的温度大于所述金属导热层的熔点；
通过高温回流焊工艺将所述散热盖、所述芯片、所述金属导热层焊接在一起。
8.根据权利要求7所述的封装方法，其特征在于，所述排气通道的形成方式包括：开槽、空白、贴附异物、降低粗糙度中的一种或多种。
9.根据权利要求7所述的封装方法，其特征在于，所述排气通道通过开槽形式将所述镀金区域分隔为所述若干子区域，方法包括：对所述散热盖或所述芯片进行加工，加工方式包括激光开槽、干法刻蚀、物理切割或模具成型中的一种或多种。
10.根据权利要求7所述的封装方法，其特征在于，所述排气通道通过空白形式将所述镀金区域分隔为所述若干子区域，方法包括：通过在所述散热盖或所述芯片上设置掩膜板，通过电镀工艺所述子区域镀金，在所述排气通道非镀金。
11.根据权利要求7所述的封装方法，其特征在于，所述排气通道通过贴附异物形式将所述镀金区域分隔为所述若干子区域，方法包括：在所述散热盖或所述芯片上通过喷胶、点胶、粘贴胶带中的一种或多种方式形成所述排气通道。
12.根据权利要求7所述的封装方法，其特征在于，所述排气通道通过降低粗糙度形式将所述镀金区域分隔为所述若干子区域，方法包括：在所述散热盖或所述芯片上通过打磨、打蜡、镀膜中的一种或多种方式形成所述排气通道。
CN202011496236.0A 2020-12-17 2020-12-17 一种封装结构及封装方法 Active CN112701087B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011496236.0A CN112701087B (zh) 2020-12-17 2020-12-17 一种封装结构及封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011496236.0A CN112701087B (zh) 2020-12-17 2020-12-17 一种封装结构及封装方法

Publications (2)

Publication Number Publication Date
CN112701087A true CN112701087A (zh) 2021-04-23
CN112701087B CN112701087B (zh) 2024-02-06

Family

ID=75508852

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011496236.0A Active CN112701087B (zh) 2020-12-17 2020-12-17 一种封装结构及封装方法

Country Status (1)

Country Link
CN (1) CN112701087B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022236709A1 (zh) * 2021-05-11 2022-11-17 华为技术有限公司 芯片散热盖、芯片封装结构及设备互连系统
CN116598272A (zh) * 2023-07-18 2023-08-15 深圳基本半导体有限公司 一种双面散热气密封装器件、组件及其封装方法
CN117457600A (zh) * 2023-12-07 2024-01-26 荣耀终端有限公司 一种芯片组件、层叠封装结构及电子设备

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040080042A1 (en) * 2002-10-24 2004-04-29 Macomber Steven Henry Heat transfer of solid state devices
CN1582494A (zh) * 2001-11-15 2005-02-16 英特尔公司 在导热散热器上具有润湿层的电子组件
CN101801581A (zh) * 2007-06-26 2010-08-11 格罗方德半导体公司 防止焊接点中形成空洞的方法
US20150168086A1 (en) * 2013-12-16 2015-06-18 KULR Technology Corporation Carbon Fiber Heat Exchangers
CN108550558A (zh) * 2018-04-19 2018-09-18 苏州通富超威半导体有限公司 封装结构及焊接方法
CN111128912A (zh) * 2019-12-23 2020-05-08 海光信息技术有限公司 封装结构及其制备方法
CN111199957A (zh) * 2019-12-30 2020-05-26 厦门云天半导体科技有限公司 一种芯片和天线集成的三维封装结构及其制备方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1582494A (zh) * 2001-11-15 2005-02-16 英特尔公司 在导热散热器上具有润湿层的电子组件
US20040080042A1 (en) * 2002-10-24 2004-04-29 Macomber Steven Henry Heat transfer of solid state devices
CN101801581A (zh) * 2007-06-26 2010-08-11 格罗方德半导体公司 防止焊接点中形成空洞的方法
US20150168086A1 (en) * 2013-12-16 2015-06-18 KULR Technology Corporation Carbon Fiber Heat Exchangers
CN108550558A (zh) * 2018-04-19 2018-09-18 苏州通富超威半导体有限公司 封装结构及焊接方法
CN111128912A (zh) * 2019-12-23 2020-05-08 海光信息技术有限公司 封装结构及其制备方法
CN111199957A (zh) * 2019-12-30 2020-05-26 厦门云天半导体科技有限公司 一种芯片和天线集成的三维封装结构及其制备方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022236709A1 (zh) * 2021-05-11 2022-11-17 华为技术有限公司 芯片散热盖、芯片封装结构及设备互连系统
CN116598272A (zh) * 2023-07-18 2023-08-15 深圳基本半导体有限公司 一种双面散热气密封装器件、组件及其封装方法
CN116598272B (zh) * 2023-07-18 2024-03-12 深圳基本半导体有限公司 一种双面散热气密封装器件、组件及其封装方法
CN117457600A (zh) * 2023-12-07 2024-01-26 荣耀终端有限公司 一种芯片组件、层叠封装结构及电子设备

Also Published As

Publication number Publication date
CN112701087B (zh) 2024-02-06

Similar Documents

Publication Publication Date Title
CN112701087B (zh) 一种封装结构及封装方法
KR100446290B1 (ko) 댐을 포함하는 반도체 패키지 및 그 제조방법
US7982307B2 (en) Integrated circuit chip assembly having array of thermally conductive features arranged in aperture of circuit substrate
US8373991B2 (en) Metal thermal interface material and thermal module and packaged microelectronic component containing the material
JP4420001B2 (ja) パワー半導体モジュール
CN110416097A (zh) 防止铟金属溢出的封装结构及封装方法
CN1221027C (zh) 具有散热结构的半导体封装件
CN111128912A (zh) 封装结构及其制备方法
CN109585396A (zh) 热耦合的层叠封装半导体封装
EP1104024A2 (en) Semiconductor package and method for forming semiconductor package
CN217214695U (zh) 芯片封装结构
CN111739855B (zh) 一种封装结构及封装结构的形成方法
CN111834310B (zh) Bga散热结构和bga散热封装方法
CN100552927C (zh) 具有加固件的覆晶封装结构及其封装方法
US20080164604A1 (en) Heat dissipating semiconductor package
JP2011096830A (ja) 半導体装置
US20080150128A1 (en) Heat dissipating chip structure and fabrication method thereof and package having the same
US8174113B2 (en) Methods of fabricating robust integrated heat spreader designs and structures formed thereby
JP2007258448A (ja) 半導体装置
CN210040171U (zh) 一种芯片封装产品
CN109243987B (zh) 倒装结构及倒装方法
JP6423147B2 (ja) 電力用半導体装置およびその製造方法
CN109887891A (zh) 封装结构及其形成方法
CN216389335U (zh) 芯片组件
CN217444382U (zh) 半导体封装框架及结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant