CN109243987B - 倒装结构及倒装方法 - Google Patents

倒装结构及倒装方法 Download PDF

Info

Publication number
CN109243987B
CN109243987B CN201811074058.5A CN201811074058A CN109243987B CN 109243987 B CN109243987 B CN 109243987B CN 201811074058 A CN201811074058 A CN 201811074058A CN 109243987 B CN109243987 B CN 109243987B
Authority
CN
China
Prior art keywords
heat dissipation
dissipation cover
layer
sealing layer
flip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811074058.5A
Other languages
English (en)
Other versions
CN109243987A (zh
Inventor
邱原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Tongfu Chaowei Semiconductor Co ltd
Original Assignee
Suzhou Tongfu Chaowei Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Tongfu Chaowei Semiconductor Co ltd filed Critical Suzhou Tongfu Chaowei Semiconductor Co ltd
Priority to CN201811074058.5A priority Critical patent/CN109243987B/zh
Publication of CN109243987A publication Critical patent/CN109243987A/zh
Application granted granted Critical
Publication of CN109243987B publication Critical patent/CN109243987B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

一种倒装结构及倒装方法，包括：提供衬底和半导体芯片，衬底包括器件区和包围器件区的非器件区，半导体芯片包括相对的第一表面和第二表面；将半导体芯片的第一表面固定连接到衬底器件区上；在半导体芯片的第二表面形成导热层；形成导热层后，在非器件区的衬底上形成包围半导体芯片的闭环结构的密封层；提供具有顶部和侧部的散热盖，侧部包括相对的第一端面和第二端面，顶部固设于第一端面，顶部具有焊料区和非焊料区，散热盖侧部或顶部非焊料区内具有若干通孔，通孔贯穿侧部或顶部，且若干通孔绕散热盖的中心轴均匀分布；将散热盖放置到密封层上，侧部的第二端面与密封层相接触，且使得顶部的焊料区与导热层电连接。所述方法提高了导热层的质量。

Description

倒装结构及倒装方法
技术领域
本发明涉及封装领域，尤其涉及一种倒装结构及倒装方法。
背景技术
倒装芯片工艺既是一种芯片互联技术，又是一种理想的芯片粘结技术。早在50余年前IBM(国际商业机器公司)已研发使用了这项技术。但是直到近几年来，倒装芯片已成为高端器件及高密度封装领域中经常采用的封装形成。目前，倒装芯片封装技术的应用范围日益广泛，封装形式更趋于多样化，对倒装芯片的要求也随之提高。
倒装芯片封装技术中，采用散热盖将半导体芯片的热量导出，散热盖与半导体芯片通过导热层连接。
然而，现有的倒装方法中，导热层的质量较差，导热层内容易产生空洞。
发明内容
本发明解决的技术问题是提供一种倒装结构及倒装方法，所述方法提高导热层的质量，减少在导热层内产生空洞的概率。
为解决上述技术问题，本发明提供一种倒装方法，包括：提供衬底和半导体芯片，所述衬底包括器件区和非器件区，所述非器件区包围所述器件区，所述半导体芯片包括相对的第一表面和第二表面；将所述半导体芯片的第一表面固定连接到衬底器件区上；在所述半导体芯片的第二表面形成导热层；形成导热层后，在所述非器件区的衬底上形成闭环结构的密封层，所述密封层包围所述半导体芯片；提供散热盖，所述散热盖具有顶部和侧部，所述侧部包括相对的第一端面和第二端面，所述顶部固设于第一端面，所述顶部具有焊料区和非焊料区，所述散热盖侧部或顶部非焊料区内具有若干通孔，所述通孔贯穿所述侧部或顶部，且若干通孔绕所述散热盖的中心轴均匀分布；将所述散热盖放置到密封层上，所述侧部的第二端面与密封层相接触，且使得所述顶部的焊料区与导热层电连接。
可选的，所述通孔的个数为N个，N为大于1且小于等于20的整数。
可选的，单个所述通孔的横截面积为0.1mm2～20mm2。
可选的，所述通孔的横截面形状包括圆形、椭圆、正方形、长方形、三角形或梯形等任意形状。
可选的，当所述通孔位于所述散热盖的侧部时，位于侧壁的通孔中轴到第二端面的距离最大距离小于第一端面到第二端面的距离。
可选的，所述第二端面为封闭的环形。
可选的，当所述通孔位于所述散热盖的侧部时，所述通孔距离散热盖第二端面的最小距离为0.2mm。
可选的，所述密封层厚度小于通孔距离散热盖第二端面的最小距离。
可选的，所述密封层的厚度为0.02mm～2mm。
可选的，所述导热层的材料包括：铟，铟银合金，银，锡、锡银合金、锡银铜合金或锡铅合金等。
可选的，所述散热盖的材料为金属材料，所述金属材料包括：铜、铁、铝或不锈钢等材料。
可选的，所述密封层的材料为绝缘材料，所述绝缘材料包括橡胶或聚合物材料等。
可选的，所述密封层的材料为导电材料，所述衬底内具有布线层，所述布线层接地，所述密封层和布线层相连通。
可选的，当所述散热盖的顶部具有通孔时，所述通孔距离所述散热盖焊料区的最小距离为3mm。
可选的，将所述散热盖放置到密封层上后，加热使得所述导热层为熔融态。
可选的，形成导热层后，将所述散热盖放置到密封层前，还包括在所述导热层上形成助焊层。
相应的，本发明提供一种采用上述任意一种方法所形成的倒装结构，包括：衬底和半导体芯片，所述衬底包括器件区和非器件区，所述非器件区包围所述器件区，所述半导体芯片包括相对的第一表面和第二表面；所述半导体芯片的第一表面固定连接在衬底器件区上；位于所述半导体芯片的第二表面的导热层；位于所述非器件区的衬底上的闭环结构的密封层，所述密封层包围所述半导体芯片；位于密封层上的散热盖，所述散热盖具有顶部和侧部，所述侧部包括相对的第一端面和第二端面，所述顶部固设于第一端面，所述顶部具有焊料区和非焊料区，所述散热盖侧部或顶部非焊料区内具有若干通孔，所述通孔贯穿所述侧部或顶部，且若干通孔绕所述散热盖的中心轴均匀分布，所述侧部的第二端面与密封层相接触，且使得所述顶部的焊料区与导热层电连接。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
本发明技术方案提供的倒装方法中，所述密封层为闭环结构，形成密封层时工艺简单。所述散热盖内具有通孔，由于所述通孔预制于所述散热盖内，因此，所述通孔尺寸精度较高，且大小与位置稳定性好。所述散热盖内通孔为对称设计，在高气压的压力工艺或者低气压的真空工艺去除导热层内气泡过程中，散热盖内部的气流对称，熔融态的导热层在不同方向上受到的气压差较小，改善导热层流动或飞溅的情况，且能有效的去除导热层内的气泡，提高封装器件的可靠性。
进一步，所述散热盖为金属材料，则所述散热盖的高温高压等环境通孔不易发生变形，稳定性好，从而使得经过通孔的气流稳定，在高气压的压力工艺或者低气压的真空工艺去除气泡过程中，排气稳定，改善导热层流动或飞溅的情况，且能有效的去除导热层内的气泡，提高封装器件的可靠性。
进一步，散热盖第二端面为闭环结构，当所述散热盖的侧部具有通孔时，所述通孔距离散热盖第二端面的最大距离小于散热盖侧部相对于顶部凸出的高度。则所述密封层不会影响到通孔的大小，所述通孔的形状和大小即是实际排气口的大小，所述散热盖内通孔为对称设计，在高气压的压力工艺或者低气压的真空工艺去除导热层内气泡过程中，散热盖内部空间的气流对称，熔融态的导热层在不同方向上受到的气压差较小，改善导热层流动或飞溅的情况，且能有效的去除导热层内的气泡，提高封装器件的可靠性。
附图说明
图1至图4是一种倒装方法的结构示意图；
图5至图10是本发明一实施例中倒装方法的结构示意图；
图11是本发明一实施例中散热盖的结构示意图；
图12是本发明另一实施例中散热盖的结构示意图；
图13是本发明又一实施例中散热盖的结构示意图；
图14是本发明又一实施例中散热盖的结构示意图。
具体实施方式
正如背景技术所述，现有技术的倒装方法所形成的导热层的性能较差。
图1至图4是一种倒装方法的形成过程的结构示意图。
参考图1和图2，图1是一种封装器件的俯视图，图2是图1中沿切割线A-A1的截面图，提供衬底100和半导体芯片101；将所述半导体芯片101固定连接到衬底100上；在所述半导体芯片101顶部表面形成导热层102；所述衬底100上形成密封层110，所述密封层110具有开口111。
参考图3和图4，图4与图2剖面方向一致，提供散热盖120；形成密封层110后，将所述散热盖120放置到密封层110上，所述散热盖120与导热层110相连。
所述导热层102将半导体芯片101上的热量传导至散热盖120上，从而实现封装器件的散热，所述导热层102的材料为焊料。然而由于工艺需求，在导热层102与散热盖120焊接过程中需要使用到助焊剂，助焊剂在高温回流焊时容易发生分解，释放出气体，从而使得在导热层102内容易形成气泡，影响封装器件的性能和可靠性，采用高气压的压力工艺或者低气压的真空工艺能去除导热层102内的气泡，因此需要在散热盖、密封层和衬底所组成的空间内形成排气口。上述实施例中，所述密封层110具有唯一的开口111，实际的排气口为散热盖120放置到密封层110上后，散热盖120与衬底100之间的缝隙为排气口；形成具体有开口的密封层的工艺较复杂，且精度较低，从而导致实际的排气口尺寸大小发生变化；且在所述密封层上放置散热盖后，密封层受挤压后排气口的横截面的面积进一步发生变化，另外，散热盖的放置工艺和材料尺寸波动会导致排气口高度大小的波动，从而导致实际的排气口大小发生变化。排气口大小的波动会导致加压或真空工艺时的排气效果发生波动，容易出现气泡不能完全去除，导热层焊料异常流动或飞溅等问题，降低产品的性能和可靠性。且目前所述排气口采用非对称设计，容易导致不均匀和非对称的气压效果，焊料流动和飞溅容易发生，从而导致所形成的封装器件形成较差。
本发明中，密封胶采用闭环设计，在散热盖侧部或顶部形成对称设计的通孔，所述方法减小了密封胶对排气口大小的影响，使得所形成的排气口对称且稳定，在加压或者抽真空过程中，气压稳定，去除气泡效果好，且难以导致熔融态的导热层材料的流动或者飞溅，确保倒装工艺的稳定和所形成的封装器件的可靠性。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图5至图10是本发明一实施例中倒装方法的形成过程的结构示意图。
请参考图5，图5是一种封装器件的俯视图，提供衬底200和半导体芯片201。
所述衬底200包括器件区和非器件区，所述非器件区包围所述器件区。
所述半导体芯片201包括相对的第一表面和第二表面。
将所述半导体芯片201的第一表面固定连接到衬底200器件区上。本实施例中，所述衬底200以基板(substrate)作为示例，所述基板例如为PCB板或BT板。
在其它实施例中，所述衬底为引线框架(lead frame)。
本实施例中，还包括提供若干第二芯片202，所述第二芯片的高度小于半导体芯片201的高度。
所述第二芯片可以为有源器件也可以为无源器件。
在一实施例中，所述第二芯片202为有源器件。
本实施例中，所述第二芯片202为无源器件，所述无源器件包括电容，电阻，电感等元件。
半导体芯片201、第二芯片202以及基板内的集成电路共同作用，实现封装器件的功能。
参考图6，图6是图5中沿切割线B-B1的截面图，在所述半导体芯片201的第二表面形成导热层203。
所述导热层203的材料包括：铟，铟银合金，银，锡、锡银合金、锡银铜合金或锡铅合金等。
本实施例中，所述导热层203的材料为铟。
形成导热层203之后还包括在所述半导体芯片201第二表面形成第一助焊层，所述第一助焊层的材料为助焊剂，能够增强导热层203和半导体芯片201的焊接。
所述导热层203可以为一层材质均匀的焊料层，也可以为多层材质和厚度均匀的焊料层。
本实施例中，所述导热层203为一层材质均匀的焊料层。
采用印刷工艺在所述半导体芯片201第二表面形成所述焊料层。
请参考图7和图8，图7为一种封装器件的俯视图，图8与图6剖面方向一致，形成导热层203后，在所述非器件区的衬底200上形成闭环结构的密封层210，所述密封层210包围所述半导体芯片201。
本实施例中，所述密封层210还包围所述第二芯片202。
本实施例中，所述密封层210的材料为绝缘材料，所述绝缘材料包括橡胶或聚合物材料等。
在一实施例中，所述密封层210的材料为导电材料，所述衬底200内具有布线层，所述布线层接地，所述密封层210和布线层相连接，后续再密封层上放置散热盖，则所述散热盖与布线层相连，即所述散热盖接地。所述散热盖实现散热功能的同时，作为电磁屏蔽层，能屏蔽封装器件外的器件对封装器件的电磁干扰，同时也能减小封装器件对外部封装器件的电磁干扰。
所述密封层210为闭环结构，形成密封层210时工艺简单，且能避免后续将散热盖放置到密封层上，密封层承重后形状发生变化，使得实际排气口大小发生波动。
所述密封层210的厚度为0.02mm～2mm。
所述密封层连接所述散热盖和衬底，且固定所述散热盖，使得散热盖和衬底固定连接。
所述密封层210的厚度小于散热盖内通孔距离散热盖侧部的最小距离。所述密封层厚度过厚，后续将散热盖放置到密封层上后，密封层可能覆盖部分通孔，导致实际排气口尺寸发生波动，从而导致加压或真空工艺时的排气效果发生波动，容易出现气泡不能完全去除，导热层焊料异常流动或飞溅等问题，降低产品的性能和可靠性。所述密封层厚度过薄，则固定效果不佳。
请参考图9和图10，图9为一种封装器件的俯视图，图10是图9中沿切割线B-B1的截面图，提供散热盖230；将所述散热盖230放置到密封层210上，所述散热盖230第二端面233与密封层210相接触，且使得所述散热盖230焊料区与导热层203电连接。
参考图11至图14，提供散热盖230，所述散热盖230具有顶部231和侧部232，所述侧部包括相对的第一端面和第二端面233，所述顶部231固设于第一端面，所述顶部231具有焊料区和非焊料区，所述散热盖230侧部232或顶部231非焊料区内具有若干通孔，所述通孔贯穿所述侧部232或顶部231，且若干通孔绕所述散热盖230的中心轴均匀分布。
所述中心轴穿过所述散热盖230的中心，且垂直于所述衬底200的表面。
所述通孔的个数为N个，N为大于1且小于等于20的整数。
单个所述通孔的截面积为0.1mm2～20mm2。
单个所述通孔的截面积大于20mm2时，在高气压的压力工艺或者低气压的真空工艺去除气泡过程中，所产生的气流较大，容易使得导热层203发生流动或飞溅的情况，从而导致所形成的导热层性能不佳；单个所述通孔的截面积小于0.1mm2时，在高气压的压力工艺或者低气压的真空工艺去除气泡过程中，气体流速过慢，去除气泡的性能不佳。
所述散热盖230的材料为金属材料，所述金属材料包括：铜、铁、铝或不锈钢等材料。
所述金属材料表面镀有镍，金，银等金属。
本实施例中，所述散热盖230的材料为铜。
所述散热盖230为金属材料，则所述散热盖230在高温高压等环境通孔不易发生变形，稳定性好，从而使得经过通孔的气流稳定，在高气压的压力工艺或者低气压的真空工艺去除气泡过程中，排气稳定，改善导热层203流动或飞溅的情况，从而有效的去除导热层203内的气泡，提高封装器件的可靠性。
所述通孔的截面形状包括圆形、椭圆、正方形、长方形、三角形或梯形等任意形状。
所述散热盖230内具有通孔，由于所述通孔预制于所述散热盖230内，因此通孔尺寸精度较高，且大小和位置稳定性好。若干通孔绕所述散热盖230的中心轴均匀分布，则所述散热盖230内通孔为对称设计，在高气压的压力工艺或者低气压的真空工艺去除导热层内气泡过程中，散热盖230内部的气流对称，熔融态的导热层203在不同方向上受到的气压差较小，改善导热层203流动或飞溅的情况，且能有效的去除导热层203内的气泡，提高封装器件的可靠性。
图11是本发明一实施例中散热盖的结构示意图。提供散热盖230，所述散热盖230具有顶部231和侧部232，所述侧部包括相对的第一端面和第二端面233，所述顶部231固设于第一端面，所述散热盖230侧部232内具有若干通孔234，所述若干通孔234绕所述散热盖230的中心轴均匀分布。
图11以所述散热盖230顶部231的形状为方形，所述通孔234的截面为长方形为示例。
所述第二端面233为封闭的环形结构。
在平行于散热盖230侧部232延伸方向上，所述通孔234到散热盖230第二端面233的最小距离为H1，H1大于0.2mm。
将散热盖230放置到密封层210上时，散热盖230侧部与密封层相接处，H1小于0.2mm时，密封层210容易覆盖部分通孔，造成排气口尺寸发生变化，导致加压或真空工艺时的排气效果发生波动。
所述散热盖侧部232第一端面到第二端面233的距离为H。
当所述通孔位于所述散热盖的侧部232时，位于侧部232的通孔到第二端面233的最大距离小于H。本实施例中，所述通孔234大小形状一致，所述通孔234在散热盖230一个侧部的平面内对称分布，且所述通孔234在散热盖230整个侧部的平面内对称分布。
本实施例中，所述通孔234距离散热盖第二端面233的最小距离均相同。
其他实施例中，所述通孔234距离散热盖第二端面233的最小距离可以不一致，在散热盖230侧部232相互对称的侧面内H1相等，而相互不对称的侧面的H1不相等。
由于散热盖230的通孔为机械加工形成，由于所述通孔预制于所述散热盖230内，所述通孔尺寸精度较高，且大小和位置稳定性好。所述散热盖230内通孔为对称设计，在高气压的压力工艺或者低气压的真空工艺去除导热层内气泡过程中，散热盖230内部的气流对称，熔融态的导热层203在不同方向上受到的气压差较小，改善导热层203流动或飞溅的情况，且能有效的去除导热层203内的气泡，提高封装器件的可靠性。
图12是本发明另一实施例中散热盖的结构示意图。图12为散热盖230自第二端面233至顶部231的俯视图。提供散热盖230，所述散热盖230具有顶部231和侧部232，所述侧部包括相对的第一端面和第二端面233，所述顶部231固设于第一端面，所述散热盖230侧部232内具有若干通孔235，所述若干通孔235绕所述散热盖230的中心轴均匀分布。
图12以所述散热盖230顶部231的形状为方形，所述通孔234的截面为长方形为示例。
所述通孔235的距散热盖230第二端面233的最大距离和最小距离如前述实施例所述，在此次不做赘述。
本实施例中，所述通孔235大小形状一致，且所述通孔235在散热盖230侧部的整个平面内均匀分布。
本实施例中，所述通孔235距离散热盖第二端面233的最小距离均相同。
其他实施例中，所述通孔235距离散热盖第二端面233的最小距离可以不一致，在散热盖230侧部232相互对称的侧面内H1相等，而相互不对称的侧面的H1不相等。
所述散热盖230内通孔为对称设计，在高气压的压力工艺或者低气压的真空工艺去除导热层内气泡过程中，散热盖230内部的气流对称，熔融态的导热层203在不同方向上受到的气压差较小，改善导热层203流动或飞溅的情况，且能有效的去除导热层203内的气泡，提高封装器件的可靠性。
图13是本发明又一实施例中散热盖的结构示意图。图13为散热盖230自第二端面233至顶部231的俯视图。提供散热盖230，所述散热盖230具有顶部231和侧部232，所述侧部包括相对的第一端面和第二端面233，所述顶部231固设于第一端面，所述散热盖230侧部232内具有若干通孔236，所述通孔236贯穿所述侧部232，且所述若干通孔236绕所述散热盖230的中心轴均匀分布。
图13以所述散热盖230顶部231的形状为方形，所述通孔236的截面为长方形为示例。
所述通孔236距离散热盖230第二端面233的最大距离和最小距离如前述实施例所述，在此次不做赘述。
本实施例中，所述通孔236在散热盖230侧部的平面与平面交界处，且所述通孔在所述侧部的整个平面内均匀分布。
本实施例中，所述通孔236距离散热盖第二端面233的最小距离均相同。
其他实施例中，所述通孔236距离散热盖第二端面233的最小距离可以不一致，在散热盖230侧部232相互对称的侧面内H1相等，而相互不对称的侧面的H1不相等。
所述散热盖230内通孔为对称设计，在高气压的压力工艺或者低气压的真空工艺去除导热层内气泡过程中，散热盖230内部的气流对称，熔融态的导热层203在不同方向上受到的气压差较小，改善导热层203流动或飞溅的情况，且能有效的去除导热层203内的气泡，提高封装器件的可靠性。
图14是本发明又一实施例中散热盖的结构示意图。
提供散热盖230，所述散热盖230具有顶部231和侧部232，所述侧部包括相对的第一端面和第二端面233，所述顶部231固设于第一端面，所述顶部231具有焊料区和非焊料区，所述散热盖230顶部231非焊料区内具有若干通孔，所述通孔贯穿所述顶部231，且若干通孔绕所述散热盖230的中心轴均匀分布。图14以所述散热盖230的形状为方形，所述通孔237的截面为圆形示例。
所述散热盖230顶部231的形状为方形，所述通孔237的截面为圆形。
所述通孔237距离散热盖230焊料区的最小距离为3mm。
所述通孔237距离散热盖230焊料区较近，在抽真空或者加压时，气压较大，容易使得导热层的焊料发生飞溅或者流动，影响导热层的质量，从而导致所形成的封装器件性能不佳。
所述通孔237大小形状一致，在所述散热盖230顶面231的平面内对称分布。
所述散热盖230内通孔为对称设计，在高气压的压力工艺或者低气压的真空工艺去除导热层内气泡过程中，散热盖230内部的气流对称，熔融态的导热层203在不同方向上受到的气压差较小，改善导热层203流动或飞溅的情况，且能有效的去除导热层203内的气泡，提高封装器件的可靠性。
继续参考图9和图10，将所述散热盖230放置到密封层210上，所述散热盖230第二端面233与密封层210相接触，且使得所述散热盖230焊料区与导热层203电连接。
本实施例中，以图11所示散热盖230为例示意。
将所述散热盖230放置到密封层210上后，加热使得所述导热层203为熔融态。
本实施例中，将所述散热盖230放置到密封层210上后，还包括：对所述散热盖230和导热层203进行回流焊处理，使得所述导热层203为熔融态，从而使散热盖230和导热层203相连接；回流焊处理后，还包括对所述导热层203和散热盖230进行冷却处理，使得所述导热层203和散热盖230焊接在一起。
将所述散热盖230放置到密封层210上之前，还包括在所述导热层203表面形成助焊层(未图示)，所述助焊层的材料为助焊剂，在散热盖230和导热层203焊接过程中，增强散热盖230和导热层203的焊接质量。
本实施例中，所述密封层210与第二端面233相接触，且包覆住部分所述散热盖230侧部，且所述密封层210与散热盖230所有侧部231相接触。
所述密封层210厚度小于通孔距离散热盖230第二端面233的最小距离。则所述密封层不会影响到通孔的大小，所述通孔的形状和大小即是实际排气口的大小。
所述密封层210包覆住部分所述散热盖230侧部，且所述密封层210与散热盖230所有侧部231相接触。使得所述衬底200，密封层210和散热盖230组成的空间内，仅具有散热盖230内的通孔，后续在进行抽真空或者加压工艺时，所述通孔作为排气口，所述通孔均匀对称排布，在高气压的压力工艺或者低气压的真空工艺去除导热层内气泡过程中，散热盖230内部的气流对称，熔融态的导热层203在不同方向上受到的气压差较小，改善导热层203流动或飞溅的情况，能有效的去除导热层203内的气泡，提高封装器件的可靠性。
相应的，本发明提供一种采用上述任意一种方法所形成的倒装结构，参考图9、图10和图11，包括：衬底200和半导体芯片201，所述衬底200包括器件区和非器件区，所述非器件区包围所述器件区，所述半导体芯片201包括相对的第一表面和第二表面；所述半导体芯片201的第一表面固定连接在衬底200器件区上；位于半导体芯片201的第二表面的导热层203；位于所述非器件区的衬底200上的闭环结构的密封层210，所述密封层210包围所述半导体芯片201；位于密封层210上的散热盖230，所述散热盖230具有顶部231和侧部232，所述侧部232包括相对的第一端面和第二端面，所述顶部231固设于第一端面，所述顶部231具有焊料区和非焊料区，所述散热盖230侧部231或顶部232非焊料区内具有若干通孔，所述通孔贯穿所述侧部232或顶部231，且若干通孔绕所述散热盖230的中心轴均匀分布，所述侧部232的第二端面233与密封层210相接触，且使得所述顶部231的焊料区与导热层203电连接。
所述密封层210的材料和结构如前述实施例所述，在此不做赘述。
所述散热盖230结构和形状如前述实施例所述，在此不做赘述。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (18)

1.一种倒装方法，其特征在于，包括：
提供衬底和半导体芯片，所述衬底包括器件区和非器件区，所述非器件区包围所述器件区，所述半导体芯片包括相对的第一表面和第二表面；
将所述半导体芯片的第一表面固定连接到衬底器件区上；
在所述半导体芯片的第二表面形成导热层；
形成导热层后，在所述非器件区的衬底上形成闭环结构的密封层，所述密封层包围所述半导体芯片；
提供散热盖，所述散热盖具有顶部和侧部，所述侧部包括相对的第一端面和第二端面，所述顶部固设于第一端面，所述顶部具有焊料区和非焊料区，所述散热盖侧部或顶部非焊料区内具有若干通孔，所述通孔贯穿所述侧部或顶部，且若干通孔绕所述散热盖的中心轴均匀分布；
将所述散热盖放置到密封层上，所述侧部的第二端面与密封层相接触，且使得所述顶部的焊料区与导热层电连接。
2.根据权利要求1所述的倒装方法，其特征在于，所述通孔的个数为N个，N为大于1且小于等于20的整数。
3.根据权利要求1所述的倒装方法，其特征在于，单个所述通孔的横截面积为0.1mm2～20mm2。
4.根据权利要求1所述的倒装方法，其特征在于，所述通孔的横截面形状包括圆形、椭圆、正方形、长方形、三角形或梯形。
5.根据权利要求1所述的倒装方法，其特征在于，当所述通孔位于所述散热盖的侧部时，位于侧部的通孔到第二端面的最大距离小于第一端面到第二端面的距离。
6.根据权利要求1所述的倒装方法，其特征在于，所述第二端面为封闭的环形。
7.根据权利要求5所述的倒装方法，其特征在于，当所述通孔位于所述散热盖的侧部时，所述通孔距离所述第二端面的最小距离为0.2mm。
8.根据权利要求7所述的倒装方法，其特征在于，所述密封层厚度小于通孔距离所述第二端面的最小距离。
9.根据权利要求8所述的倒装方法，其特征在于，所述密封层的厚度为0.02mm～2mm。
10.根据权利要求1所述的倒装方法，其特征在于，所述导热层的材料包括：铟，铟银合金，银，锡、锡银合金、锡银铜合金或锡铅合金。
11.根据权利要求1所述的倒装方法，其特征在于，所述散热盖的材料为金属材料，所述金属材料包括：铜、铁、铝或不锈钢。
12.根据权利要求1所述的倒装方法，其特征在于，所述密封层的材料为绝缘材料，所述绝缘材料包括聚合物材料。
13.根据权利要求12所述的倒装方法，其特征在于，所述聚合物材料为橡胶。
14.根据权利要求1所述的倒装方法，其特征在于，所述密封层的材料为导电材料，所述衬底内具有布线层，所述布线层接地，所述密封层和布线层相连通。
15.根据权利要求1所述的倒装方法，其特征在于，当所述散热盖的顶部具有通孔时，所述通孔距离所述散热盖焊料区的最小距离为3mm。
16.根据权利要求1所述的倒装方法，其特征在于，将所述散热盖放置到密封层上后，加热使得所述导热层为熔融态。
17.根据权利要求1所述的倒装方法，其特征在于，形成导热层后，将所述散热盖放置到密封层前，还包括在所述导热层上形成助焊层。
18.一种如权利要求1至17任意一项方法形成的封装结构，其特征在于，包括：
衬底和半导体芯片，所述衬底包括器件区和非器件区，所述非器件区包围所述器件区，所述半导体芯片包括相对的第一表面和第二表面；
所述半导体芯片的第一表面固定连接在衬底器件区上；
位于所述半导体芯片的第二表面的导热层；
位于所述非器件区的衬底上的闭环结构的密封层，所述密封层包围所述半导体芯片；
位于密封层上的散热盖，所述散热盖具有顶部和侧部，所述侧部包括相对的第一端面和第二端面，所述顶部固设于第一端面，所述顶部具有焊料区和非焊料区，所述散热盖侧部或顶部非焊料区内具有若干通孔，所述通孔贯穿所述侧部或顶部，且若干通孔绕所述散热盖的中心轴均匀分布，所述侧部的第二端面与密封层相接触，且使得所述顶部的焊料区与导热层电连接。
CN201811074058.5A 2018-09-14 2018-09-14 倒装结构及倒装方法 Active CN109243987B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811074058.5A CN109243987B (zh) 2018-09-14 2018-09-14 倒装结构及倒装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811074058.5A CN109243987B (zh) 2018-09-14 2018-09-14 倒装结构及倒装方法

Publications (2)

Publication Number Publication Date
CN109243987A CN109243987A (zh) 2019-01-18
CN109243987B true CN109243987B (zh) 2020-06-16

Family

ID=65058514

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811074058.5A Active CN109243987B (zh) 2018-09-14 2018-09-14 倒装结构及倒装方法

Country Status (1)

Country Link
CN (1) CN109243987B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111128912A (zh) * 2019-12-23 2020-05-08 海光信息技术有限公司 封装结构及其制备方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100375720B1 (ko) * 2000-10-09 2003-03-15 삼성전자주식회사 반도체 패키지 및 그의 제조 방법
WO2004068581A1 (ja) * 2003-01-30 2004-08-12 Fujitsu Limited 半導体装置及び支持板
US20150116944A1 (en) * 2013-10-29 2015-04-30 Delphi Technologies, Inc. Electrical assembly with a solder sphere attached heat spreader
JP2015088644A (ja) * 2013-10-31 2015-05-07 セイコーエプソン株式会社 電子デバイスの製造方法、電子デバイス、電子機器、移動体、および蓋体
CN107592772A (zh) * 2017-08-24 2018-01-16 深圳禾苗通信科技有限公司 一种焊锡填充间隙的cpu散热结构及其制作工艺
CN108281389A (zh) * 2017-12-29 2018-07-13 苏州通富超威半导体有限公司 一种散热性佳的芯片组件及其制备方法

Also Published As

Publication number Publication date
CN109243987A (zh) 2019-01-18

Similar Documents

Publication Publication Date Title
KR101204107B1 (ko) 보편적 풋프린트를 포함하는 반도체 다이 패키지 및 그제조방법
US20100142150A1 (en) Cooling apparatus with cold plate formed in situ on a surface to be cooled
CN108520867B (zh) 封装结构及焊接方法
JPH0410240B2 (zh)
JP5897584B2 (ja) 半導体装置における鉛フリー構造
JP2005109496A (ja) プリ半田構造を形成するための半導体パッケージ基板及びプリ半田構造が形成された半導体パッケージ基板、並びにこれらの製法
TWI495026B (zh) 晶片封裝基板和結構及其製作方法
CN110854083B (zh) 半导体芯片的封装结构及其封装工艺
CN112701087B (zh) 一种封装结构及封装方法
CN111128912A (zh) 封装结构及其制备方法
CN109887891B (zh) 封装结构及其形成方法
US7928559B2 (en) Semiconductor device, electronic component module, and method for manufacturing semiconductor device
CN108550558B (zh) 封装结构及焊接方法
CN109243987B (zh) 倒装结构及倒装方法
US20220130750A1 (en) Solder mask for thermal pad of a printed circuit board to provide reliable solder contact to an integrated circuit
CN108493165A (zh) 封装结构及焊接方法
JP6559236B2 (ja) 半導体装置およびその製造方法
JP2013084764A (ja) 電力用半導体装置
JP2023090059A (ja) 半導体装置及び半導体装置の製造方法
JP2007258448A (ja) 半導体装置
JP6423147B2 (ja) 電力用半導体装置およびその製造方法
CN220672564U (zh) 芯片封装结构
JP6626349B2 (ja) 半導体集積回路装置およびその製造方法
CN221805502U (zh) 封装体及电子设备
CN221447154U (zh) 一种集成电路封装结构及芯片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant