KR100375720B1 - 반도체 패키지 및 그의 제조 방법 - Google Patents

반도체 패키지 및 그의 제조 방법 Download PDF

Info

Publication number
KR100375720B1
KR100375720B1 KR10-2000-0059189A KR20000059189A KR100375720B1 KR 100375720 B1 KR100375720 B1 KR 100375720B1 KR 20000059189 A KR20000059189 A KR 20000059189A KR 100375720 B1 KR100375720 B1 KR 100375720B1
Authority
KR
South Korea
Prior art keywords
cover
screw
cpu chip
substrate
fastening
Prior art date
Application number
KR10-2000-0059189A
Other languages
English (en)
Other versions
KR20020028266A (ko
Inventor
노영훈
천정환
권흥규
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2000-0059189A priority Critical patent/KR100375720B1/ko
Priority to US09/975,470 priority patent/US6608380B2/en
Publication of KR20020028266A publication Critical patent/KR20020028266A/ko
Application granted granted Critical
Publication of KR100375720B1 publication Critical patent/KR100375720B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L2023/4037—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by thermal path or place of attachment of heatsink
    • H01L2023/405—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by thermal path or place of attachment of heatsink heatsink to package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L2023/4075—Mechanical elements
    • H01L2023/4087—Mounting accessories, interposers, clamping or screwing parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Abstract

본 발명은 씨피유(CPU) 칩이 내장된 반도체 패키지 및 그의 제조 방법에 관한 것으로, 덮개로 CPU 칩이 실장된 세라믹 기판 부분을 열경화성 봉합재를 개재하여 봉합할 때, 봉합재를 경화하는 과정에서 발생되는 보이드 또는 구멍의 발생을 방지하기 위해서, 덮개에 열경화성 봉합재를 경화하는 과정에서 발생되는 기체 및 팽창된 공기를 외부로 방출할 수 있도록 공기 배출용 구멍을 형성하고, 그 공기 배출용 구멍을 밀폐용 나사로 봉합한 반도체 패키지 및 그의 제조 방법에 관한 것이다.

Description

반도체 패키지 및 그의 제조 방법{Semiconductor package and method for manufacturing thereof}
본 발명은 반도체 패키지 및 그의 제조 방법에 관한 것으로, 더욱 상세하게는 공기 배출용 구멍을 갖는 덮개를 이용한 씨피유(CPU) 칩이 내장된 반도체 패키지 및 그의 제조 방법에 관한 것이다.
CPU 칩이 내장된 반도체 패키지 기술은 최근까지 와이어 본딩법(wire bonding method)이 주류를 이루었으나, 스피드 향상을 위해서 플립 칩 본딩법(flip chip bonding method)이 현재에는 주류를 이루고 있다. 플립 칩 본딩법을 활용한 반도체 패키지는 구조에 따라서 CPU 칩에 덮개(lid)가 부착된 구조와, 덮개가 없는 구조로 나눌 수 있다. 전자는 열방출을 많이 필요로 하는 고주파(high frequency)용 CPU 칩을 내장한 반도체 패키지에 적용되고, 후자는 발열량이 상대적으로 크지 않은 저주파(low frequency)용 CPU 칩에 적용된다.
덮개(40)를 갖는 통상적인 반도체 패키지(100)가 도 1 및 도 2에 도시되어있다. 세라믹 기판(10; ceramic substrate)의 상부면에 CPU 칩(20)이 플립 칩 본딩법으로 본딩되고, CPU 칩(20)을 포함하도록 세라믹 기판(10)의 상부면에 덮개(40)가 부착된다. CPU 칩(20)과 전기적으로 연결된 외부접속 핀(60)이 세라믹 기판(10)의 하부면으로 돌출되어 있다. CPU 칩(20)의 플립 칩 본딩된 부분은 언더필 방법으로 제공된 에폭시 수지(52; epoxy resin)로 덮혀진다. 그리고, 덮개(40)의 상부면에 소정의 간격을 두고 형성된 나사 끼움 홈(44)에 히트 싱크 체결용 나사(42)가 억지 끼움 결합되어 있다.
덮개(40)는 열 방출 능력이 우수한 알루미늄(Al) 또는 구리(Cu) 재질로 제조되며, CPU 칩(20)과, CPU 칩(20) 주위에 부착된 소자 예컨대, 캐패시터(30)를 포함할 수 있도록 안쪽으로 소자 실장 공간(48)이 형성되어 있다. 덮개(40)를 통한 열 방출 능력을 극대화하기 위해서, 덮개(40)의 소자 실장 공간(48)의 바닥면과 CPU 칩(20)의 배면 사이에 열 매개 물질(56; thermal interface material)이 개재된다. 그리고, 덮개(40)를 세라믹 기판(10)의 상부면에 부착하는 봉합재(54; sealant)로서 열경화성 실리콘계 접착제가 사용된다. 따라서, 봉합재(54)를 세라믹 기판(10) 외곽 둘레에 도포하고 덮개(40)를 부착한 이후에 경화시키는 공정을 거친다.
이때, 봉합재(54)를 세라믹 기판(10)의 외곽 둘레에 도포한 다음 덮개(40)를 부착하게 되면, 세라믹 기판(10)의 상부면과 덮개의 소자 실장 공간(48)은 밀폐된 공간을 형성한다. 따라서, 봉합재(54)를 고온에서 경화시킬 경우 봉합재가 경화하면서 방출하는 기체와 밀폐된 덮개(40) 내부의 공기가 팽창하여 봉합재(54)의 취약한 부분을 뚫고 나오기 때문에, 경화된 봉합재(54) 내에 보이드(void)가 형성되거나, 구멍이 형성되어 덮개(40) 내부가 완전히 밀폐되지 못하는 불량이 발생될 수 있다.
이와 같은 불량이 발생된 반도체 패키지는 패키지 제조후에 진행되는 신뢰성 테스트 예컨대, 증기압 테스트(Pressure Cooker Test; PCT)에서 불량처리된다. 왜냐하면, 경화된 봉합재(54)에 형성된 보이드 또는 구멍은 덮개(40) 안쪽으로 수분이 침투할 수 있는 경로로 제공되기 때문이다. 한편, 통상적으로 PCT는 압력 29.4psi, 습도 100%, 온도 121±2℃의 압력용기(Pressure cooker) 내에서 진행되는 내습성 테스트를 말한다.
그런데, 이와 같은 문제는 도 3에 도시된 바와 같이 덮개(140)에 공기 배출 구멍(146)을 형성함으로써 해결할 수 있으나, 다시 공기 배출 구멍(146)을 메우는 공정과, 공기 배출 구멍(146)을 메우기 위한 소재를 개발하여야 하는 문제가 발생하게 된다. 또한, 공기 배출 구멍(146)을 메우는 소재가 봉합재(154)와 동일한 열경화성 타입의 봉합재(158)를 사용하는 경우, 전술된 불량 즉, 봉합재(158)를 경화시키는 과정에서 보이드 또는 구멍이 발생될 수 있다.
물론, 상온에서 경화가 가능한 봉합재를 사용할 경우, 공기 팽창에 따른 불량은 해결할 수 있지만, 상온에서의 경화시간은 약 24시간 이상으로 약 1 시간 정도 진행되는 열경화성 봉합재의 경화시간보다 휠씬 오래 걸리기 때문에, 생산성이 떨어지는 문제점을 안고 있다.
따라서, 본 발명의 목적은 덮개에 형성된 공기 배출 구멍을 보이드 발생없이메우는 데 있다.
도 1은 종래기술에 따른 공기 배출 구멍이 없는 덮개를 이용한 반도체 패키지를 보여주는 분해 사시도,
도 2는 도 1의 Ⅰ-Ⅰ선 단면도,
도 3은 종래기술에 따른 공기 배출 구멍을 갖는 덮개를 이용한 반도체 패키지로서, 공기 배출 구멍이 봉합재로 봉합된 상태를 보여주는 단면도,
도 4는 본 발명의 제 1 실시예에 따른 공기 배출 구멍을 갖는 덮개를 이용한 반도체 패키지로서, 공기 배출 구멍이 밀폐용 나사에 의해 봉합된 상태를 보여주는 분해 사시도,
도 5는 4의 Ⅱ-Ⅱ선 단면도,
도 6은 본 발명의 제 2 실시예에 따른 공기 방출 및 히트 싱크 체결용 나사결합 구멍이 형성된 덮개를 이용한 반도체 패키지를 보여주는 평면도,
도 7은 도 6의 Ⅲ-Ⅲ선 단면도,
도 8은 본 발명에 따른 히트 싱크 체결용 나사를 보여주는 사시도,
도 9는 본 발명에 따른 밀폐용 나사를 보여주는 사시도,
도 10은 본 발명에 따른 반도체 패키지의 제조 방법을 나타내는 공정도이다.
* 도면의 주요 부분에 대한 설명 *
210, 310 : 세라믹 기판 220, 320 : CPU 칩
230, 330 : 캐패시터 240, 340 : 덮개
242. 243, 342 : 히트 싱크 체결용 나사 244 : 나사 체결 구멍
260, 360 : 외부접속 핀 300, 400 : 반도체 패키지
346 : 공기 배출 구멍 347, 349 : 밀폐용 나사
상기 목적을 달성하기 위하여, 덮개에 형성된 공기 배출용 구멍을 봉합재가 아닌 밀폐용 나사로 봉합한 반도체 패키지 및 그의 제조 방법을 제공한다.
즉, CPU 칩과; 상기 CPU 칩이 부착되는 상부면과, 상기 상부면에 반대되는 하부면을 갖는 기판과; 상기 기판의 하부면에 형성되며, 상기 CPU 칩과 전기적으로 연결된 외부접속단자와; 상기 CPU 칩 외측의 기판의 상부면에 부착되며, 상기 CPU 칩을 포함할 수 있도록 안쪽으로 소자 수납 공간이 형성되어 있으며, 상기 CPU 칩 외측의 상기 덮개 부분을 관통하여 공기 배출 구멍이 형성된 덮개; 및 상기 공기 배출 구멍을 봉합하는 밀폐용 나사;를 포함하는 것을 특징으로 하는 반도체 패키지를 제공한다.
본 발명에 따른 기판의 상부면에 대응되는 덮개의 상부면에 적어도 하나 이상의 히트 싱크 체결용 나사가 결합된다.
본 발명에 따른 기판의 상부면에 대응되는 덮개의 상부면에 적어도 하나 이상의 히트 싱크 체결용 나사가 결합될 수 있는 나사 체결 구멍이 형성되어 있으며, 나사 체결 구멍 중에서 적어도 하나가 덮개를 관통하여 형성된다. 이때, 덮개를 관통하여 형성된 나사 체결 구멍이 공기 배출 구멍이며, 밀폐용 나사는 히트 싱크 체결용 나사에 해당된다.
그리고, 공기 배출 구멍 외측의 덮개의 상부면과 접하는 밀폐용 나사에 실링용 고무패킹이 개재된다.
본 발명은 또한 반도체 패키지의 제조 방법을 제공한다. 즉, (a) 상부면과, 상기 상부면에 반대되는 하부면을 가지며, 상기 하부면에 복수개의 외부접속 핀이 형성된 기판을 준비하는 단계와; (b) 상기 기판 상부면의 중심 부분에 CPU 칩을 플립 칩 본딩하는 단계와; (c) 상기 CPU 칩 둘레에 복수개의 캐패시터를 플립 칩 본딩하는 단계와; (d) 상기 CPU 칩 및 캐패시터를 포함할 수 있도록 안쪽으로 소자 수납 공간이 형성되어 있고, 공기 배출 구멍이 형성된 덮개를 상기 CPU 칩 및 캐패시터가 상기 소자 수납 공간에 위치할 수 있도록 상기 기판의 상부면에 부착하는 단계와; (e) 상기 공기 배출 구멍을 밀폐용 나사로 봉합하는 단계;를 포함하는 것을 특징으로 하는 반도체 패키지 제조 방법을 제공한다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.
도 4는 본 발명의 제 1 실시예에 따른 공기 방출 및 히트 싱크 체결용 나사 체결 구멍(244)이 형성된 덮개(240)를 이용한 반도체 패키지(300)를 보여주는 분해 사시도이다. 도 5는 도 4의 Ⅱ-Ⅱ선 단면도이다.
도 4 및 도 5를 참조하면, 세라믹 기판(210)의 상부면에 CPU 칩(220)이 플립 칩 본딩법으로 본딩된다. 덮개(240)는 CPU 칩(220)을 포함하도록 세라믹 기판(210)의 상부면에 부착된다. CPU 칩(220) 둘레에 복수개의 캐패시터(230)가 플립 칩 본딩법으로 본딩된다. CPU 칩(220)과 전기적으로 연결된 외부접속 핀(260)이 세라믹 기판(210)의 하부면으로 돌출된다. CPU 칩(220)의 플립 칩 본딩된 부분은 언더필 방법으로 제공된 에폭시 수지(252)로 덮혀진다. 그리고,덮개(240)의 상부면에 소정의 간격을 두고 형성된 나사 체결 구멍(244)에 히트 싱크 체결용 나사(242)가 결합된다.
덮개(240)는 열방출 능력이 우수한 알루미늄 또는 구리 재질로 제조되며, CPU 칩(220)과, CPU 칩(200) 주위에 부착된 캐패시터(230)를 포함할 수 있도록 안쪽으로 소자 실장 공간(248)이 형성되어 있다. 덮개(240)를 통한 열 방출 능력을 극대화하기 위해서, 덮개의 소자 실장 공간(248)의 바닥면과 CPU 칩(220)의 배면 사이에 열 매개 물질(256)이 개재된다. 그리고, 덮개(240)를 세라믹 기판(210)의 상부면에 부착하는 봉합재(254)로서 열경화성 실리콘계 접착제가 사용된다.
특히, 봉합재(254)를 경화하는 과정에서 방출되는 기체 및 팽창된 공기는 덮개(240)에 형성된 나사 체결 구멍(244)을 통하여 덮개(240) 밖으로 방출된다. 또한, 봉합재(254)를 경화시키는 공정 이후에 나사 체결 구멍(244)에 히트 싱크 체결용 나사(242)를 결합하기 때문에, 보이드 발생 문제를 원천적으로 해결할 수 있다. 그리고, 기밀성을 확보하기 위해서, 덮개(240)의 외주면과 접하는 히트 싱크 체결용 나사(242)에 실링 역할을 할 수 있는 고무패킹(242b)이 개재된다. 즉, 히트 싱크 체결용 나사(242)는 나사 체결 구멍(244)을 막는 하단 체결부(242c)와, 히트 싱크가 체결되는 상단 체결부(242a) 및 상단 체결부(242a)와 하단 체결부(242c) 사이에 결합된 고무패킹(242b)으로 구성된다.
제 1 실시예에 따른 반도체 패키지(300)와 도 3에 도시된 종래기술에 따른 반도체 패키지(200)를 비교하여 설명하면, 종래에는 나사 끼움 홈(144)과 공기 배출 구멍(146)을 별도로 형성하였지만, 제 1 실시예에서는 히트 싱크 체결용나사(242)가 결합될 수 있고 공기 배출도 할 수 있도록 나사 끼움 홈(144)이 형성된 부분에 나사 체결 구멍(244)을 형성하였다. 나사 체결 구멍(244)은 히트 싱크 체결용 나사(242)가 나사 결합될 수 있도록 내주면에 암나사산이 형성되어 있고, 히트 싱크 체결용 나사(242)의 하단 체결부(242c)에는 숫나사산이 형성되어 있다. 또한, 덮개(240)의 외부에서 나사 체결 구멍(244)에 히트 싱크 체결용 나사(242)를 결합할 수 있도록 상단에 예컨대 십사 형태의 드라이버 홈이 형성되어 있다. 물론, 십자 형태의 드라이버 홈 대신에 일자 형태의 드라이버 홈을 형성할 수도 있다.
한편, 제 1 실시예에 따른 반도체 패키지(300)는 나사 체결 구멍(244)에 형성된 암나사산에 숫나사산이 형성된 히트 싱크 체결용 나사(242)가 결합되는 구성을 채택하고 있지만, 나사 체결 구멍(244)에 결합되어 세라믹 기판(210)의 상부면과 덮개(240) 사이에 기밀성을 유지할 수 있다면 다른 형상 예컨대, 도 8에 개시된 바와 같은 하단 체결부(243c)가 복원성을 갖는 히트 싱크 체결용 나사(243)를 사용할 수도 있다. 이 경우, 히트 싱크 체결용 나사(243)는 끼움 결합 방식으로 나사 체결 구멍에 결합되며, 나사 체결 구멍의 내주면에 암나사산을 형성할 필요가 없다. 그리고, 도면부호 243a는 히트 싱크가 체결되는 상단부를 가리키며, 도면부호 243b는 고무패킹이다.
또한, 제 1 실시예에서는 덮개(240)를 관통한 두 개의 나사 체결 구멍(244)이 형성된 예가 개시되어 있지만, 둘 중에 한 곳에만 덮개를 관통한 나사 체결 구멍을 형성하더라도 본 발명의 기술적 사상의 범위를 벗어나는 것은 아니다.
도 6은 본 발명의 제 2 실시예에 따른 공기 배출 구멍(346)을 갖는 덮개(340)를 이용한 반도체 패키지(400)로서, 공기 배출 구멍(346)이 밀폐용 나사(347)에 의해 봉합된 상태를 보여주는 평면도이다. 도 7은 도 6의 Ⅲ-Ⅲ선 단면도이다.
도 6 및 도 7을 참조하면, 제 2 실시예에 따른 반도체 패키지(400)는 공기 배출 구멍(346)을 보이드 발생없이 메우기 위해서, 공기 배출 구멍(346)을 밀폐용 나사(347)로 봉합한 구성을 제외하면, 도 3에 도시된 반도체 패키지(200)와 동일한 구성을 갖는다. 즉, 봉합재(354)를 경화시키는 공정 이후에 밀폐용 나사(347)로 공기 배출 구멍(346)을 봉합하게 되면, 보이드 발생 문제를 원천적으로 해결할 수 있다. 물론, 밀폐용 나사(347)를 결합하기 위해서 공기 배출 구멍(346)의 내주면으로 밀폐용 나사(347)가 결합될 수 있는 나사산이 형성되어 있다. 그리고, 기밀성을 확보하기 위해서, 덮개(340)의 외주면과 접하는 밀폐용 나사(347)에 실링 역할을 할 수 있는 고무패킹이 개재되어 있다.
한편, 제 2 실시예에 따른 반도체 패키지(400)는 공기 배출 구멍(346)에 형성된 암나사산에 숫나사산이 형성된 밀폐용 나사(347)가 결합되는 구성을 채택하고 있지만, 공기 배출 구멍에 결합되어 세라믹 기판의 상부면과 덮개 사이에 기밀성을 유지할 수 있다면 다른 형상 예컨대, 도 9에 개시된 바와 같은 하단 체결부(349b)가 복원성을 갖는 밀폐용 나사(349)를 사용할 수도 있다. 도면부호 349a는 고무패킹이다.
이와 같은 구조를 갖는 본 발명에 따른 반도체 패키지의 제조 방법(500)을도 10을 참조하여 설명하겠다.
먼저, 상부면과, 상부면에 반대되는 하부면에 외부접속 핀이 형성된 세라믹 기판을 준비하는 단계로부터 출발한다(410). 물론, 세라믹 기판에는 외부접속 핀과, 세라믹 기판에 부착될 CPU 칩과 캐패시터를 전기적으로 연결하는 회로 배선 패턴이 형성되어 있지만, 회로 배선 패턴이 본 발명을 이해하는데 반드시 필요한 것은 아니기 때문에, 본 명세서 및 도면에는 상세하게 개시하지 않는다.
다음으로, 세라믹 기판의 중심 부분에 CPU 칩을 플립 칩 본딩하고, CPU 칩 둘레에 복수개의 캐패시터를 플립 칩 본딩하는 단계가 진행된다(420). CPU 칩에 대한 플립 칩 본딩은, CPU 칩의 범프가 형성된 면이 세라믹 기판의 상부면에 플립 칩 형태로 안착된 다음, 350 내지 360℃에서 100초 정도 리플로우 공정이 진행된다. CPU 칩과 세라믹 기판 사이에 액상의 에폭시 수지를 언디필 방법으로 칩 표면 온도 온도 70 내지 100℃에서 약 180초정도 충진시킨다.
계속해서, 덮개의 소자 실장 공간에 CPU 칩 및 캐패시터를 포함할 수 있도록 덮개를 세라믹 기판의 상부면에 부착하는 단계가 진행된다(430). 즉, 봉합재를 세라믹 기판 외곽 둘레에 도포하고 덮개를 부착시킨 이후에 약 150℃에서 약 1시간정도 경화공정을 진행한다. 봉합재를 경화시키는 과정에서 발생되는 기체 및 팽창된 공기는 덮개에 형성된 구멍을 통하여 덮개 밖으로 방출된다.
한편, 덮개를 부착하는 단계를 진행하기 전에 CPU 칩의 배면에 열 매개 물질을 도포하는 단계를 더 포함하며, 덮개를 부착하는 단계에서 열 매개 물질은 소자 실장 공간의 바닥면과 부착된다. 즉, 반도체 패키지가 제조된 이후에 반도체 패키지를 구동시키는 과정에서 CPU 칩에서 발생되는 열을 열 매개 물질을 통하여 덮개로 전달하여 외부로 방출될 수 있도록 한다.
마지막으로 기판에 형성된 구멍을 봉합하는 단계가 진행된다(440). 즉, 제 1 실시예에서는 나사 체결 구멍에 히트 싱크 체결용 나사를 체결하는 단계가, 제 2 실시예에서는 공기 배출 구멍을 밀폐용 나사로 체결하여 봉합하는 단계가 진행된다. 물론, 제 1 실시예에 따른 나사 체결 구멍은 기판을 관통하여 형성된 나사 체결 구멍을 포함한다.
한편, 본 명세서와 도면에 개시된 본 발명의 실시예들은 이해를 돕기 위해 특정 예를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 자명한 것이다.
따라서, 본 발명의 구조를 따르면 덮개에 공기 배출용 구멍이 형성되어 있기 때문에, 덮개를 세라믹 기판에 부착하는 과정에서 발생되는 기체 및 팽창된 공기를 공기 배출용 구멍을 통하여 덮개 밖으로 배출하고, 공기 배출용 구멍을 밀폐용 나사로 막아 봉합하기 때문에, 봉합재를 경화하는 과정에서 보이드가 발생되는 것을 억제할 수 있다.

Claims (16)

  1. CPU 칩과;
    상기 CPU 칩이 부착되는 상부면과, 상기 상부면에 반대되는 하부면을 갖는 기판과;
    상기 기판의 하부면에 형성되며, 상기 CPU 칩과 전기적으로 연결된 외부접속단자와;
    상기 CPU 칩 외측의 기판의 상부면에 부착되며, 상기 CPU 칩을 포함할 수 있도록 안쪽으로 소자 수납 공간이 형성된 덮개로서, 상기 CPU 칩 외측의 상기 덮개 부분을 관통하여 공기 배출 구멍이 형성된 덮개; 및
    상기 공기 배출 구멍을 봉합하는 밀폐용 나사;를 포함하는 것을 특징으로 하는 반도체 패키지.
  2. 제 1항에 있어서, 상기 기판의 상부면에 대응되는 상기 덮개의 상부면에 적어도 하나 이상의 히트 싱크 체결용 나사가 결합되어 있는 것을 특징으로 하는 반도체 패키지.
  3. 제 1항에 있어서, 상기 기판의 상부면에 대응되는 상기 덮개의 상부면에 적어도 하나 이상의 히트 싱크 체결용 나사가 결합될 수 있는 나사 체결 구멍이 형성되어 있으며, 상기 나사 체결 구멍 중에서 적어도 하나가 상기 덮개를 관통하여 형성된 것을 특징으로 하는 반도체 패키지.
  4. 제 3항에 있어서, 상기 덮개를 관통하여 형성된 나사 체결 구멍이 공기 배출 구멍이며, 상기 밀폐용 나사는 히트 싱크 체결용 나사인 것을 특징으로 하는 반도체 패키지.
  5. 제 1항 내지 제 4항의 어느 한 항에 있어서, 상기 공기 배출 구멍 외측의 상기 덮개의 상부면과 접하는 밀폐용 나사에 실링용 고무패킹이 개재되는 것을 특징으로 하는 반도체 패키지.
  6. CPU 칩과;
    상기 CPU 칩이 플립 칩 본딩되는 상부면과, 상기 상부면에 반대되는 하부면을 갖는 기판과;
    상기 기판 상부면의 상기 CPU 칩의 둘레에 플립 칩 본딩된 복수개의 캐패시터와;
    상기 기판의 하부면에 형성되며, 상기 CPU 칩과 전기적으로 연결된 복수개의 외부접속 핀과;
    상기 CPU 칩 외측의 기판의 상부면에 부착되며, 상기 CPU 칩을 포함할 수 있도록 안쪽으로 소자 수납 공간이 형성된 덮개로서, 상기 CPU 칩 외측의 상기 덮개 부분에 형성된 적어도 하나 이상의 나사 체결 구멍이 형성된 덮개; 및
    상기 나사 체결 구멍에 체결된 히트 싱크 체결용 나사;를 포함하며,
    상기 나사 체결 구멍 중에서 적어도 하나가 상기 덮개를 관통하여 형성된 것을 특징으로 하는 반도체 패키지.
  7. 제 6항에 있어서, 상기 히트 싱크 체결용 나사는,
    상기 나사 체결 구멍에 체결되는 하단 체결부와;
    히트 싱크가 체결될 상단 체결부; 및
    상기 상단 체결부와 하단 체결부 사이에 결합되어 상기 나사 체결 구멍에 체결되는 하단 체결부에 기밀성을 제공하는 고무패킹;으로 구성되는 것을 특징으로 하는 반도체 패키지.
  8. CPU 칩과;
    상기 CPU 칩이 플립 칩 본딩되는 상부면과, 상기 상부면에 반대되는 하부면을 갖는 기판과;
    상기 기판 상부면의 상기 CPU 칩의 둘레에 플립 칩 본딩된 복수개의 캐패시터와;
    상기 기판의 하부면에 형성되며, 상기 CPU 칩 및 캐패시터와 전기적으로 연결된 복수개의 외부접속 핀과;
    상기 캐패시터 외측의 기판의 상부면에 부착되며, 상기 CPU 칩과 캐패시터를 포함할 수 있도록 안쪽으로 소자 수납 공간이 형성된 덮개로서, 상기 CPU 칩 외측의 상기 덮개 부분을 관통하여 공기 배출 구멍이 형성되어 있으며, 상기 CPU 칩 외측의 상기 덮개 부분에 형성된 적어도 하나 이상의 나사 끼움 홈이 형성된 덮개와;
    상기 공기 배출 구멍을 봉합하는 밀폐용 나사; 및
    상기 나사 끼움 홈에 끼움 결합된 히트 싱크 체결용 나사;를 포함하는 것을 특징으로 하는 반도체 패키지.
  9. 제 8항에 있어서, 상기 공기 배출 구멍 외측의 상기 덮개의 상부면과 접하는 상기 밀폐용 나사에 실링용 고무패킹이 개재되는 것을 특징으로 하는 반도체 패키지.
  10. (a) 상부면과, 상기 상부면에 반대되는 하부면을 가지며, 상기 하부면에 복수개의 외부접속 핀이 형성된 기판을 준비하는 단계와;
    (b) 상기 기판 상부면의 중심 부분에 CPU 칩을 플립 칩 본딩하는 단계와;
    (c) 상기 CPU 칩 둘레에 복수개의 캐패시터를 플립 칩 본딩하는 단계와;
    (d) 상기 CPU 칩 및 캐패시터를 포함할 수 있도록 안쪽으로 소자 수납 공간이 형성되어 있고, 공기 배출 구멍이 형성된 덮개를 상기 CPU 칩 및 캐패시터가 상기 소자 수납 공간에 위치할 수 있도록 상기 기판의 상부면에 부착하는 단계와;
    (e) 상기 공기 배출 구멍을 밀폐용 나사로 봉합하는 단계;를 포함하는 것을 특징으로 하는 반도체 패키지 제조 방법.
  11. 제 10항에 있어서, 상기 (a) 단계에서 제공되는 상기 기판은 세라믹 기판인 것을 특징으로 하는 반도체 패키지 제조 방법.
  12. 제 10항에 있어서, 상기 (c) 단계이후에 상기 CPU 칩의 배면에 열 매개 물질을 도포하는 단계가 진행되며,
    상기 열 매개 물질은 상기 (d) 단계에서 상기 소자 실장 공간의 바닥면에 부착되는 것을 특징으로 하는 반도체 패키지 제조 방법.
  13. 제 10항에 있어서, 상기 (d) 단계에서 제공되는 상기 덮개의 상부면에 적어도 하나 이상의 히트 싱크 체결용 나사가 결합되어 있는 것을 특징으로 하는 반도체 패키지 제조 방법.
  14. 제 10항에 있어서, 상기 (d) 단계에서 제공되는 덮개의 상부면에 적어도 하나 이상의 히트 싱크 체결용 나사가 결합될 수 있는 나사 체결 구멍이 형성되어 있으며, 상기 나사 체결 구멍 중에서 적어도 하나가 상기 덮개를 관통하여 형성된 것을 특징으로 하는 반도체 패키지 제조 방법.
  15. 제 14항에 있어서, 상기 덮개를 관통하여 형성된 나사 체결 구멍이 공기 배출 구멍이며, 상기 밀폐용 나사는 상기 덮개를 관통하여 형성된 나사 체결 구멍에 체결된 히트 싱크 체결용 나사인 것을 특징으로 하는 반도체 패키지 제조 방법.
  16. 제 10항 내지 제 15항의 어느 한 항에 있어서, 상기 공기 배출 구멍 외측의 상기 덮개의 상부면과 접하는 밀폐용 나사에 실링용 고무패킹이 개재되는 것을 특징으로 하는 반도체 패키지 제조 방법.
KR10-2000-0059189A 2000-10-09 2000-10-09 반도체 패키지 및 그의 제조 방법 KR100375720B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2000-0059189A KR100375720B1 (ko) 2000-10-09 2000-10-09 반도체 패키지 및 그의 제조 방법
US09/975,470 US6608380B2 (en) 2000-10-09 2001-10-09 Semiconductor chip package having one or more sealing screws

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0059189A KR100375720B1 (ko) 2000-10-09 2000-10-09 반도체 패키지 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
KR20020028266A KR20020028266A (ko) 2002-04-17
KR100375720B1 true KR100375720B1 (ko) 2003-03-15

Family

ID=19692479

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0059189A KR100375720B1 (ko) 2000-10-09 2000-10-09 반도체 패키지 및 그의 제조 방법

Country Status (2)

Country Link
US (1) US6608380B2 (ko)
KR (1) KR100375720B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6896045B2 (en) * 2001-10-24 2005-05-24 Cool Shield, Inc. Structure and method of attaching a heat transfer part having a compressible interface
TWI286832B (en) * 2002-11-05 2007-09-11 Advanced Semiconductor Eng Thermal enhance semiconductor package
US6809418B1 (en) * 2003-09-10 2004-10-26 Kung-Chao Tung Integrated circuit package structure
TWI425907B (zh) * 2010-09-21 2014-02-01 Delta Electronics Inc 電子元件和散熱裝置之組合結構及其絕緣元件
JP5573645B2 (ja) * 2010-12-15 2014-08-20 富士通セミコンダクター株式会社 半導体装置及び半導体装置の製造方法
JP6157998B2 (ja) * 2013-09-03 2017-07-05 ルネサスエレクトロニクス株式会社 半導体装置
US9736966B1 (en) * 2016-02-10 2017-08-15 International Business Machines Corporation Heat sink with integrated threaded lid
CN109243987B (zh) * 2018-09-14 2020-06-16 苏州通富超威半导体有限公司 倒装结构及倒装方法
KR20210075270A (ko) * 2019-12-12 2021-06-23 삼성전자주식회사 반도체 모듈

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01244651A (ja) * 1988-03-26 1989-09-29 Nec Corp セラミックパッケージ型半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4897508A (en) * 1988-02-10 1990-01-30 Olin Corporation Metal electronic package
TW238419B (ko) * 1992-08-21 1995-01-11 Olin Corp
US6218730B1 (en) * 1999-01-06 2001-04-17 International Business Machines Corporation Apparatus for controlling thermal interface gap distance

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01244651A (ja) * 1988-03-26 1989-09-29 Nec Corp セラミックパッケージ型半導体装置

Also Published As

Publication number Publication date
KR20020028266A (ko) 2002-04-17
US6608380B2 (en) 2003-08-19
US20020041018A1 (en) 2002-04-11

Similar Documents

Publication Publication Date Title
US5455456A (en) Integrated circuit package lid
US5610442A (en) Semiconductor device package fabrication method and apparatus
KR100446290B1 (ko) 댐을 포함하는 반도체 패키지 및 그 제조방법
KR100352865B1 (ko) 반도체 장치 및 그 제조방법
JPH11312712A (ja) 半導体装置及びその製造方法
JP3180794B2 (ja) 半導体装置及びその製造方法
US20020044423A1 (en) Method and apparatus for mounting and packaging electronic components
JPH0878574A (ja) 半導体装置及びその製造方法
KR100375720B1 (ko) 반도체 패키지 및 그의 제조 방법
JPH09162322A (ja) 表面実装型半導体装置とその製造方法
JP2000349203A (ja) 回路装置、その製造方法
US6940161B2 (en) Semiconductor device and process for producing the same
US6242284B1 (en) Method for packaging a semiconductor chip
US8258013B1 (en) Integrated circuit assembly having vented heat-spreader
WO2007143661A2 (en) Thermally enchanced bga packages and methods
JPH08139129A (ja) 半導体装置及び半導体装置の製造方法
CN101958252B (zh) 超小型微电子电路的平面型载体空腔气密性封装方法
JPH08279571A (ja) 半導体装置
KR100648043B1 (ko) 반도체 패키지
TW423126B (en) Integrated circuit package
JP2621722B2 (ja) 半導体装置
KR20020028123A (ko) 에어-캐비티형 패캐지 및 그 제조방법
JPH11224883A (ja) 樹脂封止半導体装置の製造方法および樹脂封止半導体装置
KR0127034B1 (ko) 반도체 패키지 및 그 제조방법
JPS6329960A (ja) 樹脂封止型半導体装置用リ−ドフレ−ム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130131

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee