KR100648043B1 - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR100648043B1
KR100648043B1 KR1020000072860A KR20000072860A KR100648043B1 KR 100648043 B1 KR100648043 B1 KR 100648043B1 KR 1020000072860 A KR1020000072860 A KR 1020000072860A KR 20000072860 A KR20000072860 A KR 20000072860A KR 100648043 B1 KR100648043 B1 KR 100648043B1
Authority
KR
South Korea
Prior art keywords
discharge hole
air discharge
cpu chip
cover
semiconductor package
Prior art date
Application number
KR1020000072860A
Other languages
English (en)
Other versions
KR20020043754A (ko
Inventor
유주현
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020000072860A priority Critical patent/KR100648043B1/ko
Publication of KR20020043754A publication Critical patent/KR20020043754A/ko
Application granted granted Critical
Publication of KR100648043B1 publication Critical patent/KR100648043B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 CPU 칩이 내장된 반도체 패키지에 관한 것으로, 덮개의 공기 배출 구멍을 메우는 봉합재가 공기 배출 구멍 안쪽의 소자 수납 공간으로 밀려들어가는 것을 방지하기 위해서, CPU 칩과; 상기 CPU 칩이 부착되는 상부면과, 상기 상부면에 반대되는 하부면을 갖는 기판과; 상기 기판의 하부면에 형성되며, 상기 CPU 칩과 전기적으로 연결된 외부접속단자와; 상기 CPU 칩 외측의 기판의 상부면에 부착되며, 상기 CPU 칩을 포함할 수 있도록 안쪽으로 소자 수납 공간이 형성되어 있으며, 상기 CPU 칩 외측의 상기 덮개 부분을 관통하여 공기 배출 구멍이 형성된 덮개; 및 상기 공기 배출 구멍을 메우는 봉합부;를 포함하며, 상기 공기 배출 구멍은, 상기 덮개의 상부면에 형성된 입구에 비하여 상기 덮개의 하부면에 형성된 출구쪽이 좁게 형성되며, 상기 봉합부는 상기 공기 배출 구멍에 투입되어 상기 공기 배출 구멍의 출구를 막는 봉합체와; 상기 봉합체 상부의 공기 배출 구멍을 메우는 봉합재;로 구성되는 것을 특징으로 하는 반도체 패키지를 제공한다.
반도체 패키지, 덮개, 세라믹 기판, 씨피유(CPU), 열경화

Description

반도체 패키지{Semiconductor package}
도 1은 종래기술에 따른 공기 배출 구멍이 없는 덮개를 이용한 반도체 패키지를 보여주는 분해 사시도,
도 2는 도 1의 Ⅰ-Ⅰ선 단면도,
도 3은 종래기술에 따른 공기 배출 구멍을 갖는 덮개를 이용한 반도체 패키지로서, 공기 배출 구멍이 봉합재로 봉합된 상태를 보여주는 단면도,
도 4는 본 발명의 제 1 실시예에 따른 공기 배출 구멍을 갖는 덮개를 이용한 반도체 패키지로서, 공기 배출 구멍이 봉합부에 의해 봉합된 상태를 보여주는 단면도,
도 5는 도 4의 'A' 부분을 확대하여 보여주는 단면도,
도 6은 본 발명의 제 2 실시예에 따른 덮개의 공기 배출 구멍이 봉합부에 의해 봉합된 상태를 확대하여 보여주는 단면도,
도 7은 본 발명의 제 3 실시예에 따른 덮개의 공기 배출 구멍이 봉합부에 의해 봉합한 상태를 확대하여 보여주는 단면도이다.
* 도면의 주요 부분에 대한 설명 *
210 : 세라믹 기판 220 : CPU 칩
240, 340, 440 : 덮개 246, 346, 446 : 공기 배출 구멍
257, 357, 457 : 봉합부 258, 358, 458 : 제 2 봉합재
259, 359, 459 : 봉합체 260 : 외부접속 핀
300 : 반도체 패키지
본 발명은 반도체 패키지에 관한 것으로, 더욱 상세하게는 공기 배출용 구멍을 갖는 덮개를 이용한 CPU 칩이 내장된 반도체 패키지에 관한 것이다.
CPU 칩이 내장된 반도체 패키지 기술은 최근까지 와이어 본딩법(wire bonding method)이 주류를 이루었으나, 스피드 향상을 위해서 플립 칩 본딩법(flip chip bonding method)이 현재에는 주류를 이루고 있다. 플립 칩 본딩법을 활용한 반도체 패키지는 구조에 따라서 CPU 칩에 덮개(lid)가 부착된 구조와, 덮개가 없는 구조로 나눌 수 있다. 전자는 열방출을 많이 필요로 하는 고주파(high frequency)용 CPU 칩을 내장한 반도체 패키지에 적용되고, 후자는 발열량이 상대적으로 크지 않은 저주파(low frequency)용 CPU 칩에 적용된다.
덮개(40)를 갖는 통상적인 반도체 패키지(100)가 도 1 및 도 2에 도시되어 있다. 세라믹 기판(10; ceramic substrate)의 상부면에 CPU 칩(20)이 플립 칩 본딩법으로 본딩되고, CPU 칩(20)을 포함하도록 세라믹 기판(10)의 상부면에 덮개(40)가 부착된다. CPU 칩(20)과 전기적으로 연결된 외부접속 핀(60)이 세라믹 기판(10)의 하부면으로 돌출되어 있다. 그리고, CPU 칩(20)의 플립 칩 본딩된 부 분은 언더필 방법으로 제공된 에폭시 수지(52; epoxy resin)로 덮여진다.
덮개(40)는 열 방출 능력이 우수한 알루미늄(Al) 또는 구리(Cu) 재질로 제조되며, CPU 칩(20)을 포함할 수 있도록 안쪽으로 소자 실장 공간(48)이 형성되어 있다. 덮개(40)를 통한 열 방출 능력을 극대화하기 위해서, 덮개(40)의 소자 실장 공간(48)의 바닥면과 CPU 칩(20)의 배면 사이에 열 매개 물질(56; thermal interface material)이 개재된다. 그리고, 덮개(40)를 세라믹 기판(10)의 상부면에 부착하는 봉합재(54; sealant)로서 열경화성 실리콘계 접착제가 사용된다. 따라서, 봉합재(54)를 세라믹 기판(10) 외곽 둘레에 도포하고 덮개(40)를 부착한 이후에 경화시키는 공정을 거친다.
이때, 봉합재(54)를 세라믹 기판(10)의 외곽 둘레에 도포한 다음 덮개(40)를 부착하게 되면, 세라믹 기판(10)의 상부면과 덮개의 소자 실장 공간(48)은 밀폐된 공간을 형성한다. 따라서, 봉합재(54)를 고온에서 경화시킬 경우 봉합재(54)가 경화하면서 방출하는 기체와 밀폐된 덮개(40) 내부의 공기가 팽창하여 봉합재(54)의 취약한 부분을 뚫고 나오기 때문에, 경화된 봉합재(54) 내에 보이드(void)가 형성되거나, 구멍이 형성되어 덮개(40) 내부가 완전히 밀폐되지 못하는 불량이 발생될 수 있다. 또는 봉합재(54)를 밖으로 밀어 봉합재(54)와 덮개(40)의 접착면적을 줄어들게하여 덮개(40)가 기판(10)에서 떨어지는 불량이 발생될 수 있다.
이와 같은 불량이 발생된 반도체 패키지는 패키지 제조후에 진행되는 신뢰성 테스트 예컨대, 증기압 테스트(Pressure Cooker Test; PCT)에서 불량처리된다. 왜냐하면, 경화된 봉합재(54)에 형성된 보이드 또는 구멍은 덮개(40) 안쪽으로 수분 이 침투할 수 있는 경로로 제공되기 때문이다. 한편, 통상적으로 PCT는 압력 15psi, 습도 100%, 온도 121±2℃의 압력용기(Pressure cooker) 내에서 진행되는 내습성 테스트를 말한다.
그런데, 이와 같은 문제는 도 3에 도시된 바와 같이 덮개(140)에 공기 배출 구멍(146)을 형성함으로써 해결할 수 있으나, 다시 공기 배출 구멍(146)을 메우는 공정과, 공기 배출 구멍(146)을 메우기 위한 소재를 개발하여야 하는 문제가 발생하게 된다. 그리고, 공기 배출 구멍(146)이 동일한 내경을 갖고 수직으로 뚫려 있기 때문에, 공기 배출 구멍에 도포되는 봉합재가 공기 배출 구멍을 통하여 소자 수납 공간으로 흘러들어가거나, PCT에서 봉합재(154)가 고압을 견디지 못하고 공기 배출 구멍(146)으로 밀려들어가 구멍이 생기는 불량이 발생될 수 있다.
따라서, 본 발명의 목적은 공기 배출 구멍을 메우는 봉합재가 공기 배출 구멍 안쪽의 소자 수납 공간으로 밀려들어가는 것을 방지하는 데 있다.
상기 목적을 달성하기 위하여, CPU 칩과; 상기 CPU 칩이 부착되는 상부면과, 상기 상부면에 반대되는 하부면을 갖는 기판과; 상기 기판의 하부면에 형성되며, 상기 CPU 칩과 전기적으로 연결된 외부접속단자와; 상기 CPU 칩 외측의 기판의 상부면에 부착되며, 상기 CPU 칩을 포함할 수 있도록 안쪽으로 소자 수납 공간이 형성되어 있으며, 상기 CPU 칩 외측의 상기 덮개 부분을 관통하여 공기 배출 구멍이 형성된 덮개; 및 상기 공기 배출 구멍을 메우는 봉합부;를 포함하며,
상기 공기 배출 구멍은, 상기 덮개의 상부면에 형성된 입구에 비하여 상기 덮개의 하부면에 형성된 출구쪽이 좁게 형성되며,
상기 봉합부는 상기 공기 배출 구멍에 투입되어 상기 공기 배출 구멍의 출구를 막는 봉합체와; 상기 봉합체 상부의 공기 배출 구멍을 메우는 봉합재;로 구성되는 것을 특징으로 하는 반도체 패키지를 제공한다.
본 발명의 바람직한 하나의 실시 양태에 있어서, 공기 배출 구멍은 입구에서 출구쪽으로 단차지게 형성되며, 단차진 면에 봉합체가 위치한다.
본 발명의 바람직한 다른 실시 양태에 있어서, 공기 배출 구멍은 입구에서 출구쪽으로 경사지게 형성되며, 공기 배출 구멍 사이에 봉합체가 위치한다.
그리고, 봉합체는 재질이 금속 또는 플라스틱이며, 형상은 구형 또는 다면체이다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.
도 4는 본 발명의 제 1 실시예에 따른 공기 배출 구멍(246)을 갖는 덮개(240)를 이용한 반도체 패키지(300)로서, 공기 배출 구멍(246)이 봉합부(257)에 의해 봉합된 상태를 보여주는 단면도이다. 도 5는 도 4의 'A' 부분을 확대하여 보여주는 단면도이다.
도 4 및 도 5를 참조하면, 반도체 패키지는 세라믹 기판(210)의 상부면에 CPU 칩(220)이 플립 칩 본딩법으로 본딩된다. 덮개(240)는 CPU 칩(220)을 포함하도록 세라믹 기판(210)의 상부면에 봉합재(254; 이하, '제 1 봉합재'라 한다.)가 개재되어 부착된다. CPU 칩(220)과 전기적으로 연결된 외부접속 핀(260)이 세라믹 기판(210)의 하부면으로 돌출된다. CPU 칩(220)의 플립 칩 본딩된 부분은 언더필 방법으로 제공된 에폭시 수지(252)로 덮여진다. 그리고, 덮개(240)에 형성된 공기 배출 구멍(246)은 봉합부(257)에 의해 메워진다. 이때, 봉합부(257)는 공기 배출 구멍의 출구(243)쪽을 막는 구 형상의 봉합체(259)와, 봉합체(259) 상부의 공기 배출 구멍(246)을 메우는 봉합재(258; 이하, '제 2 봉합재'라 한다.)로 구성된다.
CPU 칩(220)에 대한 플립 칩 본딩은, CPU 칩(220)의 범프가 형성된 면이 세라믹 기판(210)의 상부면에 플립 칩 형태로 안착시킨 다음, 350 내지 360℃에서 100초 정도 리플로우 공정이 진행된다. CPU 칩과 세라믹 기판 사이에 액상의 에폭시 수지를 언디필 방법으로 칩 표면 온도 70 내지 100℃에서 약 180초정도 충진시킨다.
덮개(240)는 열방출 능력이 우수한 알루미늄 또는 구리 재질로 제조되며, CPU 칩(220)과, CPU 칩(200)을 포함할 수 있도록 안쪽으로 소자 실장 공간(248)이 형성되어 있다. 덮개(240)를 통한 열 방출 능력을 극대화하기 위해서, 덮개의 소자 실장 공간(248)의 바닥면과 CPU 칩(220)의 배면 사이에 열 매개 물질(256)이 개재된다. 그리고, 덮개(240)를 세라믹 기판(210)의 상부면에 부착하는 제 1 봉합재(254)로서 열경화성 실리콘계 접착제가 사용된다. 따라서, 제 1 봉합재(254)를 세라믹 기판(210) 외곽 둘레에 도포하고 덮개(240)를 부착한 이후에 경화시키는 공정을 거치게 된다. 예컨대, 제 1 봉합재(254)의 경화공정은 약 150℃에서 약 1시간정도 진행된다.
제 1 봉합재(254)를 경화하는 과정에서 방출되는 기체 및 팽창된 공기는 덮개(240)에 형성된 공기 배출 구멍(246)을 통하여 덮개(240) 밖으로 배출된다.
특히, 본 발명의 제 1 실시예에 따른 반도체 패키지(300)는, 공기 배출 구멍(246)을 메우는 제 2 봉합재(258)가 소자 수납 공간(248)으로 흘러들어가거나, PCT에서 제 2 봉합재(258)가 공기 배출 구멍의 출구(243)쪽으로 빠져나가는 것을 방지하기 위해서, 공기 배출 구멍(246)은 덮개(240)의 상부면에 형성된 입구(241)에 비하여 덮개(240)의 하부면에 형성된 출구(243)쪽이 좁게 형성된다. 즉, 공기 배출 구멍(246)은 입구(241)에서 소정의 깊이까지 입구(241)의 내경과 동일한 내경으로 형성된 제 1 공기 배출 구멍(246a)과, 제 1 공기 배출 구멍(246a)과 라운드지게 연결되며 제 1 공기 배출 구멍(246a)의 내경보다 좁게 형성하여 출구(243)까지 관통된 제 2 공기 배출 구멍(246b)으로 구성된다.
그리고, 봉합체(259)는 제 1 공기 배출 구멍의 입구(241)를 통하여 투입되어 제 1 공기 배출 구멍(246a)과 제 2 공기 배출 구멍(246b)의 경계 부분에서 제 2 공기 배출 구멍(246b)의 입구쪽을 막은 상태에서 봉합체(259) 상부의 제 1 공기 배출 구멍(246a)을 제 2 봉합재(258)로 메운다. 물론, 봉합체(259)는 공기 배출 구멍의 입구(241)보다는 작으며 공기 배출 구멍의 출구(243)보다는 큰 크기를 갖는 볼 형상을 가지며, 고온과 충격에 견딜 수 있는 금속 또는 플라스틱 재질로 제조하는 것이 바람직하다.
따라서, 봉합체(259)가 공기 배출 구멍(246)에 투입되어 공기 배출 구멍(246)을 막은 상태에서 제 2 봉합재(258)가 주입되기 때문에, 제 2 봉합재(258)가 공기 배출 구멍(246)을 통해서 소자 수납 공간(248)으로 흘러들어가는 것을 방지할 수 있다. 더불어 PCT에서 고압을 가해도 봉합체(259)가 공기 배출 구멍(246)을 막고 있기 때문에, 압력에 의해 제 2 봉합재(258)가 소자 수납 공간(248)으로 밀려들어가는 것을 방지할 수 있다.
한편, 제 1 실시예에 따른 공기 배출 구멍(246)은 서로 다른 내경을 갖는 제 1 공기 배출 구멍(246a)과 제 2 공기 배출 구멍(246b)으로 형성하였지만, 도 6에 도시된 바와 같이 공기 배출 구멍(346)의 입구(341)에서 출구(343)쪽으로 경사지게 형성하거나, 도 7에 도시된 바와 같이 제 1 공기 배출 구멍(446a)과 제 2 공기 배출 구멍(446b)이 연결되는 부분을 단차지게 형성할 수도 있다.
그리고, 도 5 및 도 6에서는 봉합체(259, 359)가 구형을 갖지만, 도 7에 도시된 바와 같이 제 1 공기 배출 구멍(446a)과 제 2 공기 배출 구멍(446b)의 경계면인 단차면에 평행한 면을 갖는 다면체 예컨대 직육면체 형상의 봉합체(459)를 사용할 수도 있다. 물론 단차면에 안착되는 봉합체(459)의 바닥면은 적어도 제 2 공기 배출 구멍(446b)을 막을 수 있는 면적을 갖고 있다.
한편, 본 명세서와 도면에 개시된 본 발명의 실시예들은 이해를 돕기 위해 특정 예를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 자명한 것이다. 예를 들어, 공기 배출 구멍을 다단으로 단차지게 형성할 수도 있다. 즉, 공기 배출 구멍의 입구에 비하여 출구를 좁게 형성하고, 공 기 배출 구멍의 출구를 막는 봉합체를 채택한다면 본 발명의 기술적 사상의 범위에 속한다.
따라서, 본 발명의 구조를 따르면 공기 배출 구멍의 입구에 비하여 출구가 좁게 형성되고, 그 출구를 봉합체로 막은 상태에서 봉합재로 봉합하기 때문에, 봉합재가 공기 배출 구멍을 통해서 소자 수납 공간으로 흘러들어가는 것을 방지할 수 있다. 더불어 PCT에서 고압을 가해도 봉합체가 공기 배출 구멍을 막고 있기 때문에, 압력에 의해 공기 배출 구멍을 막고 있는 봉합재가 소자 수납 공간으로 밀려들어가는 것을 방지할 수 있다.

Claims (4)

  1. CPU 칩과;
    상기 CPU 칩이 부착되는 상부면과, 상기 상부면에 반대되는 하부면을 갖는 기판과;
    상기 기판의 하부면에 형성되며, 상기 CPU 칩과 전기적으로 연결된 외부접속단자와;
    상기 CPU 칩 외측의 기판의 상부면에 부착되며, 상기 CPU 칩을 포함할 수 있도록 안쪽으로 소자 수납 공간이 형성되어 있으며, 상기 CPU 칩 외측의 상기 덮개 부분을 관통하여 공기 배출 구멍이 형성된 덮개; 및
    상기 공기 배출 구멍을 메우는 봉합부;를 포함하며,
    상기 공기 배출 구멍은, 상기 덮개의 상부면에 형성된 입구에 비하여 상기 덮개의 하부면에 형성된 출구쪽이 좁게 형성되며,
    상기 봉합부는 상기 공기 배출 구멍에 투입되어 상기 공기 배출 구멍의 출구를 막는 봉합체와;
    상기 봉합체 상부의 공기 배출 구멍을 메우는 봉합재;로 구성되는 것을 특징으로 하는 반도체 패키지.
  2. 제 1항에 있어서, 상기 공기 배출 구멍은 상기 입구에서 출구쪽으로 단차지게 형성되며, 상기 단차진 면에 상기 봉합체가 위치하는 것을 특징으로 하는 반도 체 패키지.
  3. 제 1항에 있어서, 상기 공기 배출 구멍은 상기 입구에서 출구쪽으로 경사지게 형성되며, 상기 공기 배출 구멍 사이에 상기 봉합체가 위치하는 것을 특징으로 하는 반도체 패키지.
  4. 제 1항 내지 제 3항의 어느 한 항에 있어서, 상기 봉합체는 재질이 금속 또는 플라스틱이며, 형상은 구형 또는 다면체인 것을 특징으로 하는 반도체 패키지.
KR1020000072860A 2000-12-04 2000-12-04 반도체 패키지 KR100648043B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000072860A KR100648043B1 (ko) 2000-12-04 2000-12-04 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000072860A KR100648043B1 (ko) 2000-12-04 2000-12-04 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20020043754A KR20020043754A (ko) 2002-06-12
KR100648043B1 true KR100648043B1 (ko) 2006-11-23

Family

ID=27679283

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000072860A KR100648043B1 (ko) 2000-12-04 2000-12-04 반도체 패키지

Country Status (1)

Country Link
KR (1) KR100648043B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101366193B1 (ko) * 2013-07-15 2014-02-21 테라셈 주식회사 유브이 에폭시를 이용한 에어 캐비티 패키지의 진공 실링 방법

Also Published As

Publication number Publication date
KR20020043754A (ko) 2002-06-12

Similar Documents

Publication Publication Date Title
US5455456A (en) Integrated circuit package lid
US5585671A (en) Reliable low thermal resistance package for high power flip clip ICs
US6179598B1 (en) Apparatus for filling a gap between spaced layers of a semiconductor
US7348218B2 (en) Semiconductor packages and methods of manufacturing thereof
US5106784A (en) Method of making a post molded cavity package with internal dam bar for integrated circuit
US5998242A (en) Vacuum assisted underfill process and apparatus for semiconductor package fabrication
JPH07302862A (ja) オーバモールド半導体装置における自己開放通気穴およびその製造方法
KR20030037384A (ko) 댐을 포함하는 반도체 패키지 및 그 제조방법
WO2003038861A3 (en) A method of stacking layers containing encapsulated integrated circuit chips with one or more overlying interconnect layers
US20070117264A1 (en) Flip-Chip Semiconductor Device Manufacturing Method
JP2867753B2 (ja) 半導体装置
JP2000243767A (ja) 半導体装置及びその製造方法
US6888253B1 (en) Inexpensive wafer level MMIC chip packaging
US6309908B1 (en) Package for an electronic component and a method of making it
KR100648043B1 (ko) 반도체 패키지
KR100375720B1 (ko) 반도체 패키지 및 그의 제조 방법
KR0183009B1 (ko) 직접회로용 내부 댐바를 갖고 있는 포스트 성형 캐비티 패키지 및 이의 제조 방법
US6352878B1 (en) Method for molding a bumped wafer
KR100374683B1 (ko) 에어-캐비티형 패캐지 및 그 제조방법
JP2004327554A (ja) 半導体装置及びその製造方法
KR100766498B1 (ko) 반도체 패키지 및 그 제조방법
JP3648238B2 (ja) 半導体装置の製造方法
JP3918303B2 (ja) 半導体パッケージ
JP2005135969A (ja) 放熱板付きｂｇａ型半導体装置および製造方法
US20070087481A1 (en) Underfill aiding process for a tape

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee