JP2005135969A - 放熱板付きbga型半導体装置および製造方法 - Google Patents

放熱板付きbga型半導体装置および製造方法 Download PDF

Info

Publication number
JP2005135969A
JP2005135969A JP2003367298A JP2003367298A JP2005135969A JP 2005135969 A JP2005135969 A JP 2005135969A JP 2003367298 A JP2003367298 A JP 2003367298A JP 2003367298 A JP2003367298 A JP 2003367298A JP 2005135969 A JP2005135969 A JP 2005135969A
Authority
JP
Japan
Prior art keywords
semiconductor element
heat sink
wiring board
resin
mold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003367298A
Other languages
English (en)
Inventor
Motoaki Matsuda
元秋 松田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Semicon Package Solutions Ltd
Original Assignee
NEC Semicon Package Solutions Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Semicon Package Solutions Ltd filed Critical NEC Semicon Package Solutions Ltd
Priority to JP2003367298A priority Critical patent/JP2005135969A/ja
Publication of JP2005135969A publication Critical patent/JP2005135969A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/49105Connecting at different heights
    • H01L2224/49109Connecting at different heights outside the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】 キャビティダウン方式のBGA型半導体パッケージにおいて放熱板の防食表面処理を必要とせず、パッケージ厚の薄型化を図る半導体装置およびその製造方法を提供する。
【解決手段】 放熱板2には半導体素子1の接着領域の周りに沿って複数の貫通孔2aが形成されている。放熱板2の下面には、複数の貫通孔2aが形成された箇所のさらに外周を囲む形状の配線基板4が接着されている。配線基板4の中央に開口部が形成されていて、放熱板2に配線基板4を接着したときに配線基板4の開口部内に、放熱板2の下面の半導体素子1が隙間を介して収容されるとともに、その開口部の内周縁が複数の貫通孔2aを囲むように位置する。放熱板2における半導体素子1の接着面とは反対側面、放熱板2の貫通孔2a、ならびに配線基板4の開口部に収容された半導体素子1の周りに封止樹脂5が存在している。
【選択図】 図1

Description

本発明は、放熱板を備えたBGA(Ball Grid Array)型半導体装置(以下、「半導体装置」と記す。)のパッケージ構造に関する。特に、半導体素子をパッケージ下面に向けた方式(キャビティダウン方式)のBGA型半導体装置であって、半導体素子の裏面を放熱板に接着したパッケージ構造に関する。
近年、半導体素子の電極数が多くなり、集積度もますます高くなり、パッケージのピン(外部端子)の数もそれに伴い多くなり、かつ、処理速度に対する要求が高まる中で、パッケージの放熱性を考慮に入れる必要がでてきた。また、ICの消費電力が多くなった結果、その放熱を行うことの重要性が増している。
SOP(Small Outline L-leaded Package)、QFP(Quad Flat Gull Wing Leaded Package)など、リードフレーム上に半導体素子を置いた伝統的なパッケージでは、ピン数の増加に対して、組立てコストと製造技術の困難性とが増し、将来的に需要に対応できないおそれがある。さらに、伝統的な、リードフレームに半導体素子を取り付けたICの速度は最大でも約100MHz以下であり、これも将来的に需要を満たせなくなることが予想される。
このようなリードフレームを用いたパッケージの課題を解決するものとして、内部配線が形成され、裏面に外部端子としてのボールが形成された基板を用いるBGA(Ball Grid Array)型パッケージがある。このパッケージの特徴は、入出力のピンを、伝統的な長いもの(リードピン)から、短小で、損壊や変形を起こしにくいボール状としたことにあり、このICの電気的な伝送の距離は短く、速度は速く、将来の高速度の要求に対応できる。ボール状の端子の配列はマトリックス配列とされ、伝統的なパッケージ方法でICの周囲に配列されていたのとは異なり、簡単にリード端子の数を増加できるため、将来の高ピン数の需要に対応できる。
このBGA型パッケージには、以下のような種々のパッケージが提案されている。
一つは、図7に示すように、配線基板101の中央部に開口を設け、配線基板101の裏面に、該基板の内部配線に電気接続する多数の半田ボール105を形成し、配線基板101の開口を塞ぐように配線基板101の上面に放熱板102を貼り付け、配線基板101の開口内にて半導体素子103の裏面を放熱板102に接着し、配線基板101の内部配線と半導体素子103の電極とを電気的に接続し、配線基板101の開口に封止樹脂104を充填して半導体素子103を封止したパッケージである(例えば特許文献1の図3参照)。このように半導体素子103をパッケージ下面に向けた方式をキャビティダウン方式と呼ぶ。
この他のBGAパッケージとしては、図8に示すように、配線基板201の裏面に、該基板の内部配線に電気接続する多数の半田ボール205を形成し、配線基板201の表面のチップ取付け領域に半導体素子202を接着し、配線基板201の内部配線と半導体素子202の電極とを電気的に接続し、半導体素子202上に放熱片203を接着し、半導体素子202の外側および放熱片203の上下を絶縁樹脂204で覆ったパッケージがある(例えば特許文献1の図14参照)。
また、図9に示すように、配線基板301の中央部に開口を設け、配線基板301の裏面に、該基板の内部配線に電気接続する多数の半田ボール306を形成し、配線基板301の上面に放熱板302を貼り付け、放熱板302における基板301の開口部周辺の一部に対応する箇所に貫通孔303を形成し、配線基板301の中央部の開口内に挿入した半導体素子304の裏面を放熱板302に接着し、半導体素子304の電極と配線基板301の内部配線とを電気的に接続し、貫通孔303を通して配線基板301の開口内に樹脂305を充填することで半導体素子304を封止したパッケージがある(例えば特許文献2参照)。
さらに、図10に示すように、配線基板401に半導体素子格納用孔402を開け、配線基板401の裏面に、該基板の内部配線に電気接続する多数の半田ボール407を形成し、半導体素子格納用孔402を塞ぐように配線基板401の裏面に放熱板403を貼り付け、放熱板403の表面に半導体素子404を搭載し、半導体素子404の電極と配線基板401の内部配線とを電気的に接続し、放熱板403に貫通孔405を形成し、貫通孔405を通じて放熱板403の上下および半導体素子404の外側を樹脂406で覆うパッケージもある(例えば特許文献3参照)。
特開平10−209348号公報(段落番号[0007]、[0035]、図3、図14参照) 特願平7−803984号 特開平8−78565号公報(段落番号[0011]〜[0013]、[0016]、図1、図3、図6、図7参照)
しかし、図7に示される特許文献1のパッケージ構造では、放熱板の腐食を防止するため、放熱板102の表面にNiめっき106のような防食表面処理を必要とし、製造コストが高くなるという問題がある。
また、図8に示される特許文献1の別のパッケージ構造では、配線基板表面より上に半導体素子とボンディング線(金線)と放熱板を設けて、かつその各々の間隙に封止樹脂を流し込むことが必要なため、パッケージ厚が厚くなるという問題がある。
また、図9に示される特許文献2のパッケージは、放熱板の半導体素子搭載側の面を封止するだけのものであり、この面と反対側の面である放熱板表面を樹脂で封止する構造ではない。このため、放熱板の腐食を防止することができない。
また、図10に示される特許文献3のパッケージは、配線基板401の両面より半導体素子404が突出することなく、さらに、放熱板403に形成した貫通孔405を通じて放熱板403の上下および半導体素子404の外側を樹脂406で覆う構成であるので、パッケージ厚の薄型化が図れるとともに、放熱板の腐食の心配もない。しかしながら、パッケージの別基板への実装面側に放熱板を設ける構成のため、半導体素子404の放熱の経路はパッケージ下側の実装基板に向けられているので蓄熱のおそれがある。さらに、放熱特性を向上するためには放熱板を厚み方向に大形化する以外はない。この場合は、特許文献3の段落[0016](同文献の図6、図7)に記載されているように、パッケージの実装の妨げにならないように実装基板に予め逃げ孔を開けておくか、中間基板を介して実装する必要性が生じてしまう。
本発明の目的は、上述した実状における問題に鑑み、放熱板を備えた、特にキャビティダウン方式のBGA型半導体パッケージにおいて、放熱板の防食表面処理を必要とせず、パッケージ厚の薄型化を図りつつ、高い放熱特性を発揮する半導体装置およびその製造方法を提供することにある。
上記目的を達成するために、本発明のBGA型半導体装置は、半導体素子と、この半導体素子が下面に接着され、半導体素子の接着領域の周りに沿って複数の貫通孔が形成された放熱板と、この放熱板の、複数の貫通孔が形成された箇所のさらに外周を囲む形状であって、一面が放熱板に接着され、もう一面が複数のボール状端子を備えている配線基板と、半導体素子を封止する樹脂で、放熱板における半導体素子の接着領域側から複数の貫通孔を経て、放熱板の半導体素子接着面とは反対側の面を覆っている封止樹脂と、を備えたことを特徴とする。
上記のBGA型半導体装置は、封止樹脂の、放熱板の半導体素子接着面とは反対側の面を覆っている部分の厚みが20μm以上150μm以下であることが好ましい。
また、本発明のBGA型半導体装置の製造方法は、半導体素子と、該半導体素子を収容可能な開口部が形成された配線基板と、半導体素子が開口部内に収容されるように半導体素子および配線基板が搭載される領域を持ち、開口部に対応する複数の貫通孔が形成されている放熱板と、を用意する段階1と、放熱板の裏面に配線基板および半導体素子を接着しつつ半導体素子を開口部内に収容する段階2と、半導体素子の電極と配線基板の内部配線と繋がる電極とを電気的に接続する段階3と、開口部内に樹脂を充填して半導体素子を封止しつつ、樹脂を放熱板の複数の貫通孔を通して、放熱板の配線基板とは反対側面を樹脂で被覆する段階4と、を有する。
上記の段階4は、放熱板の上表面に封止樹脂を形成するキャビティを持つ上型と、配線基板の開口部に充填する封止樹脂を形成するキャビティを持つ下型とからなる射出成形用金型を用い、射出成形用金型の上型と下型とで、配線基板および半導体素子を接着した放熱板をクランプし、下型の樹脂注入ゲートより配線基板の開口部へ樹脂を注入することにより行うことが好ましい。
さらに、射出成形用金型において、上型のキャビティの、下型における配線基板の押圧部に相対する部分に、放熱板を支える突起をもつ金型を用いることが好ましい。
本発明の半導体装置は、下面に半導体素子が接着された放熱板において半導体素子の接着領域の周りに沿って複数の貫通孔を形成し、この放熱板の下面に、複数の貫通孔が形成された箇所のさらに外周を囲む形状の配線基板を接着し、半導体素子を封止する樹脂で、放熱板における半導体素子の接着領域側から複数の貫通孔を経て、放熱板の半導体素子接着面とは反対側の面を覆ったパッケージ構造とした。このように、放熱板の半導体素子接着面とは反対側の面にNiめっきのような防食表面処理を必要とする従来のパッケージ(図7)と比べ、放熱板も樹脂で覆っているため、防食表面処理の必要がなく、安価な放熱板を用いることが可能である。
また、半導体素子が上面を向いているキャビティアップ方式のパッケージ(図8)の場合は、配線基板より上に半導体素子とボンディング線(金線)と放熱板を設けて、かつその各々の隙間に樹脂を入れ込むことが必要なため、パッケージ厚が厚くなる欠点をもっているが、本発明はキャビティダウン方式のパッケージで、放熱板を封止樹脂で覆う構造および方法を提供しており、薄型の半導体装置の実現が可能である。
また、射出成形用金型の上型と下型とで、配線基板および半導体素子を接着した放熱板をクランプし、下型の樹脂注入ゲートより配線基板の開口部へ樹脂を注入することにより、放熱板表面の樹脂封止行うことが可能である。
このとき、射出成形用金型において、上型のキャビティの、下型における配線基板の押圧部に相対する部分に、放熱板を支える突起をもつ金型を用いることにより、樹脂注入時に金型をより強い力でクランプすることが可能であり、下型のクランプ部からの樹脂もれを防止することが可能である。
さらに、封止樹脂の、放熱板の半導体素子接着面とは反対側の面を覆っている部分の厚みを20μm以上150μm以下にすることにより、放熱板からの放熱効果を損なうことなく、上記の各効果を実現することが可能である。つまり、樹脂厚が20μmを下回ると、樹脂注入時に封止樹脂のフィラーが引っ掛かり、良好な注入性が得られない。また、レーザーで捺印を彫るときに、樹脂層が消失して下地が露出する恐れがあり、放熱板の腐食が防止できないためである。一方、樹脂厚が150μmを超えると、放熱性は極端に悪くなり、放熱板としての機能が損なわれる。そのため、発熱量の多い半導体素子を搭載する場合などには、樹脂厚を特に100μm以下と薄くして放熱性を充分に確保するのがより望ましい。
以下、本発明の実施の形態について図面を参照して説明する。
図1は本発明の実施の形態による放熱板付きBGA型半導体装置(以下、半導体装置)のパッケージ構造を示す縦断面図である。
図1に示す形態の半導体装置は、半導体素子1の裏面を放熱板2に接着し、半導体素子1をパッケージ下面に向けた、キャビティダウン方式のBGAパッケージの構造をとっており、図7の従来構成と同様の方式である。
この半導体装置は半導体素子1と放熱板2と配線基板4と封止樹脂5とを備えてなる。放熱板2の下面に半導体素子1の裏面が接着されている。さらに放熱板2には、半導体素子1の接着領域の周りに沿って複数の貫通孔(スリット)2aが形成されている。また、放熱板2の下面には、複数の貫通孔2aが形成された箇所のさらに外周を囲む形状の配線基板4が接着されている。配線基板4の中央に開口部が形成されていて、放熱板2に配線基板4を接着したときに配線基板4の開口部内に、放熱板2の下面の半導体素子1が隙間を介して収容されるとともに、その開口部の内周縁が複数の貫通孔2aを囲むように位置する。つまり、複数の貫通孔2aが配線基板4の開口部の内側に位置している。
配線基板4の、放熱板2とは反対側の面には、配線基板4の内部配線と繋がる複数のボール状端子としての半田ボール3が配置されている。配線基板4の内部配線は半導体素子1の電極とボンディングワイヤなどで適宜、電気接続されている。
さらに、放熱板2における半導体素子1の接着面とは反対側面(パッケージ上表面)、放熱板2の貫通孔2a、ならびに配線基板4の開口部に収容された半導体素子1の周りに封止樹脂5が存在している。
また、前記パッケージ上表面の封止樹脂5の厚みは20μm以上150μm以下とする。これは、樹脂厚が20μmを下回ると、樹脂注入時に封止樹脂のフィラーが引っ掛かり、良好な注入性が得られない。また、レーザーで捺印を彫るときに、樹脂層が消失して下地が露出する恐れがあり、放熱板の腐食が防止できないためである。
一方、樹脂厚が150μmを超えると、放熱性は極端に悪くなり、放熱板としての機能が損なわれる。そのため、発熱量の多い半導体素子を搭載する場合などには、樹脂厚を特に100μm以下と薄くして放熱性を充分に確保するのがより望ましい。
図2は図1に示した半導体装置の放熱板の形状を示す平面図、図3は図2に示した放熱板2に配線基板4を貼付け、半導体素子1を搭載した後の平面図である。これらの図に示すように放熱板2は四角形の板であり、半導体素子1を搭載する四角形の中央エリアと、該中央エリアを環状に囲み、枠形状(または環状)の配線基板4を搭載する外周エリアとの中間にスリット状の貫通孔2aを有している。細長い矩形の貫通孔2aは中央エリアの外周に沿って複数、形成されている。
次に、図1〜図6を参照し、本実施形態の半導体装置の製造方法について説明する。なお、図4は、封止用金型の上型6と下型7の間に、配線基板4と半導体素子1を固着した放熱板2を、半導体素子1が下面を向くように配置させた状態を示した縦断面図であり、図5は図4の状態から上型6と下型7の間を閉じて、配線基板4と半導体素子1を固着した放熱板2をクランプした状態を示した縦断面図である。これらの図に示すように、封止用金型は、放熱板2の上表面に封止樹脂を形成するキャビティ(空間部)6aを持つ上型6と、配線基板4の開口部4aに充填する封止樹脂を形成するキャビティ(空間部)7aを持つ下型7とからなる。キャビティ7aは下型7の外側より樹脂注入ゲート8を通じて樹脂を注入可能となっている。下型7と配線基板4が圧接している状態では、配線基板4の半田ボールが形成される予定の領域を、下型7に設けられた空間部7cによって逃げている。
また、図6は図4及び図5に示した金型の変形例であり、上型6のキャビティ6aの、下型7のキャビティ7aのクランプ部(配線基板4の押圧部)7bに相対する部分に、放熱板2を支える突起9を持った金型による樹脂封止工程を示している。
まず、図2に示される放熱板2を用意する。
次いで、この放熱板2の片面の中央の四角のエリアに、図3に示すように半導体素子1を導電ペーストなどにより接着、固定し、さらに、四角の中央エリアの周囲のエリアに、枠状の配線基板4を接着剤にて貼り付ける。
その後、半導体素子1の電極(パッド)と、配線基板4の内部配線と繋がる電極(ボンディングステッチ)が、ボンディングワイヤ11(金線など)によりボンディングされる。
次に、図4に示される金型の上型6と下型7の間に、配線基板4と半導体素子1を固着した放熱板2を配置する。その後、図5もしくは図6に示されるように金型の上型6と下型7とでクランプされ、下型7の樹脂注入ゲート8より封止樹脂5が注入される。封止樹脂5は下型7のキャビティ7aに充填された後、配線基板4の開口部4a内の半導体素子1およびボンディングワイヤ(不図示)を覆い、該ボンディングワイヤの上方に位置する放熱板2の貫通孔2aを通り、放熱板2の裏側に回り込み、上型6のキャビティ6aに充填される。このような射出成形法を行うとき、図6に示した突起9を有する金型を使用した方が、充填時に金型をより強い力でクランプすることが可能であり、下型7のクランプ部7bからの樹脂もれを防止することが可能である。
その後、封止樹脂5が硬化したら、封止後の半導体装置を金型から取り除き、配線基板4に外部端子としての半田ボールを形成する。完成した半導体装置は、図1に示したような形状、すなわち、封止樹脂5が配線基板4および放熱板2の両面に回りこんだパッケージ形状を形作っている。
本発明の実施の形態による放熱板付きBGA型半導体装置(以下、半導体装置)のパッケージ構造を示す縦断面図である。 図1に示した半導体装置の放熱板の平面図である。 図2に示した放熱板に配線基板を貼付け、半導体素子を搭載した後の平面図である。 図1に示した半導体装置を製造する際の樹脂封止工程における型開き状態を表した縦断面図である。 図1に示した半導体装置を製造する際の樹脂封止工程における型閉じ状態(クランプ状態)を表した縦断面図である。 図5に示した封入金型の変形例および、これによる樹脂封止工程を表した縦断面図である。 従来の放熱板付きBGA型半導体装置を示す縦断面図である。 従来の放熱板付きBGA型半導体装置を示す縦断面図である。 従来の放熱板付きBGA型半導体装置を示す縦断面図である。 従来の放熱板付きBGA型半導体装置を示す縦断面図である。
符号の説明
1 半導体素子
2 放熱板
2a 貫通孔
3 半田ボール
4 配線基板
5 封止樹脂
6 上型
6a キャビティ
7 下型
7a キャビティ
7b クランプ部
7c 空間部
8 樹脂注入ゲート
9 突起

Claims (5)

  1. 半導体素子と、
    前記半導体素子が下面に接着され、前記半導体素子の接着領域の周りに沿って複数の貫通孔が形成された放熱板と、
    前記放熱板の、前記複数の貫通孔が形成された箇所のさらに外周を囲む形状であって、一面が前記放熱板に接着され、もう一面が複数のボール状端子を備えている配線基板と、
    前記半導体素子を封止する樹脂で、前記放熱板における前記半導体素子の接着領域側から前記複数の貫通孔を経て、前記放熱板の半導体素子接着面とは反対側の面を覆っている封止樹脂と、を備えたBGA型半導体装置。
  2. 前記封止樹脂の、前記放熱板の半導体素子接着面とは反対側の面を覆っている部分の厚みが20μm以上150μm以下である、請求項1に記載のBGA型半導体装置。
  3. BGA型半導体装置の製造方法であって、
    半導体素子と、該半導体素子を収容可能な開口部が形成された配線基板と、前記半導体素子が前記開口部内に収容されるように前記半導体素子および前記配線基板が搭載される領域を持ち、前記開口部に対応する複数の貫通孔が形成されている放熱板と、を用意する段階1と、
    前記放熱板の裏面に前記配線基板および前記半導体素子を接着しつつ前記半導体素子を前記開口部内に収容する段階2と、
    前記半導体素子の電極と前記配線基板の内部配線と繋がる電極とを電気的に接続する段階3と、
    前記開口部内に樹脂を充填して前記半導体素子を封止しつつ、前記樹脂を前記放熱板の前記複数の貫通孔を通して、前記放熱板の前記配線基板とは反対側面を前記樹脂で被覆する段階4と、を有するBGA型半導体装置の製造方法。
  4. 段階4は、
    前記放熱板の上表面に封止樹脂を形成するキャビティを持つ上型と、前記配線基板の開口部に充填する封止樹脂を形成するキャビティを持つ下型とからなる射出成形用金型を用い、
    前記射出成形用金型の前記上型と前記下型とで、前記配線基板および前記半導体素子を接着した前記放熱板をクランプし、前記下型の樹脂注入ゲートより前記配線基板の開口部へ樹脂を注入することにより行う、請求項3に記載のBGA型半導体装置の製造方法。
  5. 前記射出成形用金型において、前記上型のキャビティの、前記下型における前記配線基板の押圧部に相対する部分に、前記放熱板を支える突起をもつ金型を用いる、請求項4に記載のBGA型半導体装置の製造方法。

JP2003367298A 2003-10-28 2003-10-28 放熱板付きbga型半導体装置および製造方法 Pending JP2005135969A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003367298A JP2005135969A (ja) 2003-10-28 2003-10-28 放熱板付きbga型半導体装置および製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003367298A JP2005135969A (ja) 2003-10-28 2003-10-28 放熱板付きbga型半導体装置および製造方法

Publications (1)

Publication Number Publication Date
JP2005135969A true JP2005135969A (ja) 2005-05-26

Family

ID=34645345

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003367298A Pending JP2005135969A (ja) 2003-10-28 2003-10-28 放熱板付きbga型半導体装置および製造方法

Country Status (1)

Country Link
JP (1) JP2005135969A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007080928A (ja) * 2005-09-12 2007-03-29 Sumitomo Bakelite Co Ltd 半導体素子内臓回路基板および半導体装置
KR100872125B1 (ko) 2007-05-29 2008-12-05 삼성전기주식회사 반도체 패키지 및 그 제조방법
KR100903063B1 (ko) 2006-10-20 2009-06-18 브로드콤 코포레이션 노출된 다이를 가지는 로우 프로파일 볼 그리드 어레이 및그 제조 방법
JP2015008168A (ja) * 2013-06-24 2015-01-15 三洋電機株式会社 固体電解コンデンサ及びその製造方法
JP6963269B1 (ja) * 2020-12-28 2021-11-05 エレファンテック株式会社 放熱基板及びその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007080928A (ja) * 2005-09-12 2007-03-29 Sumitomo Bakelite Co Ltd 半導体素子内臓回路基板および半導体装置
KR100903063B1 (ko) 2006-10-20 2009-06-18 브로드콤 코포레이션 노출된 다이를 가지는 로우 프로파일 볼 그리드 어레이 및그 제조 방법
KR100872125B1 (ko) 2007-05-29 2008-12-05 삼성전기주식회사 반도체 패키지 및 그 제조방법
JP2015008168A (ja) * 2013-06-24 2015-01-15 三洋電機株式会社 固体電解コンデンサ及びその製造方法
JP6963269B1 (ja) * 2020-12-28 2021-11-05 エレファンテック株式会社 放熱基板及びその製造方法
WO2022144955A1 (ja) * 2020-12-28 2022-07-07 エレファンテック株式会社 放熱基板及びその製造方法

Similar Documents

Publication Publication Date Title
JP2875139B2 (ja) 半導体装置の製造方法
US6956741B2 (en) Semiconductor package with heat sink
JP3362530B2 (ja) 樹脂封止型半導体装置およびその製造方法
US6429513B1 (en) Active heat sink for cooling a semiconductor chip
JP2006318996A (ja) リードフレームおよび樹脂封止型半導体装置
KR101119708B1 (ko) 집적 회로 다이를 패키징하는 방법
US8643172B2 (en) Heat spreader for center gate molding
KR100586699B1 (ko) 반도체 칩 패키지와 그 제조 방법
JP2000307045A (ja) リードフレームおよびそれを用いた樹脂封止型半導体装置の製造方法
KR100652405B1 (ko) 수지누설을 억제할 수 있는 반도체 패키지 몰드 금형 및이를 이용한 반도체 패키지 제조방법
JP2959480B2 (ja) 半導体装置及びその製造方法
JP2008252054A (ja) 半導体装置および半導体装置の製造方法
JP4767277B2 (ja) リードフレームおよび樹脂封止型半導体装置
JP2005135969A (ja) 放熱板付きbga型半導体装置および製造方法
JP2000232186A (ja) 半導体装置およびその製造方法
JPH0888292A (ja) 片面樹脂封止型半導体パッケージ並びに片面樹脂封止型半導体装置及びその製造方法
JP2003110058A (ja) 半導体パッケージ及びその製造方法体装置用回路部材
JP2001267484A (ja) 半導体装置およびその製造方法
KR100381836B1 (ko) 반도체패키지
JPS61194861A (ja) 樹脂封止型半導体装置
JP2000286379A (ja) 半導体装置及びその製造方法
KR20010019852A (ko) 반도체 칩 몰딩 설비
KR19980058592A (ko) Bga 반도체패키지용 pcb
JPH11260963A (ja) 半導体装置及びその製造方法
KR20000001487A (ko) 고열방출 특성을 갖는 비지에이 패키지

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060202