KR19980058592A - Bga 반도체패키지용 pcb - Google Patents

Abstract

본 발명은 BGA 반도체패키지용 PCB에 관한 것으로서, BGA 반도체패키지(10)의 PCB(11)에 탑재부(CD)와 이 외부에 일정면적의 여유공간부와 이 외부에 회로패턴(12)이 구비된 것에 있어서,

상기 탑재부(CD)의 외부 여유공간부에 비전도물질의 댐(D)을 돌출 형성시킨 것으로 반도체칩의 부착시 에폭시의 외부 누출 차단에 따른 회로패턴의 와이어본딩 부위에 침범하는 에폭시를 방지하여 와이어 본딩성을 좋게 하고, 반도체칩의 부착시 안내 역활에 따른 부착작업성 증대로 반도체패키지의 품질신뢰도와 제조 생산성을 높일 수 있는 효과가 있다.

Description

BGA 반도체패키지용 PCB

본 발명은 BGA 반도체패키지용 PCB에 관한 것으로서, 특히 BGA 반도체패키지의 PCB에 구비된 탑재부의 외부에 댐(Dam)을 형성하여 반도체칩을 부착시키는 에폭시의 누출을 방지한 BGA 반도체패키지용 PCB에 관한 것이다.

일반적으로 최근의 전자기기는 소형화, 박형화, 다기능화에 따라 많은 양의 정보를 빠른 시간에 처리할 수 있는 고집적화된 반도체칩이 요구되고 그에 따라 많은 수의 입출력을 갖는 소형의 반도체패키지를 제조하는데 많은 노력을 쏟고 있다.

따라서, 리드의 수를 많이 확보하기 위해 리드피치(Lead Pitch)를 최소한으로 유지시키는 이하의 가공기술을 극복하지 못한 채 연구만을 거듭하던 중 리드 대신 볼(Ball)을 이용하는 BGA(Ball Grid Array) 기술을 출현시켜 하나의 반도체패키지를 통해 무수히 많은 출력단자를 실장토록 하는데 성공을 거두었다.

이러한 BGA 반도체패키지는 파인피치 표면실장 기술과 핀그리드어레이(Pin Grid Array)의 고집적화 한계에 대한 기능과 품질을 보완하기 위해 기존의 리드(Lead)의 손상방지와, 부피 및 크기의 최소화와 전기적 기능특성과 열적특성의 우수성과, 패키지 및 기판조립 수율과 그 외 멀티칩 모듈의 확장과 신속한 디자인에서 생산까지의 사이클을 최소화 할 수 있는 장점을 가질 수 있도록 개발되었다.

또한 고집적화된 BGA 반도체패키지의 품질신뢰도 향상에 따른 이용의 다양성과 초소형으로 요구되는 각종 전자주변기계에 적용이 용이하고, 가격 경쟁력이 높아 고 부가가치의 제품을 얻을 수 있는 것이다.

이러한 BGA 반도체패키지는 보다 많은 수의 고집적화된 회로를 갖기 위해 PCB상에 회로패턴과 반도체칩이 부착되는 칩탑재부가 구비되고, 반도체칩의 회로와 PCB의 회로패턴에는 와이어를 연결시켜 본딩하며, 반도체칩과 와이어와 회로패턴의 일부를 포함하는 영역의 패키지 성형부에 컴파운드재의 패키지를 성형하고, 기판의 금속층에는 볼을 융착고정시켜 반도체칩의 회로가 볼과 연결될 수 있게 하였다.

상기한 PCB는 내부에 플레인층(Plane Layer)과 플레인층의 외부에는 에폭시층과 에폭시층의 외부에는 시그널(Signal)층과 시그널층 외부에는 솔더마스크(Solder Mask)층을 구비하여 두께가 얇은 박판상의 PCB를 구하도록 하여 BGA 반도체 제조공정으로 투입시킨 후 각각의 공정을 거쳐 완성된 BGA 반도체패키지를 얻을 수 있게 한것이다.

이와 같은 종래의 PCB(11)를 설명하면 도5에서 보는 바와 같이 두께(t)가 얇은 박판상의 PCB (11)의 일측면에 다수의 회로패턴(12)과 이 내부의 중앙에 반도체칩(C)이 안치되는 탑잽부(CD)가 구비되어 있다.

이러한 PCB(11)는 BGA 반도체패키지(10)의 제조공정중 탑재부(CD) 상부면에 에폭시(E)를 이용하여 반도체칩(C)을 부착시키고, 반도체칩(C)의 회로와 각 회로패턴(12)은 와이어(W)를 연결본딩하며, 와이어(W)본딩된 자재는 성형공정에서 패키지 성형을 마친 다음 차후의 각 공정을 거쳐 단일의 완성된 반도체패키지(10)를 구하도록 한 것이다.

그러나, 상기한 PCB(11)는 탑재부(CD)와 회로패턴(12)사이에 일정면적을 유지하고 있는 여유공간부가 PCB(11)의 면과 동일한 평면부로 구성됨에 따라 겔(Gell)상태의 에폭시 (E)를 탑재부(CD)에 도포한후 반도체칩(C)을 가압시킨 상태로 부착시킨다.

이때 반도체칩(C)과 탑재부(CD)사이에 개재되어 있는 에폭시(E)는 반도체칩(C)의 외부로 누출되어 탑재부(C)의 외부에 있는 회로패턴(12)까지 침범됨에 따라 와이어(W)본딩시 회로패턴(12)과의 연결본딩이 되지않아 불량을 발생시키는 문제점이 있었다.

본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 발명한 것으로서, PCB의 탑재부와 회로패턴 사이에 형성된 여유공간부에 비전도성 물질을 가진 에폭시를 이용하여 댐을 형성하므로서 반도칩의 부착시 에폭시의 외부 누출을 방지한 것을 목적으로 한다.

도 1은 본 발명의 PCB가 적용된 BGA 반도체패키지 단면구조도.

도 2는 본 발명의 PCB의 평면구조도.

도 3은 본 발명의 도 2의 A부 확대 단면도.

도 4는 본 발명의 PCB를 이용한 반도체패키지의 일부 단면구성도.

도 5는 종래의 PCB를 이용한 반도체패키지의 일부 단면구성도.

* 도면의 주요 부분에 대한 부호의 설명

10 : BGA 반도체패키지, 11 : PCB, 12 : 회로패턴, CD : 탑재부, E : 에폭시, C : 반도체칩, D : 댐

이하 본 발명의 구성을 설명하면 다음과 같다.

BGA 반도체채키지(10)의 PCB(11)에 탑재부(CD)와 이 외부에 일정면적의 여유공간부와 이 외부에 회로패턴(12)이 구비된 것에 있어서,

상기 탑재부(CD)의 외부 여유공간부에 비전도물질의 에폭시로 된 댐(C)을 돌출 형성시킨 것이다.

이와 같이 구성된 본 발명의 일 실시예를 첨부도에 의하여 상세하게 설명하면 다음과 같다.

도1은 본 발명의 PCB(11)가 적용된 BGA 반도체패키지(10)의 단면구성도로서, PCB(11)의 상부면 중앙에 탑재부(CD)를 구비하고, 탑재부(CD)의 외부에는 다수의 와이어본딩부(WB)가 구비된 회로패턴(12)을 구비하며, 탑재부(CD)와 회로패턴(12)사이에는 소정면적을 갖는 여유공간부가 주어진다.

이러한 PCB(11)의 탑재부(CD)상부에는 반도체칩(C)을 에폭시(E)로 부착시키고, 반도체칩(C)과 각 회로패턴(12)의 와이어본딩부(WB)에는 와이어(W)를 본딩연결시키며, 반도체칩(C)과 각 회로패턴(12)의 상부에는 소정형태의 패키지(P)가 형성된다.

상기한 PCB(11)는 도 2및 도3에서 보는 바와 같이 탑재부(CD)의 외부와 회로패턴(12)사이의 여유공간부에 비전도물질의 에폭시를 이용하여 댐(D)을 형성한다.

상기 댐(D)을 PCB(11)의 상부면에서 상측으로 돌출 형성시키고, 이 댐(D)을 탑재부(CD)의 외부전체를 포함하도록 한 것이다.

상기한 댐(D)은 분자의 말단에 반응하기 쉬운 에폭시기를 가진 수지상 (樹脂狀)혼합물 및 그 화합물과 경화제(硬化劑)인 에폭시(Epoxy)수지계열을 이용할 수 있게 하고, 폴리아미드로된 열가소성( 熱可塑性 )수지인 폴리아미드(Polyamide)수지계열로 이용할 수 있게 하며, 규소와 탄소와 수소등의 유기물을 결합시켜 높은 열이나 습기 등에 강한 절연체의 실리콘(Silicon)계열을 이용할 수도 있다.

이와 같이된 본 발명의 작용을 설명하면 다음과 같다.

도 4에서 보는 바와 같이 BGA 반도체패키지(10)의 제조공정중 다이어태치(Die Attach)공정에서 PCB(11)의 탑재부(CD) 상부에 반도체칩(C)을 부착시키기 위해서는 겔 상태의 에폭시(E)를 탑재부(CD)상부면에 일부 도포시킨다.

탑재부(CD) 상부면에 에폭시(E)가 도포되면 반도체칩(C)을 상부에 안치시킨 후 가압시킨다.

반도체칩(C)이 가압되면 에폭시(E)는 반도체칩(C)의 가압력에 의해 탑재부(CD)와 반도체칩(C)의 하부면 전체의 영역에 고르게 번진다.

이때 번지는 에폭시(E)는 반도체칩(C)과 탑재부(CD)의 외부로 누출될때 댐(D)에 의해 차단됨으로서 PCB(11)의 여유공간부와 회로패턴(12)의 와이어본딩부(WB)로 침범하는 것을 방지한 것이다.

또한 상기 댐(D)은 탑재부(CD)의 외부에 형성하여 이에 부착되는 반도체칩(C)의 실장영역에 대한 가이드 기능을 동시에 수행하도록 한다.

따라서, 탑재부(CD)의 외부로 에폭시(E)를 방지하여 회로패턴(12)의 와이어 본딩부(WB)로 침범하는 것을 차단시킴에 따라 와이어본딩부(WB)에 연결된는 와이어(W)의 본딩성을 좋게 하고, 탑재부(CD)에 부착되는 반도체칩(C)의 실장안내에 따른 반도체칩(C)의 부착작업성을 좋게 한 것이다.

이상에서와 같이 본 발명은 PCB의 탑재부와 회로패턴 사이에 형성된 여유공간부에 비전도성 물질을 가진 에폭시를 이용하여 댐을 형성하므로서 반도칩의 부착시 에폭시의 외부 누출 차단에 따른 회로패턴의 와이어본딩 부위에 침범하는 에폭시를 방지하여 와이어 본딩성을 좋게 하고, 반도체칩의 부착시 안내 역할에 따른 부착작업성 증대로 반도체패키지의 품질신뢰도와 제조 생산성을 높일 수 있는 효과가 있다.

Claims (3)

1. BGA 반도체패키지(10)의 PCB(11)에 탑재부(CD)와 이 외부에 일정면적의 여유 공간부와 이 외부에 회로패턴(12)이 구비된 것에 있어서,

   상기 탑재부(CD)의 외부 여유공간부에 비전도물질의 댐(D)을 돌출 형성시킨 것을 특징으로 하는 BGA 반도체패키지용 PCB.
2. 제 1항에 있어서, 상기 댐(D)은 탑재부(CD)의 외부 전체를 포함할 수 있도록 형성한 것을 특징으로 하는 BGA 반도체패키지용 PCB.
3. 제 1항에 있어서, 상기 댐(D)은 에폭시계열과 폴리아미드계열과 실리콘계열 가운데 적어도 어느 하나로 이루어진 것을 특징으로 하는 BGA 반도체패키지용 PCB.