KR100386635B1 - 반도체 패키지용 기판의 제조방법 - Google Patents

반도체 패키지용 기판의 제조방법 Download PDF

Info

Publication number
KR100386635B1
KR100386635B1 KR10-2000-0085926A KR20000085926A KR100386635B1 KR 100386635 B1 KR100386635 B1 KR 100386635B1 KR 20000085926 A KR20000085926 A KR 20000085926A KR 100386635 B1 KR100386635 B1 KR 100386635B1
Authority
KR
South Korea
Prior art keywords
solder mask
substrate
epoxy
semiconductor package
wire
Prior art date
Application number
KR10-2000-0085926A
Other languages
English (en)
Other versions
KR20020056544A (ko
Inventor
오광석
하선호
박영국
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR10-2000-0085926A priority Critical patent/KR100386635B1/ko
Publication of KR20020056544A publication Critical patent/KR20020056544A/ko
Application granted granted Critical
Publication of KR100386635B1 publication Critical patent/KR100386635B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명은 와이어 본드 핑거의 주위에 솔더 마스크로 차단부를 형성하여 에폭시가 와이어 본드 핑거 전면으로 유입되지 못하도록 함으로써 와이어의 접착력을 향상시키고, 리드 쇼트의 불량을 방지할 수 있는 반도체 패키지용 기판 및 제조방법을 제공한다.
본 발명의 반도체 패키지용 기판의 제조방법은 실크 스크린으로 솔더 마스크를 도포하되, 와이어 본드 핑거에는 타부분보다 솔더 마스크를 두껍게 도포한 단계와, 상기 두껍게 도포된 솔더 마스크에서 가장자리를 제외한 중앙부를 노광, 현상하여 소정 높이를 가진 에폭시 차단부를 형성하는 단계를 포함한다.

Description

반도체 패키지용 기판의 제조방법{Method for manufacturing substrate in semiconductor package}
본 발명은 반도체 패키지용 기판의 구조 및 제조 방법에 관한 것으로서, 보다 상세하게는 반도체 칩과 와이어 본드 핑거간의 리드 쇼트를 방지하기 위한 반도체 패키지용 기판의 제조방법이다.
통상적으로 비지에이(BGA,ball grid array) 반도체 패키지에 사용되는 기판은 유리 섬유를 보강시킨 열경화성 수지복합재 예컨대 비티 에폭시(BT epoxy)와, 상기 수지복합재의 양 면에 구리 박막을 샌드위치 형태로 적층시키는 형태이다.
상기 BGA 반도체 패키지에 사용되는 기판을 선정할 경우에는 회로의 전기적 요구 물성치, 팽창율, 유전율 및 역학적신뢰성등을 염두에 두고 그 두께나, 회로 기판의 재질을 결정하게 된다.
이와 같은 종래의 비지에이 반도체 패키지에 사용된 기판을 제조하는 공정은 다음과 같다.
우선, 구리 박막이 적층된 회로 기판이 마련되고, 상기 회로 기판상에 드릴링 공정으로 관통공(through hole)을 형성시킨다. 이때, 상기 드릴링 공정으로 인하여 기판에 사용되는 수지의 일부가 상기 구리 박막을 덮는 스미어링(smearing) 현상을 방지하기 위하여 디스미어링(desmearing) 공정을 거쳐야 한다.
이어서, 상기 기판상에 수세와 전처리 공정을 완료한 후에, 무전해 도금법과 전기 도금법으로 구리 도금층을 형성한다.구리 도금층이 형성되면, 회로를 형성하기 위하여 포토 레지스터(photo resist)막을 만들어, 노광, 현상, 박리 단계를 거치고, 에칭 공정으로 회로를 완성시킨다.
다음으로, 식각된 기판상에 피이에스알(PSR,photo solder resist)막을 형성시키고, 노광, 현상, 박리 단계를 거치게 된다.
이어서, 상기 기판상에는 밀착성을 향상시키기 위하여 구리 스트라이크(strike)를 하고, 그 위에 니켈 및 금 도금층을 순차적으로 형성시킨다. 최종적으로 상기 기판은 세정한 후 외관 검사를 거치게 된다.
이와 같이 제조된 기판에 반도체 칩을 실장하는데 기판과 반도체 칩 사이에는 에폭시를 도포하여 접착력을 부여하게 된다.
상기 반도체 칩과 기판은 전기적으로 접속시켜야 하는데 반도체 칩의 기능을 외부로 연결시켜 주는 방법으로는 와이어를 이용한 와이어 본딩방법, 패드에 형성된 솔더 범프를 이용한 플립칩 방법, 테이프 리드를 이용한 탭 방법 등이 가장 많이 쓰여지고 있다.
그 중에서도 현재 가장 일반적으로 응용되고 있는 것이 알루미늄이나 골드 또는 구리 등을 와이어로 가공하여 쓰는 와이어 본딩 방법이다. 이런 여러 종류의 와이어들 중에서 알루미늄 와이어와 골드 와이어가 가장 많이 쓰인다.
도 1 에는 종래 기판에 반도체 칩이 부착된 상태의 일부 단면도를 도시하였다.
도면에서 보는 바와 같이, 상기 기판(1)은 기판용 열경화성 수지, 즉 BT 수지(2)위에 구리 박막(4)이 패턴되어 있으며, 상기 구리박막(4) 중 일부는 개방된 와이어 본드 핑거(4a), 즉 와이어가 본딩되는 패드이다. 상기 와이어 본드핑거(4a)를 포함한 구리박막(4)위로는 절연성을 지니는 솔더 마스크(5)가 도포되는 바, 와이어 본드 핑거(4a)를 오픈시키고 나머지 구리박막(4)위로 솔더 마스크를 도포한다.
상기 반도체 칩(6)을 기판에 부착시킬 때는 접착성을 부여하면서, 이물질의 침투를 방지하기 위해 에폭시(8)를 도포한다. 반도체 칩(6)과 기판을 전기적으로 접속시킬 때는 골드 와이어(10)로 와이어 본딩을 하는바, 최근에는 반도체 패키지가 점차 소형화됨에 따라 반도체 칩(6)과 와이어 본딩 핑거(4a)사이의 간격이 매우 작아졌다.
이로 인해 도면에 도시된 바와 같이 반도체 칩(6)과 기판간의 접착력을 부여하는 에폭시(8)가 와이어 본드 핑거(4a)로 흘러들어가 와이어 본딩시 와이어(8)에 의한 접착력이 약화되거나 리드 쇼트를 야기할 가능성이 있는 문제점이 있다.
본 발명은 상술한 종래 기술의 문제점을 해결하고자 안출된 발명으로서, 와이어 본드 핑거의 주위에 솔더 마스크로 차단부를 형성하여 에폭시가 와이어 본드 핑거 전면으로 유입되지 못하도록 함으로써 와이어의 접착력을 향상시키고, 리드 쇼트의 불량을 방지할 수 있는 반도체 패키지용 기판 제조방법을 제공하는 것을 그 목적으로 한다.
도 1 은 종래 반도체 패키지용 기판의 구조를 개략적으로 도시한 일부 단면도.
도 2 는 본 발명의 반도체 패키지용 기판의 바람직한 일실시예를 도시한 일부 단면도.
도 3 과 도 4 는 본 발명에 의한 반도체 패키지용 기판 제조방법의 일실시예를 도시한 단면도.
도 5 와 도 6 은 본 발명에 의한 반도체 패키지용 기판 제조방법의 다른 실시예를 도시한 단면도.
** 도면의 주요 부분에 대한 부호의 설명 **
2: 기판용 열경화성 수지 4: 구리박막
4a: 와이어 본드 핑거 5: 솔더 마스크
6: 반도체 칩 8: 에폭시
10: 골드 와이어 20,24,26: 실크 스크린
22,22a: 실크 스크린 사출공
상기 목적을 달성하기 위하여 본 발명은 기판용 열경화성 수지와, 상기 기판용 열경화성 수지에 패턴된 와이어 본드 핑거와, 상기 와이어 본드 핑거 주위에 도포되는 솔더 마스크를 포함하며, 상기 솔더 마스크 위로 에폭시를 도포하여 반도체 칩을 부착하는 반도체 패키지용 기판에 있어서,기판의 구리패턴과 통전되는 접속부에 에폭시가 유입되지 않도록 에폭시 차단부가 구비된 것을 특징으로 하는 반도체 패키지용 기판.
또한, 상기 목적을 달성하기 위하여 본 발명의 반도체 패키지용 기판의 제조방법은,
불균일한 사출공이 구비된 실크 스크린을 이용하여 구리 패턴이 형성된 회로기판위에 솔더 마스크를 도포하되 에폭시 차단부는 타부분보다 솔더 마스크가 두껍게 도포되는 단계와,
상기 두껍게 도포된 솔더 마스크에서 가장자리를 제외한 중앙부를 노광, 현상하여 소정 높이를 가진 에폭시 차단부를 형성하는 단계를 포함한다.
본 발명의 구성에 대하여 첨부한 도면을 참조하여 보다 상세하게 설명한다.
도 2 는 본 발명에 의한 반도체 패키지용 기판의 바람직한 일실시예를 도시한 단면도이다.
도 2를 참조하면, 상기 본 발명에 의한 반도체 패키지용 기판은 기판용 열경화성 수지(2)위에 소정의 구리박막(4)이 패턴 형성되고, 상기 구리박막(4) 위로 솔더 마스크(5)가 도포되는바, 반도체 칩(6)과 와이어로 전기 접속되기 위한 와이어 본드 핑거(4a)에는 에칭으로 솔더 마스크(5)가 도포되지 않도록 오픈시킨 구조이다.
상기 와이어 본드 핑거(4a) 주위에는 솔더 마스크(5)가 도포형성됨에 있어,타부분보다 솔더 마스크(5)의 높이가 높게 형성되어 에폭시의 유입을 차단하는 에폭시 차단부(30)를 구비하고 있다.
이하 본 발명에 의한 반도체 패키지용 기판의 제조방법을 도 3과 도 4를 참조하여 보다 상세히 설명한다.
도 3을 참조하면, BT 에폭시(2) 위로 구리박막(4)이 패턴 형성되고 상기 구리박막(4) 중 반도체 칩(6)과 상기 골드 와이어(10)가 본딩되기 위한 와이어 본드 핑거(4a)를 형성한다.
상기 구리박막(4)은 그 위로 솔더 마스크(5)를 도포함으로써 보호된다.
상기 솔더 마스크(5)를 도포할 때는 실크 스크린(20)을 사용하는 바 도면의 상단에는 실크 스크린(20)의 측단면을 도시하였다.
실크 스크린(20)은 전체가 대부분 균일한 사출공(22)을 갖고 있으나 본 발명에서는 특정부, 즉 와이어 본드 핑거(4a)에 대응하는 사출공(22a)의 지름이 일반적인 사출공(22)의 지름보다 크게 형성되어 있다.
이러한 실크 스크린(20)을 사용하여 솔더 마스크(5)를 도포하면, 도 3 에 도시한 바와 같이, 와이어 본드 핑거(4a)를 제외한 부분은 균일한 솔더 두께를 가지게 되지만, 와이어 본드 핑거(4a)에는 타부분보다 두껍게 솔더잉크(5)가 도포된다.
상기 와이어 본드 핑거(4a)가 반도체 칩(6)과 와이어(10)로 접속되기 위해서는 개방되어야 하므로 와이어 본드 핑거(4a) 위에 도포된 솔더 마스크(5)를 제거해야 한다. 상기 솔더 마스크(5)를 제거할 때는 노광, 현상하여 솔더를 제거하는 바, 이하 간략히 설명하면 다음과 같다.
도 3에서 보는 바와 같이, 와이어 본드 핑거(4a)에 도포된 솔더 마스크(5)는 주변보다 두껍게 도포되어 마치 둔덕형태를 이루고 있다. 상기 둔덕형의 솔더 마스크(5)를 모두 노광시켜 현상하지 않고 중앙부분만을 노광시킨다. 이를 현상하면, 와이어 본드 핑거(4a)는 와이어(10)가 본딩될 수 있도록 개방되는 동시에 그 주변에는 일정높이의 벽체가 형성된다.
상기 벽체가 도 4에 도시된 에폭시 차단부(30)로서 에폭시(8)가 와이어 본드 핑거(4a)로 유입되지 못하도록 방지하는 역할을 한다.
이와 같이 함으로써 도 2에서와 같이 와이어 본드 핑거(4a)에는 에폭시 차단부(30)가 설치되고 상기 에폭시 차단부(30)에 의해 반도체 칩(6)을 적치하기 위해 에폭시(8)를 도포하더라도 상기 에폭시(8)가 와이어 본드 핑거(4a) 주위의 에폭시 차단부(30)에 의해 차단되어 유입되지 않는다.
상기 본 발명의 반도체 패키지용 기판 제조방법을 요약하면,
실크 스크린(20)으로 솔더 마스크(5)를 도포하되, 와이어 본드 핑거(4a)에는 타부분보다 솔더 마스크(5)를 두껍게 도포한 단계와,
상기 와이어 본드 핑거(4a)위로 두껍게 도포된 솔더 마스크에서 가장자리를 제외한 중앙부를 노광, 현상하여 소정 높이를 가진 에폭시 차단부(30)을 형성하는 단계를 포함한다.
도 5, 도 6 에는 본 발명에 의한 반도체 패키지용 기판의 제조방법에 관한 다른 실시예를 도시하였다.
도면을 참조하면, BT 에폭시 수지(2)위에 구리박막(4)이 패턴되어 있는 바상기 구리박막(4)은 와이어(10)가 본딩되기 위한 와이어 본딩 핑거(4a)를 포함한다.
통전회로를 구성하는 다른 구리 박막(4)을 보호하기 위하여 솔더 마스크(5)로 도포하는 바, 도면과 같이 균일한 사출공(22)을 가진 실크 스크린(24)으로 기판 전면을 균일하게 도포한다.
상기와 같이 균일하게 도포된 솔더 마스크(5) 위에 와이어 본드 핑거(4a)에만 다시 실크 스크린(26)으로 솔더잉크(5)를 재도포한다. 이때 사용되는 실크 스크린(26)은 와이어 본드 핑거(4a)에 해당하는 위치에만 사출공(22)이 형성되어 있는 실크 스크린(26)이다.
이후 와이어 본드 핑거(4a)에만 두껍게 도포되어 있는 솔더 마스크를 노광하고 현상하여 중앙부분을 제거하면, 도 4에 도시된 바와 같이 에폭시 차단부(30)가 형성된다. 상기 에폭시 차단부(30)에 의해 에폭시(8)가 와이어 본드 핑거(4a)로 유입되지 못한다.
반도체 칩을 기판에 접착시키기 위해 도포하는 에폭시가 본 발명에 의해 구비된 에폭시 차단부에 의해 와이어 본드 핑거부로 유입되지 못하므로 와이어의 접착력이 향상되고, 유입된 에폭시에 의한 리드 쇼트의 발생을 방지하여 안정적인 통전성을 유지할 수 있다.

Claims (4)

  1. 삭제
  2. 삭제
  3. 불균일한 사출공이 구비된 실크 스크린을 이용하여 구리 패턴이 형성된 회로기판위에 솔더 마스크를 도포하되 에폭시 차단부는 타부분보다 솔더 마스크가 두껍게 도포되는 제 1단계와,
    상기 두껍게 도포된 솔더 마스크에서 가장자리를 제외한 중앙부를 노광, 현상하여 소정 높이를 가진 에폭시 차단부를 형성하는 제 2단계를 포함하는 것을 특징으로 하는 반도체 패키지용 기판의 제조방법.
  4. 제 3 항에 있어서, 상기 제 1 단계는 균일한 사출공이 구비된 실크 스크린을이용하여 구리 패턴이 형성된 회로기판위를 솔더 마스크로 균일하게 도포하는 단계와,
    에폭시 차단부에만 사출공이 형성된 실크스크린으로 재도포하는 단계를 포함하는 것을 특징으로 하는 반도체 패키지용 기판의 제조방법.
KR10-2000-0085926A 2000-12-29 2000-12-29 반도체 패키지용 기판의 제조방법 KR100386635B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2000-0085926A KR100386635B1 (ko) 2000-12-29 2000-12-29 반도체 패키지용 기판의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0085926A KR100386635B1 (ko) 2000-12-29 2000-12-29 반도체 패키지용 기판의 제조방법

Publications (2)

Publication Number Publication Date
KR20020056544A KR20020056544A (ko) 2002-07-10
KR100386635B1 true KR100386635B1 (ko) 2003-06-02

Family

ID=27689038

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0085926A KR100386635B1 (ko) 2000-12-29 2000-12-29 반도체 패키지용 기판의 제조방법

Country Status (1)

Country Link
KR (1) KR100386635B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100815322B1 (ko) 2007-01-17 2008-03-19 삼성전기주식회사 인쇄회로기판 및 그 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54158169A (en) * 1978-06-02 1979-12-13 Nec Corp Semiconductor device
JPS5740965A (en) * 1980-08-26 1982-03-06 Nec Corp Hybrid integrated circuit device
KR19980058592A (ko) * 1996-12-30 1998-10-07 황인길 Bga 반도체패키지용 pcb
KR20010019260A (ko) * 1999-08-26 2001-03-15 윤종용 접착제 범람 방지 댐이 형성된 인쇄회로기판 및 그를 이용한 파인 피치 볼 그리드 어레이 패키지

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54158169A (en) * 1978-06-02 1979-12-13 Nec Corp Semiconductor device
JPS5740965A (en) * 1980-08-26 1982-03-06 Nec Corp Hybrid integrated circuit device
KR19980058592A (ko) * 1996-12-30 1998-10-07 황인길 Bga 반도체패키지용 pcb
KR20010019260A (ko) * 1999-08-26 2001-03-15 윤종용 접착제 범람 방지 댐이 형성된 인쇄회로기판 및 그를 이용한 파인 피치 볼 그리드 어레이 패키지

Also Published As

Publication number Publication date
KR20020056544A (ko) 2002-07-10

Similar Documents

Publication Publication Date Title
US7049178B2 (en) Method for fabricating semiconductor package and semiconductor package
US6514847B1 (en) Method for making a semiconductor device
JP4359257B2 (ja) Ｂｇａパッケージおよびその製造方法
US8389871B2 (en) Multilayered wiring board and method of manufacturing the same
KR100389314B1 (ko) 도금인입선 없는 인쇄회로기판의 제조방법
JPH04234197A (ja) カプセル化回路化電源コアの製造方法及び高性能プリント回路ボード
KR20070101094A (ko) 전자 장치용 기판 및 그 제조 방법, 및 전자 장치 및 그제조 방법
KR100285116B1 (ko) 반도체패키지의제조방법
KR20040051310A (ko) 도금 인입선을 사용하지 않는 패키지 기판 및 그 제조 방법
JP3003624B2 (ja) 半導体装置
US20020086514A1 (en) Fabrication method of wiring substrate for mounting semiconductor element and semiconductor device
US6518090B2 (en) Semiconductor device and manufacturing method thereof
JP4282777B2 (ja) 半導体装置用基板及び半導体装置の製造方法
KR100386635B1 (ko) 반도체 패키지용 기판의 제조방법
JPH11204560A (ja) 半導体装置及びその製造方法
US6420207B1 (en) Semiconductor package and enhanced FBG manufacturing
US6210746B1 (en) Method of fabricating a solder resist mask
TWI406374B (zh) 銅製程晶片之封裝構造
JPH10126056A (ja) プリント配線基板の製造方法
KR19990039245A (ko) 다중 도금층을 가진 기판의 제조방법
KR100365051B1 (ko) 서브스트레이트와, 이의 제조방법
JP2000058695A (ja) 半導体装置及びその製造方法
KR20060043291A (ko) Ｂｇａ 패키지 및 그 제조 방법
KR100763963B1 (ko) 티비지에이 반도체 패키지용 기판과 이의 제조방법
KR100333626B1 (ko) 인쇄회로기판의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130502

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140430

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee