JPH04234197A - カプセル化回路化電源コアの製造方法及び高性能プリント回路ボード - Google Patents
カプセル化回路化電源コアの製造方法及び高性能プリント回路ボードInfo
- Publication number
- JPH04234197A JPH04234197A JP3216228A JP21622891A JPH04234197A JP H04234197 A JPH04234197 A JP H04234197A JP 3216228 A JP3216228 A JP 3216228A JP 21622891 A JP21622891 A JP 21622891A JP H04234197 A JPH04234197 A JP H04234197A
- Authority
- JP
- Japan
- Prior art keywords
- dielectric material
- core
- power supply
- encapsulated
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 239000003989 dielectric material Substances 0.000 claims abstract description 58
- 238000000034 method Methods 0.000 claims abstract description 47
- 229910052751 metal Inorganic materials 0.000 claims abstract description 44
- 239000002184 metal Substances 0.000 claims abstract description 44
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 13
- 239000010949 copper Substances 0.000 claims description 13
- 229910052802 copper Inorganic materials 0.000 claims description 12
- 238000003475 lamination Methods 0.000 claims description 11
- 229910000679 solder Inorganic materials 0.000 claims description 11
- 239000002131 composite material Substances 0.000 claims description 8
- 239000010931 gold Substances 0.000 claims description 8
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 7
- 229910052737 gold Inorganic materials 0.000 claims description 7
- 238000012360 testing method Methods 0.000 claims description 6
- 238000005553 drilling Methods 0.000 claims description 5
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 3
- 238000010030 laminating Methods 0.000 claims description 3
- 239000011133 lead Substances 0.000 claims description 3
- 239000011135 tin Substances 0.000 claims description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 2
- 238000005422 blasting Methods 0.000 claims description 2
- 210000001787 dendrite Anatomy 0.000 claims description 2
- 239000000945 filler Substances 0.000 claims description 2
- 238000004544 sputter deposition Methods 0.000 claims description 2
- 229910052718 tin Inorganic materials 0.000 claims description 2
- 238000007788 roughening Methods 0.000 claims 2
- 229910045601 alloy Inorganic materials 0.000 claims 1
- 239000000956 alloy Substances 0.000 claims 1
- 229910052797 bismuth Inorganic materials 0.000 claims 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 claims 1
- 229920002313 fluoropolymer Polymers 0.000 claims 1
- 229910007116 SnPb Inorganic materials 0.000 abstract description 2
- 239000000463 material Substances 0.000 description 17
- 229920002120 photoresistant polymer Polymers 0.000 description 11
- 238000001465 metallisation Methods 0.000 description 7
- 238000007747 plating Methods 0.000 description 7
- 150000002739 metals Chemical class 0.000 description 5
- 229920001343 polytetrafluoroethylene Polymers 0.000 description 5
- 239000004810 polytetrafluoroethylene Substances 0.000 description 5
- 238000004140 cleaning Methods 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 238000002474 experimental method Methods 0.000 description 4
- 238000005272 metallurgy Methods 0.000 description 4
- -1 polytetrafluoroethylene Polymers 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- YMWUJEATGCHHMB-UHFFFAOYSA-N Dichloromethane Chemical compound ClCCl YMWUJEATGCHHMB-UHFFFAOYSA-N 0.000 description 3
- BGTFCAQCKWKTRL-YDEUACAXSA-N chembl1095986 Chemical compound C1[C@@H](N)[C@@H](O)[C@H](C)O[C@H]1O[C@@H]([C@H]1C(N[C@H](C2=CC(O)=CC(O[C@@H]3[C@H]([C@@H](O)[C@H](O)[C@@H](CO)O3)O)=C2C=2C(O)=CC=C(C=2)[C@@H](NC(=O)[C@@H]2NC(=O)[C@@H]3C=4C=C(C(=C(O)C=4)C)OC=4C(O)=CC=C(C=4)[C@@H](N)C(=O)N[C@@H](C(=O)N3)[C@H](O)C=3C=CC(O4)=CC=3)C(=O)N1)C(O)=O)=O)C(C=C1)=CC=C1OC1=C(O[C@@H]3[C@H]([C@H](O)[C@@H](O)[C@H](CO[C@@H]5[C@H]([C@@H](O)[C@H](O)[C@@H](C)O5)O)O3)O[C@@H]3[C@H]([C@@H](O)[C@H](O)[C@@H](CO)O3)O[C@@H]3[C@H]([C@H](O)[C@@H](CO)O3)O)C4=CC2=C1 BGTFCAQCKWKTRL-YDEUACAXSA-N 0.000 description 3
- 238000005304 joining Methods 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- UOCLXMDMGBRAIB-UHFFFAOYSA-N 1,1,1-trichloroethane Chemical compound CC(Cl)(Cl)Cl UOCLXMDMGBRAIB-UHFFFAOYSA-N 0.000 description 2
- YEJRWHAVMIAJKC-UHFFFAOYSA-N 4-Butyrolactone Chemical compound O=C1CCCO1 YEJRWHAVMIAJKC-UHFFFAOYSA-N 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 2
- 229910001374 Invar Inorganic materials 0.000 description 2
- 235000008119 Larix laricina Nutrition 0.000 description 2
- 241000218653 Larix laricina Species 0.000 description 2
- CDBYLPFSWZWCQE-UHFFFAOYSA-L Sodium Carbonate Chemical compound [Na+].[Na+].[O-]C([O-])=O CDBYLPFSWZWCQE-UHFFFAOYSA-L 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- QRUDEWIWKLJBPS-UHFFFAOYSA-N benzotriazole Chemical compound C1=CC=C2N[N][N]C2=C1 QRUDEWIWKLJBPS-UHFFFAOYSA-N 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 229920001940 conductive polymer Polymers 0.000 description 2
- ORTQZVOHEJQUHG-UHFFFAOYSA-L copper(II) chloride Chemical compound Cl[Cu]Cl ORTQZVOHEJQUHG-UHFFFAOYSA-L 0.000 description 2
- 238000001723 curing Methods 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000004744 fabric Substances 0.000 description 2
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 2
- JVPLOXQKFGYFMN-UHFFFAOYSA-N gold tin Chemical compound [Sn].[Au] JVPLOXQKFGYFMN-UHFFFAOYSA-N 0.000 description 2
- 239000007791 liquid phase Substances 0.000 description 2
- 230000013011 mating Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 2
- 239000004926 polymethyl methacrylate Substances 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 238000005406 washing Methods 0.000 description 2
- ZEMPKEQAKRGZGQ-AAKVHIHISA-N 2,3-bis[[(z)-12-hydroxyoctadec-9-enoyl]oxy]propyl (z)-12-hydroxyoctadec-9-enoate Chemical compound CCCCCCC(O)C\C=C/CCCCCCCC(=O)OCC(OC(=O)CCCCCCC\C=C/CC(O)CCCCCC)COC(=O)CCCCCCC\C=C/CC(O)CCCCCC ZEMPKEQAKRGZGQ-AAKVHIHISA-N 0.000 description 1
- LCPVQAHEFVXVKT-UHFFFAOYSA-N 2-(2,4-difluorophenoxy)pyridin-3-amine Chemical compound NC1=CC=CN=C1OC1=CC=C(F)C=C1F LCPVQAHEFVXVKT-UHFFFAOYSA-N 0.000 description 1
- 241000132007 Bahia Species 0.000 description 1
- 229930194845 Bahia Natural products 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 235000017858 Laurus nobilis Nutrition 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 238000001015 X-ray lithography Methods 0.000 description 1
- 239000012964 benzotriazole Substances 0.000 description 1
- JWVAUCBYEDDGAD-UHFFFAOYSA-N bismuth tin Chemical compound [Sn].[Bi] JWVAUCBYEDDGAD-UHFFFAOYSA-N 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 229960003280 cupric chloride Drugs 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000000609 electron-beam lithography Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- IZLAVFWQHMDDGK-UHFFFAOYSA-N gold(1+);cyanide Chemical compound [Au+].N#[C-] IZLAVFWQHMDDGK-UHFFFAOYSA-N 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- LQBJWKCYZGMFEV-UHFFFAOYSA-N lead tin Chemical compound [Sn].[Pb] LQBJWKCYZGMFEV-UHFFFAOYSA-N 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000010297 mechanical methods and process Methods 0.000 description 1
- 230000005226 mechanical processes and functions Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 230000037361 pathway Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229920002493 poly(chlorotrifluoroethylene) Polymers 0.000 description 1
- 239000005023 polychlorotrifluoroethylene (PCTFE) polymer Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000011856 silicon-based particle Substances 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 229910000029 sodium carbonate Inorganic materials 0.000 description 1
- CHQMHPLRPQMAMX-UHFFFAOYSA-L sodium persulfate Substances [Na+].[Na+].[O-]S(=O)(=O)OOS([O-])(=O)=O CHQMHPLRPQMAMX-UHFFFAOYSA-L 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 229920001169 thermoplastic Polymers 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 239000004416 thermosoftening plastic Substances 0.000 description 1
- 238000000233 ultraviolet lithography Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
- H05K3/462—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
- H05K3/445—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits having insulated holes or insulated via connections through the metal core
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0272—Adaptations for fluid transport, e.g. channels, holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0302—Properties and characteristics in general
- H05K2201/0305—Solder used for other purposes than connections between PCB or components, e.g. for filling vias or for programmable patterns
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0364—Conductor shape
- H05K2201/0373—Conductors having a fine structure, e.g. providing a plurality of contact points with a structured tool
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09563—Metal filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09572—Solder filled plated through-hole in the final product
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/096—Vertically aligned vias, holes or stacked vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/0307—Providing micro- or nanometer scale roughness on a metal surface, e.g. by plating of nodules or dendrites
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0502—Patterning and lithography
- H05K2203/054—Continuous temporary metal layer over resist, e.g. for selective electroplating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4076—Through-connections; Vertical interconnect access [VIA] connections by thin-film techniques
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
- H05K3/428—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates having a metal pattern
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はプリント回路ボード、特
に高密度且つ高性能プリント回路ボードに関するもので
ある。
に高密度且つ高性能プリント回路ボードに関するもので
ある。
【０００２】
【従来の技術】プリント回路ボード技術はかなり活発で
あるが、高密度プリント回路は比較的最近の研究分野で
ある。高密度構成によって必要とされる過酷な電気的及
び機械的特性を提供するために使用可能な材料及びプロ
セスが開発されたのは、ごく最近のことである。スーパ
−コンピュータ等、次世代のコンピュータにおいて莫大
な量のデータへ迅速なアクセスを行うためには、高密度
パッケージング構成が必要である。高密度の必要条件と
は、寸法制御を向上させるための配線密度の増大及び誘
電層の薄層化の必要性である。導電層は、直径が益々狭
まったバイア（ｖｉａ ）及びスルーホール（ｔｈｒｏ
ｕｇｈ−ｈｏｌｅ）によって電気的に接続されている。 バイアという用語は、隣接導電層を接続する回路ボード
内の導電性細路（パスウェイ）を説明するために通常使
用される。スルーホールという用語は、隣接しない導電
層へ延長するバイアを説明するために通常使用される。 ブラインドバイアという用語は内部で終端するスルーホ
ールを示すためにしばしば使用される。簡潔にするため
に、以下の記載においてスルーホールという用語は両方
を示すものとして使用する。
あるが、高密度プリント回路は比較的最近の研究分野で
ある。高密度構成によって必要とされる過酷な電気的及
び機械的特性を提供するために使用可能な材料及びプロ
セスが開発されたのは、ごく最近のことである。スーパ
−コンピュータ等、次世代のコンピュータにおいて莫大
な量のデータへ迅速なアクセスを行うためには、高密度
パッケージング構成が必要である。高密度の必要条件と
は、寸法制御を向上させるための配線密度の増大及び誘
電層の薄層化の必要性である。導電層は、直径が益々狭
まったバイア（ｖｉａ ）及びスルーホール（ｔｈｒｏ
ｕｇｈ−ｈｏｌｅ）によって電気的に接続されている。 バイアという用語は、隣接導電層を接続する回路ボード
内の導電性細路（パスウェイ）を説明するために通常使
用される。スルーホールという用語は、隣接しない導電
層へ延長するバイアを説明するために通常使用される。 ブラインドバイアという用語は内部で終端するスルーホ
ールを示すためにしばしば使用される。簡潔にするため
に、以下の記載においてスルーホールという用語は両方
を示すものとして使用する。
【０００３】高性能パッケージングとは超高密度の配線
及びバイアを有する回路カード及びボードを示し、信号
伝搬遅延を減少し且つ信号のノイズ及び減衰を減少する
ために、少なくとも信号ライン領域に高性能誘電材料、
即ち約３．２以下の誘電定数（Ｅｒ）を有する材料、を
含む絶縁層から典型的には成る。また３．２以下の誘電
定数によって信号−電源間隔の減少も可能である。本発
明では、高密度という用語は、一般にプリント回路カー
ド又はボードの寸法が以下の概略値であることを示す。 線幅
５０ ミクロン （約２．０ミル）
線厚 １２．
５ミクロン （約０．５ミル） バイア直径
６３ ミクロン
＋／−
２５ ミクロン （２．５＋／− １．０ミ
ル） ランド直径 １２
０ ミクロン （４．７ミル） クリア
ランスホール １７０ ミクロン （６
．７ミル） コア厚
１２７ ミクロン （５．０ミル）
及びバイアを有する回路カード及びボードを示し、信号
伝搬遅延を減少し且つ信号のノイズ及び減衰を減少する
ために、少なくとも信号ライン領域に高性能誘電材料、
即ち約３．２以下の誘電定数（Ｅｒ）を有する材料、を
含む絶縁層から典型的には成る。また３．２以下の誘電
定数によって信号−電源間隔の減少も可能である。本発
明では、高密度という用語は、一般にプリント回路カー
ド又はボードの寸法が以下の概略値であることを示す。 線幅
５０ ミクロン （約２．０ミル）
線厚 １２．
５ミクロン （約０．５ミル） バイア直径
６３ ミクロン
＋／−
２５ ミクロン （２．５＋／− １．０ミ
ル） ランド直径 １２
０ ミクロン （４．７ミル） クリア
ランスホール １７０ ミクロン （６
．７ミル） コア厚
１２７ ミクロン （５．０ミル）
【０
００４】表面取付けモードでのチップのパッケージング
は、直接チップ取付け（ｄｉｒｅｃｔｃｈｉｐ ａｔｔ
ａｃｈ、ＤＣＡ）とも呼ばれ、極めて近接する超高度Ｉ
／Ｏ（入出力）チップのために、平方インチ当り数千イ
ンチを超える配線密度と、平方インチ当り１０，０００
バイアを超越するバイア密度とを必要とする。
００４】表面取付けモードでのチップのパッケージング
は、直接チップ取付け（ｄｉｒｅｃｔｃｈｉｐ ａｔｔ
ａｃｈ、ＤＣＡ）とも呼ばれ、極めて近接する超高度Ｉ
／Ｏ（入出力）チップのために、平方インチ当り数千イ
ンチを超える配線密度と、平方インチ当り１０，０００
バイアを超越するバイア密度とを必要とする。
【０００５】上述の寸法を有する高密度回路ボードは、
配線プレーンの平方インチ当り約１００インチの配線能
力、及び平方インチ当り約５，０００から約１０，００
０個のバイアというバイア密度を提供することができる
。多数のチップを収容するために十分な数の配線プレー
ンを追加することによって全体の配線要求が満足される
。一般に要求される小径バイアは、このような高密度ボ
ードを伝統的多層ラミネーション及びドリルプロセスに
よって組立てるときに妨げとなる。この重要な配線及び
バイア密度を得るために積層バイア法（ｓｔａｃｋｅｄ
ｖｉａ ｍｅｔｈｏｄ）が使用される。積層バイアボ
ードは個々の２Ｓ１Ｐ（２つの信号プレーン及び１つの
電源プレーン）ユニットから構成されるボードであり、
各ユニットはバイアで接合されて２Ｓ１Ｐユニット間の
通信を提供する。 ２Ｓ１Ｐユニットをカプセル化すると共に相互に接合す
るためのプロセス及び構造は、本発明の主要な関連事項
である。
配線プレーンの平方インチ当り約１００インチの配線能
力、及び平方インチ当り約５，０００から約１０，００
０個のバイアというバイア密度を提供することができる
。多数のチップを収容するために十分な数の配線プレー
ンを追加することによって全体の配線要求が満足される
。一般に要求される小径バイアは、このような高密度ボ
ードを伝統的多層ラミネーション及びドリルプロセスに
よって組立てるときに妨げとなる。この重要な配線及び
バイア密度を得るために積層バイア法（ｓｔａｃｋｅｄ
ｖｉａ ｍｅｔｈｏｄ）が使用される。積層バイアボ
ードは個々の２Ｓ１Ｐ（２つの信号プレーン及び１つの
電源プレーン）ユニットから構成されるボードであり、
各ユニットはバイアで接合されて２Ｓ１Ｐユニット間の
通信を提供する。 ２Ｓ１Ｐユニットをカプセル化すると共に相互に接合す
るためのプロセス及び構造は、本発明の主要な関連事項
である。
【０００６】３．２以下のＥｒを提供するために使用可
能な適切材料は、例えばポリテトラフルオロエチレン（
ＰＴＦＥ）、ポリクロロトリフルオロエチレン（ＣＴＦ
Ｅ）及びポリパーフルオロプロピレンのようなフルオロ
カーボンであり、ある種の石英又はシリコン粒子等の充
填材で任意に充填され、フルオロカーボン織物のような
織物で任意に強化される。層の間に位置合わせされねば
ならない約１．５ミル（０．０３８ ｍｍ ）から約３
．５ミル（０．０８８９ ｍｍ ）の直径のスルーホー
ルを提供する技術と同様、フルオロカーボンと金属との
接着性が問題となる。導電線の幅は、約５０ミクロンの
範囲である。
能な適切材料は、例えばポリテトラフルオロエチレン（
ＰＴＦＥ）、ポリクロロトリフルオロエチレン（ＣＴＦ
Ｅ）及びポリパーフルオロプロピレンのようなフルオロ
カーボンであり、ある種の石英又はシリコン粒子等の充
填材で任意に充填され、フルオロカーボン織物のような
織物で任意に強化される。層の間に位置合わせされねば
ならない約１．５ミル（０．０３８ ｍｍ ）から約３
．５ミル（０．０８８９ ｍｍ ）の直径のスルーホー
ルを提供する技術と同様、フルオロカーボンと金属との
接着性が問題となる。導電線の幅は、約５０ミクロンの
範囲である。
【０００７】高密度回路ボードの厳密な寸法が必要でな
い回路ボードでは、層から層へのスルーホールのアライ
メントは、デバイス機能の周辺にあって多層を位置合わ
せするために位置決めピン上に配置される機械的位置決
めスロットの位置合わせによって、間接的に行われる。 しかしながら、高密度回路ボードでは、より高密度の回
路構成、より微細な導電線及びトラック幅、より薄い誘
電層、より多数の層、並びにより高密度の小径ホール及
びバイア配置によって、層から層への絶対的なデッドオ
ン・アライメントが必要となる。このアライメントは、
これまで十分だった手段では得られない。将来の高密度
回路構成では、僅かなミスアライメントによっても低抵
抗接続が望まれる層と層との間に電気的相互接続が全く
存在しないか逆に高抵抗相互接続が存在することになる
程度に、スルーホールの許容誤差は小さい。従って、配
線コア相互のアライメントは、鍵となる位置決め工程、
即ち孔開け、回路構成の露光、層の一体的積層化の工程
、で光学的位置決めを要求する非常に厳密な位置決め操
作であることがわかる。このアライメントは現在はＸ線
調査と結合された取り付け手段によって実証されている
。アライメントに関する問題は、米国特許第４、７８８
、７６６号で論議されており、処理の間の２．００ｐｐ
ｍのキャップ収縮について記載されている。キャップ収
縮は、アライメントに大きく影響し、チップが取付けら
れるときいつも特に重要となる。
い回路ボードでは、層から層へのスルーホールのアライ
メントは、デバイス機能の周辺にあって多層を位置合わ
せするために位置決めピン上に配置される機械的位置決
めスロットの位置合わせによって、間接的に行われる。 しかしながら、高密度回路ボードでは、より高密度の回
路構成、より微細な導電線及びトラック幅、より薄い誘
電層、より多数の層、並びにより高密度の小径ホール及
びバイア配置によって、層から層への絶対的なデッドオ
ン・アライメントが必要となる。このアライメントは、
これまで十分だった手段では得られない。将来の高密度
回路構成では、僅かなミスアライメントによっても低抵
抗接続が望まれる層と層との間に電気的相互接続が全く
存在しないか逆に高抵抗相互接続が存在することになる
程度に、スルーホールの許容誤差は小さい。従って、配
線コア相互のアライメントは、鍵となる位置決め工程、
即ち孔開け、回路構成の露光、層の一体的積層化の工程
、で光学的位置決めを要求する非常に厳密な位置決め操
作であることがわかる。このアライメントは現在はＸ線
調査と結合された取り付け手段によって実証されている
。アライメントに関する問題は、米国特許第４、７８８
、７６６号で論議されており、処理の間の２．００ｐｐ
ｍのキャップ収縮について記載されている。キャップ収
縮は、アライメントに大きく影響し、チップが取付けら
れるときいつも特に重要となる。
【０００８】加えて、キャップ製造プロセスにおけるプ
ロセス・フローはたった２つのコアを接合するために一
般に８工程以上もの多数の工程を含むが、本発明ではプ
ロセス工程が大幅に減少されている。
ロセス・フローはたった２つのコアを接合するために一
般に８工程以上もの多数の工程を含むが、本発明ではプ
ロセス工程が大幅に減少されている。
【０００９】本発明では、アライメントをサブ複合レベ
ルで電気的に点検することができるので、アライメント
のＸ線検査の必要性が減少される。
ルで電気的に点検することができるので、アライメント
のＸ線検査の必要性が減少される。
【００１０】過去においても、バイア直径が約１５ミル
（０．３８ ｍｍ ）以下である層アライメントについ
ての問題が留意された。米国特許第４、５６６、１８６
号では、ポリマーに分散された金属を含むシルクスクリ
ーンされた導電性ポリマーの厚膜上へ光画像形成可能な
誘電層を塗布することを含む方法が記載されている。バ
イアは、光画像形成可能な誘電体に露光されることによ
って、直径が約１ミル（０．０２５ ｍｍ ）から約５
ミル（０．１３ ｍｍ ）に小さくなることができる。 はんだマスキング工程も含まれる。しかしながら、この
米国特許で記載されたシルクスクリーニングのような技
術及び材料は、本発明の高密度プリント回路ボードの寸
法には不適当である。また、本発明は厚い導電ポリマー
を使用しない。
（０．３８ ｍｍ ）以下である層アライメントについ
ての問題が留意された。米国特許第４、５６６、１８６
号では、ポリマーに分散された金属を含むシルクスクリ
ーンされた導電性ポリマーの厚膜上へ光画像形成可能な
誘電層を塗布することを含む方法が記載されている。バ
イアは、光画像形成可能な誘電体に露光されることによ
って、直径が約１ミル（０．０２５ ｍｍ ）から約５
ミル（０．１３ ｍｍ ）に小さくなることができる。 はんだマスキング工程も含まれる。しかしながら、この
米国特許で記載されたシルクスクリーニングのような技
術及び材料は、本発明の高密度プリント回路ボードの寸
法には不適当である。また、本発明は厚い導電ポリマー
を使用しない。
【００１１】米国特許第３、９３４、３３５号は、アラ
イメント問題の多くの原因及び既知の達成された解決法
について記載している。この米国特許は、回路導体がそ
の上に適用される光活性誘電体の連続層を塗布し、露光
し、且つバイア開口及び回路構成パターンをそこに現像
することによって、アライメント問題を回避すると共に
層から層への孔開けを省略しようとするプロセスにおけ
る感光性誘電材料の使用について記載している。本発明
では、２Ｓ１Ｐ構造上の回路構成をカプセル化するため
に、おそらく感光性である誘電材料が現存の配線コア回
路構成上に塗布される。この誘電材料は回路導体が適用
されるベースとして、また信号層と電源層との間の誘電
層としては使用されないが、隣接する信号層の間（即ち
Ｓ２とＳ３の間、Ｓ４とＳ５の間等）の誘電層として用
いられる。
イメント問題の多くの原因及び既知の達成された解決法
について記載している。この米国特許は、回路導体がそ
の上に適用される光活性誘電体の連続層を塗布し、露光
し、且つバイア開口及び回路構成パターンをそこに現像
することによって、アライメント問題を回避すると共に
層から層への孔開けを省略しようとするプロセスにおけ
る感光性誘電材料の使用について記載している。本発明
では、２Ｓ１Ｐ構造上の回路構成をカプセル化するため
に、おそらく感光性である誘電材料が現存の配線コア回
路構成上に塗布される。この誘電材料は回路導体が適用
されるベースとして、また信号層と電源層との間の誘電
層としては使用されないが、隣接する信号層の間（即ち
Ｓ２とＳ３の間、Ｓ４とＳ５の間等）の誘電層として用
いられる。
【００１２】米国特許第４、６４８、１７９号は、位置
決め問題を回避する方法として、接合メタラジーで充填
されたバイアのパッドでの接合を、第１コアのポリイミ
ド誘電体の第２コアの同様の構造体へのラミネーション
と同時に行う方法について記載している。本発明はパッ
ドとパッドのアライメントを必要とせず、接合メタラジ
ー自身によって自己位置合わせする。
決め問題を回避する方法として、接合メタラジーで充填
されたバイアのパッドでの接合を、第１コアのポリイミ
ド誘電体の第２コアの同様の構造体へのラミネーション
と同時に行う方法について記載している。本発明はパッ
ドとパッドのアライメントを必要とせず、接合メタラジ
ー自身によって自己位置合わせする。
【００１３】サブ複合レベルで試験して高密度プリント
回路カード又はボードを組み立てるために、アライメン
ト用接合金属を用いて、誘電材料が各高密度配線コアを
カプセル化すると共にカプセル化された高密度コアが位
置合わせされるという本発明の方法又は構造は、当該技
術のどこにも記載されていない。更に、本発明の誘電体
は光活性であってもよいが、そうである必要はない。
回路カード又はボードを組み立てるために、アライメン
ト用接合金属を用いて、誘電材料が各高密度配線コアを
カプセル化すると共にカプセル化された高密度コアが位
置合わせされるという本発明の方法又は構造は、当該技
術のどこにも記載されていない。更に、本発明の誘電体
は光活性であってもよいが、そうである必要はない。
【００１４】
【発明が解決しようとする課題】従って、本発明の目的
は、先行技術で未解決又は完全には解決されなかった問
題を回避して、高密度回路ボードを提供することである
。
は、先行技術で未解決又は完全には解決されなかった問
題を回避して、高密度回路ボードを提供することである
。
【００１５】更に詳細には、本発明の目的は、層間のア
ライメント及び電気的通信のために接合金属で金属化さ
れたバイアを有する高密度回路ボードデバイスを製造す
ることである。
ライメント及び電気的通信のために接合金属で金属化さ
れたバイアを有する高密度回路ボードデバイスを製造す
ることである。
【００１６】本発明の他の目的は、導体間のスミアリン
グ又は短絡無しに、高密度回路ボードにバイア及びラン
ドを製造することである。
グ又は短絡無しに、高密度回路ボードにバイア及びラン
ドを製造することである。
【００１７】また本発明の目的は、コアレベル、サブ複
合レベル及び複合レベルで試験可能なプリント回路ボー
ドを提供することである。
合レベル及び複合レベルで試験可能なプリント回路ボー
ドを提供することである。
【００１８】更に本発明の目的は、従来のラミネーショ
ンプロセス及び現在使用されている設備に大きい変化を
もたらすことなく上記の目的を達成することである。
ンプロセス及び現在使用されている設備に大きい変化を
もたらすことなく上記の目的を達成することである。
【００１９】
【課題を解決するための手段】上記目的を達成するため
に、本発明の方法は、多層プリント回路ボードのために
カプセル化回路化電源コア（パワーコア）を製造するこ
とを伴い、予選択された領域に開口されたバイア及びラ
ンドを有する誘電材料でカプセル化された第１の回路化
電源コア（ｃｉｒｃｕｉｔｉｚｅｄ ｐｏｗｅｒ ｃｏ
ｒｅ、ＣＰＣ）を供給する工程と、第１の誘電材料層で
カプセル化回路化電源コアを被覆する工程と、回路化電
源コアの予選択されたバイア及びランドに対応する不連
続領域を第１の誘電材料層に開口する工程と、バイア内
、ランド上及び誘電材料層上に電気的に連続した金属層
を付着する工程と、電気的連続金属層を第２の誘電材料
層で被覆する工程と、回路化電源コアに予選択されたバ
イア及びランドに対応する不連続領域を第２の誘電材料
層に開口する工程と、少なくともその接合されるべき表
面が接合金属を含む開口バイアを金属化する工程と、第
２の誘電材料層を除去する工程と、電気的連続金属層を
除去する工程と、から成る。
に、本発明の方法は、多層プリント回路ボードのために
カプセル化回路化電源コア（パワーコア）を製造するこ
とを伴い、予選択された領域に開口されたバイア及びラ
ンドを有する誘電材料でカプセル化された第１の回路化
電源コア（ｃｉｒｃｕｉｔｉｚｅｄ ｐｏｗｅｒ ｃｏ
ｒｅ、ＣＰＣ）を供給する工程と、第１の誘電材料層で
カプセル化回路化電源コアを被覆する工程と、回路化電
源コアの予選択されたバイア及びランドに対応する不連
続領域を第１の誘電材料層に開口する工程と、バイア内
、ランド上及び誘電材料層上に電気的に連続した金属層
を付着する工程と、電気的連続金属層を第２の誘電材料
層で被覆する工程と、回路化電源コアに予選択されたバ
イア及びランドに対応する不連続領域を第２の誘電材料
層に開口する工程と、少なくともその接合されるべき表
面が接合金属を含む開口バイアを金属化する工程と、第
２の誘電材料層を除去する工程と、電気的連続金属層を
除去する工程と、から成る。
【００２０】また、得られた構造体も本発明である。
【００２１】
【作用】本発明によると、回路化電源コアを製造するた
めの方法が提供される。
めの方法が提供される。
【００２２】出発点は回路化電源コア（ＣＰＣ）であり
、図２（Ａ）に示されるように、外部に信号ライン及び
ランドを有すると共に２つの主要外部表面間に少なくと
も１つのバイアを有する誘電体被覆電源プレーンから成
る。図のコアは、その２つの信号プレーン／１つの電源
プレーンのために２Ｓ１Ｐコアとも呼ばれる。電源プレ
ーンは、例えばインバー又は銅、もしくは銅クラッドイ
ンバー又は銅クラッドモリブデンから成る。
、図２（Ａ）に示されるように、外部に信号ライン及び
ランドを有すると共に２つの主要外部表面間に少なくと
も１つのバイアを有する誘電体被覆電源プレーンから成
る。図のコアは、その２つの信号プレーン／１つの電源
プレーンのために２Ｓ１Ｐコアとも呼ばれる。電源プレ
ーンは、例えばインバー又は銅、もしくは銅クラッドイ
ンバー又は銅クラッドモリブデンから成る。
【００２３】完成ＣＰＣは誘電材料で被覆される。誘電
材料は感光性であってもなくてもよい。また、熱可塑性
又は熱硬化性の何れかである。何方の場合でも、接合金
属による接続が所望される各バイア−ランド位置で空洞
を形成するように、材料が処理される。感光性誘電体の
場合、感光性誘電材料の性質に依存して、紫外線、電子
線又はＸ線リソグラフィによって、材料は空洞を形成す
るために光処理される。感光性でない誘電体の場合は、
空洞は、接続が所望される位置で例えばレーザ・アブレ
ーションによって形成される。
材料は感光性であってもなくてもよい。また、熱可塑性
又は熱硬化性の何れかである。何方の場合でも、接合金
属による接続が所望される各バイア−ランド位置で空洞
を形成するように、材料が処理される。感光性誘電体の
場合、感光性誘電材料の性質に依存して、紫外線、電子
線又はＸ線リソグラフィによって、材料は空洞を形成す
るために光処理される。感光性でない誘電体の場合は、
空洞は、接続が所望される位置で例えばレーザ・アブレ
ーションによって形成される。
【００２４】空洞が形成され、清浄化された後、必要に
応じて構造体は外部表面全体に電気的連続金属薄層を付
着する金属化プロセスに処せられる。この金属の連続層
は、使用される接合金属が電気めっきプロセス（例えば
、鉛−錫、金、金−錫等）によって適用される場合に必
要である。接合金属は、構造体がさらされる積層条件と
適合するように選択される。金属化の後、フォトレジス
ト材料が塗布及び処理されて、所望のランド−バイア位
置に形成された空洞を分離する。次に接合金属が必要な
ところのみに適用される。次に、フォトレジスト材料が
剥離操作によって除去され、金属共通薄層がフラッシュ
エッチング・プロセスによって除去されて、適切な位置
に接合材料が残存する。接合金属は代替的に感光性誘電
材料の高さまでめっきされて接合されてもよい。ここで
ＣＰＣは、多数の信号プレーン及び電源プレーンを含む
複合体を形成するために、試験及び他のＣＰＣへの接合
の準備ができている。
応じて構造体は外部表面全体に電気的連続金属薄層を付
着する金属化プロセスに処せられる。この金属の連続層
は、使用される接合金属が電気めっきプロセス（例えば
、鉛−錫、金、金−錫等）によって適用される場合に必
要である。接合金属は、構造体がさらされる積層条件と
適合するように選択される。金属化の後、フォトレジス
ト材料が塗布及び処理されて、所望のランド−バイア位
置に形成された空洞を分離する。次に接合金属が必要な
ところのみに適用される。次に、フォトレジスト材料が
剥離操作によって除去され、金属共通薄層がフラッシュ
エッチング・プロセスによって除去されて、適切な位置
に接合材料が残存する。接合金属は代替的に感光性誘電
材料の高さまでめっきされて接合されてもよい。ここで
ＣＰＣは、多数の信号プレーン及び電源プレーンを含む
複合体を形成するために、試験及び他のＣＰＣへの接合
の準備ができている。
【００２５】応用例によっては、電気的接合に加えて誘
電体と誘電体との接合を得るために、接合前に誘電体が
ＣＰＣの頂部及び底部の両方に適用されねばならない。 １つの選択として感光性誘電材料の場合、金属化工程が
実行されない点を除いては頂部及び底部ＣＰＣは中央Ｃ
ＰＣと同様の方法で製造される。頂部コア及び底部コア
上に誘電体を適用するための必要条件は、接合金属の厚
さ、誘電体の厚さ及び導体間の所望の間隔によって決定
される。こうして、予め選択された数のコアが準備され
、従来通り積層され接合され、最後に硬化される。その
後、複合ユニットとして再び試験され、表面取付けチッ
プ又は他の構成要素が任意に備えられる。
電体と誘電体との接合を得るために、接合前に誘電体が
ＣＰＣの頂部及び底部の両方に適用されねばならない。 １つの選択として感光性誘電材料の場合、金属化工程が
実行されない点を除いては頂部及び底部ＣＰＣは中央Ｃ
ＰＣと同様の方法で製造される。頂部コア及び底部コア
上に誘電体を適用するための必要条件は、接合金属の厚
さ、誘電体の厚さ及び導体間の所望の間隔によって決定
される。こうして、予め選択された数のコアが準備され
、従来通り積層され接合され、最後に硬化される。その
後、複合ユニットとして再び試験され、表面取付けチッ
プ又は他の構成要素が任意に備えられる。
【００２６】
【実施例】本発明を実行する方法は添付の図面に説明さ
れている。
れている。
【００２７】図１（Ａ）は、同様のコアへ接合するため
に準備されたカプセル化回路化電源コア（ａ／ｋ／ａカ
プセル化配線コア）を示す。任意に感光性である誘電材
料１が、開口されたランド及びバイア領域を除くＣＰＣ
の頂上に配置される。Ａｕ、ＡｕＳｎ、ＳｎＰｂ、デン
ドライト状Ｃｕ又はペーストのような接合金属２によっ
て、バイアは充填され、ランドは被覆される。電源コア
自身３は、信号ライン５が上に配置された誘電材料４に
よって頂部及び底部が包囲されている。示された構造体
は、多層回路ボードのための組み立てブロックである。 図１（Ｂ）は、デンドライト状コネクタ６によって同様
の構造体へ接合されるために準備された図１（Ａ）の構
造体を示す。
に準備されたカプセル化回路化電源コア（ａ／ｋ／ａカ
プセル化配線コア）を示す。任意に感光性である誘電材
料１が、開口されたランド及びバイア領域を除くＣＰＣ
の頂上に配置される。Ａｕ、ＡｕＳｎ、ＳｎＰｂ、デン
ドライト状Ｃｕ又はペーストのような接合金属２によっ
て、バイアは充填され、ランドは被覆される。電源コア
自身３は、信号ライン５が上に配置された誘電材料４に
よって頂部及び底部が包囲されている。示された構造体
は、多層回路ボードのための組み立てブロックである。 図１（Ｂ）は、デンドライト状コネクタ６によって同様
の構造体へ接合されるために準備された図１（Ａ）の構
造体を示す。
【００２８】図２（Ａ）、（Ｂ）及び（Ｃ）は、２つの
付加的実施例の初期処理工程を示し、図３及び図４でそ
れぞれについて更に説明されている。図２（Ａ）は開口
バイア８を有する２Ｓ１Ｐ回路化電源コアを示す。図２
（Ｂ）は、任意に感光性である誘電材料１が全面に塗布
された後の図２（Ａ）を示す。図２（Ｃ）はバイア孔８
及びランド７が誘電材料に開口された後の図２（Ｂ）を
示す。
付加的実施例の初期処理工程を示し、図３及び図４でそ
れぞれについて更に説明されている。図２（Ａ）は開口
バイア８を有する２Ｓ１Ｐ回路化電源コアを示す。図２
（Ｂ）は、任意に感光性である誘電材料１が全面に塗布
された後の図２（Ａ）を示す。図２（Ｃ）はバイア孔８
及びランド７が誘電材料に開口された後の図２（Ｂ）を
示す。
【００２９】図３（Ａ）、（Ｂ）及び（Ｃ）は本発明の
実施例で図２（Ｃ）から継続する処理を説明する。図３
（Ａ）は、任意に銅スパッタされたクロムである電気的
連続層のフラッシュ・メタライゼーション９の後の図２
（Ｃ）を示す。図３（Ｂ）は、フォトレジストのような
誘電材料１が塗布され、バイア８及びランド７が開口さ
れて表面フラッシュ・メタライゼーション９のレベルよ
り上まで接合金属２で充填された後の図３（Ａ）を示す
。図３（Ｃ）は、フォトレジスト又は他の誘電体１の頂
部層及びフラッシュ・メタライゼーション層９が主表面
から除去された後の図３（Ｂ）を示し、バイア８及びラ
ンド７上で接合金属２のスタッドと呼ばれる僅かな突起
１０が表面に残存する。この構造は、雄型ＣＰＣと呼ば
れる。図３（Ｄ）は、２つの追加の雌型回路化電源コア
１１及び１２が各主表面に１つずつ接合されるプロセス
でアライメントされた後の図３（Ｃ）を示す。図におい
て雄型ＣＰＣの接合金属は、中間コア又はデンドライト
型突起６によって雌型の接合金属と接触されている。 ＣＰＣは、試験をパスすると、ペースト又ははんだボー
ルを任意に用いて積層され、永久的に接合される。前記
はんだボールは、キャピラリー作用又はトランジェント
液相接合によって、雌型ＣＰＣのバイアに入り込むウェ
ーブはんだを有する。トランジェント液相接合について
は、１９９０年６月１１日に米国特許商標庁に出願され
た、レイド（Ｒｅｉｄ）らにより本発明の譲受人へ譲渡
された同時係属中の出願第０７／５３６、１４５号に記
載されている。
実施例で図２（Ｃ）から継続する処理を説明する。図３
（Ａ）は、任意に銅スパッタされたクロムである電気的
連続層のフラッシュ・メタライゼーション９の後の図２
（Ｃ）を示す。図３（Ｂ）は、フォトレジストのような
誘電材料１が塗布され、バイア８及びランド７が開口さ
れて表面フラッシュ・メタライゼーション９のレベルよ
り上まで接合金属２で充填された後の図３（Ａ）を示す
。図３（Ｃ）は、フォトレジスト又は他の誘電体１の頂
部層及びフラッシュ・メタライゼーション層９が主表面
から除去された後の図３（Ｂ）を示し、バイア８及びラ
ンド７上で接合金属２のスタッドと呼ばれる僅かな突起
１０が表面に残存する。この構造は、雄型ＣＰＣと呼ば
れる。図３（Ｄ）は、２つの追加の雌型回路化電源コア
１１及び１２が各主表面に１つずつ接合されるプロセス
でアライメントされた後の図３（Ｃ）を示す。図におい
て雄型ＣＰＣの接合金属は、中間コア又はデンドライト
型突起６によって雌型の接合金属と接触されている。 ＣＰＣは、試験をパスすると、ペースト又ははんだボー
ルを任意に用いて積層され、永久的に接合される。前記
はんだボールは、キャピラリー作用又はトランジェント
液相接合によって、雌型ＣＰＣのバイアに入り込むウェ
ーブはんだを有する。トランジェント液相接合について
は、１９９０年６月１１日に米国特許商標庁に出願され
た、レイド（Ｒｅｉｄ）らにより本発明の譲受人へ譲渡
された同時係属中の出願第０７／５３６、１４５号に記
載されている。
【００３０】図４（Ａ）及び（Ｂ）は、本発明の代替実
施例において、図２（Ｃ）から継続する処理を説明する
。図４（Ａ）は、接合メタライゼーション２がバイア８
を充填し、ランド７を被覆した後の図３（Ｃ）を示し、
表面に僅かな突起が残されている。図４（Ｂ）は、２つ
の追加の回路化電源コア１１及び１２が各主表面に１つ
ずつ接合且つ積層されるプロセスでアライメントされた
後の図４（Ａ）を示す。接合金属２はキャピラリー作用
によって追加のコアのバイア８を充填する。
施例において、図２（Ｃ）から継続する処理を説明する
。図４（Ａ）は、接合メタライゼーション２がバイア８
を充填し、ランド７を被覆した後の図３（Ｃ）を示し、
表面に僅かな突起が残されている。図４（Ｂ）は、２つ
の追加の回路化電源コア１１及び１２が各主表面に１つ
ずつ接合且つ積層されるプロセスでアライメントされた
後の図４（Ａ）を示す。接合金属２はキャピラリー作用
によって追加のコアのバイア８を充填する。
【００３１】以下の実験は、カプセル化電源コアを製造
する際使用される材料を示すために報告するものである
。しかしながら、誘電材料及びそれと共に使用される接
合金属がそれぞれの硬化、ラミネーション及び融解の温
度に関して適合する限りは、本発明は記載された材料に
制限されるものではない。
する際使用される材料を示すために報告するものである
。しかしながら、誘電材料及びそれと共に使用される接
合金属がそれぞれの硬化、ラミネーション及び融解の温
度に関して適合する限りは、本発明は記載された材料に
制限されるものではない。
【００３２】 実験
感光性誘電体アプローチ及び非感光性アプローチの両方
によって実行可能性の実験を行った。感光性材料として
はＯＰＲ（最適化パーマネント・レジスト、米国特許第
４、９４０、６５１に記載）を使用した。非感光性材料
としては、ロジャーズ社（Ｒｏｇｅｒｓ Ｃｏｒｐｏｒ
ａｔｉｏｎ）から入手できる充填化ポリテトラフルオロ
エチレン（ＰＴＦＥ）を使用した。
によって実行可能性の実験を行った。感光性材料として
はＯＰＲ（最適化パーマネント・レジスト、米国特許第
４、９４０、６５１に記載）を使用した。非感光性材料
としては、ロジャーズ社（Ｒｏｇｅｒｓ Ｃｏｒｐｏｒ
ａｔｉｏｎ）から入手できる充填化ポリテトラフルオロ
エチレン（ＰＴＦＥ）を使用した。
【００３３】ＯＰＲ材料のプロセス・フローは以下の通
りである。
りである。
【００３４】 感光性誘電体
１．約１００℃の温度、３．３ミリバールの圧力で操作
されるデュポン社製ＳＭＶＬ−１３０真空ラミネータを
使用して、ＯＰＲ感光性誘電材料を回路化電源コア（Ｃ
ＰＣ）の表面へ塗布した。
されるデュポン社製ＳＭＶＬ−１３０真空ラミネータを
使用して、ＯＰＲ感光性誘電材料を回路化電源コア（Ｃ
ＰＣ）の表面へ塗布した。
【００３５】２．接合が後で成されるランド位置を除く
全面を露光できるアートワーク・パターンへ、ＯＰＲ感
光性誘電体を露光した。タマラックモデル（Ｔａｍａｒ
ａｃｋ ｍｏｄｅｌ）１６１ツールにより６００ｍＪの
露光エネルギで露光を行った。
全面を露光できるアートワーク・パターンへ、ＯＰＲ感
光性誘電体を露光した。タマラックモデル（Ｔａｍａｒ
ａｃｋ ｍｏｄｅｌ）１６１ツールにより６００ｍＪの
露光エネルギで露光を行った。
【００３６】３．露光の後、約１１０℃で約１０分間ユ
ニットをベークした。次にガンマブチロラクトン中でＯ
ＰＲを約３０〜６０秒間現像し、水洗浄及び乾燥を行っ
た。
ニットをベークした。次にガンマブチロラクトン中でＯ
ＰＲを約３０〜６０秒間現像し、水洗浄及び乾燥を行っ
た。
【００３７】４．総計４ｊのＵＶ（紫外光）源へコアを
露光した後１５０℃で約３０分ベークする第１ブランケ
ットによってＯＰＲの後現像硬化を促進した。
露光した後１５０℃で約３０分ベークする第１ブランケ
ットによってＯＰＲの後現像硬化を促進した。
【００３８】５．次の工程で塗布されるべき金属の接着
性を改良するために、緩やかな条件、即ち約３５ＰＳＩ
で酸化アルミニウムスラリーによってＯＰＲをベーパー
ブラスト操作した。
性を改良するために、緩やかな条件、即ち約３５ＰＳＩ
で酸化アルミニウムスラリーによってＯＰＲをベーパー
ブラスト操作した。
【００３９】６．ＯＰＲ表面に銅金属をスパッタした。
銅の厚さは約３０００Åであった。スパッタリング操作
は、Ｌｅｙｂｏｌｄ−Ｈｅｒａｅｕｓ モデルＺ６００
スパッタシステムで実行された。
は、Ｌｅｙｂｏｌｄ−Ｈｅｒａｅｕｓ モデルＺ６００
スパッタシステムで実行された。
【００４０】７．次にコアを以下のプロセスへさらすこ
とによって次のフォトレジストとの接着性を改良するた
めにスパッタ銅を処理した。 ＊ＨＣｌ洗浄（８％溶液）
２０秒 ＊
ＤＩ水で水洗
６０秒 ＊
炭酸ナトリウム洗浄（３０ｇ／ｌ）
３０秒 ＊水洗
６０秒 ＊ベンゾトリア
ゾール（４ｇ／ｌ）
９０秒 ＊ＤＩ水で水洗
６０秒 ＊オーブンで乾燥 （上記時間はずべて概略値であって、決定的なものでは
ない。）
とによって次のフォトレジストとの接着性を改良するた
めにスパッタ銅を処理した。 ＊ＨＣｌ洗浄（８％溶液）
２０秒 ＊
ＤＩ水で水洗
６０秒 ＊
炭酸ナトリウム洗浄（３０ｇ／ｌ）
３０秒 ＊水洗
６０秒 ＊ベンゾトリア
ゾール（４ｇ／ｌ）
９０秒 ＊ＤＩ水で水洗
６０秒 ＊オーブンで乾燥 （上記時間はずべて概略値であって、決定的なものでは
ない。）
【００４１】８．約１００℃で操作されるホットロール
・ラミネータを用いて、フォトレジスト（リストン（Ｒ
ｉｓｔｏｎ）タイプＴ１６８（０．６ミル厚）、ポリメ
チルメタクリレート（ＰＭＭＡ）、Ｅ． Ｉ． Ｄｕｐ
ｏｎｔ ｄｅ Ｎｅｍｏｕｒｓ ａｎｄ Ｃｏ． ）を
塗布した。
・ラミネータを用いて、フォトレジスト（リストン（Ｒ
ｉｓｔｏｎ）タイプＴ１６８（０．６ミル厚）、ポリメ
チルメタクリレート（ＰＭＭＡ）、Ｅ． Ｉ． Ｄｕｐ
ｏｎｔ ｄｅ Ｎｅｍｏｕｒｓ ａｎｄ Ｃｏ． ）を
塗布した。
【００４２】９．リストンフォトレジストを、露光レベ
ル３８ｍｊでＵ／Ｖ露光ツール（タマラックモデル１６
１）を用いて露光した。
ル３８ｍｊでＵ／Ｖ露光ツール（タマラックモデル１６
１）を用いて露光した。
【００４３】１０．リストンフォトレジストの現像を標
準リストン現像液で約５０秒行い、次に水洗及び乾燥を
行った。現像液は、ＭＣＦ（１，１，１−トリクロロエ
タン（ａ／ｋ／ａメチルクロロホルム））を使用した。
準リストン現像液で約５０秒行い、次に水洗及び乾燥を
行った。現像液は、ＭＣＦ（１，１，１−トリクロロエ
タン（ａ／ｋ／ａメチルクロロホルム））を使用した。
【００４４】１１．金接合金属をめっきし、リストンフ
ォトレジスト及び感光性誘電体の双方に、接合が成され
る位置で”ウェル”を形成した。実験では、金めっき厚
は１．８ミルであり、ＯＰＲ厚とほぼ一致した。めっき
浴は、セルレックス（Ｓｅｌ−Ｒｅｘ ）シアン化金浴
を使用した。
ォトレジスト及び感光性誘電体の双方に、接合が成され
る位置で”ウェル”を形成した。実験では、金めっき厚
は１．８ミルであり、ＯＰＲ厚とほぼ一致した。めっき
浴は、セルレックス（Ｓｅｌ−Ｒｅｘ ）シアン化金浴
を使用した。
【００４５】１２．金めっき工程の後、コアを塩化メチ
レン溶媒浴に約５０秒浸漬することによってフォトレジ
スト層を除去し、洗浄及び乾燥した。
レン溶媒浴に約５０秒浸漬することによってフォトレジ
スト層を除去し、洗浄及び乾燥した。
【００４６】１３．最後に、標準的銅エッチング溶液で
ある塩化第二銅へコアをさらすことによって、スパッタ
された銅共通層を除去した。他のどんな適切なエッチン
グ剤も有用であり、付加的に過硫酸ナトリウム溶液を含
む。
ある塩化第二銅へコアをさらすことによって、スパッタ
された銅共通層を除去した。他のどんな適切なエッチン
グ剤も有用であり、付加的に過硫酸ナトリウム溶液を含
む。
【００４７】次に上記工程１〜１３で処理されたカプセ
ル化電源コア構造体を同様に組み立てられた第２のユニ
ットへ、各コアの金めっきドットを位置合わせすると共
に金層間に熱圧着結合をもたらすのに十分な高温且つ高
圧でコアを積層して接合した。
ル化電源コア構造体を同様に組み立てられた第２のユニ
ットへ、各コアの金めっきドットを位置合わせすると共
に金層間に熱圧着結合をもたらすのに十分な高温且つ高
圧でコアを積層して接合した。
【００４８】上述のＯＰＲ材料の代わりにＨＴＭ材料を
用いて、同様のプロセスが配線コアを接合するために使
用可能であることは認識されるべきである。ＨＴＭ（高
温マスク）は、１９８９年７月２０日に米国特許商標庁
に出願された、ジェローム（Ｇｅｌｏｒｍｅ ）らによ
り本発明の譲受人へ譲渡された同時係属中の出願第０７
／３８２、３１１号に記載されている。
用いて、同様のプロセスが配線コアを接合するために使
用可能であることは認識されるべきである。ＨＴＭ（高
温マスク）は、１９８９年７月２０日に米国特許商標庁
に出願された、ジェローム（Ｇｅｌｏｒｍｅ ）らによ
り本発明の譲受人へ譲渡された同時係属中の出願第０７
／３８２、３１１号に記載されている。
【００４９】簡潔にいうと、感光性誘電材料は、２Ｓ１
Ｐ構造体上の回路構成をカプセル化するために使用され
る。次に材料はフォトイメージ化されて、隣接２Ｓ１Ｐ
構造体への電気的連続性が望まれる２Ｓ１Ｐ構造体上の
ランドへ接合メタラジーをめっきするための開口を形成
する。隣接２Ｓ１Ｐ構造体同士の接合は、接合金属で被
覆された対応ランドを、ラミネーションの間に金属−金
属界面で接合が生じるように位置合わせすることによっ
て達成される。接合メタラジーは、誘電体が積層される
温度で接合可能であるように選択される。試験は、複合
レベルと同様に、どんなサブ複合レベルででも実行でき
る。
Ｐ構造体上の回路構成をカプセル化するために使用され
る。次に材料はフォトイメージ化されて、隣接２Ｓ１Ｐ
構造体への電気的連続性が望まれる２Ｓ１Ｐ構造体上の
ランドへ接合メタラジーをめっきするための開口を形成
する。隣接２Ｓ１Ｐ構造体同士の接合は、接合金属で被
覆された対応ランドを、ラミネーションの間に金属−金
属界面で接合が生じるように位置合わせすることによっ
て達成される。接合メタラジーは、誘電体が積層される
温度で接合可能であるように選択される。試験は、複合
レベルと同様に、どんなサブ複合レベルででも実行でき
る。
【００５０】 非感光性誘電体
積層接合用のカプセル化回路化電源コア（ＣＰＣ）を組
み立てるために使用される第２の方法は、感光性誘電材
料が使用されない以下のプロセス・シーケンスで記載さ
れている。
み立てるために使用される第２の方法は、感光性誘電材
料が使用されない以下のプロセス・シーケンスで記載さ
れている。
【００５１】１．約３９０℃、３００〜５００ｐｓｉの
圧力におけるラミネーションによって、誘電材料をＣＰ
Ｃ表面へ塗布した。このプロセス・シーケンスでは、ロ
ジャース（Ｒｏｇｅｒｓ）２８１０及び２５１１誘電体
を使用した。
圧力におけるラミネーションによって、誘電材料をＣＰ
Ｃ表面へ塗布した。このプロセス・シーケンスでは、ロ
ジャース（Ｒｏｇｅｒｓ）２８１０及び２５１１誘電体
を使用した。
【００５２】２．ラミネーションの後、銅箔カバーシー
トをエッチングして、誘電体表面を露出させた。標準的
銅エッチング剤を使用した。
トをエッチングして、誘電体表面を露出させた。標準的
銅エッチング剤を使用した。
【００５３】３．次にコアをレーザで孔開けして、コア
−コア接合が成されるべき位置に”ウェル”を形成した
。レーザ孔開けパラメータは使用される装置構成に依存
し、エキシマー・レーザ及びＣＯ２ レーザの何れによ
ってもウェルは十分に形成された。
−コア接合が成されるべき位置に”ウェル”を形成した
。レーザ孔開けパラメータは使用される装置構成に依存
し、エキシマー・レーザ及びＣＯ２ レーザの何れによ
ってもウェルは十分に形成された。
【００５４】４．開口された”ウェル”のクリーニング
は、特にＣＯ２ レーザの場合に必要である。クリーニ
ングは、”ウェル”のサイズ及び深さに依存して、ベー
パーブラストのような機械的プロセス又はプラズマエッ
チングプロセスの何れかによって行われる。
は、特にＣＯ２ レーザの場合に必要である。クリーニ
ングは、”ウェル”のサイズ及び深さに依存して、ベー
パーブラストのような機械的プロセス又はプラズマエッ
チングプロセスの何れかによって行われる。
【００５５】５．”ウェル”を形成した後、誘電体表面
に銅金属をスパッタした。厚さはおよそ３０００Åであ
った。
に銅金属をスパッタした。厚さはおよそ３０００Åであ
った。
【００５６】６．次に、レジスト接着性を改良するため
に、上記ＯＰＲプロセスの第７工程で記載されたような
ＢＴＡ処理によって表面を処理した。
に、上記ＯＰＲプロセスの第７工程で記載されたような
ＢＴＡ処理によって表面を処理した。
【００５７】７．上記ＯＰＲプロセスの第８〜第１０工
程で記載したように、リストンフォトレジストを塗布し
、露光及び現像した。
程で記載したように、リストンフォトレジストを塗布し
、露光及び現像した。
【００５８】８．次にコアを約０．０００３インチ（０
．００８ ｍｍ ）の厚さへ付加的にめっきした。実施
では、無電解めっきプロセスによってコアをめっきした
が、スパッタされた銅共通層が存在するので、電解めっ
き浴も使用できる。
．００８ ｍｍ ）の厚さへ付加的にめっきした。実施
では、無電解めっきプロセスによってコアをめっきした
が、スパッタされた銅共通層が存在するので、電解めっ
き浴も使用できる。
【００５９】９．上記ＯＰＲプロセスの第１２及び第１
３工程で記載したように、めっきの後リストンレジスト
を除去し、共通層をエッチングした。
３工程で記載したように、めっきの後リストンレジスト
を除去し、共通層をエッチングした。
【００６０】１０．はんだウェーブ上でコアを通過させ
ることによって、銅めっきされた”ウェル”内へ接合金
属を配置した。はんだウェーブの効果は、接合位置で”
ウェル”にはんだを配置することである。
ることによって、銅めっきされた”ウェル”内へ接合金
属を配置した。はんだウェーブの効果は、接合位置で”
ウェル”にはんだを配置することである。
【００６１】同様のコア同士の接合は、各コア上のＳｎ
−Ｐｂが接合位置で接触するように、２つ以上のコアを
一体化することによって成される。組合せられたコアは
、次にはんだをリフローするためにラミネーション・プ
レスの熱サイクルによって処理される。これらのプロセ
ス・シーケンスは、実行可能性サンプルを組み立てるの
に使用される技術を示すために包含される。金及び錫−
鉛はいずれも、制限サイズ及び制限数の接合位置を有す
るサンプルを接合するために使用した。選択された誘電
体に大きく依存して、例えば金−錫、錫−ビスマス等の
他の金属が使用されてもよい。一般にエポキシベース誘
電体は、比較的低温で硬化及びラミネーションされる。 この温度は、特にエポキシに依存して、約１２５℃から
約１７５℃である。この温度範囲は、高温チップ接合サ
イクル又はサブ複合体の高温接合にとって適切ではない
。しかしながら、ＰＴＦＥベース誘電体は、約３９０℃
で積層され、高融点接合金属を含む高温の適用例に適切
である。
−Ｐｂが接合位置で接触するように、２つ以上のコアを
一体化することによって成される。組合せられたコアは
、次にはんだをリフローするためにラミネーション・プ
レスの熱サイクルによって処理される。これらのプロセ
ス・シーケンスは、実行可能性サンプルを組み立てるの
に使用される技術を示すために包含される。金及び錫−
鉛はいずれも、制限サイズ及び制限数の接合位置を有す
るサンプルを接合するために使用した。選択された誘電
体に大きく依存して、例えば金−錫、錫−ビスマス等の
他の金属が使用されてもよい。一般にエポキシベース誘
電体は、比較的低温で硬化及びラミネーションされる。 この温度は、特にエポキシに依存して、約１２５℃から
約１７５℃である。この温度範囲は、高温チップ接合サ
イクル又はサブ複合体の高温接合にとって適切ではない
。しかしながら、ＰＴＦＥベース誘電体は、約３９０℃
で積層され、高融点接合金属を含む高温の適用例に適切
である。
【００６２】好ましい実施例であると現在考えられるも
のを示すと共に記載したが、特許請求の範囲に定義され
たような本発明の範囲から逸脱することなく、種々の変
化及び修正が成され得ることは当業者にとって明らかで
あろう。
のを示すと共に記載したが、特許請求の範囲に定義され
たような本発明の範囲から逸脱することなく、種々の変
化及び修正が成され得ることは当業者にとって明らかで
あろう。
【００６３】
【発明の効果】上記に説明したように本発明の方法及び
構造体は、多層高密度プリント回路ボードにおけるアラ
イメント問題を解決すると共に、製造プロセスの工程数
を削減することができる。
構造体は、多層高密度プリント回路ボードにおけるアラ
イメント問題を解決すると共に、製造プロセスの工程数
を削減することができる。
【図１】（Ａ）は、カプセル化回路化電源コアの略断面
図を示す。（Ｂ）は、デンドライト状コネクタによって
同様の構造体と接合されるために準備された図１（Ａ）
の構造体の略断面図である。
図を示す。（Ｂ）は、デンドライト状コネクタによって
同様の構造体と接合されるために準備された図１（Ａ）
の構造体の略断面図である。
【図２】（Ａ）、（Ｂ）及び（Ｃ）は、本発明の初期処
理工程を示す略断面図である。
理工程を示す略断面図である。
【図３】（Ａ）及び（Ｂ）は、図２に続く処理工程を示
す略断面図である。（Ｃ）は、本発明のカプセル化回路
化電源コアの略断面図を示す。（Ｄ）は、（Ｃ）のアラ
イメント及びラミネーションを説明する略断面図である
。
す略断面図である。（Ｃ）は、本発明のカプセル化回路
化電源コアの略断面図を示す。（Ｄ）は、（Ｃ）のアラ
イメント及びラミネーションを説明する略断面図である
。
【図４】（Ａ）は、本発明の代替実施例のカプセル化回
路化電源コアの略断面図を示す。（Ｂ）は、（Ａ）のア
ライメント及びラミネーションを説明する略断面図であ
る。
路化電源コアの略断面図を示す。（Ｂ）は、（Ａ）のア
ライメント及びラミネーションを説明する略断面図であ
る。
１ 誘電材料
２ 接合金属
３ 電源コア
４ 誘電材料
５ 信号ライン
６ デンドライト状コネクタ
７ ランド
８ バイア
Claims (19)
- 【請求項１】 多層プリント回路ボード用のカプセル
化回路化電源コアを製造する方法であって、第１の誘電
材料層でカプセル化回路化電源コアを被覆する工程と、
回路化電源コアの予め選択されたバイア及びランドに対
応する不連続領域を第１の誘電材料層に開口する工程と
、バイア内、ランド上及び誘電材料層上に電気的に連続
した金属層を付着する工程と、電気的に連続した金属層
を第２の誘電材料層で被覆する工程と、回路化電源コア
の予め選択されたバイア及びランドに対応する不連続領
域を第２の誘電材料層に開口する工程と、少なくともそ
の接合されるべき表面が接合金属を含む開口されたバイ
アを金属化する工程と、第２の誘電材料層を除去する工
程と、電気的に連続した金属層を除去する工程と、を含
むカプセル化回路化電源コアの製造方法。 - 【請求項２】 回路化電源コアのバイア及び誘電材料
を、少なくとも１つの追加回路化電源コアの対応するバ
イア及び誘電材料へ位置合わせする工程と、バイアを電
気的に接合するため及び位置合わせされた誘電材料を複
合体へ接合するために十分な温度及び圧力下でコアを積
層する工程と、を更に含む請求項１記載のカプセル化回
路化電源コアの製造方法。 - 【請求項３】 カプセル化された第１の回路化電源コ
アを提供する前記工程は、高性能誘電材料でカプセル化
された第１の回路化電源コアを提供することを含む請求
項１記載のカプセル化回路化電源コアの製造方法。 - 【請求項４】 前記高性能誘電材料がフッ素化ポリマ
ーを含む請求項３記載のカプセル化回路化電源コアの製
造方法。 - 【請求項５】 第１の誘電材料層の表面を粗くした後
、金属層を付着させる追加の工程を含む請求項１記載の
カプセル化回路化電源コアの製造方法。 - 【請求項６】 第１の誘電材料層をベーパーブラスト
によって粗くすることを含む請求項５記載のカプセル化
回路化電源コアの製造方法。 - 【請求項７】 前記高性能誘電材料は充填材を含む請
求項３記載のカプセル化回路化電源コアの製造方法。 - 【請求項８】 前記第２の誘電材料層は感光性である
と共に、予め選択された領域を開口する前記工程が、感
光性誘電材料に予め選択されたバイア及びランドを露光
し現像することを含む請求項１記載のカプセル化回路化
電源コアの製造方法。 - 【請求項９】 試験を行う追加工程を含む請求項１記
載のカプセル化回路化電源コアの製造方法。 - 【請求項１０】 修復の追加工程を含む請求項９記載
のカプセル化回路化電源コアの製造方法。 - 【請求項１１】 第２の誘電材料層に予め選択された
領域を開口する前記工程がバイアをレーザで孔開けする
ことを含む請求項１記載のカプセル化回路化電源コアの
製造方法。 - 【請求項１２】 レーザー開口される前記バイアはブ
ラインドバイアである請求項１１記載のカプセル化回路
化電源コアの製造方法。 - 【請求項１３】 前記接合金属がはんだを含む請求項
１記載のカプセル化回路化電源コアの製造方法。 - 【請求項１４】 前記はんだは、金、銅、錫、鉛、ビ
スマス及びその合金を含むグループから選択される請求
項１３記載のカプセル化回路化電源コアの製造方法。 - 【請求項１５】 前記電気的に連続した層がスパッタ
リングによってスパッタ蒸着されることを含む請求項１
記載のカプセル化回路化電源コアの製造方法。 - 【請求項１６】 前記接合金属は、アライメント及び
ラミネーションの前の一時的接続及び試験のためのデン
ドライト又は錐体を備える請求項１記載のカプセル化回
路化電源コアの製造方法。 - 【請求項１７】 請求項１記載のカプセル化回路化電
源コア製造方法によって製造される高性能プリント回路
ボード。 - 【請求項１８】 複数の回路化電源コアと、各回路化
電源コアを覆う誘電材料層と、回路化電源コア上の予め
選択された接合位置に形成された少なくとも１つのバイ
アと、複数のコアの内、第１コアのバイアを第２コアの
対応するバイアへ接続すると共に、各コア上を覆うそれ
ぞれの誘電材料の開口を貫通するはんだ接合金属スタッ
ドと、を備えた高性能プリント回路ボード。 - 【請求項１９】 少なくとも１つの表面取付けチップ
を更に含む請求項１８記載の高性能プリント回路ボード
。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US605615 | 1990-10-30 | ||
| US07/605,615 US5129142A (en) | 1990-10-30 | 1990-10-30 | Encapsulated circuitized power core alignment and lamination |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04234197A true JPH04234197A (ja) | 1992-08-21 |
| JPH088413B2 JPH088413B2 (ja) | 1996-01-29 |
Family
ID=24424457
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3216228A Expired - Lifetime JPH088413B2 (ja) | 1990-10-30 | 1991-08-02 | カプセル化回路化電源コアの製造方法及び高性能プリント回路ボード |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5129142A (ja) |
| JP (1) | JPH088413B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06232561A (ja) * | 1992-12-23 | 1994-08-19 | Internatl Business Mach Corp <Ibm> | 多層プリント回路基板またはカードおよびその製作方法、およびボール・ディスペンサ |
| JP2019192896A (ja) * | 2018-04-26 | 2019-10-31 | ダエダック エレクトロニクス カンパニー リミテッドＤａｅｄｕｃｋ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．， Ｌｔｄ． | プリント回路基板の製造方法 |
| JP2022507048A (ja) * | 2018-11-09 | 2022-01-18 | グアンジョウ ファン バン エレクトロニクス カンパニー，リミテッド | コネクタ及びその製造方法 |
| JP2022507049A (ja) * | 2018-11-09 | 2022-01-18 | グアンジョウ ファン バン エレクトロニクス カンパニー，リミテッド | フレキシブルコネクタ及びその製造方法 |
Families Citing this family (74)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5597313A (en) * | 1986-06-19 | 1997-01-28 | Labinal Components And Systems, Inc. | Electrical connectors |
| US5672062A (en) * | 1991-01-30 | 1997-09-30 | Labinal Components And Systems, Inc. | Electrical connectors |
| US5704794A (en) * | 1986-12-29 | 1998-01-06 | Labinal Components And Systems, Inc. | Electrical connectors |
| US5948533A (en) * | 1990-02-09 | 1999-09-07 | Ormet Corporation | Vertically interconnected electronic assemblies and compositions useful therefor |
| JPH0480991A (ja) * | 1990-07-24 | 1992-03-13 | Cmk Corp | プリント配線板の製造方法 |
| US5677515A (en) * | 1991-10-18 | 1997-10-14 | Trw Inc. | Shielded multilayer printed wiring board, high frequency, high isolation |
| US5224265A (en) * | 1991-10-29 | 1993-07-06 | International Business Machines Corporation | Fabrication of discrete thin film wiring structures |
| EP0619935B1 (en) * | 1991-12-31 | 1998-05-13 | Tessera, Inc. | Multi-layer circuit construction methods and structures with customization features and components for use therein |
| US5367764A (en) * | 1991-12-31 | 1994-11-29 | Tessera, Inc. | Method of making a multi-layer circuit assembly |
| US5282312A (en) * | 1991-12-31 | 1994-02-01 | Tessera, Inc. | Multi-layer circuit construction methods with customization features |
| JP2707903B2 (ja) * | 1992-01-28 | 1998-02-04 | 日本電気株式会社 | 多層プリント配線板の製造方法 |
| US5287619A (en) * | 1992-03-09 | 1994-02-22 | Rogers Corporation | Method of manufacture multichip module substrate |
| US5440805A (en) * | 1992-03-09 | 1995-08-15 | Rogers Corporation | Method of manufacturing a multilayer circuit |
| US5342207A (en) * | 1992-12-14 | 1994-08-30 | Hughes Aircraft Company | Electrical interconnection method and apparatus utilizing raised connecting means |
| US5406034A (en) * | 1992-12-21 | 1995-04-11 | Motorola, Inc. | Circuit board having stepped vias |
| US5401913A (en) * | 1993-06-08 | 1995-03-28 | Minnesota Mining And Manufacturing Company | Electrical interconnections between adjacent circuit board layers of a multi-layer circuit board |
| US5362534A (en) * | 1993-08-23 | 1994-11-08 | Parlex Corporation | Multiple layer printed circuit boards and method of manufacture |
| US5359767A (en) * | 1993-08-26 | 1994-11-01 | International Business Machines Corporation | Method of making multilayered circuit board |
| US5435480A (en) * | 1993-12-23 | 1995-07-25 | International Business Machines Corporation | Method for filling plated through holes |
| US5561593A (en) * | 1994-01-27 | 1996-10-01 | Vicon Enterprises, Inc. | Z-interface-board |
| US5699610A (en) * | 1994-04-22 | 1997-12-23 | Nec Corporation | Process for connecting electronic devices |
| US5590460A (en) | 1994-07-19 | 1997-01-07 | Tessera, Inc. | Method of making multilayer circuit |
| US5509200A (en) * | 1994-11-21 | 1996-04-23 | International Business Machines Corporation | Method of making laminar stackable circuit board structure |
| US5661267A (en) * | 1995-03-15 | 1997-08-26 | Northrop Grumman Corporation | Detector alignment board |
| US5619018A (en) * | 1995-04-03 | 1997-04-08 | Compaq Computer Corporation | Low weight multilayer printed circuit board |
| US5876842A (en) * | 1995-06-07 | 1999-03-02 | International Business Machines Corporation | Modular circuit package having vertically aligned power and signal cores |
| US5699613A (en) * | 1995-09-25 | 1997-12-23 | International Business Machines Corporation | Fine dimension stacked vias for a multiple layer circuit board structure |
| US6247228B1 (en) * | 1996-08-12 | 2001-06-19 | Tessera, Inc. | Electrical connection with inwardly deformable contacts |
| US5847327A (en) * | 1996-11-08 | 1998-12-08 | W.L. Gore & Associates, Inc. | Dimensionally stable core for use in high density chip packages |
| JPH10275966A (ja) * | 1997-01-30 | 1998-10-13 | Ibiden Co Ltd | プリント配線板及びその製造方法 |
| US6188028B1 (en) | 1997-06-09 | 2001-02-13 | Tessera, Inc. | Multilayer structure with interlocking protrusions |
| JP3739907B2 (ja) * | 1997-10-07 | 2006-01-25 | 松下電器産業株式会社 | チップ搭載済基板のプラズマクリーニング方法 |
| KR100271656B1 (ko) * | 1998-05-30 | 2000-11-15 | 김영환 | 비지에이 반도체 패키지 및 그 제조방법 |
| US6076726A (en) * | 1998-07-01 | 2000-06-20 | International Business Machines Corporation | Pad-on-via assembly technique |
| US6449840B1 (en) * | 1998-09-29 | 2002-09-17 | Delphi Technologies, Inc. | Column grid array for flip-chip devices |
| US6163957A (en) * | 1998-11-13 | 2000-12-26 | Fujitsu Limited | Multilayer laminated substrates with high density interconnects and methods of making the same |
| SG82591A1 (en) * | 1998-12-17 | 2001-08-21 | Eriston Technologies Pte Ltd | Bumpless flip chip assembly with solder via |
| TW411737B (en) * | 1999-03-09 | 2000-11-11 | Unimicron Technology Corp | A 2-stage process to form micro via |
| US6291779B1 (en) * | 1999-06-30 | 2001-09-18 | International Business Machines Corporation | Fine pitch circuitization with filled plated through holes |
| US6521844B1 (en) * | 1999-10-29 | 2003-02-18 | International Business Machines Corporation | Through hole in a photoimageable dielectric structure with wired and uncured dielectric |
| US6804881B1 (en) * | 2000-05-12 | 2004-10-19 | Shipley Company, L.L.C. | Multilayer circuit board manufacturing process |
| US6388204B1 (en) * | 2000-08-29 | 2002-05-14 | International Business Machines Corporation | Composite laminate circuit structure and methods of interconnecting the same |
| US6495053B1 (en) * | 2000-08-30 | 2002-12-17 | Visteon Global Tech, Inc. | Electrical circuit board and a method for making the same |
| US6931723B1 (en) | 2000-09-19 | 2005-08-23 | International Business Machines Corporation | Organic dielectric electronic interconnect structures and method for making |
| US7228623B2 (en) * | 2001-03-08 | 2007-06-12 | Ppg Industries Ohio, Inc. | Process for fabricating a multi layer circuit assembly |
| US8065795B2 (en) | 2001-03-08 | 2011-11-29 | Ppg Industries Ohio, Inc | Multi-layer circuit assembly and process for preparing the same |
| US6768064B2 (en) * | 2001-07-10 | 2004-07-27 | Fujikura Ltd. | Multilayer wiring board assembly, multilayer wiring board assembly component and method of manufacture thereof |
| US6810583B2 (en) * | 2001-08-07 | 2004-11-02 | International Business Machines Corporation | Coupling of conductive vias to complex power-signal substructures |
| US7080445B2 (en) * | 2001-10-31 | 2006-07-25 | Denso Corporation | Method for connecting printed circuit boards and connected printed circuit boards |
| US20030080174A1 (en) * | 2001-10-31 | 2003-05-01 | Kennedy Craig M. | Header for surface mount between parallel circuit boards |
| TWI286826B (en) * | 2001-12-28 | 2007-09-11 | Via Tech Inc | Semiconductor package substrate and process thereof |
| US6747216B2 (en) * | 2002-02-04 | 2004-06-08 | Intel Corporation | Power-ground plane partitioning and via connection to utilize channel/trenches for power delivery |
| KR100499004B1 (ko) * | 2002-12-18 | 2005-07-01 | 삼성전기주식회사 | 광비아홀을 구비하는 인쇄회로기판 및 가공 공정 |
| US6809269B2 (en) * | 2002-12-19 | 2004-10-26 | Endicott Interconnect Technologies, Inc. | Circuitized substrate assembly and method of making same |
| US6872589B2 (en) * | 2003-02-06 | 2005-03-29 | Kulicke & Soffa Investments, Inc. | High density chip level package for the packaging of integrated circuits and method to manufacture same |
| TW579665B (en) * | 2003-04-23 | 2004-03-11 | Via Tech Inc | Vertical routing structure |
| US20050041405A1 (en) * | 2003-08-22 | 2005-02-24 | Intel Corporation | Stacked via structure that includes a skip via |
| US20050081376A1 (en) * | 2003-10-21 | 2005-04-21 | Sir Jiun H. | Robust interlocking via |
| US7270845B2 (en) * | 2004-03-31 | 2007-09-18 | Endicott Interconnect Technologies, Inc. | Dielectric composition for forming dielectric layer for use in circuitized substrates |
| US7078816B2 (en) * | 2004-03-31 | 2006-07-18 | Endicott Interconnect Technologies, Inc. | Circuitized substrate |
| US7145221B2 (en) * | 2004-03-31 | 2006-12-05 | Endicott Interconnect Technologies, Inc. | Low moisture absorptive circuitized substrate, method of making same, electrical assembly utilizing same, and information handling system utilizing same |
| JP2007198341A (ja) * | 2006-01-30 | 2007-08-09 | Sanden Corp | 電動圧縮機及び該電動圧縮機を用いた車両用空調システム |
| JP5125389B2 (ja) * | 2007-10-12 | 2013-01-23 | 富士通株式会社 | 基板の製造方法 |
| JP2009099621A (ja) * | 2007-10-12 | 2009-05-07 | Fujitsu Ltd | 基板の製造方法 |
| US7874065B2 (en) * | 2007-10-31 | 2011-01-25 | Nguyen Vinh T | Process for making a multilayer circuit board |
| US20090241332A1 (en) * | 2008-03-28 | 2009-10-01 | Lauffer John M | Circuitized substrate and method of making same |
| US20110017498A1 (en) * | 2009-07-27 | 2011-01-27 | Endicott Interconnect Technologies, Inc. | Photosensitive dielectric film |
| TW201134337A (en) * | 2010-03-25 | 2011-10-01 | Kinik Co | Method for manufacturing substrate and the structure thereof |
| JP5533596B2 (ja) * | 2010-11-25 | 2014-06-25 | 富士通株式会社 | プリント配線板の製造方法、プリント配線板及び電子機器 |
| JP6516023B2 (ja) * | 2016-01-07 | 2019-05-22 | 株式会社村田製作所 | 多層基板、電子機器及び多層基板の製造方法 |
| US10750614B2 (en) | 2017-06-12 | 2020-08-18 | Invensas Corporation | Deformable electrical contacts with conformable target pads |
| AT520301B1 (de) * | 2017-10-12 | 2019-03-15 | Zkw Group Gmbh | Verfahren zum erzeugen einer leiterplatte mit thermischen durchkontaktierungen, sowie leiterplatte |
| US10405421B2 (en) * | 2017-12-18 | 2019-09-03 | International Business Machines Corporation | Selective dielectric resin application on circuitized core layers |
| US11785707B2 (en) * | 2021-01-21 | 2023-10-10 | Unimicron Technology Corp. | Circuit board and manufacturing method thereof and electronic device |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3676566A (en) * | 1967-08-18 | 1972-07-11 | Du Pont | Laminar structures of polyimide and fluorocarbon polymers |
| US3934334A (en) * | 1974-04-15 | 1976-01-27 | Texas Instruments Incorporated | Method of fabricating metal printed wiring boards |
| US3984244A (en) * | 1974-11-27 | 1976-10-05 | E. I. Du Pont De Nemours And Company | Process for laminating a channeled photosensitive layer on an irregular surface |
| JPS55156395A (en) * | 1979-05-24 | 1980-12-05 | Fujitsu Ltd | Method of fabricating hollow multilayer printed board |
| US4394712A (en) * | 1981-03-18 | 1983-07-19 | General Electric Company | Alignment-enhancing feed-through conductors for stackable silicon-on-sapphire wafers |
| US4670770A (en) * | 1984-02-21 | 1987-06-02 | American Telephone And Telegraph Company | Integrated circuit chip-and-substrate assembly |
| EP0263222B1 (en) * | 1986-10-08 | 1992-03-25 | International Business Machines Corporation | Method of forming solder terminals for a pinless ceramic module |
| US4803450A (en) * | 1987-12-14 | 1989-02-07 | General Electric Company | Multilayer circuit board fabricated from silicon |
| US4868350A (en) * | 1988-03-07 | 1989-09-19 | International Business Machines Corporation | High performance circuit boards |
| US4864722A (en) * | 1988-03-16 | 1989-09-12 | International Business Machines Corporation | Low dielectric printed circuit boards |
| US4854038A (en) * | 1988-03-16 | 1989-08-08 | International Business Machines Corporation | Modularized fabrication of high performance printed circuit boards |
| JP2603102B2 (ja) * | 1988-05-12 | 1997-04-23 | イビデン株式会社 | 電子部品搭載用基板の製造方法 |
| US4845311A (en) * | 1988-07-21 | 1989-07-04 | Hughes Aircraft Company | Flexible coaxial cable apparatus and method |
-
1990
- 1990-10-30 US US07/605,615 patent/US5129142A/en not_active Expired - Fee Related
-
1991
- 1991-08-02 JP JP3216228A patent/JPH088413B2/ja not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06232561A (ja) * | 1992-12-23 | 1994-08-19 | Internatl Business Mach Corp <Ibm> | 多層プリント回路基板またはカードおよびその製作方法、およびボール・ディスペンサ |
| JP2019192896A (ja) * | 2018-04-26 | 2019-10-31 | ダエダック エレクトロニクス カンパニー リミテッドＤａｅｄｕｃｋ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．， Ｌｔｄ． | プリント回路基板の製造方法 |
| JP2022507048A (ja) * | 2018-11-09 | 2022-01-18 | グアンジョウ ファン バン エレクトロニクス カンパニー，リミテッド | コネクタ及びその製造方法 |
| JP2022507049A (ja) * | 2018-11-09 | 2022-01-18 | グアンジョウ ファン バン エレクトロニクス カンパニー，リミテッド | フレキシブルコネクタ及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH088413B2 (ja) | 1996-01-29 |
| US5129142A (en) | 1992-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04234197A (ja) | カプセル化回路化電源コアの製造方法及び高性能プリント回路ボード | |
| US5229550A (en) | Encapsulated circuitized power core alignment and lamination | |
| US5869899A (en) | High density interconnect substrate and method of manufacturing same | |
| KR100268742B1 (ko) | 고밀도 인쇄회로 기판에 패드를 부착하는 방법,다중층 인쇄회로 기판의 형성 방법 및 다중층 회로기판 | |
| US6098280A (en) | Process for forming multi-layer electronic structures including a cap for providing a flat surface for DCA and solder ball attach and for sealing plated through holes | |
| US3464855A (en) | Process for forming interconnections in a multilayer circuit board | |
| JP2522869B2 (ja) | 多層回路装置の製造方法 | |
| US5665650A (en) | Method for manufacturing a high density electronic circuit assembly | |
| US6638607B1 (en) | Method and structure for producing Z-axis interconnection assembly of printed wiring board elements | |
| US20060180346A1 (en) | High aspect ratio plated through holes in a printed circuit board | |
| JPH10214920A (ja) | 改良型ポリテトラフルオロエチレン薄膜チップ・キャリア | |
| GB2313713A (en) | High-density mounting method for and structure of electronic circuit board | |
| JP3577421B2 (ja) | 半導体装置用パッケージ | |
| US6009620A (en) | Method of making a printed circuit board having filled holes | |
| JPH02260491A (ja) | プリント回路板及びその製造方法 | |
| US6080668A (en) | Sequential build-up organic chip carrier and method of manufacture | |
| KR100339252B1 (ko) | 땜납범프(bump)를갖춘반도체장치및그의제조방법 | |
| US6427323B2 (en) | Method for producing conductor interconnect with dendrites | |
| US6294477B1 (en) | Low cost high density thin film processing | |
| US7427716B2 (en) | Microvia structure and fabrication | |
| US6020049A (en) | Product for producing viaholes in reinforced laminates and the related method for manufacturing viaholes | |
| JP4589519B2 (ja) | 半導体回路部品の製造方法 | |
| JP2001308484A (ja) | 回路基板及びその製造方法 | |
| KR100498977B1 (ko) | Ｅ-ｂｇａ 인쇄회로기판의 공동 내벽을 도금하는 방법 | |
| KR20020022477A (ko) | 물리적 기상 증착법을 이용한 빌드업 다층 인쇄회로판제조방법 |