JP2019192896A - プリント回路基板の製造方法 - Google Patents
プリント回路基板の製造方法 Download PDFInfo
- Publication number
- JP2019192896A JP2019192896A JP2018214406A JP2018214406A JP2019192896A JP 2019192896 A JP2019192896 A JP 2019192896A JP 2018214406 A JP2018214406 A JP 2018214406A JP 2018214406 A JP2018214406 A JP 2018214406A JP 2019192896 A JP2019192896 A JP 2019192896A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- sublayer
- layer
- adhesive film
- cured
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- 238000000034 method Methods 0.000 claims abstract description 34
- 229910052802 copper Inorganic materials 0.000 claims abstract description 24
- 239000010949 copper Substances 0.000 claims abstract description 24
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 23
- 239000004593 Epoxy Substances 0.000 claims abstract description 22
- 238000005728 strengthening Methods 0.000 claims abstract description 6
- 239000002313 adhesive film Substances 0.000 claims description 23
- 238000003475 lamination Methods 0.000 claims description 13
- 238000005553 drilling Methods 0.000 claims description 3
- 238000003825 pressing Methods 0.000 claims description 2
- 230000035515 penetration Effects 0.000 abstract 3
- 238000009413 insulation Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 29
- 238000010586 diagram Methods 0.000 description 25
- 239000000758 substrate Substances 0.000 description 8
- 238000007747 plating Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 239000012790 adhesive layer Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000001311 chemical methods and process Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/0047—Drilling of holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10378—Interposers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/06—Lamination
- H05K2203/061—Lamination of previously made multilayered subassemblies
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
- H05K2203/107—Using laser light
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
Abstract
【課題】高アスペクト比の孔を有する比較的厚い回路基板を製作する方法を提供する。【解決手段】プリント回路基板の製造方法であって、内壁が電解銅めっきされた第1貫通孔を有する、銅と絶縁層との互い違いの組み合わせを含むサブレイヤを形成するステップ、強化(硬化)エポキシ層100bと、エポキシ層の両面の上に導電性インク130で充填された第2貫通孔を有する接着フィルム200bとを含む、サブレイヤ取り付け構造を形成するステップ及び第1貫通孔と第2貫通孔とが整列するように、上部サブレイヤと下部サブレイヤとの間に接触させてサブレイヤ取り付け構造を敷設し、完全強化(硬化)工程を行うステップを含む。【選択図】図2b
Description
本発明は、プリント回路基板(PCB)の製造方法に関し、より詳細には、高アスペクト比、例えば36:1より大きい孔を有する厚い、例えば8Tよりも厚い多層回路基板を製作する方法に関する。
図1a、図1b、図1c、図1dは、多層PCBを製造するための典型的なプレスラミネーションプロセスを示す概略図である。図1aおよび1bを参照して、プレスラミネーションは、PREPREG(PPG、20)を2つのサブレイヤ(ボードA、10;およびボードB、30)の間に敷設し、積み重ねられた層をプレスすることによって実行されることが分かる。ここで、サブレイヤは、多層回路基板であってもよい。2つのサブレイヤの間にサンドイッチのように挿入されるPREPREG(20)は、未硬化(強化されていない)のエポキシであってもよい。
ドリル工程によりスルーホール(40)を作製し、スルーホールの内壁面に電解銅めっきを施すことにより、サブレイヤの各銅層が電気的に接続される。図1dを参照して、ソルダレジスト(50)が基板の表面に印刷されていることがわかる。
近年、回路の最小フィーチャサイズが縮小するにつれて、回路基板の厚さが厚くなる(さらに8Tよりも厚い)。さらに、アスペクト比は36:1よりも大きくなり、微細パターン生成の必要性のために回路基板内にさらに多くのサブレイヤが積層される。しかし、アスペクト比が増加すると、電解銅めっきによって孔を埋めることがさらに困難になる。さらに、回路基板の厚さが厚くなると、ドリル工程はさらに困難になる。
したがって、本発明の目的は、高アスペクト比の孔を有する比較的厚い回路基板を製作する方法を提供することである。
本発明は、従来のプレスラミネーション法を採用しないという特徴を有する。従来のPREPREGを使用する代わりに、本発明はCCL(銅被覆ラミネート)層、接着フィルムおよび導電性インクを使用する。
本発明は、高温高圧プレスプロセス(ラミネーションプロセス)を採用しないという特徴を有する。サブレイヤを取り付けるのにPREPREGは使用されない。
本発明は、従来のプレスラミネーション法を採用しないという特徴を有する。従来のPREPREGを使用する代わりに、本発明はCCL(銅被覆ラミネート)層、接着フィルムおよび導電性インクを使用する。
本発明は、高温高圧プレスプロセス(ラミネーションプロセス)を採用しないという特徴を有する。サブレイヤを取り付けるのにPREPREGは使用されない。
本発明によれば、強化(硬化した)エポキシの両面に接着フィルムとキャリアを取り付けることにより、サブレイヤ取り付け構造が形成される。強化したエポキシは、CCLから銅層を除去することによって容易に得ることができる。次いで、構造体を硬化させ(第1の硬化工程)、孔をドリル工程によって形成する。次に、孔に導電性インクを充填して銅プラグを形成する。その後、導電性インクを強化させるために第2の硬化処理が行われる。最後に、キャリアを剥がして接着フィルムの表面を露出させる。この構造は、導電用の硬化したインクで充填された孔を有するエポキシの上にある接着フィルムの露出した表面を含み、これはサブレイヤ取り付け構造と呼ばれている。
ここで、本発明によれば、これら2つのサブレイヤの間にサブレイヤ取り付け構造を挿入することによって、上部サブレイヤと下部サブレイヤを積み重ねることができ、接着フィルムがサブレイヤを取り付け、孔に差し込まれた導電性インクが、サブレイヤの孔の電解銅めっき層と電気的に接触する。
本発明による製造方法の好ましい実施形態および構成的特徴について、図2〜7の添付図面を参照して詳細に説明する。
本発明は、高温高圧プレス工程(ラミネーション工程)を採用しないという特徴を有する。本発明は、接着フィルムおよび導電性インクを適用することを特徴とする。さらにまた、従来の技術では未硬化エポキシ樹脂PREPREGを用いている。一方で、本発明は硬化エポキシ、すなわち強化エポキシを使用する。
本発明は、プリント回路基板の製造方法であって、内壁が電解銅めっきされた第1貫通孔を有する、銅と絶縁層との互い違いの組み合わせを含むサブレイヤを形成するステップと、強化(硬化)エポキシ層と、前記エポキシ層の両面上に導電性インクで充填された第2貫通孔を有する接着フィルムとを含む、サブレイヤ取り付け構造を形成するステップと、(c)前記第1貫通孔と前記第2貫通孔とが整列するように、上部サブレイヤと下部サブレイヤとの間に接触させて前記サブレイヤ取り付け構造を敷設し、完全強化(硬化)工程を行うステップとを含む。
図2a、図2bおよび図2cは、本発明の第1の好ましい実施形態によるサブレイヤ取り付け構造を適用することによるプリント回路基板の製作を示す概略図である。
図2aは、基本的な実施形態として、本発明によるサブレイヤ取り付け構造を挟んで2つのサブレイヤを積み重ねる技術を示す。本発明に従って多数のサブレイヤを積み重ねることも可能である。
図2を参照すると、各サブレイヤ(基板Aおよび基板B)は、銅層および絶縁層のいくつかの層の組み合わせを含む。サブレイヤはまた、層の間の電気的接続のための孔を有する。図2bおよび図2cに示すように、サブレイヤ取り付け構造は上部サブレイヤと下部サブレイヤを一体にする。
本発明によるサブレイヤ取り付け構造は、硬化したエポキシ(100b)の上にコーティングされた接着フィルム(200)を含む。接着フィルム(200b)は、上部サブレイヤと下部サブレイヤとを一体化するために作用する。強化したエポキシ(100b)は、電気的接続のためにサブレイヤの孔と整列した孔を有する。サブレイヤ取り付け構造の孔の内側は、これも強化された導電性インクで塞がれている。サブレイヤ取り付け構造を介してサブレイヤを積み重ねるとき、孔に差し込まれた導電性インク(130)は、サブレイヤの孔の壁上の電解銅めっき層を電気的に接続する。
図3a、図3bおよび図3cは、本発明の第1の好ましい実施形態によるサブレイヤ取り付け構造の製作を示す概略図である。
図3aを参照して、CCLの上面および底面両方の各銅層(100a、100c)が除去され、硬化エポキシ、すなわち強化エポキシ(100b)を得る。図3bを参照して、強化エポキシ(100b)の両側に接着フィルムをコーティングする。
図3aを参照して、CCLの上面および底面両方の各銅層(100a、100c)が除去され、硬化エポキシ、すなわち強化エポキシ(100b)を得る。図3bを参照して、強化エポキシ(100b)の両側に接着フィルムをコーティングする。
ここで、接着層は、ベースフィルム(200a)、接着フィルム(200b)およびキャリアテープ(200c)を含む。図3bに示すように、エポキシ(100b)の表面上に接着層を取り付ける際には、ベースフィルム(200c)を剥がして接着フィルム(200b)とキャリアテープ(200a)を取り付ける。その後、硬化工程(第1の硬化工程)が続く。第1の硬化工程の好ましい実施形態として、50〜150℃でのロールラミネーションを利用して部分強化を誘導することができる。
図3cを参照して、孔(110)を作るためにレーザドリルまたはCNCドリルのいずれかを使用することができる。図3dに示すように、孔の内側を印刷により導電性インク(130)で充填した後、第2の硬化工程を行う。第2の硬化工程の好ましい実施形態として、80〜180℃で2時間のオーブン焼成を利用することができる。
ここで、キャリアテープ(200c)は、レーザドリルまたはCNCドリル工程などの物理的工程の間、接着フィルム(200b)の保護材として機能する。キャリアテープは、プラズマクリーニングおよびデスミア工程のような化学的工程中に接着フィルムから剥がされるべきではないことに留意すべきである。本発明の接着フィルムは、段階的に強化(硬化)させることができる。接着フィルムは、第1の硬化工程中ではなく、最終段階で硬化されるべきである。
図3eに示すように、キャリアテープ(200c)を除去することにより、孔(100)に差し込まれた接着フィルム(200b)および導電性インク(130)の表面を露出させる。
上記図2bに示すように、上部サブレイヤおよび下部サブレイヤは、これらの2つのサブレイヤの間にサブレイヤ取り付け構造を挿入することによって一体化される。本発明による好ましい実施形態として、150〜250℃で4時間未満オーブン焼成することにより第3の硬化工程を行うことができる。本発明による代替的な実施形態として、我々は、高温高圧プレスラミネーション工程を用いることができる。
また、図4a、図4bおよび図4cは、本発明の第2の好ましい実施形態によるサブレイヤ取り付け構造を使用することによるプリント回路基板の製造を示す概略図である。本発明の第2の実施形態は、2つのサブレイヤの間にサブレイヤ取り付け構造を挟む前に、表面(銅パッド)上の全ての銅層が除去されるという特徴を有する。また、第2の実施の形態では、サブレイヤ取り付け構造の孔の径がサブレイヤの孔の径よりも大きいことを特徴としている。図4bおよび図4cを参照すると、電解めっきされた銅層が、孔に差し込まれた硬化した導電性インクに差し込まれ、これら2つの材料を導電性にすることに留意すべきである。図5は、本発明の第2の実施の形態に係るサブレイヤ取り付け構造を用いて作製した基板の断面図を示す模式図である。
また、図6a、図6bおよび図6cは、本発明の第3の好ましい実施形態によるサブレイヤ取り付け構造を使用することによってプリント回路基板を製造することを示す概略図である。本発明の第3の実施形態は、2つのサブレイヤの間にサブレイヤ取り付け構造を挟む前に、表面の銅層(銅パッド)が部分的に除去されているという特徴を有する。さらに、第3の実施形態は、サブレイヤ取り付け構造の孔の直径がサブレイヤの孔の直径よりも大きいという特徴を有する。図6bおよび図6cに示すように、電解銅めっきされた孔の内壁は、孔に差し込まれた硬化した導電性インクと接触し、これらの2つの材料を導電性にする。図7は、本発明の第3の実施の形態に係るサブレイヤ取り付け構造を用いて作製した基板の断面図を示す模式図である。
本発明は、回路基板の製作後に基板間接続に適用することができる。私たちが望むように、回路基板の厚さを調整することができる。この技術を50%以上使用することで、孔の縦横比を減らすことができる。 本発明は、強化されたエポキシが用いられるので、寸法の変化に対応することができる。ダイレクト(direct)貫通孔の代わりにレーザービアホールを用いることによって、基板の厚さを減少させることも可能である。
上述したことは、本発明の特徴および技術的利点を幾分広く広げ、後述する本発明の範囲をより明確に理解することができる。本発明の範囲を構成する付加的な特徴および技術的利点を以下に説明する。本発明の開示された概念および特定の実施形態が、本発明と同様の目的を達成するための他の構造を設計または修正する基礎として即座に使用され得るという特徴は、当業者に認識されるべきである。
さらに、本発明の精神または範囲から逸脱することなく、本発明において様々な変更および変形が可能であることは、当業者には明らかであろう。したがって、本発明は、添付の特許請求の範囲およびそれらの均等物の範囲内に入るならば、本発明の改変および変形を包含することが意図される。
Claims (10)
- プリント回路基板の製造方法であって、以下のステップ:
(a)内壁が電解銅めっきされた第1貫通孔を有する、銅と絶縁層との互い違いの組み合わせを含むサブレイヤを形成するステップ;
(b)強化(硬化)エポキシ層と、前記エポキシ層の両面上に導電性インクで充填された第2貫通孔を有する接着フィルムとを含む、サブレイヤ取り付け構造を形成するステップ;および
(c)前記第1貫通孔と前記第2貫通孔とが整列するように、上部サブレイヤと下部サブレイヤとの間に接触させて前記サブレイヤ取り付け構造を敷設し、完全強化(硬化)工程を行うステップ、
を含む、前記方法。 - ステップ(b)が、さらに、以下のステップ:
(b1)接着フィルムを、次にキャリアテープを、強化(硬化)エポキシの両面上に敷設し、前記接着フィルムが完全ではなく部分的に硬化されるように、第1の硬化工程を行うステップ;
(b2)穿孔工程により第2貫通孔を形成するステップ;
(b3)前記第2貫通孔に導電性インクを充填し、前記導電性インクを前記接着フィルムが完全に強化(硬化)されないように硬化させてホールプラグを形成する第2の硬化工程を行うステップ;および
(b4)キャリアテープを除去してホールプラグの表面と接着フィルムの表面を露出させるステップ
を含むことを特徴とする、請求項1に記載の方法。 - ステップ(b1)の強化(硬化)エポキシが、CCLの両側の銅層を除去することによって調製されることを特徴とする、請求項2に記載の方法。
- ステップ(b1)の前記第1の硬化工程が、50〜150℃でのロールラミネーション工程であることを特徴とする、請求項2に記載の方法。
- ステップ(b3)の前記第2の硬化工程が、80〜180℃で2時間未満のオーブン焼成工程であることを特徴とする、請求項2に記載の方法。
- 強化(硬化)エポキシの両面上に、接着フィルムを、次にキャリアテープを敷設する前記ステップが、ベースフィルム、接着フィルムおよびキャリアテープを含む構造を利用して、ベースフィルムを取り除くことを特徴とする、請求項2に記載の方法。
- ステップ(c)の前記完全硬化工程が、150〜250℃で4時間未満のオーブン焼成工程であることを特徴とする、請求項1に記載の方法。
- ステップ(c)の前記完全硬化工程が、高温高圧プレス(ラミネーション)工程であることを特徴とする、請求項1に記載の方法。
- 前記第2貫通孔の前記直径が、前記第1貫通孔の直径よりも大きいことを特徴とする、請求項1に記載の方法。
- 前記第1貫通孔の上の前記サブレイヤと接触する銅パッドは、積み重なる前に、部分的にまたは完全に取り除かれるべきであることを特徴とする、請求項1に記載の方法。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20180048250 | 2018-04-26 | ||
KR10-2018-0048250 | 2018-04-26 | ||
KR10-2018-0067883 | 2018-06-14 | ||
KR1020180067883A KR20190124616A (ko) | 2018-04-26 | 2018-06-14 | 인쇄회로기판 제조방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2019192896A true JP2019192896A (ja) | 2019-10-31 |
Family
ID=68290782
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018214406A Pending JP2019192896A (ja) | 2018-04-26 | 2018-11-15 | プリント回路基板の製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20190335593A1 (ja) |
JP (1) | JP2019192896A (ja) |
CN (1) | CN110418500A (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111542178B (zh) * | 2020-05-13 | 2021-07-16 | 上海泽丰半导体科技有限公司 | 一种多层电路板的制作工艺和多层电路板 |
CN114126257B (zh) * | 2020-08-27 | 2024-03-22 | 深南电路股份有限公司 | 一种电路板及其制造方法 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04234197A (ja) * | 1990-10-30 | 1992-08-21 | Internatl Business Mach Corp <Ibm> | カプセル化回路化電源コアの製造方法及び高性能プリント回路ボード |
JPH08500467A (ja) * | 1991-12-31 | 1996-01-16 | テッセラ、インク. | 多層回路製造方法、顧客別特殊仕様構造物およびその構成要素 |
JP2004128497A (ja) * | 2002-10-03 | 2004-04-22 | Internatl Business Mach Corp <Ibm> | 液晶ポリマー誘電体を使用する多層相互接続構造 |
JP2004200689A (ja) * | 2002-12-19 | 2004-07-15 | Endicott Interconnect Technologies Inc | 回路基板構造体とその製造法 |
JP2005129884A (ja) * | 2003-10-20 | 2005-05-19 | Samsung Electro Mech Co Ltd | 層間電気接続が向上された多層印刷回路基板及びその作製方法 |
US20090241332A1 (en) * | 2008-03-28 | 2009-10-01 | Lauffer John M | Circuitized substrate and method of making same |
US20120243155A1 (en) * | 2011-01-20 | 2012-09-27 | Endicott Interconnect Technologies, Inc. | Conductive metal nub for enhanced electrical interconnection, and information handling system utilizing same |
JP2015122472A (ja) * | 2013-12-24 | 2015-07-02 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | ビルドアップ絶縁フィルム、それを用いた電子部品内蔵型印刷回路基板、及びその製造方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08293677A (ja) * | 1995-04-25 | 1996-11-05 | Toshiba Chem Corp | 多層プリント配線板の製造方法 |
JP2001015919A (ja) * | 1999-06-25 | 2001-01-19 | Ibiden Co Ltd | 多層プリント配線板用回路基板とその製造方法および多層プリント配線板 |
JP2002232135A (ja) * | 2001-01-30 | 2002-08-16 | Matsushita Electric Ind Co Ltd | 積層用両面回路基板とその製造方法及びそれを用いた多層プリント配線板 |
JP3492667B2 (ja) * | 2001-11-19 | 2004-02-03 | イビデン株式会社 | 多層プリント配線板用片面回路基板、および多層プリント配線板とその製造方法 |
KR100547350B1 (ko) * | 2003-09-16 | 2006-01-26 | 삼성전기주식회사 | 병렬적 다층인쇄회로기판 제조 방법 |
KR100754071B1 (ko) * | 2006-05-16 | 2007-08-31 | 삼성전기주식회사 | 전층 ivh 공법의 인쇄회로기판의 제조방법 |
CN104053302B (zh) * | 2009-06-11 | 2017-08-29 | 罗杰斯公司 | 介电材料、由其形成子组件的方法以及由此形成的子组件 |
-
2018
- 2018-11-01 US US16/177,717 patent/US20190335593A1/en not_active Abandoned
- 2018-11-15 CN CN201811357482.0A patent/CN110418500A/zh active Pending
- 2018-11-15 JP JP2018214406A patent/JP2019192896A/ja active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04234197A (ja) * | 1990-10-30 | 1992-08-21 | Internatl Business Mach Corp <Ibm> | カプセル化回路化電源コアの製造方法及び高性能プリント回路ボード |
JPH08500467A (ja) * | 1991-12-31 | 1996-01-16 | テッセラ、インク. | 多層回路製造方法、顧客別特殊仕様構造物およびその構成要素 |
JP2004128497A (ja) * | 2002-10-03 | 2004-04-22 | Internatl Business Mach Corp <Ibm> | 液晶ポリマー誘電体を使用する多層相互接続構造 |
JP2004200689A (ja) * | 2002-12-19 | 2004-07-15 | Endicott Interconnect Technologies Inc | 回路基板構造体とその製造法 |
JP2005129884A (ja) * | 2003-10-20 | 2005-05-19 | Samsung Electro Mech Co Ltd | 層間電気接続が向上された多層印刷回路基板及びその作製方法 |
US20090241332A1 (en) * | 2008-03-28 | 2009-10-01 | Lauffer John M | Circuitized substrate and method of making same |
US20120243155A1 (en) * | 2011-01-20 | 2012-09-27 | Endicott Interconnect Technologies, Inc. | Conductive metal nub for enhanced electrical interconnection, and information handling system utilizing same |
JP2015122472A (ja) * | 2013-12-24 | 2015-07-02 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | ビルドアップ絶縁フィルム、それを用いた電子部品内蔵型印刷回路基板、及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN110418500A (zh) | 2019-11-05 |
US20190335593A1 (en) | 2019-10-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6200178B2 (ja) | 電子部品内蔵基板及びその製造方法 | |
TWI392410B (zh) | Multilayer printed wiring board and manufacturing method thereof | |
JP4558776B2 (ja) | 回路基板の製造方法 | |
JP4405993B2 (ja) | 高密度プリント回路基板の製造方法 | |
JP2007142403A (ja) | プリント基板及びその製造方法 | |
JP2006245574A (ja) | チップ内蔵型プリント回路基板およびその製造方法 | |
WO2013000207A1 (zh) | 金属基电路板及其制造方法 | |
JP4691763B2 (ja) | プリント配線板の製造方法 | |
JPH11186698A (ja) | 回路基板の製造方法および回路基板 | |
KR100832650B1 (ko) | 다층 인쇄회로기판 및 그 제조 방법 | |
JP2019192896A (ja) | プリント回路基板の製造方法 | |
KR100704920B1 (ko) | 범프기판을 이용한 인쇄회로기판 및 제조방법 | |
JP2008300819A (ja) | プリント基板およびその製造方法 | |
JP5635613B2 (ja) | プリント回路基板及びその製造方法 | |
KR101018281B1 (ko) | 수동소자 내장형 인쇄회로기판 제조 방법 | |
TW201946515A (zh) | 印刷電路板製造方法 | |
JP2001068856A (ja) | 絶縁樹脂シート及びその製造方法 | |
JPH1070363A (ja) | 印刷配線板の製造方法 | |
JP5860303B2 (ja) | 配線基板およびその製造方法 | |
KR20120019144A (ko) | 인쇄회로기판 제조방법 | |
KR101136394B1 (ko) | 인쇄회로기판의 제조방법 | |
KR100704927B1 (ko) | 페이스트 범프를 이용한 인쇄회로기판 및 그 제조방법 | |
KR100796981B1 (ko) | 인쇄회로기판 제조방법 | |
TW200906258A (en) | Method for fabricating a circuit board | |
KR100607626B1 (ko) | 인쇄 회로 기판에 있어서 레진 도포된 동박을 이용한 평탄코팅 공법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190902 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20200324 |