TWI392410B - Multilayer printed wiring board and manufacturing method thereof - Google Patents

Multilayer printed wiring board and manufacturing method thereof Download PDF

Info

Publication number
TWI392410B
TWI392410B TW095140739A TW95140739A TWI392410B TW I392410 B TWI392410 B TW I392410B TW 095140739 A TW095140739 A TW 095140739A TW 95140739 A TW95140739 A TW 95140739A TW I392410 B TWI392410 B TW I392410B
Authority
TW
Taiwan
Prior art keywords
layer
paste
film
wiring board
wiring
Prior art date
Application number
TW095140739A
Other languages
English (en)
Inventor
Tadashi Nakamura
Fumio Echigo
Shogo Hirai
Toshio Sugawa
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Application granted granted Critical
Publication of TWI392410B publication Critical patent/TWI392410B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/462—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4658—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern characterized by laminating a prefabricated metal foil pattern, e.g. by transfer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/061—Lamination of previously made multilayered subassemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1089—Methods of surface bonding and/or assembly therefor of discrete laminae to single face of additional lamina
    • Y10T156/1092—All laminae planar and face to face

Description

多層印刷配線基板及其製造方法 技術領域
本發明係有關於一種使用於行動電話或超小型行動終端機等之多層印刷配線基板、或使用於裸晶封裝半導體晶片時所用之內插板等之多層印刷配線基板及其製造方法。
 背景技術
以往，此種多層印刷配線基板(以上僅稱多層基板)係如專利文獻1所揭示，且於任意之位置形成IVH(內部導通孔)者。
【專利文獻1】日本專利公開公報特開第2002－353618號
而且，由市場上期望多層基板之更薄層化。以下，就使用膜作為用以使多層基板薄層化之多層基板加以說明。
第11圖係顯示習知之多層印刷配線基板之一例之截面圖，其係使用接著劑積層膜之多層配線板之一例。如第11圖所示，膜10上形成有由配線12形成之預定圖案。而且複數之膜10係藉接著劑14而與配線12黏結。又，藉於必要的部分形成IVH8，連接形成於不同層之配線12之間。
然而，習知之構成中，由於膜10之間使用接著劑14連接，因此要達到薄層化係相當有限的。
例如，根據第11圖所示之構成，由於使用於單面形成配線12之膜10進行積層，因此製作4層之多層基板時，接著劑14要3層、膜10要4層共需要7層的厚度，難以薄層化。
另一方面，如第11圖所示之構成的應用上，也想到準備2片兩面形成有配線12之膜10，利用接著劑14貼合而作成4層多層基板。此種情況下，兩面形成有配線12之膜10之間以接著劑14貼合。可是，在貼合時，由於接著劑14會軟化、流動化，因此會有貼合之配線12之間產生短路的可能性。
 發明概要
本發明之多層印刷配線基板係使用表裡面形成有配線圖案之樹脂膜之兩面印刷配線基板，在途中挾持預浸膜且壓製成一體化而構成者。
藉由如此之構成，可取代習知之織布含浸在樹脂之預浸片而使用在膜的兩面形成有預備硬化狀態之樹脂層之預浸膜，並且將兩面形成配線之膜貼合，因此即使係以高壓壓製，亦可藉包含有預浸膜之膜，防止配線之間短路。又，可先於預浸膜形成導通孔並填充導電性糊，藉此可在接著兩面印刷配線基板之同時形成IVH。
又，本發明之多層印刷配線基板之製造方法至少包含：於絕緣基材加工貫通孔之孔加工步驟、於貫通孔填充導電性糊，形成糊連接層之糊連接層形成步驟、製作兩面基板之兩面基板製作步驟、於糊連接層之表裡面積層兩面基板而形成積層體之積層步驟、及對積層體進行熱壓加工之熱壓步驟。
藉由具有如此之步驟，可製造對應薄層化之多層印刷配線基板。
圖式簡單說明
第1圖係實施型態1之多層基板之截面圖。
第2A圖係說明實施型態2之4層印刷配線基板之製造方法之截面圖。
第2B圖係說明實施型態2之4層印刷配線基板之製造方法之截面圖。
第2C圖係說明實施型態2之4層印刷配線基板之製造方法之截面圖。
第3A圖係說明實施型態2之4層印刷配線基板之製造方法之截面圖。
第3B圖係說明實施型態2之4層印刷配線基板之製造方法之截面圖。
第3C圖係說明實施型態2之4層印刷配線基板之製造方法之截面圖。
第4圖係實施型態3之多層印刷配線基板之截面圖。
第5A圖係說明實施型態4之多層印刷配線基板之製造方法之截面圖。
第5B圖係說明實施型態4之多層印刷配線基板之製造方法之截面圖。
第6圖係實施型態5之多層印刷配線基板之截面圖。
第7A圖係說明實施型態6之多層印刷配線基板之製造方法之截面圖。
第7B圖係說明實施型態6之多層印刷配線基板之製造方法之截面圖。
第8圖係顯示實施型態7之表層已精細圖型化之多層印刷配線基板之一例之截面圖。
第9A圖係顯示實施型態7之表層已精細圖型化之多層印刷配線基板之一例之截面圖。
第9B圖係顯示實施型態7之表層已精細圖型化之多層印刷配線基板之一例之截面圖。
第10A係顯示實施型態7之表層已精細圖型化之多層印刷配線基板之一例之截面圖。
第10B圖係顯示實施型態7之表層已精細圖型化之多層印刷配線基板之一例之截面圖。
第11圖係顯示習知之多層印刷配線基板之一例之截面圖。
 實施發明之最佳型態
以下使用圖式說明本發明之實施型態。
(實施型態1)
以下參照圖式說明本發明之實施型態1中之多層基板。
第1圖係本發明之實施型態1之多層基板之截面圖。如第1圖所示，多層基板具有：樹脂膜102a,102b、第1配線104a,104b、第2配線106a,106b、絕緣樹脂108、IVH110、層間連接部112、兩面基板114a,114b、糊連接層116、及保持膜118。
如第1圖所示，在兩面基板114a上，於膜102a之單面形成第1配線104a，於另一面形成第2配線106a。而且，第1配線104a與第2配線106a係由層間連接部112連接。同樣地，在兩面基板114b上，於膜102b之單面形成第1配線104b，於另一面形成第2配線106b。而且，第1配線104b與第2配線106b係由層間連接部112連接。
在此，第1配線104a,104b相當於實施型態1中露出於印刷配線基板之表面之配線。另一方面，第2配線106a,106b在形成於兩面基板114a,114b表面之狀態下，埋設於絕緣樹脂108之內部。而且，第2配線106a,106b之配線厚度係藉埋設於絕緣樹脂108而吸收，樣品之表面難以呈現凹凸。又，IVH110係內部導通孔(層間連接)。形成於樹脂膜102a表面之第2配線106a、與形成於樹脂膜102b表面之第2配線106b係藉IVH110而電氣連接。如第1圖所示，IVH110係藉貫通絕緣樹脂108與保持膜118而將互為相對之第2配線106a與第2配線106b電氣連接。又，糊連接層116係由形成於保持膜118兩面之絕緣樹脂108與貫通該等絕緣樹脂之IVH110所構成。
又，使用第1圖說明配線或絕緣層之計數方式。第1圖中由上往下計數時，由表層數來第1層之第1層配線(此相當於表層之配線)相當於第1配線104a，由表層數來第2層之第2層配線相當於第2配線106a，由表層數來第3層之第3層配線相當於第2配線106b、由表層數來第4層之第4層配線相當於第1配線104b。又，由於第1圖係形成4層電極之4層構造，且上下對稱，因此不論係由上往下或由下往上計數並沒有實質上的差異，但本發明之實施型態1中原則上係由上往下計數。
如此，如第1圖所示，形成於由表層數來第2層之第2層絕緣層為糊連接層116，且貫通該糊連接層116之電氣連接則相當於IVH110。而且，形成於由表層數來第2層之第2層配線之第2配線106a、與形成於由表層數來第3層之第3層配線之第2配線106b埋設於絕緣樹脂108。而且，形成於沒有IVH110之部分之第2配線106a,106b係藉絕緣樹脂108或保持膜118而不會互相短路。
又，實施型態1之IVH110係在形成於絕緣樹脂108之貫通孔中填充導電性糊者。以下說明後述之第2A圖、第2B圖、第2C圖中之貫通孔124或導電性糊126。又，該IVH110係形成於兩面基板114a與114b之間，並連接第2配線106a與106b。而且IVH110可形成於糊連接層116之任意位置。如此，實施型態中1之多層基板中，使用膜102a、102b之複數片兩面基板114a、11b之厚度可被絕緣樹脂108吸收，同時可藉IVH110進行層間的連接。
又，實施型態1中，構成糊連接層116之構件係於保持膜118兩面形成一定厚度之預定樹脂者，且此係如後述之第2A圖~第3C圖所說明，將2片之兩面基板114a、114b互相貼合使之成一體化。如此，實施型態1中，藉內藏於絕緣樹脂108中之保持膜118，形成於兩面基板114a、114b上之第2配線106a、106b則不會互相短路，可使多層基板本身之總厚度大幅地薄層化。又，關於樹脂之詳情使用第2A~3C圖說明。
如上所述，貫通形成於由表層數來第2層之第2層絕緣層(相當於第1圖之糊連接層116)之電氣連接係導電性糊(相當於第1圖之IVH110)。
而且，形成於由表層數來第2層之第2層配線(第1圖中由上計數時，相當於形成於兩面基板114a上之第2配線106a。同樣地，由下計數時，相當於形成於兩面基板114b上之第2配線106b)時，形成於由表層數來第3層之第3層配線係埋設於糊連接層116並且呈電氣連接。又，第1圖中，由上計數時，第3層配線係相當於形成於兩面基板114b上之第2配線106b。同樣地，由下計數時，第3層配線相當於形成於兩面基板114a上之第2配線106a。
如此，實施型態1中，即使使用絕緣樹脂108構成4層基板(在此所謂的4層係指配線有4層)時，由於可防止互為相對之電極之間短路，因此絕緣樹脂108可薄層化，使4層基板為薄層。
(實施型態2)
以下，說明本發明實施型態2中之多層基板之製造方法。實施型態2係4層基板之製造方法之一例，相當於如實施型態1所說明之4層基板之製造方法之其中一例。第2A、2B、2C圖、及第3A、3B、3C圖係說明實施型態2之4層印刷配線基板之製造方法之截面圖。
如第2A、2B、2C圖所示，實施型態2之4層印刷配線基板具有預備硬化樹脂120、預浸膜片122、貫通孔124、導電性糊126。首先，如第2A圖所示，準備一於保持膜118之兩面形成預定膜厚之預備硬化樹脂126之預浸膜片122。接著，如第2B圖所示，於構成預浸膜片122之預備硬化樹脂120及保持膜118形成貫通孔124。貫通孔124的形成可使用模具、鑽孔、雷射等。接著，如第2C圖所示，於貫通孔124內部填充導電性糊126。例如，將預浸膜片122與形成於該預浸膜片上之保護膜(未圖示)作為光罩，使用壓輥等塗上或填充導電性糊126，藉此可自動對準(自我整合)地僅於形成於預浸膜片122之貫通孔124填充導電性糊126。
又，宜於預備硬化樹脂120表面預先貼上保護膜(第2A、2B圖未圖示)。藉使用保護膜，則可容易形成如第2B圖所示之貫通孔124，並且可藉將該保護膜作為一種光罩使用，而輕易將導電性糊126填充於貫通孔124。接著，在填充導電性糊126之後，藉剝除保護膜(未圖示)，如第2C圖之狀態所示，對預浸膜片122進行加工(以下稱為第2C圖品)。
又，保持膜118宜為聚醯亞胺膜、聚醯胺膜、醯胺膜等耐熱性膜。藉使用高耐熱性之樹脂膜，可提高完成之多層基板之耐熱性。又，保持膜118的厚度以100 μ m以下為佳，尤以在5 μ m以上且在50 μ m以下者為佳，較佳者在30 μ m以下，更進一步可以的話，宜選擇在25 μ m以下者。如此，藉使用極薄之耐熱性膜，可減少完成之多層基板的總厚度。又，使用塗布機於由如此之耐熱性膜形成之保持膜118的兩面塗布預定厚度之硬化性樹脂，使之先預備硬化，藉此如後述之第3B圖、第3C圖所示，與兩面基板同時加熱，可使之真正硬化。又，所謂的預備硬化，係指稍微硬化的狀態，且係具有柔軟性的狀態。又，預備硬化狀態的樹脂再次加熱時會呈軟化之狀態，藉調整再加熱狀態可使之真正硬化。
第3A圖係兩面基板114a之截面圖。第3A圖中，於膜102a之單面形成第1配線104a，另一面形成第2配線106a，構成兩面基板114a。接著，形成為貫通樹脂膜102a之層間連接部112將第1配線104a與第2配線106a進行層間連接。
在此，樹脂膜102a、102b之材質與保持膜118同樣宜使用聚醯亞胺膜、聚醯胺膜、醯胺膜等耐熱性膜。藉使用高耐熱性之樹脂膜，可抑制熱焊步驟等之熱影響。又，該等耐熱性膜之厚度宜在100 μ m以下，尤以在5 μ m以上且在50 μ m以下者為佳。更佳的是可在30 μ m以下，進一步可能的話宜在25 μ m以下，特別是保持膜118之兩面係由預備硬化樹脂120或保護膜覆蓋，因此可在5微米左右。如此，藉使用極薄之耐熱性膜，可減少完成之多層基板之總厚度。又，如此之兩面基板114a可於極薄之耐熱性膜兩面使用如後述之CCL(Copper Clad Laminate)等形成銅箔之基板材料，而不使用接著劑。又，保持膜118使用極薄之耐熱性膜時，可藉進行包含表面粗糙化、等離子處理等表面改質，提高於保持膜與其上所形成之預備硬化樹脂120之間的密著性。同樣，樹脂膜102a、102b也是至少單面形成銅箔，可達到10微米、或5微米之薄層化。
第3B圖係顯示於第2C圖物品之兩面，使兩面基板114a、114b對位之狀態。第3B圖中，兩面基板114a之第2配線106a與兩面基板114b之第2配線106b係面對第2C圖物品之側。接著，使第2配線106a、第106b與導電性糊126對位。接著，在業已對位之狀態下，以真空壓製進行加熱壓著(真空壓製未圖示)。然後，在真空壓製結束後，取出壓製之樣品。第3C圖相當於真空壓製結束後之樣品之截面圖。
又，使用真空壓製以預定之溫度數據圖表對樣品、或者是相當於第3C圖之預定積層體加熱硬化。如此，預備硬化樹脂120會軟化、硬化，變化成絕緣樹脂108。而且，預備硬化樹脂120軟化時，形成於兩面基板114a、114b之第2配線106a、106b會埋沒於其中，吸收其配線厚度。接著，在吸收了配線厚度之狀態下，預備硬化樹脂120會硬化成為絕緣樹脂108，並且堅固地固定於兩面基板114a、114b。又，此時預備硬化樹脂120與埋入保持膜118之導電性糊126也同時硬化，成為IVH110。如此，構成具有IVH110之4層基板。然後，第2配線106a、106b之厚度或者厚度造成之凹凸可減少或平坦化。又，在進行真空壓製時，由於具有保持膜118，即使強行壓附第2配線106a、106b之間也不會短路。
進一步，詳細說明實施型態2之4層基板之製造方法。首先，保持膜118選用如厚度約10微米之市售聚醯亞胺膜，並使用塗料機(塗布機)，於其兩面塗上薄的環氧系樹脂。然後，在使用塗料機後，藉設置之乾燥機使樹脂為預備硬化狀態。接著，為了保護預備硬化樹脂120之表面，於其表面貼附保護膜。如此，製作第2A圖狀態之樣品。又，第2A圖中，未圖示預備硬化樹脂120上之保護膜。
其次，如第2B圖所示，在預浸片上形成有保護膜(第2B圖中未圖示保護膜)之狀態下，於預定位置形成貫通孔124。接著，於保護膜上添加預定量之導電性糊126，並且利用壓輥(橡膠槳片)刷入導電性糊126，使之填充於貫通孔124。然後，藉剝除保護膜，如第2C圖之狀態對預浸膜片122進行加工。
其次，如第3A圖所示，準備兩面基板114a。兩面基板114a使用兩面銅覆膜。具體而言，係使用於厚度10 μ m的聚醯亞胺膜之兩面貼有銅箔而不使用接著劑者。又，具體而言宜使用市售之CCL。然後，對兩面銅覆膜之銅箔部分加工為預定圖案，形成第3A圖之兩面基板114a。又，CCL宜選擇未使用接著劑者。藉選擇此等未使用接著劑之兩面銅覆膜，例如基底等使用薄膜法者，可防止接著劑產生之課題。
其次，如第3B圖所示，使用預定工具(未圖示)於第2C圖物品兩面，將兩面基板114a、114b對位。然後使用真空壓製，以預定時間、預定溫度進行壓製，使之一體化。此時，宜視需要進行加熱、加壓。又，該壓製條件係作為預備硬化樹脂120軟化後硬化之條件。同時，藉導電性糊126，將形成於兩面基板114a、114b之預浸膜片122側之第2配線106a、106b進行電氣連接。
如此，製作如第3C圖所示之極薄的多層基板。其中，減少膜102a,102b、保持膜118、預備硬化樹脂120之厚度，例如藉令厚度為40 μ m、或者20 μ m，更進一步為10 μ m，可製造出總厚度在100 μ m以下、或者60 μ m以下，更進一步在30 μ m以下之極薄的多層基板。
如上所述，可製作出一以貫通由4層印刷配線基板之表層數來第2層之第2層絕緣層(第2層絕緣層在第3C圖中相當於糊連接層116)具有糊連接層116，且該糊連接層116中，進行電氣連接者為導電性糊126，設置於由表層數來第2層之第2層配線(在第3C圖中相當於第2配線106a)、與設置於由表層數來第3層之第3層配線(在第3C圖中相當於第2配線106b)埋設於糊連接層116為特徵之4層印刷配線基板。
如上所述，實施型態2中，「由表層數來第2層之第2層配線(相當於第3C圖之第2配線106a)」、與「由表層數來第3層之第3層配線(相當於第3C圖之第2配線106b)」兩者皆同樣可埋設於糊連接層116。因此，即使基板厚度薄也可吸收該配線厚度，故可適用於要求表面平化性之凸塊等裸晶封裝、更進一步也可適用於用於安裝於CPU之內插板，提高晶片構件或半導體晶片等之安裝性。
又，藉將糊連接層116作為預備硬化樹脂120與填充於在預備硬化樹脂120形成之貫通孔124之導電性糊126，可自由設計IVH110之形成位置，因此可使電路基板小型化、高性能化。
(實施型態3)
以下，參照圖式說明本發明之實施型態3之多層基板。實施型態1與實施型態3之不同在於使用於多層化之膜的片數。實施型態1為2片，實施型態3為3片。
第4圖係實施型態3之多層印刷配線基板之截面圖。第4圖中，使用2片糊連接層116a、116b將使用膜之兩面基板114a、114b、114c互相貼合。接著，利用IVH110將形成於兩面基板114a表面之第2配線106a、與形成於兩面基板114b表面之第2配線106b電氣連接。同樣地，利用IVH110將形成於兩面基板114c上之第2配線106d、與形成於兩面基板114b表面之第2配線106c電氣連接。
如此，使用糊連接層116a、116b將3片兩面基板114a、114b、114c一體化。其中，配線合計之層數可為配線2層×3片＝6層。而且，配線合計6層中，4層分之配線厚度埋入糊連接層116a、116b吸收，並可製造更進一步薄層化與表面平滑化之多層基板。在此，第4圖中，多層基板為6層基板。
又，糊連接層116a、116b係由絕緣樹脂108與IVH110構成。在此，IVH110為內部導通孔，本實施型態中，可於任意位置形成IVH110。又，構成糊連接層116之絕緣構件可使用預浸膜片122。又，構成IVH110之導電構件宜使用硬化型導電性糊126。如此，實施型態3之多層基板中，藉於形成於預浸膜片122之貫通孔124填充硬化型導電性糊且進行積層，藉此可使多層基板大幅薄層化。
如上所述，可製作5層以上之印刷配線基板之由至少一方之表層數來第2層之第2層絕緣層(第4圖之絕緣樹脂108)之間的電氣連接為導電性糊126之硬化物之IVH110之多層基板。該多層基板具有糊連接層116a、116b，並且，設置於由其中一表層數來為第2層之第2層配線、與設置於由表層數來第3層之第3層配線係由糊連接層116a。同樣地，第4圖中，第2配線106c與第2配線106d埋設、埋入於糊連接層116b。又，第2層配線在第4圖中由上計數時，相當於形成於兩面基板114a上之第2配線第106a。又，第3層配線在第4圖中由上計數時，相當於形成於兩面基板114b上之第2配線106b。
又，在此，所謂「由表層數來第2層之第2層絕緣層之電氣連接為導電性糊之糊連接層」係第4圖之糊連接層116a、116b。又，所謂由表層數來第1層之第1層絕緣層相當於第4圖之膜102a。所謂「設置於由表層數來第2層之第2層配線」相當於第4圖之第2配線106a。又，所謂「設置於由表層數來第3層之第3層配線」，在第4圖中由上往下數時(配線的情況僅計數配線)，相當於形成於兩面基板114b上且埋設於糊連接層116b之第2配線106b。
(實施型態4)
以下參照圖式說明本發明之實施型態4之多層基板之製造方法。第5A、5B圖係說明實施型態4之多層印刷配線基板之製造方法之截面圖。實施型態4為使用複數片膜進行多層化之製造方法之一例，且為例示如在實施型態3之多層基板之製造方法之一例者。
首先，如第5A圖所示，準備複數片於預浸膜片122之貫通孔填充有導電性糊126者。同樣地，準備使用了樹脂膜102a、102b、102c之兩面基板114a、114b、114c。接著，如第5A圖所示，將該等兩面基板互相對位。
第5B圖係顯示第5A圖之樣品在互為一體化之後的樣子之截面圖。具體而言，第5B圖係顯示使用真空熱壓等使第5A圖所示之狀態下的樣品互相緊密貼合、硬化而一體化者。於該壓製積層時，藉以預定之溫度數據圖表進行加熱，藉此預備硬化樹脂120會軟化然後硬化，變化成絕緣樹脂108。接著，埋入於預浸膜片122之導電性糊126也同時加熱、硬化成為IVH110。
又，詳細說明實施型態4之多層基板之製造方法。首先，準備一預浸膜片122，該預浸膜片係在預備硬化樹脂120為聚醯亞胺系之膜上，於表面塗布環氧系樹脂且預備硬化者。接著，如第2B圖所示，在每預備硬化樹脂120上之保護膜，於預定位置形成貫通孔124。其次，於保護膜上添加預定量之導電性糊126，使用壓輥(橡膠槳片)將導電性糊126填充於形成於預備硬化樹脂120之貫通孔124。然後藉剝離保護膜，如第5A圖所示般對預浸膜片122進行加工。
其次，準備兩面銅覆膜。具體而言，於厚度10 μ m之醯胺膜的兩面使用貼有銅箔者而不使用接著劑。此種可使用市售之CCL。接著，對兩面銅覆膜之銅箔部分加工預定圖案，形成第5A圖之兩面基板114a、114b、114c。又，CCL宜選擇不使用接著劑者。如此，兩面銅覆膜之銅箔的接合選用基底等使用薄膜法而不使用接著劑者，藉此，可防止接著劑產生之課題。
如此，如第5A圖所示，填充有導電性糊126之預浸膜片122與兩面基板114a、114b、114c互相交互重疊對位。然後以真空壓製在預定溫度下壓製預定時間使之一體化。此時，亦可視需要進行真空加熱壓製。又，藉將該壓製條件作為預備硬化樹脂120軟化然後進一步硬化之條件，將複數之兩面基板114a、114b、114c置於中央，使用預備硬化樹脂120，使複數之兩面基板114a、114b、114c一體化。又，該壓製條件中，導電性糊126將形成於兩面基板114a、114b、114c之預浸膜片122側之第2配線106a、106b電氣連接。
如此，可製作如第5B圖所示之極薄的多層基板。其中，可減少膜102a、102b、102c或預備硬化樹脂120之厚度，例如可做成40 μ m、或20 μ m、更甚者為10 μ m，藉此可製造總厚度在100 μ m以下、或60 μ m以下，更甚者在30 μ m以下之極薄的多層基板。
(實施型態5)
以下說明本發明之實施型態5之多層基板。第6圖係實施型態5之多層印刷配線基板之截面圖。實施型態3中，中央部為2層基板，但實施型態5中，中央部為3層以上之多層基板，此為實施型態5與實施型態3之不同點。如此，藉使用實施型態5，可形成使用膜等兩面基板以外更多樣、多種型態之多層基板。
如第6圖所示，實施型態5之多層基板具有多層基板128、層間絕緣膜130、內部電極132。在此，多層基板128係由藉層間絕緣層130而層間絕緣之複數層內部電極132或層間連接部112等所構成，且第2配線106b、106c露出於其表面。又，如第6圖所示，形成於多層基板128表面之配線之第2配線106b、106c一起埋入於糊連接層116a、116b。同樣的，膜102a、102b之表面形成第1配線104a、104b與第2配線106a、106d，且彼此藉層間連接部112進行電氣連接，構成兩面基板114a、114b。
接著，如第6圖所示，形成於兩面基板114a之糊連接層116a側之第2配線106a、與形成於多層基板128之糊連接層116a側之第2配線106b一同埋設於糊連接層116a，且藉IHV110電氣連接。同樣地，兩面基板114b上之第2配線106d與多層基板128表面之第2配線106c藉貫通糊連接層116b之IVH110而連接。
如此，以多層基板128為中央，於其兩側或兩面形成兩面基板114a、114b，並利用糊連接層116吸收其配線厚度，使之一體化，亦可進行層間連接。又，實施型態5中，由於使用預浸膜片122之硬化物構成之糊連接層116a、116b，即使糊連接層薄層化亦可防止第2配線106a、106b之間或者第2配線106c、106d之間短路。
(實施型態6)
以下使用第7A、7B圖更詳細說明實施型態6中之多層基板的製造方法。第7A、7B圖係說明實施型態6之多層印刷配線基板之製造方法之截面圖，相當於如實施型態5所說明之第6圖之多層基板的製造方法。
首先，如第7圖所示，準備一多層基板128。多層基板128中，內部電極132被層間絕緣膜130所挾持，且彼此之間係經由層間連接部122連接。又，第2配線106b、106c露出於多層基板128之表面。此種多層基板128可使用市售之玻璃環氧系之多層基板。
第7B圖係顯示以多層基板為中央，於其兩側安裝使用膜之兩面基板之狀態之截面圖。第7B圖中，於多層基板128之兩側安裝填充有導電性糊126之預浸膜片122，使該導電性糊126位於預定位置。然後，使兩面基板114a、114b互相對位安裝於預浸膜片122之外側。在此狀態下，藉使用真空壓製等加熱壓著，該等構件會成一體化，製作成如第6圖所示之多層基板。
尤其，多層基板的情況下，常常會於表層要求精細圖型。此種情況下，習知之多層基板、例如第7A圖之多層基板128會有無法完全對應的情況。因此，如第7B圖所示，藉於需要面貼附對應於精細圖型之兩面基板114a、114b，可對應精細圖型。又，使用兩面基板114a、114b等之預浸膜片122之積層一體化並非拘泥於兩面者。亦可僅於必要面、例如單面進行亦可。
又，預浸膜片122的硬化溫度宜在85℃~220℃的範圍。若溫度在230℃以上，樹脂硬化會不均，而影響尺寸大小。又，若溫度低於85℃，會增加樹脂硬化的時間，影響硬化狀態。又，特別是構成保持膜118之膜的厚度薄到50 μ m以下時，宜在180℃以上且220℃以下之溫度範圍內進行預浸膜片122的硬化。如此，形成於兩面基板114a、114b表面之配線中，形成於預備硬化樹脂120側之第2配線106a、106d可埋設於預備硬化樹脂120中、或預備硬化樹脂120之厚度中。
又，預浸膜片122積層之壓力範圍宜在2 Mpa(Mpa為百萬巴斯可，壓力單位)以上、6 Mpa以下。小於2 Mpa以下時，第7B圖所示之多層基板之密著性可能會不平均。又，壓力之施加時間宜在1分鐘以上、小於3小時。若壓力之施加時間小於1分鐘，則可能會產生壓製之不均。又，當壓製時間超過3小時，會影響生產性。因此，壓力宜在2 Mpa以上、6 Mpa以下，特別是在4 Mpa以上、6 Mpa以下。一般之多層基板多在2 Mpa到3 Mpa進行積層。可是，由於實施型態6之多層基印刷配線基板的製造方法中，由於膜102較薄，且使用容易有厚度不均影響之導電性糊126等，因此積層壓力宜在5 Mpa左右，例如在4 Mpa以上、6 Mpa以下。
更進一步具體說明。首先，預浸膜片122係於長尺寸之耐熱性樹脂膜的兩面塗布一定厚度之熱硬化性樹脂而製成者。又，塗布厚度在5微米以上且在100微米以下，較佳者在10微米以上且在50微米以下，更佳者在15微米以上且30微米以下。當樹脂厚度小於2微米時，只可對應埋入之電極的厚度在2微米左右者。因此，構成預浸膜片122之預備硬化樹脂120的厚度宜與相當於如第6圖所示第2配線106a、106b、106c、106d之埋入配線的厚度相同，或者較之為厚。藉此，在埋入第2配線106a、106b之同時，可吸收其厚度。
(實施型態7)
使用第8圖、第9A、9B圖、第10A、10B圖說明實施型態7。第8圖、第9A、9B圖、第10A、10B圖係顯示表層作為精細圖型之多層印刷配線基板之製造方法之一例之截面圖。實施型態7中，係說明使用表層為膜之多層基板，且使用鍍敷技術，形成更細微的層間連接及表層配線之情況。
第8圖係說明實施型態7中之多層基板之製造方法之截面圖。實施型態7係例如在實施型態6所說明之多層基板之製造方法之其中一例，亦可應用於實施型態1或實施型態3等。尤其在實施型態7中，多層基板表層之電極、即形成由表層數來第1層之第1層絕緣層之絕緣基材為樹脂膜，且其特徵在於使用鍍敷技術，將由表層數來第1層之配線、及連接於其配線之層間連接部一體化，可形成更高性能且精細之圖案。
如第8圖所示，單面基板134a係由樹脂膜102a、及形成於其單面之第2配線106a所構成。同樣地，單面基板134b係由樹脂膜102b、及形成於其單面之第2配線106d所構成。又，多層基板128由內部電極132或層間絕緣層130、層間連接部112所構成，其表面形成第2配線106b、106c。
又，貫通預浸膜片122之孔中填充有導電性糊126。接著，如第8圖所示，將該等構件對位。然後，使用真空壓製等，如第9A圖所示般將多層基板加熱使之一體化。第9A圖係顯示一體化後之多層基板之狀態之截面圖。
第9B圖係顯示表面形成盲通孔之樣態之截面圖。如第9B圖所示，盲通孔136係於由表層數來第1層之樹脂層102a、102b使用雷射等形成孔者。在此，藉調整雷射能或其波長、脈衝等，如第9B圖所示般，使埋入絕緣樹脂108之第2配線106a、106b露出於盲通孔136之底部。
其次，使用第10A、10B圖，詳細說明實施型態7之多層基板之製造方法。第10A圖係顯示在金屬膜埋入封閉通孔之樣態之截面圖。第10A圖中，可知係使用金屬膜138覆蓋盲通孔136或樹脂膜102a、102b。其次，如第10B圖所示，將金屬膜138圖案化成預定形狀。如第10B圖所示，由表層數來第1層之配線之第1配線104a、104b係金屬膜138經圖案化而成者。
又，為了形成此種金屬膜138，可使用鍍敷法或薄膜法。又，金屬膜138的形成亦可如第10A圖所示般在基板的兩面，亦可視需要僅於單面形成。又，如第10A圖，覆蓋盲通孔136形成之金屬膜138亦與形成於膜102a、102b之絕緣樹脂108側之第2配線106a、106d電氣連接。
如此，如第10A、10B圖所示，藉於盲通孔形成金屬膜138，由表層數來第1層之第1層絕緣層可電氣連接，即經由形成於膜102之盲通孔136，可電氣連接第1配線104與第2配線106，因此可進行信賴性高且配線電阻低之層間連接。
(實施型態8)
實施型態8中，係說明使用薄膜法或薄膜法與鍍敷法之組合以取代鍍敷法之情況。實施型態8與實施型態7的不同在於實施型態8係使用薄膜法，而實施型態7係使用鍍敷法。由於僅有此差異，共通點很多，因此以下參照實施型態7所使用之第9圖加以說明。
首先，為了形成第9B圖所示之盲通孔136，可使用YAG、CO2 等雷射裝置。又，為了在盲通孔136等表面形成金屬膜138，先形成10Å~50Å左右之NiCr等的基底層(也稱為種子層)，並於其上進行電氣鍍銅。或者亦可沒有種子層而於膜102上進行無電鍍銅。或者，亦可於膜102上使用電子束、濺鍍等進行薄膜法，直接將銅析出(沉積deposition)。又，此等情況下，若其厚度在10Å以上，較佳的是若為可得到電鍍使用之程度的導電性之程度，則可利用其導電性於其上電鍍銅，作為配線，且形成需要之厚度。配線需要之厚度宜為如5μm~30μm，需要薄層化時，宜為3μm~15μm左右。如此，可藉使用種子層(或金屬基底)，或者琢磨於金屬膜之形成方法，提高構件對於膜102a、102b之密著力。
如此，由表層數來第1層之第1層配線、及由表層數來第2層之第2層配線之至少一者係經由濺鍍膜固定於由表層數來第1層之第1層絕緣層，藉此可提高金屬膜138或第1配線104、第2配線106等對膜102表面的密著性。
如上所述，藉具有3層絕緣層，且由表層數來第2層之第2層絕緣層(相當於第1圖之糊連接層116)形成糊連接層116，且該糊連接層中貫通該絕緣層之電氣連接者為導電性糊126(或者其硬化物之IVH110)，並且至少具有形成於由表層數來第2層並埋設於糊連接層之第2層配線(相當於第1圖之第2配線106a)、及形成於由表層數來第3層並埋設於糊連接層之第3層配線(相當於第1圖之第2配線106b)，可實現更薄層化之多層印刷配線基板。
又，藉具有4層以上之絕緣層，且由至少一方之表層數來為第2層之第2層絕緣層(相當於第1圖之糊連接層116)形成糊連接層116，並且該糊連接層中貫通該絕緣層之電氣連接者為導電性糊126、或者為其硬化物之IVH，並且具有貫通該糊連接層116進行電氣連接者為導電性糊或其硬化物之IVH之糊連接層116，並且形成於由至少一方之表層數來第2層之第2層配線(相當於第1圖之第2配線106a)、與形成於由表層數來第3層之第3層配線(相當於第1圖之第2配線106b)埋設於導電性糊連接層，可實現更薄層化之多層印刷配線基板。
又，藉將糊連接層116作為由保持膜118、及形成於其兩面成預備硬化狀態之熱硬化性樹脂之預備硬化樹脂120構成之預浸膜片122、及填充於形成於預浸膜片之貫通孔124之導電性糊126，可對應更薄層化之多層基板。
又，表層由樹脂膜構成，且具有由樹脂膜所構成且由表層數來為第1層之第1層絕緣層、如第1圖之樹脂膜102a、102b等、以及不藉由接著劑而於例如基底等使用薄膜法形成於第1層絕緣層表面之配線、如第1圖之第1配線104a、104b、或者第2配線106a、106b等，可提高樹脂膜與配線之間的連接強度，並且該接合不使用接著劑，可達到薄層化。
又，形成於由表層數來第1層之第1層配線、如第1圖之第1配線104a、與形成於由表層數來之第2層之第2層配線、如第1圖之第2配線106a，隔著濺鍍膜而固定於由表層數來第1層之第1層絕緣層、如第1圖之樹脂膜102a，可提高彼此之間的連接強度，並可提供更為薄層化之多層印刷配線基板。
又，形成於由表層數來第1層之第1層配線，如第1圖之第1配線104a、與形成於由表層數來第2層之第2層配線，如第1圖之第2配線106a之至少其中一者隔著鍍敷膜而固定於由表層數來第1層之第1層絕緣層，如第1圖之樹脂膜102a，藉此可提高彼此之間的連接強度，並可提高更為薄層化之多層印刷配線基板。
又，形成於由表層數來第1層之第1層絕緣層，例如貫通第1圖之樹脂膜102a且可電氣連接之層間連接部112可藉進行鍍敷，而如第8圖、第9A圖、第9B圖、第10A圖、及第10B圖所示，使表層細微化之多層基板薄層化。
又，藉由在形成絕緣基材之預浸膜片122加工成貫通孔124之孔加工步驟、於貫通孔122填充導電性糊126形成糊連接層116之糊連接層形成步驟、製作如第3A圖所示之兩面基板114a之兩面基板製作步驟、於預浸膜片122之裏表面基層兩面基板114a、114b，並將預浸膜片122積層為糊連接層116形成積層體之積層步驟、及使用真空壓製等將積層體熱壓加工為一體化之熱壓步驟，可實現薄層化之多層印刷配線基板。
又，藉至少具有：於預浸膜片122形成之絕緣基材加工成貫通孔124之孔加工步驟、於貫通孔124填充導電性糊126形成糊連接層116之糊連接層形成步驟、製作如第8圖所示之具有2層以上之多層印刷配線基板128之多層印刷配線基板製作步驟、以及在預浸膜片122加入導電性糊126之糊連接層之表裏面，將在第3A圖所說明之兩面基板114a等積層形成積層體之積層步驟、更進一步使用真空壓製等對積層體熱壓而加工為一體化之熱壓步驟，可製造對應薄層化之多層印刷配線基板。
又，藉使用在第9A、9B圖到第10A、10B圖所說明之方法等，將形成於兩面基板114a等之表裡面的配線進行電氣連接，藉此可以薄層製造出一可對應於半導體裸晶封裝等，且最表層之配線細微圖案化之多層印刷配線基板。
又，形成於兩面基板之表裡面之配線之電氣連接係如第9A、9B圖至第10A、10B圖所說明使用鍍敷形成，藉此，可以薄層製造出一可特別對應於半導體裸晶封裝等，且最表層之配線精細圖型化之多層印刷配線基板。
又，除了鍍敷以外，亦可視需要使用導電性糊126作兩面基板114a等之表裡的電氣連接。此種情況下，當然可使用第2A、2B、2C圖等之作法。
又，如第10B圖所示，形成用以電氣連接兩面基板114a之表裡面的配線、即第1配線104a與第2配線106b之層間連接之層間連接形成步驟係如9A、9B~10A、10B圖所說明，在熱壓步驟以後之壓製一體化後，尺寸安定後之狀態下進行，可更為提高尺寸精確度、操作性等。
又，如第10B圖所示，兩面基板114a層間連接形成步驟至少包含盲通孔136之通孔加工步驟，因此可特別對應於半導體裸晶封裝等，並且可以薄層製造出最表層配線精細圖型化之多層印刷配線基板。
產業上之可利用性
如上所述，本發明之多層基板及其製造方法可藉組合膜或多層基板而製作出習知所未有之極薄的多層基板，因此亦可適用於各種電子機器、攜帶機器之小型化、薄型化之用途。
8‧‧‧IVH
10‧‧‧膜
12‧‧‧配線
14‧‧‧接著劑
102a,102b,102c‧‧‧樹脂膜
104a,104b‧‧‧第1配線
106a,106b,106c,106d‧‧‧第2配線
108‧‧‧絕緣樹脂
110‧‧‧IVH
112‧‧‧層間連接部
114a,114b,114c‧‧‧兩面基板
116,116a,116b‧‧‧糊連接層
118‧‧‧保持膜
120‧‧‧預備硬化樹脂
122‧‧‧預浸膜片
124‧‧‧貫通孔
126‧‧‧導電性糊
128‧‧‧多層基板
130‧‧‧層間絕緣層
132‧‧‧內部電極
134a,134b‧‧‧單片基板
136‧‧‧盲貫通孔
138‧‧‧金屬膜
第1圖係實施型態1之多層基板之截面圖。
第2A圖係說明實施型態2之4層印刷配線基板之製造方法之截面圖。
第2B圖係說明實施型態2之4層印刷配線基板之製造方法之截面圖。
第2C圖係說明實施型態2之4層印刷配線基板之製造方法之截面圖。
第3A圖係說明實施型態2之4層印刷配線基板之製造方法之截面圖。
第3B圖係說明實施型態2之4層印刷配線基板之製造方法之截面圖。
第3C圖係說明實施型態2之4層印刷配線基板之製造方法之截面圖。
第4圖係實施型態3之多層印刷配線基板之截面圖。
第5A圖係說明實施型態4之多層印刷配線基板之製造方法之截面圖。
第5B圖係說明實施型態4之多層印刷配線基板之製造方法之截面圖。
第6圖係實施型態5之多層印刷配線基板之截面圖。
第7A圖係說明實施型態6之多層印刷配線基板之製造方法之截面圖。
第7B圖係說明實施型態6之多層印刷配線基板之製造方法之截面圖。
第8圖係顯示實施型態7之表層已精細圖型化之多層印刷配線基板之一例之截面圖。
第9A圖係顯示實施型態7之表層已精細圖型化之多層印刷配線基板之一例之截面圖。
第9B圖係顯示實施型態7之表層已精細圖型化之多層印刷配線基板之一例之截面圖。
第10A係顯示實施型態7之表層已精細圖型化之多層印刷配線基板之一例之截面圖。
第10B圖係顯示實施型態7之表層已精細圖型化之多層印刷配線基板之一例之截面圖。
第11圖係顯示習知之多層印刷配線基板之一例之截面圖。
102a,102b‧‧‧樹脂膜
104a,104b‧‧‧第1配線
106a,106b‧‧‧第2配線
108‧‧‧絕緣樹脂
110‧‧‧IVH
112‧‧‧層間連接部
114a,114b‧‧‧兩面基板
116‧‧‧糊連接層
118‧‧‧保持膜

Claims (14)

  1. 一種多層印刷配線基板，其特徵在於：具有3層絕緣層，且於由表層數來第2層之第2層絕緣層形成糊連接層，且該糊連接層中貫通前述第2層絕緣層進行電氣連接者為導電性糊，並且前述多層印刷配線基板至少具有：形成於由表層數來第2層且埋設於前述糊連接層之第2層配線、及形成於由表層數來第3層且埋設於前述糊連接層之第3層配線；且，前述表層是由樹脂膜所構成，並具有從前述表層數來第1層之第1層絕緣層，及透過作為基底而以薄膜法形成於前述第1層絕緣層表面之種子層而形成之銅配線。
  2. 一種多層印刷配線基板，其特徵在於：具有3層絕緣層，且於由表層數來第2層之第2層絕緣層形成糊連接層，且該糊連接層中貫通前述第2層絕緣層進行電氣連接者為導電性糊，並且前述多層印刷配線基板至少具有：形成於由表層數來第2層且埋設於前述糊連接層之第2層配線、及形成於由表層數來第3層且埋設於前述糊連接層之第3層配線；且形成於由前述表層數來第1層之第1層配線及形成於由前述表層數來第2層之第2層配線的至少其中一者，係透過濺鍍膜而固定於由表層數來第1層之第1層絕緣膜。
  3. 一種多層印刷配線基板，其特徵在於：具有4層以上之絕緣層，且於由至少其中一表層數 來第2層之第2層絕緣層形成糊連接層，該糊連接層中貫通前述第2層絕緣層進行電氣連接者為導電性糊，又，形成於由至少其中一表層數來為第2層之第2層配線、及形成於由表層數來為第3層之第3層配線係埋設於前述導電性糊連接層；且前述表層是由樹脂膜所構成，並具有從前述表層數來第1層之第1層絕緣層及透過作為基底之以薄膜法形成於前述第1層絕緣層表面之種子層而形成之銅配線。
  4. 一種多層印刷配線基板，其特徵在於：具有4層以上之絕緣層，且於由至少其中一表層數來第2層之第2層絕緣層形成糊連接層，該糊連接層中貫通前述第2層絕緣層進行電性連接者為導電性糊，又，形成於由至少其中一表層數來為第2層之第2層配線、及形成於由表層數來為第3層之第3層配線係埋設於前述導電性糊連接層；且形成於由前述表層數來第1層之第1層配線及形成於由前述表層數來第2層之第2層配線的至少其中一者，係透過濺鍍膜而固定於由表層數來第1層之第1層絕緣膜。
  5. 如申請專利範圍第1至4項任一項之多層印刷配線基板，其中前述糊連接層包含：由膜及形成於該膜之兩面呈預備硬化狀態之熱硬化性樹脂所構成之預浸膜片；及填充於形成於前述預浸膜片之貫通孔之導電性糊。
  6. 如申請專利範圍第1至4項其中一項之多層印刷配線基板，其中形成於由前述表層數來第1層之第1層配線、與 形成於由前述表層數來第2層之第2層配線之至少其中一者係透過鍍敷膜而固定於由前述表層數來第1層之第1層絕緣膜。
  7. 如申請專利範圍第1至4項其中一項之多層印刷配線基板，其中貫通形成於由前述表層數來第1層之第1層絕緣層之電氣連接係使用鍍敷進行。
  8. 一種多層印刷配線基板之製造方法，其特徵在於至少包含以下步驟：於絕緣基材加工貫通孔之孔加工步驟；於前述貫通孔填充導電性糊，形成糊連接層之糊連接層形成步驟；製作兩面基板之兩面基板製作步驟；於前述糊連接層之表裡面積層前述兩面基板，形成積層體之積層步驟；及對前述積層體進行熱壓加工之熱壓步驟，前述熱壓步驟中，係將形成於前述兩面基板之表裡層的配線層內，與前述糊連接層之表裡面接觸之側的配線層，埋設於前述糊連接層。
  9. 一種多層印刷配線基板之製造方法，至少包含以下步驟：於絕緣基材加工貫通孔之孔加工步驟；於前述貫通孔填充導電性糊，形成糊連接層之糊連接層形成步驟；具有2層以上層數之兩面基板作成步驟或是製作多 層印刷配線基板之多層印刷配線基板製作步驟；於前述糊連接層之表裡面積層前述兩面基板，形成積層體之積層步驟；及對前述積層體進行熱壓加工之熱壓步驟，前述熱壓步驟中，係將形成於前述兩面基板之表裡層的配線層內，與前述糊連接層之表裡面接觸之側的配線層，埋設於前述糊連接層。
  10. 如申請專利範圍第8或9項之多層印刷配線基板之製造方法，係使形成於前述兩面基板之表裡面之配線電氣連接。
  11. 如申請專利範圍第8或9項之多層印刷配線基板之製造方法，係使用鍍敷法使形成於前述兩面基板之表裡面之配線電氣連接。
  12. 如申請專利範圍第8或9項之多層印刷配線基板之製造方法，係使用導電性糊使前述兩面基板之表裡電氣連接。
  13. 如申請專利範圍第8或9項之多層印刷配線基板之製造方法，其中在熱壓步驟後更包含一層間連接形成步驟，而該層間連接形成步驟係形成用以電氣連接前述兩面基板表裡面配線之層間連接。
  14. 如申請專利範圍第8或9項之多層印刷配線基板之製造方法，其中形成用以電氣連接前述兩面基板表裡面配線之層間連接的層間連接形成步驟至少包含形成盲通孔之孔加工步驟、及對該盲通孔施行鍍敷之鍍敷步驟。
TW095140739A 2005-11-07 2006-11-03 Multilayer printed wiring board and manufacturing method thereof TWI392410B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005321954A JP2007129124A (ja) 2005-11-07 2005-11-07 多層プリント配線基板及びその製造方法

Publications (1)

Publication Number Publication Date
TWI392410B true TWI392410B (zh) 2013-04-01

Family

ID=38005950

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095140739A TWI392410B (zh) 2005-11-07 2006-11-03 Multilayer printed wiring board and manufacturing method thereof

Country Status (8)

Country Link
US (1) US20090229862A1 (zh)
EP (1) EP1811824B1 (zh)
JP (1) JP2007129124A (zh)
KR (1) KR100962837B1 (zh)
CN (1) CN101069459B (zh)
DE (1) DE602006011710D1 (zh)
TW (1) TWI392410B (zh)
WO (1) WO2007052799A1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8933556B2 (en) * 2010-01-22 2015-01-13 Ibiden Co., Ltd. Wiring board
US20130062101A1 (en) * 2010-06-08 2013-03-14 Panasonic Corporation Multilayer wiring substrate, and manufacturing method for multilayer substrate
JP5581828B2 (ja) * 2010-06-09 2014-09-03 富士通株式会社 積層回路基板および基板製造方法
CN102378489B (zh) * 2010-08-24 2013-11-20 欣兴电子股份有限公司 软硬线路板的制造方法
WO2013031822A1 (ja) * 2011-08-29 2013-03-07 京セラ株式会社 薄膜配線基板およびプローブカード用基板
CN103037637A (zh) * 2011-09-30 2013-04-10 富葵精密组件(深圳)有限公司 多层电路板及多层电路板的制作方法
CN103037636A (zh) * 2011-09-30 2013-04-10 富葵精密组件(深圳)有限公司 多层电路板及多层电路板的制作方法
US9532466B2 (en) 2011-12-22 2016-12-27 Haesung Ds Co., Ltd. Method of manufacturing multi-layer circuit board and multi-layer circuit board manufactured by using the method
CN103369872A (zh) * 2012-03-30 2013-10-23 北大方正集团有限公司 多层印刷电路板的压合方法
JP5196056B1 (ja) * 2012-06-14 2013-05-15 パナソニック株式会社 複合多層配線基板とその製造方法
WO2013186966A1 (ja) * 2012-06-14 2013-12-19 パナソニック株式会社 複合多層配線基板とその製造方法
CN103517583B (zh) * 2012-06-27 2016-09-28 富葵精密组件(深圳)有限公司 多层电路板及其制作方法
KR102229384B1 (ko) * 2013-02-15 2021-03-18 오르멧 서키츠 인코퍼레이티드 다층 전자 기판의 z-축 상호 연결 구조물
CN105374793A (zh) * 2013-05-08 2016-03-02 日月光半导体制造股份有限公司 具桥接结构的半导体封装构造及其制造方法
CN104902675B (zh) * 2014-03-05 2018-08-07 深南电路有限公司 一种台阶槽电路板及其加工方法
JP2016115823A (ja) * 2014-12-16 2016-06-23 イビデン株式会社 プリント配線板
US11259398B2 (en) * 2017-03-31 2022-02-22 Magna Seating Inc. Electrical circuit board with low thermal conductivity and method of constructing thereof
EP3736852A1 (en) 2019-05-07 2020-11-11 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Aligning component carrier structure with known-good sections and critical section with other component carrier with components and dummies
JP7031955B2 (ja) * 2019-09-10 2022-03-08 Ｆｉｃｔ株式会社 回路基板の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW538664B (en) * 2001-07-18 2003-06-21 Matsushita Electric Ind Co Ltd Circuit forming board and method of manufacturing the same
JP2004072125A (ja) * 2003-11-10 2004-03-04 Toshiba Corp 印刷配線板の製造方法および印刷配線板
TW200534762A (en) * 2004-04-08 2005-10-16 Phoenix Prec Technology Corp Insulating structure of circuit board and method for fabricating the circuit board by using the insulating structure
TW200536448A (en) * 2004-04-22 2005-11-01 Phoenix Prec Technology Corp Circuit board with identifiable information and method for fabricating the same

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0834921B1 (en) * 1991-12-31 2003-11-26 Tessera, Inc. Multi-layer circuit construction method and structures with customization features and components for use therein
US5282312A (en) * 1991-12-31 1994-02-01 Tessera, Inc. Multi-layer circuit construction methods with customization features
WO1998027798A1 (fr) * 1996-12-19 1998-06-25 Ibiden Co., Ltd. Carte a circuit imprime et procede de fabrication
JP3053790B2 (ja) * 1997-09-30 2000-06-19 松下電器産業株式会社 回路基板接続用部材、回路基板の製造方法および回路基板
SG86345A1 (en) * 1998-05-14 2002-02-19 Matsushita Electric Ind Co Ltd Circuit board and method of manufacturing the same
US6565954B2 (en) * 1998-05-14 2003-05-20 Matsushita Electric Industrial Co., Ltd. Circuit board and method of manufacturing the same
US6518514B2 (en) * 2000-08-21 2003-02-11 Matsushita Electric Industrial Co., Ltd. Circuit board and production of the same
US6459046B1 (en) * 2000-08-28 2002-10-01 Matsushita Electric Industrial Co., Ltd. Printed circuit board and method for producing the same
JP2002094200A (ja) * 2000-09-18 2002-03-29 Matsushita Electric Ind Co Ltd 回路基板用電気絶縁材と回路基板およびその製造方法
EP1194020A3 (en) * 2000-09-27 2004-03-31 Matsushita Electric Industrial Co., Ltd. Resin board, manufacturing process for resin board, connection medium body, circuit board and manufacturing process for circuit board
TW532050B (en) * 2000-11-09 2003-05-11 Matsushita Electric Ind Co Ltd Circuit board and method for manufacturing the same
JP2002232135A (ja) * 2001-01-30 2002-08-16 Matsushita Electric Ind Co Ltd 積層用両面回路基板とその製造方法及びそれを用いた多層プリント配線板
US6593534B2 (en) * 2001-03-19 2003-07-15 International Business Machines Corporation Printed wiring board structure with z-axis interconnections
JP2002307608A (ja) * 2001-04-10 2002-10-23 Kanegafuchi Chem Ind Co Ltd 積層体の製造方法および多層プリント配線板
US6465084B1 (en) * 2001-04-12 2002-10-15 International Business Machines Corporation Method and structure for producing Z-axis interconnection assembly of printed wiring board elements
US6756628B2 (en) * 2001-05-30 2004-06-29 Matsushita Electric Industrial Co., Ltd. Capacitor sheet with built in capacitors
JP2003017862A (ja) * 2001-07-02 2003-01-17 Nitto Denko Corp 多層配線基板の製造方法
JP2003163458A (ja) * 2001-11-29 2003-06-06 Fujitsu Ltd 多層配線基板及びその製造方法
US20040214006A1 (en) * 2003-04-25 2004-10-28 Matsushita Electric Industrial Co., Ltd. Member for a circuit board, method of manufacturing the same, and methods of manufacturing circuit boards
JP2005045150A (ja) * 2003-07-25 2005-02-17 Matsushita Electric Ind Co Ltd 中間接続用配線基材および多層配線基板、ならびにこれらの製造方法
KR100567087B1 (ko) * 2003-10-20 2006-03-31 삼성전기주식회사 층간 전기 접속이 향상된 병렬적 다층 인쇄회로기판 제조방법
US20070088134A1 (en) * 2005-10-13 2007-04-19 Ajinomoto Co. Inc Thermosetting resin composition containing modified polyimide resin
TW200740334A (en) * 2005-10-20 2007-10-16 Matsushita Electric Ind Co Ltd Multilayer printed wiring board and its manufacturing method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW538664B (en) * 2001-07-18 2003-06-21 Matsushita Electric Ind Co Ltd Circuit forming board and method of manufacturing the same
JP2004072125A (ja) * 2003-11-10 2004-03-04 Toshiba Corp 印刷配線板の製造方法および印刷配線板
TW200534762A (en) * 2004-04-08 2005-10-16 Phoenix Prec Technology Corp Insulating structure of circuit board and method for fabricating the circuit board by using the insulating structure
TW200536448A (en) * 2004-04-22 2005-11-01 Phoenix Prec Technology Corp Circuit board with identifiable information and method for fabricating the same

Also Published As

Publication number Publication date
US20090229862A1 (en) 2009-09-17
WO2007052799A1 (ja) 2007-05-10
KR20080002956A (ko) 2008-01-04
DE602006011710D1 (de) 2010-03-04
EP1811824B1 (en) 2010-01-13
KR100962837B1 (ko) 2010-06-09
EP1811824A4 (en) 2007-12-12
EP1811824A1 (en) 2007-07-25
JP2007129124A (ja) 2007-05-24
CN101069459B (zh) 2010-09-01
CN101069459A (zh) 2007-11-07

Similar Documents

Publication Publication Date Title
TWI392410B (zh) Multilayer printed wiring board and manufacturing method thereof
TWI386140B (zh) Flexible multilayer circuit board
US7198996B2 (en) Component built-in module and method for producing the same
US8863379B2 (en) Methods of manufacturing printed circuit boards using parallel processes to interconnect with subassemblies
JP5411362B2 (ja) 積層配線基板及びその製造方法
US8178191B2 (en) Multilayer wiring board and method of making the same
JPWO2007046459A1 (ja) 多層プリント配線基板及びその製造方法
JP4043115B2 (ja) 多数個取り多層プリント配線板
JPH1154934A (ja) 多層プリント配線板およびその製造方法
US8453322B2 (en) Manufacturing methods of multilayer printed circuit board having stacked via
TW201424501A (zh) 封裝結構及其製作方法
JP2001068856A (ja) 絶縁樹脂シート及びその製造方法
JPH1154926A (ja) 片面回路基板およびその製造方法
JP4899409B2 (ja) 多層プリント配線基板及びその製造方法
JP4892924B2 (ja) 多層プリント配線基板及びその製造方法
JP3238901B2 (ja) 多層プリント配線基板およびその製造方法
JP2001144445A (ja) 多層プリント配線板の製造方法
JP2013055123A (ja) 部品内蔵基板およびその製造方法
JP2007115952A (ja) インターポーザ基板及びその製造方法
KR20060003847A (ko) 내층 알씨씨에 범퍼가 구비된 범프 홀을 갖는 다층인쇄회로기판 및 이의 제조방법
KR200412591Y1 (ko) 내층 알씨씨에 범퍼가 구비된 범프 홀을 갖는 다층인쇄회로기판
JP2000183528A (ja) 多層プリント配線板の製造方法
KR100657409B1 (ko) 다층 인쇄회로기판 제조방법
JP2007115951A (ja) インターポーザ基板及びその製造方法
JP2005244107A (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees