KR20080002956A - 다층 프린트 배선 기판 및 그 제조 방법 - Google Patents

다층 프린트 배선 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR20080002956A
KR20080002956A KR1020077026340A KR20077026340A KR20080002956A KR 20080002956 A KR20080002956 A KR 20080002956A KR 1020077026340 A KR1020077026340 A KR 1020077026340A KR 20077026340 A KR20077026340 A KR 20077026340A KR 20080002956 A KR20080002956 A KR 20080002956A
Authority
KR
South Korea
Prior art keywords
layer
film
printed wiring
multilayer printed
wiring board
Prior art date
Application number
KR1020077026340A
Other languages
English (en)
Other versions
KR100962837B1 (ko
Inventor
다다시 나카무라
후미오 에치고
쇼고 히라이
도시오 스가와
Original Assignee
마츠시타 덴끼 산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마츠시타 덴끼 산교 가부시키가이샤 filed Critical 마츠시타 덴끼 산교 가부시키가이샤
Publication of KR20080002956A publication Critical patent/KR20080002956A/ko
Application granted granted Critical
Publication of KR100962837B1 publication Critical patent/KR100962837B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822Multilayer substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/462Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4658Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern characterized by laminating a prefabricated metal foil pattern, e.g. by transfer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227Other objects, e.g. metallic pieces
    • H05K2201/10378Interposers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06Lamination
    • H05K2203/061Lamination of previously made multilayered subassemblies
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10Methods of surface bonding and/or assembly therefor
    • Y10T156/1089Methods of surface bonding and/or assembly therefor of discrete laminae to single face of additional lamina
    • Y10T156/1092All laminae planar and face to face

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명에 따르면, 필름(102)을 사용한 복수 매의 양면 기판(114)을, 가경화 수지(120)에 형성된 관통 구멍(124)에 도전성 페이스트(126)가 충전되어, 경화된 페이스트 접속층(116)을 거쳐 접합하는 동시에, 상기 도전성 페이스트에 의해, 상기 복수 매의 양면 기판의 제 2 배선(106)끼리를 전기적으로 접속함으로써, 접착제를 이용하지 않고서 박층화한 다층 프린트 배선 기판을 제공할 수 있다.

Description

다층 프린트 배선 기판 및 그 제조 방법{MULTILAYER PRINTED WIRING BOARD AND PROCESS FOR PRODUCING THE SAME}
본 발명은, 휴대 전화나 초소형 휴대 단말 등에 사용되는 다층 프린트 배선 기판이나, 반도체 칩을 베어칩 실장할 때에 이용되는 인터포저 등에 이용되는 다층 프린트 배선 기판 및 그 제조 방법에 관한 것이다.
종래, 이러한 종류의 다층 프린트 배선 기판(이하, 간단히 "다층 기판"이라고 칭함)으로서는, 임의의 위치에 IVH(이너 비아홀)을 형성한 것이, 예컨대, 특허 문헌 1에 개시되어 있다.
그리고, 시장으로부터는 다층 기판을 더욱 박층화할 것이 요망되고 있었다. 이하, 다층 기판을 박층화하기 위한 수단으로서 필름을 사용한 다층 기판에 대하여 설명한다.
도 11은 종래의 다층 프린트 배선 기판의 일례를 나타내는 단면도이며, 접착제를 이용하여 필름을 적층하는 다층 배선판의 일례이다. 도 11에 도시하는 바와 같이, 필름(10) 상에는 배선(12)으로 이루어지는 소정 패턴이 형성되어 있다. 그 리고 복수의 필름(10)은, 접착제(14)에 의해 배선(12)과 함께 접착되어 있다. 또한, 필요 부분에 IVH(8)를 형성함으로써, 서로 다른 층에 형성된 배선(12)끼리를 접속하고 있다.
그러나, 종래의 구성에서는, 필름(10)끼리를 접속하기 위하여 접착제(14)를 이용하고 있기 때문에, 박층화에 한계가 있었다.
예컨대, 도 11에서 나타낸 구성에 따르면, 배선(12)이 편면(片面)에 형성된 필름(10)을 이용하여 적층하기 때문에, 4층의 다층 기판을 제작하는 경우, 접착제(14)가 3층, 필름(10)이 4층의 합계 7층분의 두께가 필요하게 되어, 박층화가 어려웠다.
한편, 도 11에서 나타낸 구성의 응용으로서, 배선(12)을 양면에 형성한 필름(10)을 2장 준비하고, 접착제(14)로 접착하여 4층의 다층 기판으로 하는 것도 고려되었다. 이 경우에는, 양면에 배선(12)이 형성된 필름(10)끼리를, 접착제(14)에 의해 접착하게 된다. 그러나, 이 접합시에, 접착제(14)가 연화, 유동화되기 때문에, 마주 향한 배선(12)끼리를 단락시킬 가능성이 발생한다고 하는 문제가 있었다.
특허 문헌 1 : 일본 특허 공개 제 2002-353619 호 공보
본 발명의 다층 프린트 배선 기판은, 표리면에 배선 패턴이 형성된 수지 필름을 사용한 양면 프린트 배선 기판끼리를, 도중에 필름 프리프레그를 끼우고 프레스하여 일체화하는 것에 의해 형성한다.
이러한 구성에 의해, 종래의 직포(織布)가 수지에 의해 함침된 프리프레그 대신에, 필름의 양면에 가경화 상태의 수지층이 형성된 필름 프리프레그를 이용하여, 배선이 양면에 형성된 필름끼리를 접합하기 위하여, 고압으로 프레스한 경우에도 필름 프리프레그에 포함되는 필름에 의해 배선끼리의 단락을 방지할 수 있다. 또한, 미리 필름 프리프레그에 관통 구멍을 형성하여 도전성 페이스트를 충전해 놓음으로써, 양면 프린트 배선 기판끼리의 접착과 동시에 IVH의 형성도 가능하게 된다.
또한, 본 발명의 다층 프린트 배선 기판의 제조 방법은, 절연 기재에 관통 구멍을 가공하는 구멍 가공 단계와, 관통 구멍에 도전성 페이스트를 충전하여 페이스트 접속층을 형성하는 페이스트 접속층 형성 단계와, 양면 기판을 제작하는 양면 기판 제작 단계와, 페이스트 접속층의 표리면에 양면 기판을 적층하여 적층체를 형성하는 적층 단계와, 적층체를 열프레스 가공하는 열프레스 단계를 적어도 구비한 것을 특징으로 한다.
이러한 단계를 구비함으로써, 박층화에 대응하는 다층 프린트 배선 기판을 제조할 수 있다.
도 1은 실시예 1에 있어서의 다층 기판의 단면도,
도 2(a)는 실시예 2에 있어서의 4층 프린트 배선 기판의 제조 방법을 설명하는 단면도,
도 2(b)는 실시예 2에 있어서의 4층 프린트 배선 기판의 제조 방법을 설명하는 단면도,
도 2(c)는 실시예 2에 있어서의 4층 프린트 배선 기판의 제조 방법을 설명하는 단면도,
도 3(a)는 실시예 2에 있어서의 4층 프린트 배선 기판의 제조 방법을 설명하는 단면도,
도 3(b)는 실시예 2에 있어서의 4층 프린트 배선 기판의 제조 방법을 설명하는 단면도,
도 3(c)는 실시예 2에 있어서의 4층 프린트 배선 기판의 제조 방법을 설명하는 단면도,
도 4는 실시예 3에 있어서의 다층 프린트 배선 기판의 단면도,
도 5(a)는 실시예 4에 있어서의 다층 프린트 배선 기판의 제조 방법을 설명하는 단면도,
도 5(b)는 실시예 4에 있어서의 다층 프린트 배선 기판의 제조 방법을 설명하는 단면도,
도 6은 실시예 5의 다층 프린트 배선 기판의 단면도,
도 7(a)는 실시예 6에 있어서의 다층 프린트 배선 기판의 제조 방법을 설명하는 단면도,
도 7(b)는 실시예 6에 있어서의 다층 프린트 배선 기판의 제조 방법을 설명하는 단면도,
도 8은 실시예 7에 있어서의 표층을 파인 패턴으로 한 다층 프린트 배선 기판의 제조 방법의 일례를 나타내는 단면도,
도 9(a)는 실시예 7에 있어서의 표층을 파인 패턴으로 한 다층 프린트 배선 기판의 제조 방법의 일례를 나타내는 단면도,
도 9(b)는 실시예 7에 있어서의 표층을 파인 패턴으로 한 다층 프린트 배선 기판의 제조 방법의 일례를 나타내는 단면도,
도 10(a)는 실시예 7에 있어서의 표층을 파인 패턴으로 한 다층 프린트 배선 기판의 제조 방법의 일례를 나타내는 단면도,
도 10(b)는 실시예 7에 있어서의 표층을 파인 패턴으로 한 다층 프린트 배선 기판의 제조 방법의 일례를 나타내는 단면도,
도 11은 종래의 다층 프린트 배선 기판의 일례를 나타내는 단면도.
도면의 주요 부분에 대한 부호의 설명
102, 102a, 102b, 102c : 수지 필름
104a, 104b : 제 1 배선
106a, 106b, 106c, 106d : 제 2 배선
108 : 절연 수지
110 : IVH(이너 비아홀)
112 : 층간 접속부
114a, 114b, 114c : 양면 기판
116 : 페이스트 접속층
118 : 유지막
120 : 가경화 수지
122 : 필름 프리프레그
124 : 관통 구멍
126 : 도전성 페이스트
128 : 다층 기판
130 : 층간 절연층
132 : 내부 전극
134a, 134b : 편면 기판
136b : 블라인드 비아
138 : 금속막
이하, 본 발명의 실시예에 대하여, 도면을 이용하여 설명한다.
(실시예 1)
이하, 본 발명의 실시예 1에 있어서의 다층 기판에 대하여, 도면을 참조하면서 설명한다.
도 1은 본 발명의 실시예 1에 있어서의 다층 기판의 단면도이다. 도 1에 도 시하는 바와 같이, 다층 기판은 수지 필름(102a, 102b), 제 1 배선(104a, 104b), 제 2 배선(106a, 106b), 절연 수지(108), IVH(110), 층간 접속부(112), 양면 기판(114a, 114b), 페이스트 접속층(116), 보호막(118)을 갖는다.
도 1에 도시하는 바와 같이, 양면 기판(114a)에는, 필름(102a)의 편면에 제 1 배선(104a)이, 나머지 면에 제 2 배선(106a)이 형성되어 있다. 그리고, 제 1 배선(104a)과 제 2 배선(106a)은 층간 접속부(112)에 의해 접속되어 있다. 마찬가지로, 양면 기판(114b)에는, 필름(102b)의 편면에 제 1 배선(104b)이, 나머지 면에 제 2 배선(106b)이 형성되어 있다. 그리고, 제 1 배선(104b)과 제 2 배선(106b)은, 층간 접속부(112)에 의해 접속되어 있다.
여기서, 제 1 배선(104a, 104b)는, 실시예 1의 프린트 배선 기판의 표면에 노출된 배선에 상당한다. 한편, 제 2 배선(106a, 106b)은 양면 기판(114a, 114b)의 표면에 형성된 상태로, 절연 수지(108)의 내부에 매설되어 있다. 그리고, 제 2 배선(106a, 106b)의 배선 두께는, 절연 수지(108)에 매몰됨으로써 흡수되어, 샘플의 표면에 요철로서 나타나기 어렵게 된다. 또한, IVH(110)는 이너 비아홀(층간 접속)이다. 수지 필름(102a)의 표면에 형성된 제 2 배선(106a)과, 수지 필름(102b)의 표면에 형성된 제 2 배선(106b)은, IVH(110)에 의해 전기적으로 접속되어 있다. 도 1에 도시하는 바와 같이, IVH(110)는, 절연 수지(108)와 유지막(118)을 관통함으로써, 서로 마주 향하는 제 2 배선(106a)과, 제 2 배선(106b)을 전기적으로 접속하고 있다. 또한, 페이스트 접속층(116)은, 유지막(118)의 양면에 형성된 절연 수지(108)와, 이들을 관통하는 IVH(110)로 구성되어 있다.
또, 도 1을 이용하여 배선이나 절연층을 세는 방법에 대하여 설명한다. 도 1을 위에서부터 아래로 센 경우에, 표층에서부터 세어 1층째의 1층째 절연층(이것은 표층에 상당함)이 필름(102a)에, 표층에서부터 세어 2층째의 2층째 절연층이 페이스트 접속층(116)에, 표층으로부터 3층째의 3층째 절연층이 필름(102b)에, 각각 상당한다.
마찬가지로, 표층에서부터 세어 1층째의 1층째 배선(이것은 표층의 배선에 상당함)이 제 1 배선(104a)에, 표층에서부터 세어 2층째의 2층째 배선이 제 2 배선(106a)에, 표층에서부터 세어 3층째의 3층째 배선이 제 2 배선(106b), 표층에서부터 세어 4층째의 4층째 배선이 제 1 배선(104b)에 상당한다. 또, 도 1은, 전극이 4층 형성되어 있는 4층 구조이며, 상하 대칭이기 때문에, 위에서부터 아래로 세더라도, 아래에서부터 위로 세더라도 실질적인 차이는 없지만, 본 발명의 실시예 1에 있어서는 원칙적으로 위에서부터 아래로 세는 것으로 한다.
이렇게 하여 도 1에 도시하는 바와 같이, 표층에서부터 세어 2층째에 형성된 2층째 절연층이 페이스트 접속층(116)으로 되고, 이 페이스트 접속층(116)을 관통하는 전기적 접속이 IVH(110)에 상당한다. 그리고, 표층에서부터 세어 2층째에 형성된 2층째 배선인 제 2 배선(106a)과, 표층에서부터 세어 3층째에 형성된 3층째 배선인 제 2 배선(106b)이, 절연 수지(108)에 매설되게 된다. 그리고, IVH(110)가 없는 부분에 형성된 제 2 배선(106a, 106b)은, 절연 수지(108)나 유지막(118)에 의해 서로 단락되는 일이 없다.
또, 실시예 1에 있어서의 IVH(110)는, 절연 수지(108)에 형성된 관통 구멍 중에 도전성 페이스트가 충전된 것이다. 후술하는 도 2(a), 도 2(b), 도 2(c)에 있어서, 관통 구멍(124)이나 도전성 페이스트(126)에 대하여 설명한다. 또한, 이 IVH(110)가 양면 기판(114a)과 양면 기판(114b) 사이에 형성되어, 제 2 배선(106a)과 제 2 배선(106b)을 접속한다. 그리고, 페이스트 접속층(116)의 임의의 위치에 IVH(110)를 형성할 수 있다. 이와 같이 실시예 1에 있어서의 다층 기판에서는, 필름(102a, 102b)을 이용한 복수 매(枚)의 양면 기판(114a, 114b)의 두께가 절연 수지(108)에 흡수되는 동시에, 층간의 접속이 IVH(110)에 의해 행해지고 있다.
또, 실시예 1에 있어서 페이스트 접속층(116)을 구성하는 부재로서, 유지막(118)의 양면에, 소정의 수지가 일정 두께로 형성된 것으로, 이것이 후술하는 도 2(a)∼도 3(c)에서 설명하는 바와 같이 하여 2장의 양면 기판(114a, 114b)을 서로 접합하여 일체화하게 된다. 이와 같이 실시예 1에서는, 절연 수지(108) 중에 내장되는 유지막(118)에 의해, 양면 기판(114a, 114b) 위에 형성된 제 2 배선(106a, 106b)이 서로 단락되는 일이 없이, 다층 기판 자신의 총 두께를 대폭 박층화할 수 있다. 또, 수지의 상세에 대해서는, 도 2(a)∼도 3(c)에서 설명한다.
이상과 같이, 표층에서부터 세어 2층째에 형성된 2층째 절연층(도 1의 페이스트 접속층(116)에 상당)을 관통하는 전기적 접속이 도전성 페이스트(도 1의 IVH(110)에 상당)로 한다.
그리고, 표층에서부터 세어 2층째에 형성된 2층째 배선(도 1에 있어서 위에서부터 센 경우에는, 양면 기판(114a) 위에 형성된 제 2 배선(106a)에 상당함. 마찬가지로, 아래에서부터 센 경우에는, 양면 기판(114b) 위에 형성된 제 2 배 선(106b)에 상당함)과, 표층에서부터 세어 3층째에 형성된 3층째 배선이, 페이스트 접속층(116)에 의해 매설되는 동시에, 전기적으로 접속한다. 또, 도 1에 있어서 위에서부터 센 경우에는, 3층째 배선은 양면 기판(114b) 위에 형성된 제 2 배선(106b)에 상당한다. 마찬가지로, 아래에서부터 센 경우, 3층째 배선은 양면 기판(114a) 위에 형성된 제 2 배선(106a)에 상당한다.
이렇게 하여 실시예 1에서는, 절연 수지(108)를 이용하여 4층 기판(여기서 4층이란, 배선이 4층인 것)을 구성하는 경우에도, 서로 마주 향한 전극끼리의 단락을 방지할 수 있기 때문에, 절연 수지(108)의 박층화가 가능해지고, 4층 기판의 박층이 가능하게 된다.
(실시예 2)
이하, 본 발명의 실시예 2에 있어서의 다층 기판의 제조 방법에 대하여 설명한다. 실시예 2는 4층 기판의 제조 방법의 일례이며, 예컨대 실시예 1에서 설명한 4층 기판의 제조 방법의 일례에 상당한다. 도 2(a), 도 2(b), 도 2(c), 및 도 3(a), 도 3(b), 도 3(c)는 실시예 2에 있어서의 4층 프린트 배선 기판의 제조 방법을 설명하는 단면도이다.
도 2(a), 도 2(b), 도 2(c)에 도시하는 바와 같이, 실시예 2에 있어서의 4층 프린트 배선 기판은, 가경화 수지(120), 필름 프리프레그(122), 관통 구멍(124), 도전성 페이스트(126)를 갖고 있다. 우선, 도 2(a)에 도시하는 바와 같이, 유지막(118)의 양면에 가경화 수지(120)가 소정 막두께로 형성되어 이루어지는 필름 프 리프레그(122)를 준비한다. 그리고, 도 2(b)에 도시하는 바와 같이, 필름 프리프레그(122)를 구성하는 가경화 수지(120) 및 유지막(118)에, 관통 구멍(124)을 형성한다. 관통 구멍(124)의 형성에는 금형, 드릴, 레이저 등을 이용할 수 있다. 그리고 다음에, 도 2(c)에 도시하는 바와 같이, 관통 구멍(124)의 내부에 도전성 페이스트(126)를 충전한다. 예컨대, 필름 프리프레그(122)와 그 위에 형성된 보호 필름(도시하지 않음)을 마스크로 하여, 스퀴지 등으로 도전성 페이스트(126)를 문질러 바르거나, 또는 충전함으로써, 셀프얼라인먼트적(자기 정합적)으로, 필름 프리프레그(122)에 형성된 관통 구멍(124)에만 도전성 페이스트(126)를 충전할 수 있다.
또, 가경화 수지(120)의 표면에는, 보호 필름(도 2(a), 도 2(b)에는 도시하지 않음)을 미리 붙여 놓는 것이 바람직하다. 보호 필름을 사용함으로써, 예컨대 도 2(b)에 나타내는 것과 같은 관통 구멍(124)의 형성을 용이하게 하는 동시에, 이 보호 필름을 일종의 마스크로서 사용함으로써, 관통 구멍(124)에 도전성 페이스트(126)를 충전하기 쉽게 된다. 그리고, 도전성 페이스트(126)를 충전한 후에, 보호 필름(도시하지 않음)을 벗겨냄으로써, 도 2(c)의 상태와 같이 필름 프리프레그(122)가 가공된다(이하, "도 2(c)품(品)"이라고 칭함).
또, 유지막(118)으로서, 폴리이미드 필름, 폴리아미드 필름, 아라미드 필름 등의 내열성 필름을 사용하는 것이 바람직하다. 고내열성의 수지 필름을 이용함으로써, 완성된 다층 기판의 내열성을 높일 수 있다. 또한, 유지막(118)의 두께로서는 100㎛ 이하, 특히 5㎛ 이상 50㎛ 이하, 바람직하게는 30㎛ 이하, 더 가능하면 25㎛ 이하를 선택하는 것이 바람직하다. 이와 같이 극박(極薄)의 내열성 필름을 이용함으로써, 완성된 다층 기판의 총 두께를 얇게 할 수 있다. 또, 이러한 내열성 필름으로 이루어지는 유지막(118)의 양면에, 경화형 수지를 도공기로 소정 두께로 도포하고, 가경화해 놓음으로써, 후술하는 도 3(b), 도 3(c)에 도시하는 바와 같이 하여, 양면 기판과 함께 가열해서, 본경화시킬 수 있다. 또, 가경화란, 간신히 경화된 상태이며, 유연성이 있는 상태이다. 또한, 가경화 상태의 수지는, 재가열하면 연화되는 상태이며, 재가열 상태를 조정함으로써, 본경화시킬 수 있다.
도 3(a)는 양면 기판(114a)의 단면도이다. 도 3(a)에 있어서, 필름(102a)의 편면에 제 1 배선(104a)이, 나머지 면에 제 2 배선(106a)이 형성되어, 양면 기판(114a)을 구성하고 있다. 그리고, 수지 필름(102a)을 관통하도록 형성된 층간 접속부(112)가, 제 1 배선(104a)과 제 2 배선(106a)을 층간 접속한다.
여기서, 수지 필름(102a, 102b)의 재질로서, 유지막(118)과 마찬가지로, 폴리이미드 필름, 폴리아미드 필름, 아라미드 필름 등의 내열성 필름을 사용하는 것이 바람직하다. 고내열성의 수지 필름을 이용함으로써, 납땜 단계 등에서의 열 영향을 억제할 수 있다. 또한, 이들 내열성 필름의 두께는 100㎛ 이하, 특히 5㎛ 이상 50㎛ 이하를 선택하는 것이 바람직하다. 바람직하게는 30㎛ 이하, 더 가능하면 25㎛ 이하, 특히 유지막(118)의 경우에는 양면이 가경화 수지(120)나 보호 필름으로 덮여 있기 때문에 5 미크론 정도도 가능하다. 이와 같이 극박의 내열성 필름을 이용함으로써, 완성된 다층 기판의 총 두께를 얇게 할 수 있다. 또, 이러한 양면 기판(114a)으로서, 극박의 내열성 필름의 양면에, 접착제를 사용하지 않고 동박을 형성한 기판 재료, 예컨대, 후술하는 CCL(Copper Clad Laminate)을 선택할 수 있다. 또한, 유지막(118)으로서 극박의 내열성 필름을 이용하는 경우에, 표면 조면화, 플라즈마 처리 등을 포함하는 표면 개질을 실시해 놓음으로써, 그 위에 형성한 가경화 수지(120)와의 밀착성을 높일 수 있다. 마찬가지로, 수지 필름(102a, 102b)도, 적어도 편면에 동박을 형성시키면서, 10 미크론이나, 5 미크론이라고 하는 박층화가 가능하게 된다.
도 3(b)는 도 2(c)품의 양면에, 양면 기판(114a, 114b)을 위치 정렬한 상태를 나타내고 있다. 도 3(b)에 있어서, 도 2(c)품에 면하는 쪽에 양면 기판(114a)의 제 2 배선(106a)과, 양면 기판(114b)의 제 2 배선(106b)이 면하고 있다. 그리고, 제 2 배선(106a, 106b)과, 도전성 페이스트(126)를 위치 정렬한다. 그리고, 위치 정렬한 상태에서, 진공 프레스로 가열 압착시킨다(진공 프레스는 도시하지 않음). 그리고, 진공 프레스가 종료된 후, 프레스한 샘플을 꺼낸다. 도 3(c)는 진공 프레스가 종료된 후의 샘플의 단면도에 상당한다.
또, 진공 프레스에 의해, 소정의 온도 프로파일로 샘플, 또는 도 3(c)에 상당하는 소정의 적층체를 가열 경화시킨다. 그렇게 하면, 가경화 수지(120)가 연화, 경화하여 절연 수지(108)로 변화한다. 그리고, 가경화 수지(120)가 연화되었을 때에, 양면 기판(114a, 114b)에 형성된 제 2 배선(106a, 106b)을 매몰시켜, 그 배선 두께를 흡수한다. 그리고, 배선 두께를 흡수한 상태로 가경화 수지(120)가 경화하여, 절연 수지(108)로 되어 양면 기판(114a, 114b)을 강고히 고정한다. 또한, 이 때 가경화 수지(120)와 유지막(118)에 매립된 도전성 페이스트(126)도 동시 에 경화하여, IVH(110)로 변화한다. 이렇게 하여, IVH(110)를 갖는 4층 기판을 구성한다. 그리고, 제 2 배선(106a, 106b)의 두께, 또는 두께에 의한 요철은 저감, 또는 평탄화한다. 또한, 진공 프레스시, 유지막(118)이 있기 때문에, 제 2 배선(106a, 106b)끼리가 강하게 가압 밀착되더라도, 단락되는 일은 없다.
또한, 실시예 2에 있어서의 4층 기판의 제조 방법에 대하여 자세히 설명한다. 우선, 유지막(118)으로서, 예컨대, 두께 약 10 미크론의 시판되는 폴리이미드 필름을 선택하고, 코터(도공기)를 사용하여, 이 양면에 에폭시계의 수지를 얇게 도포한다. 그리고, 코터를 사용한 후에, 설치한 건조기에 의해 수지를 가경화 상태로 한다. 그리고, 가경화 수지(120)의 표면 보호를 위해, 그 표면에 보호 필름을 붙인다. 이렇게 해서 도 2(a)의 상태의 샘플이 제작된다. 또, 도 2(a)에서는, 가경화 수지(120) 위의 보호 필름은 도시하지 않는다.
다음에, 도 2(b)에 도시하는 바와 같이, 프리프레그 상에 보호 필름(도 2(b)에서, 보호 필름은 도시하지 않음)이 형성된 상태에서 소정 위치에 관통 구멍(124)을 형성한다. 다음에, 보호 필름 위에 도전성 페이스트(126)를 소정량 첨가하여, 스퀴지(고무 주걱)로 도전성 페이스트(126)를 문질러 넣도록 하여, 관통 구멍(124)에 충전한다. 그 후, 보호 필름을 박리시킴으로써, 도 2(c)의 상태와 같이 필름 프리프레그(122)가 가공된다.
다음에, 도 3(a)에 도시하는 바와 같이 양면 기판(114a)을 준비한다. 양면 기판(114a)에는 양면 동(銅)부착 필름을 이용한다. 구체적으로는, 두께가 10㎛인 폴리이미드 필름의 양면에 접착제를 사용하지 않고 동박을 붙인 것을 이용한다. 또, 구체적으로는 시판되는 CCL을 사용하는 것이 바람직하다. 다음에, 양면 동(銅)부착 필름의 동박 부분을 소정 패턴으로 가공하여, 도 3(a)의 양면 기판(114a)을 형성한다. 또, CCL로서, 접착제를 이용하지 않는 것을 고르는 것이 바람직하다. 이러한 접착제를 사용하지 않은 양면 동(銅)부착 필름, 예컨대, 하지(下地) 등에 박막법을 이용한 것을 선택함으로써, 접착제에 기인하는 과제 발생을 방지할 수 있다.
다음에 도 3(b)에 도시하는 바와 같이, 도 2(c)품 양면에, 양면 기판(114a, 114b)을 소정 지그(도시하지 않음)에 의해 위치 정렬을 한다. 그 후, 진공 프레스로 소정 시간, 소정 온도로 프레스하여 일체화한다. 이 때, 필요에 따라서 가열, 가압하는 것이 바람직하다. 또한, 이 프레스 조건을, 가경화 수지(120)가 연화된 후, 경화하는 조건으로 한다. 동시에 도전성 페이스트(126)에 의해, 양면 기판(114a, 114b)의 필름 프리프레그(122) 측에 형성된 제 2 배선(106a, 106b)을 전기적으로 접속한다.
이렇게 해서 도 3(c)에 나타내는 바와 같은, 극박의 다층 기판이 제작된다. 여기서, 필름(102a, 102b), 유지막(118), 가경화 수지(120)의 두께를 얇게, 예컨대, 40㎛, 혹은 20㎛, 나아가 10㎛으로 함으로써, 총 두께가 100㎛ 이하, 혹은 60㎛ 이하, 나아가 30㎛ 이하라고 하는 극박의 다층 기판을 제조할 수 있다.
이상과 같이 하여, 4층 프린트 배선 기판의 표층에서부터 세어 2층째의 2층째 절연층(2층째 절연층은, 도 3(c)에 있어서 페이스트 접속층(116)에 상당함)을 관통하는 전기적 접속이 도전성 페이스트(126)인 페이스트 접속층(116)을 갖고, 표 층에서부터 세어 2층째에 마련된 2층째 배선(도 3(c)에 있어서, 제 2 배선(106a)에 상당함)과, 표층에서부터 세어 3층째에 마련된 3층째 배선(도 3(c)에 있어서, 제 2 배선(106b)에 상당함)허물, 페이스트 접속층(116)에 매설되어 있는 것을 특징으로 하는 4층 프린트 배선 기판을 제작할 수 있다.
이상과 같이, 실시예 2에 있어서, 「표층에서부터 세어 2층째의 2층째 배선(도 3(c)의 제 2 배선(106a)에 상당)」과, 「표층에서부터 세어 3층째의 3층째 배선(도 3(c)의 제 2 배선(106b)에 상당)」은, 양쪽 모두 마찬가지로 페이스트 접속층(116)에 매몰시킬 수 있다. 이 때문에 기판 두께를 얇게 한 경우에도 그 배선 두께를 흡수할 수 있기 때문에, 표면평 활성이 요구되는 범프 등을 이용한 베어칩 실장, 또한 CPU 실장용의 인터포저에도 적용할 수 있도록, 칩 부품이나 반도체 칩 등의 실장성을 높일 수 있다.
또한, 페이스트 접속층(116)을, 가경화 수지(120)와 가경화 수지(120)에 형성된 관통 구멍(124)에 충전된 도전성 페이스트(126)로 함으로써, IVH(110)의 형성 위치를 자유롭게 설계할 수 있기 때문에, 회로 기판의 소형화, 고성능화가 가능하게 된다.
(실시예 3)
이하, 본 발명의 실시예 3에 있어서의 다층 기판에 대하여, 도면을 참조하면서 설명한다. 실시예 1과 실시예 3의 차이는, 다층화에 이용하고 있는 필름의 매수(枚數)이며, 실시예 1에서는 2장, 실시예 3에서는 3장이다.
도 4는 실시예 3에 있어서의 다층 프린트 배선 기판의 단면도이다. 도 4에서는 필름을 이용한 양면 기판(114a, 114b, 114c)을, 2장의 페이스트 접속층(116a, 116b)을 이용하여 서로 접합한 것이다. 그리고, 양면 기판(114a)의 표면에 형성된 제 2 배선(106a)과, 양면 기판(114b)의 표면에 형성된 제 2 배선(106b)이, IVH(110)에 의해 전기적으로 접속된다. 마찬가지로, 양면 기판(114c) 위에 형성된 제 2 배선(106d)과, 양면 기판(114b) 위에 형성된 제 2 배선(106c)이, IVH(110)에 의해 전기적으로 접속된다.
이와 같이, 3장의 양면 기판(114a, 114b, 114c)을 페이스트 접속층(116a, 116b)을 이용하여 일체화한다. 여기서, 배선의 합계 층수는, 배선 2층×3장=6층으로 계산할 수 있다. 그리고, 배선의 합계 6층 중 4층분의 배선 두께를, 페이스트 접속층(116a, 116b)에 매립하여 흡수할 수 있어, 한층 더 박층화와 표면이 평활화된 다층 기판을 제조할 수 있다. 여기서, 도 4의 경우에는, 다층 기판은 6층 기판이다.
또, 페이스트 접속층(116a, 116b)은, 절연 수지(108)와 IVH(110)로 구성되어 있다. 여기서, IVH(110)는 이너 비아홀이며, 본 실시예의 경우에는, 임의의 위치에 IVH(110)를 형성할 수 있다. 또한, 페이스트 접속층(116)을 구성하는 절연 부재로서, 필름 프리프레그(122)를 사용할 수 있다. 또한, IVH(110)를 구성하는 도전 부재로서, 경화형 도전성 페이스트(126)를 이용하는 것이 바람직하다. 이와 같이 실시예 3에 있어서의 다층 기판에 있어서, 필름 프리프레그(122)에 형성한 관통 구멍(124)에, 경화형 도전성 페이스트를 충전하여 적층함으로써, 다층 기판의 대폭 적인 박층화가 가능하게 된다.
이상과 같이, 5층 이상의 프린트 배선 기판의, 적어도 한쪽의 표층으로부터 2층째의 2층째 절연층(도 4에 있어서의 절연 수지(108)) 사이의 전기적 접속이 도전성 페이스트(126)의 경화물인 IVH(110)인 다층 기판을 제작할 수 있다. 이 다층 기판은, 페이스트 접속층(116a, 116b)을 갖고, 한쪽의 표층으로부터 2층째에 마련된 2층째 배선과, 표층으로부터 3층째에 마련된 3층째 배선이 페이스트 접속층(116a)에 의해 접속된다. 마찬가지로, 도 4에 있어서, 페이스트 접속층(116b)에 의해, 제 2 배선(106c)과 제 2 배선(106d)이 매설, 매립된다. 또, 2층째 배선은, 도 4에 있어서 위에서부터 센 경우에는, 양면 기판(114a) 위에 형성된 제 2 배선(106a)에 상당한다. 또한, 3층째 배선은, 도 4에 있어서 위에서부터 센 경우에는, 양면 기판(114b) 위에 형성된 제 2 배선(106b)에 상당한다.
또, 여기서 「표층으로부터 2층째의 2층째 절연층의 전기적 접속이 도전성 페이스트인 페이스트 접속층」이란, 도 4의 페이스트 접속층(116a, 116b)을 가리킨다. 또한, 표층에서부터 세어 1층째의 1층째 절연층이란, 도 4에 있어서의 필름(102a)에 상당한다. 「표층에서부터 세어 2층째에 마련된 2층째 배선」이란, 도 4에 있어서의 제 2 배선(106a)에 상당한다. 또한, 「표층에서부터 세어 3층째에 마련된 3층째 배선」이란, 도 4에 있어서 위에서부터 아래로 센 경우(배선의 경우, 배선만을 셈), 양면 기판(114b) 위에 형성되어 페이스트 접속층(116b)에 매몰된 제 2 배선(106b)에 상당한다.
(실시예 4)
이하, 본 발명의 실시예 4에 있어서의 다층 기판의 제조 방법에 대하여, 도면을 참조하면서 설명한다. 도 5(a), 도 5(b)는 실시예 4에 있어서의 다층 프린트 배선 기판의 제조 방법을 설명하는 단면도이다. 실시예 4는, 복수 매의 필름을 이용하여 다층화하는 제조 방법의 일례이며, 예컨대 실시예 3에서의 다층 기판의 제조 방법의 일례를 나타내는 것이다.
우선, 도 5(a)에 도시하는 바와 같이, 필름 프리프레그(122)의 관통 구멍에 도전성 페이스트(126)를 충전한 것을 복수 매 준비한다. 마찬가지로, 수지 필름(102a, 102b, 102c)을 이용한 양면 기판(114a, 114b, 114c)을 준비한다. 그리고, 이들을 도 5(a)에 도시하는 바와 같이, 서로 위치 정렬한다.
도 5(b)는 도 5(a)의 샘플이 서로 일체화한 후의 모양을 나타내는 단면도이다. 구체적으로는, 도 5(a)에서 나타낸 상태의 샘플을, 진공 열프레스 등을 사용하여 서로 밀착시켜, 경화, 일체화한 것이 도 5(b)에 도시되어 있다. 이 프레스 적층시에, 소정의 온도 프로파일로 가열함으로써, 가경화 수지(120)가 연화되어 경화하게 되어, 절연 수지(108)로 변화한다. 그리고, 필름 프리프레그(122)에 매립된 도전성 페이스트(126)도 동시에 가열, 경화되어 IVH(110)로 된다.
또한, 실시예 4에 있어서의 다층 기판의 제조 방법에 대하여 자세히 설명한다. 우선, 가경화 수지(120)로서는 폴리이미드계의 필름 위에, 에폭시계의 수지를 표면에 도포, 가경화하여 이루어지는 필름 프리프레그(122)를 준비한다. 그리고, 도 2(b)에 도시하는 바와 같이, 가경화 수지(120) 상의 보호 필름마다, 소정 위치 에 관통 구멍(124)을 형성한다. 다음에 보호 필름 위에 도전성 페이스트(126)를 소정량 첨가하여, 스퀴지(고무 주걱)로 도전성 페이스트(126)를, 가경화 수지(120)에 형성된 관통 구멍(124)에 충전한다. 그리고, 보호 필름을 박리시킴으로써, 도 5(a)의 상태와 같이 필름 프리프레그(122)가 가공된다.
다음에, 양면 동(銅)부착 필름을 준비한다. 구체적으로는, 두께 10㎛의 아라미드 필름의 양면에 접착제를 사용하지 않고 동박을 붙인 것을 이용한다. 이러한 것으로는, 시판되는 CCL을 사용할 수 있다. 다음에, 양면 동(銅)부착 필름의 동박 부분을 소정 패턴으로 가공하여, 도 5(a)의 양면 기판(114a, 114b, 114c)을 형성한다. 또, CCL로서, 접착제를 사용하지 않은 것을 선택하는 것이 바람직하다. 이와 같이, 양면 동(銅)부착 필름에 있어서의 동박의 접합에 접착제를 사용하지 않은 것, 예컨대, 하지 등에 박막법을 이용한 것을 선택함으로써, 접착제에 기인하는 과제 발생을 방지할 수 있다.
이렇게 하여, 도 5(a)에 도시하는 바와 같이, 도전성 페이스트(126)가 충전된 필름 프리프레그(122)와, 양면 기판(114a, 114b, 114c)을 서로 교대로 적층하여 위치 정렬한다. 그 후, 진공 프레스로 소정 시간, 소정 온도로 프레스하여 일체화한다. 이 때, 필요에 따라서 진공 가열 프레스로 하여도 좋다. 또한, 이 프레스 조건을, 가경화 수지(120)가 연화하고, 다시 경화하는 조건으로 함으로써, 복수의 양면 기판(114a, 114b, 114c)을 중앙에 세트하여 가경화 수지(120)를 이용해 복수의 양면 기판(114a, 114b, 114c)을 일체화할 수 있다. 또한, 이 프레스 조건에 있어서, 도전성 페이스트(126)가, 양면 기판(114a, 114b, 114c)의 필름 프리프레 그(122) 측에 형성된 제 2 배선(106a, 106b)을 전기적으로 접속한다.
이렇게 하여, 도 5(b)에 도시한 바와 같은 극박의 다층 기판을 제작할 수 있다. 여기서, 필름(102a, 102b, 102c)이나 가경화 수지(120)의 두께를 얇게, 예컨대, 40㎛, 혹은 20㎛, 나아가 10㎛로 함으로써, 총 두께가 100㎛ 이하, 혹은 60㎛ 이하, 나아가 30㎛ 이하라고 하는 극박의 다층 기판을 제조할 수 있다.
(실시예 5)
이하, 본 발명의 실시예 5에 있어서의 다층 기판에 대하여 설명한다. 도 6은 실시예 5의 다층 프린트 배선 기판의 단면도이다. 실시예 3에서는 중앙부가 2층 기판이었지만, 실시예 5에서는 중앙부가 3층 이상인 다층 기판이라는 것이 실시예 5와 실시예 3의 차이점이다. 이와 같이, 실시예 5를 이용함으로써, 필름 등을 이용한 양면 기판 이외에도, 더욱 다양하고, 여러 가지 형태의 다층 기판을 형성할 수 있다.
도 6에 도시하는 바와 같이, 실시예 5에 있어서의 다층 기판은, 다층 기판(128), 층간 절연층(130), 내부 전극(132)을 갖는다. 여기서, 다층 기판(128)은, 층간 절연층(130)에 의해 층간 절연된 복수 층의 내부 전극(132)이나, 층간 접속부(112) 등으로 구성되고, 그 표면에는 제 2 배선(106b, 106c)이 노출되어 있다. 또, 도 6에 도시하는 바와 같이, 다층 기판(128)의 표면에 형성된 배선인 제 2 배선(106b, 106c)은, 모두 페이스트 접속층(116a, 116b)에 매립되어 있다. 마찬가지로, 필름(102a, 102b)의 표면에는 제 1 배선(104a, 104b)과 제 2 배선(106a, 106d) 이 형성되고, 서로가 층간 접속부(112)에서 전기적으로 접속됨으로써 양면 기판(114a, 114b)이 구성되어 있다.
그리고, 도 6에 도시하는 바와 같이, 양면 기판(114a)의 페이스트 접속층(116a) 측에 형성한 제 2 배선(106a)과, 다층 기판(130)의 페이스트 접속층(116a) 측에 형성된 제 2 배선(106b)이, 모두 페이스트 접속층(116a)에 매몰되어 IVH(110)에 의해 전기적으로 접속된다. 마찬가지로, 양면 기판(114b) 상의 제 2 배선(106d)과, 다층 기판(128) 표면의 제 2 배선(106c)이, 페이스트 접속층(116b)을 관통하는 IVH(110)에 의해 접속된다.
이와 같이, 다층 기판(128)을 중앙으로 하여, 그 양측, 또는 양면에 양면 기판(114a, 114b)을 형성하고, 페이스트 접속층(116)에 의해 그 배선 두께를 흡수하는 동시에 일체화하여 층간 접속도 수행할 수 있다. 또한, 실시예 5에서는, 필름 프리프레그(122)의 경화물로 이루어지는 페이스트 접속층(116a, 116b)을 사용하기 때문에, 페이스트 접속층을 박층화하더라도, 제 2 배선(106a, 106b) 사이, 혹은 제 2 배선(106c, 106d) 사이의 단락을 방지할 수 있다.
(실시예 6)
실시예 6에서는 다층 기판의 제조 방법에 대하여, 도 7(a), 도 7(b)를 이용하여 더욱 자세히 설명한다. 도 7(a), 도 7(b)는 실시예 6에 있어서의 다층 프린트 배선 기판의 제조 방법을 설명하는 단면도이며, 예컨대 실시예 5에서 설명한 도 6의 다층 기판의 제조 방법에 상당한다.
우선, 도 7(a)에 도시하는 바와 같이, 다층 기판(128)을 준비한다. 다층 기판(128)은, 내부 전극(132)이 층간 절연층(130)에 끼워지고, 서로 층간 접속부(112)를 거쳐 접속되어 있다. 또한, 다층 기판(128)의 표면에는 제 2 배선(106b, 106c)이 노출되어 있다. 이러한 다층 기판(128)으로서는, 시판되는 유리 에폭시계의 다층 기판을 사용할 수 있다.
도 7(b)는, 다층 기판을 중앙으로 하여, 그 양측에 필름을 이용한 양면 기판을 세트한 모양을 나타내는 단면도이다. 도 7(b)에 있어서, 다층 기판(128)의 양측에, 도전성 페이스트(126)를 충전한 필름 프리프레그(122)를, 그 도전성 페이스트(126)가 소정 위치로 되도록 세트하고 있다. 그리고, 필름 프리프레그(122)의 외측에, 양면 기판(114a, 114b)이 서로 위치 정렬하여 세트된다. 이 상태에서, 진공 프레스 등을 이용하여, 가열 압착시킴으로써, 이들 부재가 일체화되어, 도 6에 도시한 것과 같은 다층 기판이 제작된다.
특히, 다층 기판의 경우, 표층에 파인(fine) 패턴이 요구되는 경우가 많다. 이러한 경우에는, 종래의 다층 기판, 예컨대, 도 7(a)의 다층 기판(128)으로는 대응할 수 없는 경우가 있다. 그래서, 도 7(b)에 도시하는 바와 같이 하여, 필요면에 파인 패턴에 대응한 양면 기판(114a, 114b)을 붙임으로써, 파인 패턴에 대응할 수 있다. 또, 양면 기판(114a, 114b) 등의 필름 프리프레그(122)를 이용한 적층 일체화는, 양면에 구애되는 것은 아니다. 필요면만, 예컨대, 편면에만 행하여도 좋다.
또, 필름 프리프레그(122)의 경화 온도는 85℃에서 220℃의 범위가 바람직하 다. 온도가 230℃ 이상인 경우에는, 수지 경화에 편차가 발생하여, 치수성에 영향을 미치는 경우가 있다. 또한, 온도가 85℃보다 낮은 경우에는, 수지 경화의 시간이 증가하여, 경화 상태에 영향을 미치는 경우가 있다. 또한, 특히 유지막(118)을 구성하는 필름의 두께가 50㎛ 이하로 얇은 경우에는, 180℃ 이상 220℃ 이하의 온도 범위에서 필름 프리프레그(122)의 경화를 하는 것이 바람직하다. 이렇게 함으로써 양면 기판(114a, 114b)의 표면에 형성된 배선 중, 가경화 수지(120) 측에 형성된 제 2 배선(106a, 106d)을 가경화 수지(120) 중에, 혹은 가경화 수지(120)의 두께 중에 매몰할 수 있다.
또한, 필름 프리프레그(122)의 적층시의 압력 범위는 2㎫(㎫는 메가파스칼로 압력의 단위) 이상, 6㎫ 이하가 바람직하다. 2㎫ 미만인 경우, 도 7(b)에 도시하는 다층 기판에 밀착성에 편차가 생길 가능성이 있다. 또한, 압력의 인가 시간은 1분 이상, 3시간 미만이 바람직하다. 압력의 인가 시간이 1분 미만인 경우, 프레스에 의한 편차가 발생하는 경우가 있다. 또한, 프레스 시간이 3시간을 넘으면, 생산성에 영향을 미치게 된다. 이 때문에, 압력 2㎫ 이상 6㎫ 이하, 특히, 4㎫ 이상 6㎫ 이하가 바람직하다. 일반적인 다층 기판의 경우에는, 23㎫에서 3㎫로 적층되는 경우가 많다. 그러나, 실시예 6에 있어서의 다층 프린트 배선 기판의 제조 방법에서는, 필름(102)이 얇고, 두께 편차의 영향을 받기 쉬운 도전성 페이스트(126)를 이용하는 것 등으로 인해, 적층 압력은 5㎫ 정도, 예컨대 4㎫ 이상이고, 6㎫ 이하로 높게 하는 것이 바람직하다.
또한, 구체적으로 설명한다. 우선, 필름 프리프레그(122)로서, 길이가 긴 내열성 수지 필름의 양면에 열경화성 수지를 일정 두께로 도포한 것을 제작한다. 또, 도포 두께는 5 미크론 이상이고 100 미크론 이하, 바람직하게는 10 미크론 이상이고 50 미크론 이하, 더욱 바람직하게는 15 미크론 이상 30 미크론 이하가 바람직하다. 수지의 두께가 2 미크론 미만인 경우에는, 매립되는 전극의 두께는 2 미크론 정도의 얇은 것밖에는 대응할 수 없는 경우가 있다. 이 때문에 필름 프리프레그(122)를 구성하는 가경화 수지(120)의 두께는, 예컨대, 도 6에 도시하는 바와 같이 제 2 배선(106a, 106b, 106c, 106d) 등에 상당하는 매립되는 배선의 두께와 같은 정도로 하거나, 그보다 두꺼운 것이 바람직하다. 이렇게 함으로써, 제 2 배선(106a, 106b) 등을 매립하는 동시에 그 두께를 흡수할 수 있다.
(실시예 7)
실시예 7에 대하여, 도 8, 도 9(a), 도 9(b), 도 10(a), 도 10(b)를 이용하여 설명한다. 도 8, 도 9(a), 도 9(b), 도 10(a), 도 10(b)는 표층을 파인 패턴으로 한 다층 프린트 배선 기판의 제조 방법의 일례를 나타내는 단면도이다. 실시예 7에서는, 표층이 필름인 다층 기판을 이용하고, 도금 기술을 이용하여, 층간 접속 및 표층의 배선을 보다 미세하게 형성하는 경우에 대하여 설명한다.
도 8은 실시예 7에 있어서의 다층 기판의 제조 방법을 설명하는 단면도이다. 실시예 7은, 예컨대 실시예 6에서 설명한 다층 기판의 제조 방법의 일례이며, 실시예 1이나 실시예 3 등에도 응용 가능한 것이다. 특히 실시예 7에서는, 다층 기판의 표층의 전극, 즉 표층에서부터 세어 1층째의 1층째 절연층을 형성하는 절연 기 재가 수지 필름이고, 표층에서부터 세어 1층째의 배선, 및 그 배선에 접속된 층간 접속부를, 도금 기술을 이용하여 일체화하는 것에 특징이 있으며, 보다 고성능으로 미세한 패턴을 형성할 수 있다.
도 8에 도시하는 바와 같이, 편면 기판(134a)은, 수지 필름(102a)과, 그 편면에 형성된 제 2 배선(106a)으로 구성되어 있다. 마찬가지로, 편면 기판(134b)은, 수지 필름(102b)과, 그 편면에 형성된 제 2 배선(106d)으로 구성되어 있다. 또한, 다층 기판(128)은, 내부 전극(132)이나 층간 절연층(130), 층간 접속부(112)로 구성되어 있으며, 그 표면에는 제 2 배선(106b, 106c)이 형성되어 있다.
또한, 필름 프리프레그(122)를 관통하는 구멍에는, 도전성 페이스트(126)가 충전되어 있다. 그리고, 이들 부재를, 도 8에 도시하는 바와 같이, 위치 정렬한다. 그 후, 진공 프레스 등을 이용하여, 도 9(a)에 도시하는 바와 같이, 다층 기판이 가열되어 일체화된다. 도 9(a)는 일체화된 후의 다층 기판의 상태를 나타내는 단면도이다.
도 9(b)는 표면에 블라인드 비아를 형성한 모양을 나타내는 단면도이다. 도 9(b)에 도시하는 바와 같이, 블라인드 비아(136)는, 표층에서부터 세어 1층째의 수지 필름(102a, 102b)에 레이저 등으로 구멍을 형성한 것이다. 여기서, 레이저 파워나 그 파장, 펄스 등을 조정함으로써, 도 9(b)에 도시하는 바와 같이 블라인드 비아(136)의 바닥부에는, 절연 수지(108)에 매립된 제 2 배선(106a, 106d)을 노출시킨다.
다음에, 도 10(a), 도 10(b)를 이용하여, 실시예 7에 있어서의 다층 기판의 제조 방법에 대하여 자세히 설명한다. 도 10(a)는 블라인드 비아를 금속막으로 매립한 모양을 나타내는 단면도이다. 도 10(a)에 있어서, 금속막(138)에 의해, 블라인드 비아(136)나 수지 필름(102a, 102b)이 덮여 있음을 알 수 있다. 다음에, 도 10(b)에 도시하는 바와 같이, 금속막(138)을 소정 형상으로 패터닝한다. 도 10(b)에 도시하는 바와 같이, 표층에서부터 세어 1층째의 배선인, 제 1 배선(104a, 104b)은, 금속막(138)이 패터닝되어 이루어지는 것이다.
또, 이러한 금속막(138)을 형성하기 위하여, 도금법이나 박막법 등을 이용할 수 있다. 또한, 금속막(138)의 형성은, 도 10(a)에 도시하는 바와 같이, 기판의 양면이어도 좋지만, 필요에 따라 편면에만 형성하여도 좋다. 또한, 도 10(a)로부터, 블라인드 비아(136)를 덮도록 형성된 금속막(138)은, 필름(102a, 102b)의 절연 수지(108) 측에 형성된 제 2 배선(106a, 106d)에도 전기적으로 접속된다.
그리고, 도 10(b)에 도시하는 바와 같이, 금속막(138)을 소정 형상으로 패터닝할 때, 블라인드 비아(136)를 덮는 부분의 금속막(138)도 비아필, 혹은 비아 매립재로서 그대로 남김으로써, 제 1 배선(104a, 104b)이 형성된다. 그리고, 제 1 배선(104a, 104b)은, 블라인드 비아(136)를 거쳐 제 2 배선(106a, 106d)과도 전기적으로 접속된다.
이와 같이 도 10(a), 도 10(b)에 도시하는 바와 같이, 블라인드 비아(136)에 금속막(138)을 형성함으로써, 표층에서부터 세어 1층째의 1층째 절연층의 전기적 접속, 즉 필름(102)에 형성된 블라인드 비아(136)를 거쳐 제 1 배선(104)과 제 2 배선(106)을 전기적으로 접속하는 것이 가능하게 되기 때문에, 신뢰성이 높고, 배 선 저항이 낮은 층간 접속이 가능하게 된다.
(실시예 8)
실시예 8에서는, 도금법 대신에 박막법, 혹은 박막법과 도금법의 조합을 이용한 경우에 대하여 설명한다. 실시예 8과 실시예 7의 차이는, 실시예 8에서는 박막법을 이용하고, 실시예 7에서는 도금법을 이용하는 것이다. 이 차이뿐이며, 공통점이 많기 때문에, 실시예 7에서 이용한 도 9를 참조하여 설명한다.
우선, 도 9(b)에 나타내는 블라인드 비아(136)를 형성하기 위하여, YAG, CO2 등의 레이저 장치를 사용할 수 있다. 또한, 블라인드 비아(136) 등의 표면으로의 금속막(138)을 형성하기 위하여, 최초에, NiCr 등의 하지층(시드층이라고 불리는 경우도 있음)을 10Å에서 50Å 정도 형성하고, 이 위에 동(銅)을 전기 도금하여도 좋다. 혹은, 시드층 없이 필름(102) 상에 동을 무전해 도금하여도 좋다. 혹은, 필름(102) 상에 전자빔, 스퍼터 등에 의한 박막법을 이용하여, 직접 동을 석출(디포지션)하여도 좋다. 또, 이들의 경우에는, 그 두께가 10Å 이상, 바람직하게는 전기 도금에 사용할 수 있는 정도의 도전성을 얻을 수 있는 정도이면, 그 도전성을 이용하여 그 위에 동을 전기 도금에 의해 배선으로서 필요한 두께로 형성할 수 있다. 배선으로서 필요한 두께는, 예컨대 5㎛에서 30㎛, 박층화가 필요한 경우 3㎛에서 15㎛ 정도가 바람직하다. 이와 같이 시드층(혹은 금속 하지)을 사용하거나, 혹은 금속막의 형성 방법을 고안함으로써, 필름(102a, 102b)에 대한 부재의 밀착력 을 높일 수 있다.
이와 같이, 표층에서부터 세어 1층째의 1층째 배선 및 표층에서부터 세어 2층째에 마련된 2층째 배선의 적어도 한쪽은, 스퍼터막을 거쳐, 표층에서부터 세어 1층째의 1층째 절연층에 고정시킴으로써, 필름(102) 표면에의 금속막(138)이나 제 1 배선(104), 제 2 배선(106) 등의 밀착성을 높일 수 있다.
이상과 같이 하여, 3층의 절연층을 갖고, 표층에서부터 세어 2층째의 2층째 절연층(도 1의 페이스트 접속층(116)에 상당)에는, 그것을 관통하는 전기적 접속이 도전성 페이스트(126)(혹은 그 경화물인 IVH(110))인 페이스트 접속층(116)으로 되어 있으며, 표층에서부터 세어 2층째에 형성되고, 페이스트 접속층에 매설된 2층째 배선(도 1의 제 2 배선(106a)에 상당)과, 표층에서부터 세어 3층째에 형성되고, 페이스트 접속층에 매설된 3층째 배선(도 1의 제 2 배선(106b)에 상당)을 적어도 구비하는 것에 의해, 다층 프린트 배선 기판의 한층 더 박층화를 실현할 수 있다.
또한, 4층 이상의 절연층을 갖고, 적어도 한쪽의 표층에서부터 세어, 2층째의 2층째 절연층(도 1의 페이스트 접속층(116)에 상당)에는, 그것을 관통하는 전기적 접속이 도전성 페이스트(126), 혹은 그 경화물인 IVH(110)인 페이스트 접속층(116)으로 되어 있으며, 이 페이스트 접속층(116)을 관통하는 전기적 접속이 도전성 페이스트, 혹은 그 경화물인 IVH(110)인 페이스트 접속층(116)을 갖고, 적어도 한쪽의 표층에서부터 세어 2층째에 형성된 2층째 배선(도 1의 제 2 배선(106a)에 상당)과, 표층에서부터 세어 3층째에 형성된 3층째 배선(도 1의 제 2 배선(106b)에 상당)을 도전성 페이스트 접속층에 매설하는 것에 의해, 다층 프린트 배선 기판의 한층 더 박층화를 실현할 수 있다.
또한, 페이스트 접속층(116)은, 유지막(118)과 그 양면에 형성된 가경화 상태의 열경화성 수지인 가경화 수지(120)로 이루어지는 필름 프리프레그(122)와, 거기에 형성된 관통 구멍(124)에 충전된 도전성 페이스트(126)로 함으로써, 다층 기판의 한층 더 박층화에 대응할 수 있다.
또한, 표층이 수지 필름으로 구성되고, 수지 필름으로 이루어지는 표층에서부터 세어 1층째의 1층째 절연층, 예컨대, 도 1의 수지 필름(102a, 102b) 등과, 1층째 절연층 표면에 접착제를 거치지 않고, 예컨대 하지 등에 박막법을 이용하여 형성된 배선, 예컨대, 도 1의 제 1 배선(104a, 104b), 혹은 제 2 배선(106a, 106b) 등을 가짐으로써, 수지 필름과 배선의 접속 강도를 높이는 동시에, 그 접합에 접착제를 사용하지 않는 것에 의해, 박층화가 가능하게 된다.
또한, 표층에서부터 세어 1층째에 형성된 1층째 배선, 예컨대 도 1의 제 1 배선(104a)과, 표층에서부터 세어 2층째에 형성된 2층째 배선, 예컨대 도 1의 제 2 배선(106a)을, 스퍼터막을 거쳐, 표층에서부터 세어 1층째의 1층째 절연층, 예컨대 도 1의 수지 필름(102a)에 고정시킴으로써, 서로 접속 강도를 높여, 더욱 박층화가 가능한 다층 프린트 배선 기판을 제공할 수 있다.
또한, 표층에서부터 세어 1층째에 형성된 1층째 배선, 예컨대 도 1의 제 1 배선(104a)과, 표층에서부터 세어 2층째에 형성된 2층째 배선, 예컨대 도 1의 제 2 배선(106a)의 적어도 한쪽은, 도금막을 거쳐, 표층에서부터 세어 1층째의 1층째 절연층, 예컨대 도 1의 수지 필름(102a)에 고정시킴으로써, 서로 접속 강도를 높여, 더욱 박층화가 가능한 다층 프린트 배선 기판을 제공할 수 있다.
또한, 표층에서부터 세어 1층째에 형성된 1층째 절연층, 예컨대 도 1의 수지 필름(102a)을 관통하는 전기적 접속인 층간 접속부(112)가, 도금에 의해 행함으로써, 예컨대 도 8, 도 9(a), 도 9(b), 도 10(a), 도 10(b)에 나타낸 바와 같이, 표층을 파인화한 다층 기판의 박층화가 가능하게 된다.
또한, 절연 기재로 되는 필름 프리프레그(122)에 관통 구멍(124)을 가공하는 구멍 가공 단계와, 관통 구멍(122)에 도전성 페이스트(126)를 충전하여 페이스트 접속층(116)을 형성하는 페이스트 접속층 형성 단계와, 도 3(a)에 도시하는 바와 같은 양면 기판(114a)을 제작하는 양면 기판 제작 단계와, 필름 프리프레그(122)의 표리면에 양면 기판(114a, 114b)을 적층하고, 필름 프리프레그(122)를 페이스트 접속층(116)으로서 적층하여 적층체를 형성하는 적층 단계와, 적층체를 진공 프레스 등을 이용해 열프레스하여 일체화 가공하는 열프레스 단계를 구비하는 것에 의해, 다층 프린트 배선 기판의 박층화를 실현할 수 있다.
필름 프리프레그(122)로 이루어지는 절연 기재에 관통 구멍(124)을 가공하는 구멍 가공 단계와, 관통 구멍(124)에 도전성 페이스트(126)를 충전하여 페이스트 접속층(116)을 형성하는 페이스트 접속층 형성 단계와, 도 8에 나타내는 것과 같은 2층 이상의 층수를 갖는 다층 프린트 배선 기판(128)을 제작하는 다층 프린트 배선 기판 제작 단계와, 필름 프리프레그(122)에 도전성 페이스트(126)를 가한 페이스트 접속층의 표리면에, 도 3(a) 등에서 설명한 양면 기판(114a) 등을 적층하여 적층체를 형성하는 적층 단계와, 또한 적층체를 진공 프레스 등을 이용해 열프레스하여 일체화 가공하는 열프레스 단계를 적어도 구비함으로써, 박층화에 대응하는 다층 프린트 배선 기판을 제조할 수 있다.
또한, 양면 기판(114a) 등의 표리면에 형성된 배선을, 도 9(a), 도 9(b) 내지 도 10(a), 도 10(b)에서 설명한 방법 등에 의해 전기적으로 접속함으로써, 특히 반도체 베어칩 실장 등에 대응할 수 있는, 최표층의 배선을 파인 패턴화한 다층 프린트 배선 기판을 박층으로 제조할 수 있다.
또한, 양면 기판의 표리면에 형성된 배선의 전기적 접속이, 도 9(a), 도 9(b) 내지 도 10(a), 도 10(b)에서 설명한 바와 같이, 도금에 의해 형성함으로써, 특히 반도체 베어칩 실장 등에 대응할 수 있는, 최표층의 배선을 파인 패턴화한 다층 프린트 배선 기판을 박층으로 제조할 수 있다.
또한, 필요에 따라서, 양면 기판(114a) 등의 표리의 전기적 접속을, 도금 이외에, 도전성 페이스트(126)를 이용하는 것도 가능하다. 이 경우, 도 2(a), 도 2(b), 도 2(c) 등에서 공법을 이용할 수 있는 것은 말할 필요도 없다.
또한, 도 10(b)에 나타낸 바와 같이, 양면 기판(114a)의 표리면의 배선, 즉 제 1 배선(104a)과 제 2 배선(106b)을 전기적으로 접속하기 위한 층간 접속을 형성하는 층간 접속 형성 단계를, 도 9(a), 도 9(b) 내지 도 10(a), 도 10(b)에 설명한 바와 같이, 열프레스 단계 이후의 프레스 일체화 이후, 치수가 안정된 후의 상태에서 실행함으로써, 더욱 치수 정밀도, 취급성 등을 향상시킬 수 있다.
또한, 도 10(b)에 나타낸 바와 같이 양면 기판(114a) 층간 접속 형성 단계는, 적어도 블라인드 비아(136)를 형성하는 비아 가공 단계를 포함하기 때문에, 특 히 반도체 베어칩 실장 등에 대응할 수 있는 동시에, 최표층의 배선을 파인 패턴화한 다층 프린트 배선 기판을 박층으로 제조할 수 있다.
이상과 같이, 본 발명의 다층 기판 및 그 제조 방법은, 필름이나 다층 기판을 조합하는 것에 의해, 종래에 없는 극박의 다층 기판을 제작할 수 있기 때문에, 각종 전자 기기, 휴대 기기의 소형화, 박형화의 용도에도 적용할 수 있다.

Claims (14)

  1. 3층의 절연층을 갖고,
    표층에서부터 세어 2층째의 2층째 절연층에는, 상기 2층째 절연층을 관통하는 전기적 접속이 도전성 페이스트인 페이스트 접속층으로 되어 있으며,
    표층에서부터 세어 2층째에 형성되고, 상기 페이스트 접속층에 매설된 2층째 배선과, 표층에서부터 세어 3층째에 형성되고, 상기 페이스트 접속층에 매설된 3층째 배선을, 적어도 구비하는 것
    을 특징으로 하는 다층 프린트 배선 기판.
  2. 4층 이상의 절연층을 갖고,
    적어도 한쪽의 표층에서부터 세어, 2층째의 2층째 절연층에는, 상기 2층째 절연층을 관통하는 전기적 접속이 도전성 페이스트인 페이스트 접속층으로 되어 있으며,
    적어도 한쪽의 표층에서부터 세어 2층째에 형성된 2층째 절연층을 관통하는 전기적 접속이 도전성 페이스트인 페이스트 접속층을 갖고,
    적어도 한쪽의 표층에서부터 세어 2층째에 형성된 2층째 배선과, 표층에서부터 세어 3층째에 형성된 3층째 배선이, 상기 도전성 페이스트 접속층에 매설되어 있는 것
    을 특징으로 하는 다층 프린트 배선 기판.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 페이스트 접속층은,
    필름과 그 양면에 형성된 가경화 상태의 열경화성 수지로 이루어지는 필름 프리프레그와,
    상기 필름 프리프레그에 형성된 관통 구멍에 충전된 도전성 페이스트를 포함하는 것
    을 특징으로 하는 다층 프린트 배선 기판.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 표층이 수지 필름으로 구성되고, 상기 표층에서부터 세어 1층째의 1층째 절연층과,
    상기 1층째 절연층 표면에 하지로서 박막법을 이용하여 동박을 접합하여 형성된 배선을 갖는 것
    을 특징으로 하는 다층 프린트 배선 기판.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 표층에서부터 세어 1층째에 형성된 1층째 배선과,
    상기 표층에서부터 세어 2층째에 형성된 2층째 배선의 적어도 한쪽은, 스퍼터막을 거쳐, 표층에서부터 세어 1층째의 1층째 절연층에 고정되어 있는 것
    을 특징으로 하는 다층 프린트 배선 기판.
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 표층에서부터 세어 1층째에 형성된 1층째 배선과,
    상기 표층에서부터 세어 2층째에 형성된 2층째 배선의 적어도 한쪽은, 도금막을 거쳐, 상기 표층에서부터 세어 1층째의 1층째 절연층에 고정되어 있는 것
    을 특징으로 하는 다층 프린트 배선 기판.
  7. 제 1 항 또는 제 2 항에 있어서,
    상기 표층에서부터 세어 1층째에 형성된 1층째 절연층을 관통하는 전기적 접속이, 도금에 의해 행해져 있는 것을 특징으로 하는 다층 프린트 배선 기판.
  8. 절연 기재에 관통 구멍을 가공하는 구멍 가공 단계와,
    상기 관통 구멍에 도전성 페이스트를 충전하여 페이스트 접속층을 형성하는 페이스트 접속층 형성 단계와,
    양면 기판을 제작하는 양면 기판 제작 단계와,
    상기 페이스트 접속층의 표리면에 상기 양면 기판을 적층하여 적층체를 형성하는 적층 단계와,
    상기 적층체를 열프레스 가공하는 열프레스 단계
    를 적어도 구비한 것을 특징으로 하는 다층 프린트 배선 기판의 제조 방법.
  9. 절연 기재에 관통 구멍을 가공하는 구멍 가공 단계와,
    상기 관통 구멍에 도전성 페이스트를 충전하여 페이스트 접속층을 형성하는 페이스트 접속층 형성 단계와,
    2층 이상의 층수를 갖는 다층 프린트 배선 기판을 제작하는 다층 프린트 배선 기판 제작 단계와,
    상기 페이스트 접속층의 표리면에 상기 양면 기판을 적층하여 적층체를 형성하는 적층 단계와,
    상기 적층체를 열프레스 가공하는 열프레스 단계
    를 적어도 구비한 것을 특징으로 하는 다층 프린트 배선 기판의 제조 방법.
  10. 제 8 항 또는 제 9 항에 있어서,
    상기 양면 기판의 표리면에 형성된 배선이 전기적으로 접속되어 있는 것을 특징으로 하는 다층 프린트 배선 기판의 제조 방법.
  11. 제 8 항 또는 제 9 항에 있어서,
    상기 양면 기판의 표리면에 형성된 배선의 전기적 접속이, 도금에 의한 것을 특징으로 하는 다층 프린트 배선 기판의 제조 방법.
  12. 제 8 항 또는 제 9 항에 있어서,
    상기 양면 기판의 표리의 전기적 접속이, 도전성 페이스트에 의한 것을 특징으로 하는 다층 프린트 배선 기판의 제조 방법.
  13. 제 8 항 또는 제 9 항에 있어서,
    상기 양면 기판의 표리면의 배선을 전기적으로 접속하기 위한 층간 접속을 형성하는 층간 접속 형성 단계를, 열프레스 단계 이후에도 갖는 것을 특징으로 하는 다층 프린트 배선 기판의 제조 방법.
  14. 제 8 항 또는 제 9 항에 있어서,
    상기 양면 기판의 표리면의 배선을 전기적으로 접속하기 위한 층간 접속을 형성하는 층간 접속 형성 공정 단계는, 적어도 블라인드 비아를 형성하는 비아 가공 단계와,
    블라인드 비아에 도금을 실시하는 도금 단계
    를 포함하는 것을 특징으로 하는 다층 프린트 배선 기판의 제조 방법.
KR1020077026340A 2005-11-07 2006-11-07 다층 프린트 배선 기판 및 그 제조 방법 KR100962837B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00321954 2005-11-07
JP2005321954A JP2007129124A (ja) 2005-11-07 2005-11-07 多層プリント配線基板及びその製造方法

Publications (2)

Publication Number Publication Date
KR20080002956A true KR20080002956A (ko) 2008-01-04
KR100962837B1 KR100962837B1 (ko) 2010-06-09

Family

ID=38005950

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077026340A KR100962837B1 (ko) 2005-11-07 2006-11-07 다층 프린트 배선 기판 및 그 제조 방법

Country Status (8)

Country Link
US (1) US20090229862A1 (ko)
EP (1) EP1811824B1 (ko)
JP (1) JP2007129124A (ko)
KR (1) KR100962837B1 (ko)
CN (1) CN101069459B (ko)
DE (1) DE602006011710D1 (ko)
TW (1) TWI392410B (ko)
WO (1) WO2007052799A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160003635A (ko) * 2013-02-15 2016-01-11 오르멧 서키츠 인코퍼레이티드 다층 전자 기판의 z-축 상호 연결 구조물

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8933556B2 (en) * 2010-01-22 2015-01-13 Ibiden Co., Ltd. Wiring board
WO2011155162A1 (ja) * 2010-06-08 2011-12-15 パナソニック株式会社 多層配線基板および多層配線基板の製造方法
JP5581828B2 (ja) * 2010-06-09 2014-09-03 富士通株式会社 積層回路基板および基板製造方法
CN102378489B (zh) * 2010-08-24 2013-11-20 欣兴电子股份有限公司 软硬线路板的制造方法
US9326378B2 (en) 2011-08-29 2016-04-26 Kyocera Corporation Thin-film wiring substrate and substrate for probe card
CN103037636A (zh) * 2011-09-30 2013-04-10 富葵精密组件(深圳)有限公司 多层电路板及多层电路板的制作方法
CN103037637A (zh) * 2011-09-30 2013-04-10 富葵精密组件(深圳)有限公司 多层电路板及多层电路板的制作方法
US9532466B2 (en) 2011-12-22 2016-12-27 Haesung Ds Co., Ltd. Method of manufacturing multi-layer circuit board and multi-layer circuit board manufactured by using the method
CN103369872A (zh) * 2012-03-30 2013-10-23 北大方正集团有限公司 多层印刷电路板的压合方法
JP5196056B1 (ja) * 2012-06-14 2013-05-15 パナソニック株式会社 複合多層配線基板とその製造方法
WO2013186966A1 (ja) * 2012-06-14 2013-12-19 パナソニック株式会社 複合多層配線基板とその製造方法
CN103517583B (zh) * 2012-06-27 2016-09-28 富葵精密组件(深圳)有限公司 多层电路板及其制作方法
CN105374793A (zh) * 2013-05-08 2016-03-02 日月光半导体制造股份有限公司 具桥接结构的半导体封装构造及其制造方法
CN104902675B (zh) * 2014-03-05 2018-08-07 深南电路有限公司 一种台阶槽电路板及其加工方法
JP2016115823A (ja) * 2014-12-16 2016-06-23 イビデン株式会社 プリント配線板
CA3058455A1 (en) * 2017-03-31 2018-10-04 Magna Seating Inc. Electrical circuit board with low thermal conductivity and method of constructing thereof
EP3736852A1 (en) 2019-05-07 2020-11-11 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Aligning component carrier structure with known-good sections and critical section with other component carrier with components and dummies
JP7031955B2 (ja) * 2019-09-10 2022-03-08 Fict株式会社 回路基板の製造方法
TWI741891B (zh) * 2020-08-28 2021-10-01 欣興電子股份有限公司 電路板結構及其製作方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5282312A (en) * 1991-12-31 1994-02-01 Tessera, Inc. Multi-layer circuit construction methods with customization features
EP0619935B1 (en) * 1991-12-31 1998-05-13 Tessera, Inc. Multi-layer circuit construction methods and structures with customization features and components for use therein
DE69740139D1 (de) * 1996-12-19 2011-04-14 Ibiden Co Ltd Mehrlagige Leiterplatte
JP3053790B2 (ja) * 1997-09-30 2000-06-19 松下電器産業株式会社 回路基板接続用部材、回路基板の製造方法および回路基板
US6565954B2 (en) * 1998-05-14 2003-05-20 Matsushita Electric Industrial Co., Ltd. Circuit board and method of manufacturing the same
SG86345A1 (en) * 1998-05-14 2002-02-19 Matsushita Electric Ind Co Ltd Circuit board and method of manufacturing the same
US6518514B2 (en) * 2000-08-21 2003-02-11 Matsushita Electric Industrial Co., Ltd. Circuit board and production of the same
US6459046B1 (en) * 2000-08-28 2002-10-01 Matsushita Electric Industrial Co., Ltd. Printed circuit board and method for producing the same
JP2002094200A (ja) * 2000-09-18 2002-03-29 Matsushita Electric Ind Co Ltd 回路基板用電気絶縁材と回路基板およびその製造方法
EP1194020A3 (en) * 2000-09-27 2004-03-31 Matsushita Electric Industrial Co., Ltd. Resin board, manufacturing process for resin board, connection medium body, circuit board and manufacturing process for circuit board
TW532050B (en) * 2000-11-09 2003-05-11 Matsushita Electric Ind Co Ltd Circuit board and method for manufacturing the same
JP2002232135A (ja) * 2001-01-30 2002-08-16 Matsushita Electric Ind Co Ltd 積層用両面回路基板とその製造方法及びそれを用いた多層プリント配線板
US6593534B2 (en) * 2001-03-19 2003-07-15 International Business Machines Corporation Printed wiring board structure with z-axis interconnections
JP2002307608A (ja) * 2001-04-10 2002-10-23 Kanegafuchi Chem Ind Co Ltd 積層体の製造方法および多層プリント配線板
US6465084B1 (en) * 2001-04-12 2002-10-15 International Business Machines Corporation Method and structure for producing Z-axis interconnection assembly of printed wiring board elements
US6756628B2 (en) * 2001-05-30 2004-06-29 Matsushita Electric Industrial Co., Ltd. Capacitor sheet with built in capacitors
JP2003017862A (ja) * 2001-07-02 2003-01-17 Nitto Denko Corp 多層配線基板の製造方法
US7356916B2 (en) * 2001-07-18 2008-04-15 Matsushita Electric Industrial Co., Ltd. Circuit-formed substrate and method of manufacturing circuit-formed substrate
JP2003163458A (ja) * 2001-11-29 2003-06-06 Fujitsu Ltd 多層配線基板及びその製造方法
US20040214006A1 (en) * 2003-04-25 2004-10-28 Matsushita Electric Industrial Co., Ltd. Member for a circuit board, method of manufacturing the same, and methods of manufacturing circuit boards
JP2005045150A (ja) * 2003-07-25 2005-02-17 Matsushita Electric Ind Co Ltd 中間接続用配線基材および多層配線基板、ならびにこれらの製造方法
KR100567087B1 (ko) * 2003-10-20 2006-03-31 삼성전기주식회사 층간 전기 접속이 향상된 병렬적 다층 인쇄회로기판 제조방법
JP3694708B2 (ja) * 2003-11-10 2005-09-14 大日本印刷株式会社 印刷配線板の製造方法および印刷配線板
TWI236324B (en) * 2004-04-08 2005-07-11 Phoenix Prec Technology Corp Insulating structure of circuit board and method for fabricating the circuit board by using the insulating structure
TWI233323B (en) * 2004-04-22 2005-05-21 Phoenix Prec Technology Corp Circuit board with identifiable information and method for fabricating the same
US20070088134A1 (en) * 2005-10-13 2007-04-19 Ajinomoto Co. Inc Thermosetting resin composition containing modified polyimide resin
TW200740334A (en) * 2005-10-20 2007-10-16 Matsushita Electric Ind Co Ltd Multilayer printed wiring board and its manufacturing method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160003635A (ko) * 2013-02-15 2016-01-11 오르멧 서키츠 인코퍼레이티드 다층 전자 기판의 z-축 상호 연결 구조물

Also Published As

Publication number Publication date
EP1811824A4 (en) 2007-12-12
EP1811824B1 (en) 2010-01-13
EP1811824A1 (en) 2007-07-25
WO2007052799A1 (ja) 2007-05-10
DE602006011710D1 (de) 2010-03-04
KR100962837B1 (ko) 2010-06-09
JP2007129124A (ja) 2007-05-24
CN101069459A (zh) 2007-11-07
TWI392410B (zh) 2013-04-01
CN101069459B (zh) 2010-09-01
US20090229862A1 (en) 2009-09-17

Similar Documents

Publication Publication Date Title
KR100962837B1 (ko) 다층 프린트 배선 기판 및 그 제조 방법
US8178191B2 (en) Multilayer wiring board and method of making the same
KR20070084635A (ko) 다층 프린트 배선 기판 및 그 제조 방법
US8863379B2 (en) Methods of manufacturing printed circuit boards using parallel processes to interconnect with subassemblies
US20050016764A1 (en) Wiring substrate for intermediate connection and multi-layered wiring board and their production
US7576288B2 (en) Circuit board, multi-layer wiring boards, method of producing circuit boards and method of producing multilayer wiring boards
JP4043115B2 (ja) 多数個取り多層プリント配線板
US8453322B2 (en) Manufacturing methods of multilayer printed circuit board having stacked via
KR101281898B1 (ko) 다층 프린트배선판 및 그 제조방법
JP4899409B2 (ja) 多層プリント配線基板及びその製造方法
JP2004273575A (ja) 多層プリント配線基板及びその製造方法
KR101205464B1 (ko) 인쇄회로기판 제조방법
KR20060018220A (ko) 플렉시블 회로기판 및 그 제조방법과 플렉시블 다층배선회로기판 및 그 제조방법
JPH11251703A (ja) 回路基板、両面回路基板、多層回路基板及び回路基板の製造方法
JP4892924B2 (ja) 多層プリント配線基板及びその製造方法
JP2004311909A (ja) 回路基板、多層配線板、回路基板の製造方法および多層配線板の製造方法
JP2001144445A (ja) 多層プリント配線板の製造方法
JP2007115952A (ja) インターポーザ基板及びその製造方法
JP2004111758A (ja) 多層フレキシブル配線板及びその製造方法
JPH05299838A (ja) 多層プリント配線板の製造方法
JPH0521960A (ja) 多層プリント配線板およびその製造方法
JP2004095695A (ja) 多層フレキシブル配線板及びその製造方法
JPH10303560A (ja) 配線板の製造方法
JPH08181451A (ja) 多層プリント配線板の製造方法
JP2005244107A (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130520

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee