JP2007115951A - インターポーザ基板及びその製造方法 - Google Patents

Abstract

【課題】極薄に作成され、複数枚のフィルムを絶縁層に用いたインターポーザ基板を提供する。
【解決手段】フィルム２１０ａ、２１０ｂを使った２枚のフィルム基板を、プリプレグとプリプレグの貫通孔に導電性ペーストが充填されてなるペースト接続層２５０を用いて貼り合わせると共に、前記ペースト接続層によって内層配線２３０ａ、２３０ｂ同士を電気的に接続し、最表層に形成した穴２６０に形成した電極１１０、１２０を半導体実装等の実装部とする。
【選択図】図３

Description

本発明は、携帯電話や超小型携帯端末等に使われる半導体チップを、回路基板へ実装する際に中間層として用いられるインターポーザ基板及びその製造方法に関するものである。

従来、半導体チップを一般の回路基板に直接、ベアチップ実装することが難しい場合、インターポーザと呼ばれる一種の多層基板を、半導体チップと回路基板の間に挿入することが行われている。

こうしたインターポーザとしてはガラスエポキシ系、セラミック系の積層物が提案されてきた。しかしこうした従来のインターポーザは、薄層化が難しかった。

こうした課題に対して、例えば（特許文献１）では、接着剤を用いてフィルムを積層する多層配線板が提案されている。こうした多層配線基板は、絶縁体として樹脂フィルムを使うため、従来のガラスエポキシ系やセラミック系のインターポーザに比べて、より薄層化が可能となる。

図１２はフィルムを用いた多層基板をインターポーザとする一例を示す断面図である。図１２において、所定の配線２が形成されたフィルム４ａ、４ｂ、４ｃが複数枚、接着剤６を用いて接着されている。そして異なる層に形成された配線２同士が、ＩＶＨ（インナービアホール）と呼ばれる層間接続部８で接続されている。このようにフィルム４ａ、４ｂ、４ｃの片面に配線２を形成することで、異なる層に形成された配線２同士の短絡を防止しながら、インターポーザの薄層化が行われていた。
特開２００４−２２８４９２号公報

しかしながら、前記従来の構成では、複数のフィルム４ａ、４ｂ、４ｃを接続するために接着剤６を用いているため、薄層化に限度があった。

例えば図１２で示した構成の場合、銅箔２が片面に形成されたフィルム４ａ、４ｂ、４ｃを用いて積層するため、４層の多層基板を作成する場合、接着剤６が２層、フィルム４ａ、４ｂ、４ｃ等が３層の合計５層分の厚みが必要となり、薄層化が難しかった。

一方、図１２で示した構成の応用として、銅箔２を両面に形成したフィルム４ａ、４ｂを２枚用意し、接着剤６で貼り付けて４層の多層基板とすることも考えられた。この場合、裏表の両面に銅箔２が形成された複数フィルム４ａ、４ｂを、接着剤６によって貼り付けることになる。しかしこの貼り合わせの際に、接着剤６が軟化、流動するため、向き合った銅箔２同士を短絡させる可能性がある。

本発明は、前記従来の課題を解決するもので、フィルムの積層に接着剤の代わりにプリプレグを用いた多層基板を提供することを目的とする。

前記従来の課題を解決するために、本発明は表裏面に配線パターンが形成された樹脂フィルムを使った両面プリント配線基板同士を、途中にプリプレグを挟んでプレス、一体化することになる。

本発明の場合、織布や不織布が樹脂で含浸されてなるプリプレグを介して配線が両面に形成されたフィルム同士を貼り合わせるため、高圧でプレスした場合でもプリプレグに含まれる織布等によって向き合った配線同士の短絡が防止できる。また予めプリプレグに貫通孔を形成し導電性ペーストが充填しておくことで、両面プリント配線基板同士の接着と同時にＩＶＨ（インナービアホール）の形成も可能となる。

本発明のプリント配線基板及びその製造方法においては、接着剤の代わりにプリプレグを用いて積層することで、インターポーザとして最適なプリント配線基板を極薄に作成することができる。

（実施の形態１）
以下、本発明の実施の形態１におけるインターポーザについて、図面を参照しながら説明する。

図１は本発明の実施の形態１におけるインターポーザの説明図である。図１において１００はインターポーザ、１１０は第１の実装部、１２０は第２の実装部、１３０は補助線、１４０は半導体、１５０はランド、１６０はビアである。図１（Ａ）において、インターポーザ１００は、本実施の形態１で説明するインターポーザであり、インターポーザ１００の表側には第１の実装部１１０が、裏側には第２の実装部１２０が形成されている。そして図１（Ｂ）に示すように第１の実装部１１０に半導体１４０が実装されることになる。そしてインターポーザ１００の他面の第２の実装部１２０に、多層基板（図４で後述する多層基板３００等）に接続される。

図１（Ｂ）は、半導体チップをインターポーザに実装する様子を説明する模式図である。図１（Ｂ）において、半導体１４０は補助線１３０が示すように、インターポーザ１００の上に実装される。そして半導体１４０の電極パッド（半導体１４０の裏面に形成されているので、図１（Ｂ）では見えない）と、第１の実装部１１０が電気的に接続されることとなる。

図１（Ｃ）は、インターポーザの裏面（多層基板に実装される側、もしくは半導体の実装されない側）を示す斜視図であり、インターポーザ１００の上に、第２の実装部１２０が形成されている。ここで第１の実装部１１０と第２の実装部１２０の違いは、その配線密度であり、例えば第１の実装部１１０は線間／線幅＝１０ミクロン／１０ミクロン〜２５ミクロン／２５ミクロンのような狭ピッチで、更にはマトリックス的な（列ではなくて、面での）狭ピッチ実装に対して対応できる。例えば図１（Ｂ）に示すように、第１の実装部１１０として、Ｘ方向Ｙ方向共に狭ピッチでマトリックス的な面実装（例えばＸ方向に５０ピン、Ｙ方向に５０ピン、合計５０×５０＝２５００ピンのような多数ピンを一度に実装する）とすることができる。なお図１（Ｃ）では第２の実装部１２０もフルグリッド（全面にマトリックス的に実装箇所が形成されていること）で形成しているが、図１（Ａ）では第２の実装部１２０に関しては一部を省略している。そして、図１（Ｃ）に示すように、少なくとも第２の実装部１２０は、ビア１６０及びその周囲に形成されたランド１５０からなる。

一般的な回路基板（例えば、ガラスエポキシ等に代表される多層プリント配線基板）の場合、狭ピッチでのマトリックス的な実装には対応しきれない。そのため、第２の実装部１２０は、線間／線幅＝３０ミクロン／３０ミクロン〜１００ミクロン／１００ミクロンと言った広めのピッチ仕様が望ましい。

更に詳しく説明する。図２、図３は実施の形態１におけるインターポーザの製造方法を説明する断面図である。図２、図３において、１７０はプリプレグ、１８０は保護フィルム、１９０は貫通孔、２００は導電ペースト、２１０ａ、２１０ｂはフィルム、２２０ａ、２２０ｂは配線、２３０ａ、２３０ｂは内層配線、２４０は絶縁層、２５０はＩＶＨ、２６０は穴である。またＩＶＨ２５０は後に説明するがインナービアホールの意味である。

図２（Ａ）は、保護フィルム１８０で表面が覆われたプリプレグ１７０の断面図である。次に図２（Ｂ）に示すように、プリプレグ１７０と保護フィルム１８０とが積層された状態で貫通孔１９０を形成する。次に図２（Ｃ）に示すように、貫通孔１９０の中に、導電ペースト２００を充填する。この時、例えば保護フィルム１８０に形成された貫通孔１９０を、一種のマスクとして使うことが（例えば、スキージと呼ばれるゴムヘラで、導電ペースト２００を擦りつけることが）できる。

次に図２（Ｄ）に示すように、配線２２０ａが表面に形成されたフィルム２１０ａと、配線２２０ｂが形成されたフィルム２１０ｂとを用意する。そして、図２（Ｃ）で示したプリプレグ１７０から保護フィルム１８０を剥がし、これを図２（Ｄ）に示すようにセット、位置合わせする。

図３（Ａ）は、図２（Ｃ）のサンプルが加熱一体化された後の様子を示す断面図である。なお加熱一体化する際、真空プレスを使い、プレス圧力やプレス温度の時間変化はシーケンサー等を用いて制御する。

図３（Ａ）はこうして一体化されたサンプルの断面図である。図３（Ａ）において、絶縁層２４０はプリプレグ１７０が硬化したものである。そして図２（Ｄ）におけるフィルム２１０ａ、２１０ｂの上に形成されていた配線２２０ａ、２２０ｂを、図３（Ａ）の絶縁層２４０の中に内層配線２３０ａ、２３０ｂとして埋没させる。こうすることで配線２２０ａ、２２０ｂの厚み（もしくは凹凸）を絶縁層２４０に吸収することができ、インターポーザ１００の厚みバラツキや配線有無による凹凸発生を防止できる。同時に導電ペースト２００が硬化してなるＩＶＨ２５０によって、フィルム２１０ａ、２１０ｂ上の内層配線２３０ａ、２３０ｂ同士を、電気的に接続できる。なおＩＶＨ２５０はインナービアホールの意味であり、図２（Ｂ）に示したように、プリプレグ１７０の任意の位置に、このＩＶＨ２５０を自由に形成できることはいうまでもない。

次に図３（Ｂ）に示すようにフィルム２１０ａ、２１０ｂの表面に穴２６０を形成する。ここでフィルム２１０ａ、２１０ｂとしては厚み数ミクロンから１００ミクロン程度（薄い方が望ましく、望ましくは３ミクロン以上５０ミクロン以下、更には３０ミクロン以下が望ましい。３ミクロン未満の場合、フィルムの取り扱いが困難になる）。

一方、フィルム２１０ａ、２１０ｂに形成する穴２６０としては、１０ミクロン以上１００ミクロン以下（望ましくは７０ミクロン、更に望ましくは３０ミクロン以下）が望ましい。穴の直径が３ミクロン未満の場合、加工が難しい場合がある）。なおこのような穴加工としては、各種レーザー（ＣＯ₂より、ＹＡＧやエキシマ等のより波長の短いレーザーを使うことが望ましい。このようにしてプレス加工の終了したサンプル状態（例えば、残留応力を除去した状態の寸法的に安定した状態でレーザーを行うことができるため）穴２６０の加工精度を高められ、図１に示したような微細で高寸法精度が要求されるインターポーザ１００に対応できる。なお穴２６０の大きさが１００ミクロンを超えると、インターポーザとしての微細化に課題が残る。なおレーザー装置のパワー（あるいはレーザー光の波長、パルス条件）を調整することで、フィルム２１０ａ、２１０ｂと絶縁層２４０を密着させた状態で、穴２６０の底部に内層配線２３０ａ、２３０ｂを露出させることができる。

その後、図３（Ｃ）に示すように、穴２６０の内部及びフィルム２１０ａ、２１０ｂの表面に金属２７０を形成する。金属２７０としては銅を主体としたものを、電気めっき方法を用いて形成できる。次に図３（Ｄ）に示すように金属２７０を所定パターンに加工し、第１の実装部１１０、第２の実装部１２０を形成する。なお図３において、第１の実装部１１０、第２の実装部１２０共にランドが形成されているが、少なくとも一方をランドレスとすることも可能である。

このように実施の形態１では、図３に示すように、穴２６０を一種の層間接続ビアとして、第１の実装部１１０と内層配線２３０ａを、第２の実装部１２０と内層配線２３０ｂを、それぞれ接続することとなる。

次に図４を用いて、実施の形態１で説明するインターポーザ１００の使い方（もしくは実装方法）の一例について説明する。図４はインターポーザを使って、半導体と回路基板を接続する様子を模式的に説明する断面図である。図４において、２８０は矢印、２９０はバンプである。図４において、半導体１４０にはバンプ２９０等の実装用端子が微細なピッチで多数個が高密度に形成されている。矢印２８０は、半導体１４０やインターポーザ１００が多層基板３００へ実装される様子を示すものであり、矢印２８０に示すようにして、バンプ２９０の形成された半導体１４０は、インターポーザ１００の第１の実装部１１０に実装される。そしてインターポーザ１００の第２の実装部１２０を介して多層基板３００に実装される。

実施の形態１で提案するインターポーザ１００の場合、例えばフィルムとして厚み１０ミクロンのポリイミドを使い、プリプレグ１７０として５０ミクロンのものを用いた場合、配線やソルダーレジスト等の厚みを入れても総厚１００ミクロン未満とする極薄のインターポーザ１００を作成できる。このように本実施の形態１では、従来のインターポーザの半分未満の厚みが実現できる。このため半導体１４０側から要求される微細な実装密度に対応できないような、汎用の多層基板３００であっても、実施の形態１のインターポーザ１００を使うことで対応できるようになり、機器の低コスト化と低背化を両立できる。

そして図１に示すように、インターポーザ１００の両面に形成する第１の実装部１１０、第２の実装部１２０の少なくとも一方以上にランドを形成することができ、実装安定性を高めることができる。

次にプリプレグ１７０について説明する。例えばプリプレグとして織布等を硬化型樹脂に浸漬したものを使うことができる。こうしたプリプレグ（事前含浸処理シート材）は、活性樹脂を含浸させた繊維素材（もしくは織布や不織布）で構成されている。これはまだ完全には硬化していない状態であるため、エネルギーを加えて同時に成形できる。なお含浸させる樹脂としては、熱硬化性樹脂を使うことが望ましい。熱硬化性樹脂としては、エポキシ樹脂やイミド樹脂を使うことができる。また繊維素材としては、ガラス繊維以外に、芳香族ポリアミド、アラミド等を用いることができる。このようにプリプレグ１７０を用いることで、プリプレグ１７０の面に形成された内層配線２３０ａ、２３０ｂ同士を真空プレスで加熱加圧して押し付けた場合も、プリプレグ中の繊維素材（織布や不織布）によって、前記内層配線２３０ａ、２３０ｂ同士が接触したり、短絡したりすることを防止できる。また織布によって、インターポーザの曲げ強度、引張り強度等が向上できる。

なおプリプレグ１７０の硬化温度は８５℃から２４０℃の範囲が望ましい。温度が２５０℃以上の場合、樹脂硬化にバラツキが発生し、寸法性に影響を与える場合がある。また温度が８５℃より低い場合、樹脂硬化の時間が増加し、硬化状態に影響を与える場合がある。また特にフィルム２１０ａ、２１０ｂの厚みが５０ミクロン以下と薄い場合、１８０℃以上２４０℃以下の温度範囲でプリプレグ１７０の硬化を行うことが望ましい。こうすることでフィルム２１０ａ、２１０ｂの片面に形成された配線２２０ａ、２２０ｂをプリプレグ１７０中に（あるいはプリプレグ１７０が硬化してなる絶縁層２４０の中に）埋没できる。その結果、配線の厚みが表面に凹凸として残りにくくなる。

また圧力範囲は２ＭＰａ（メガパスカル、圧力の単位）以上６ＭＰａ以下が望ましい。２ＭＰａ未満の場合、出来上がったインターポーザ１００の内部の積層体同士の密着にバラツキが発生する可能性がある。また圧力の印加時間は１分以上３時間未満が望ましい。圧力の印加時間が１分未満の場合、プレスによるバラツキが発生する場合がある。またプレス時間が３時間を越えると、生産性に影響を与えてしまう。このため、圧力２ＭＰ以上６ＭＰａ以下（特には４ＭＰａ以上６Ｍｐａ以下）が望ましい。一般的な多層基板の場合２〜３ＭＰａで積層されることが多いが、本実施の場合、フィルム２１０ａ、２１０ｂが薄い、厚みバラツキの影響を受け易い、導電ペースト２００を用いる等のために積層圧力は５Ｍｐａ程度（例えば４ＭＰａ以上６ＭＰａ以下）と高めにすることが望ましい。

更に具体的に説明する。まず繊維含浸プリプレグとしては、約５０ｃｍ角、厚み５０ミクロンで、アラミド繊維をエポキシ系樹脂の中に埋め込まれた状態のもの（硬化前のもの）を選んだ。そして、この繊維含浸プリプレグ（繊維に樹脂を含浸させてなるプリプレグ）にレーザーを用いて、数千個の微細な穴を形成した後、前記穴の中に導電粉を熱硬化性樹脂に分散してなるペーストを充填した。そして図２（Ｄ）のようにして導電性ペースト２００が充填されてなるプリプレグ１７０の両側にフィルムを用いた片面基板を位置決め、セットした後、プレス装置を用いて、加圧加熱圧着し、一体化させた。なおプレス条件としては、発明者が事前に最適化したプレスプログラム（室温から２００℃前後まで段階的に温度が上がった後、自動的に室温まで温度が下がるものであり、時間と共に圧力も変化させたもの）を使うことで、安定した物つくりが可能となる。

（実施の形態２）
以下、実施の形態２として第１の実装部について詳しく説明する。図５は、実施の形態２における第１の実装部の拡大断面図である。また図５は、図３（Ｄ）の第１の実装部１１０の拡大図に相当する。図５（Ａ）に示すように、第１の実装部１１０は、穴よりもはみ出して、更に上に凸形状であっても良い。このように上に凸形状とすることで、半導体実装時の半導体チップの押し付け圧力を下げられる。また図５（Ｂ）に示すように、第１の実装部１１０の表面だけを矢印２８０のように平坦に加工しても良い。このように加工することで、第１の実装部１１０の高さを揃えることができ、実装時に半導体チップを押し付ける圧力を下げられ、半導体チップへのダメージを抑えられる。

一般的に実装時のピン数が多い時（例えば、５ｍｍ角の面積に数千個のピン数が要求される）、１ピン当たりの実装圧力が小さくなる（例えば、５ｍｍ角で１０００ピンの半導体を１００ｇ重の力で実装する場合１ピン当たり、０．１ｇ重のプレス圧力となる）。そのため、実装部の高さバラツキが実装歩留まりに影響を与える。こうした場合、図５（Ｂ）に示すように、第１の実装部１１０をフィルム２１０ａより盛り上げるようにして、その表面を揃える（例えば、１０００ピンの高さバラツキを揃える）ことで、実装時の圧力を低減できる。その結果、半導体１４０に印加される圧力を低く抑えられるため、半導体チップのダメージ（割れたり欠けたり、特性が変化したりする可能性がある）発生を防止でき、実装歩留まりも高められる。

（実施の形態３）
以下、実施の形態３について図面を参照しながら説明する。図６から図８は実施の形態３におけるインターポーザを製造する様子を説明する断面図である。図６はインターポーザの断面図、図７、図８はインターポーザの製造方法について説明する断面図である。図６において、３１０ａ、３１０ｂは下地電極、３２０ａ、３２０ｂは銅箔である。図６において第１の実装部１１０は、フィルム２１０ａに形成された穴を介して内層配線２３０ａに接続されている。同様に第２の実装部１２０は、フィルム２１０ｂに形成された穴を介して内層配線２３０ｂに接続されている。

図６に示すように内層配線２３０ａは、下地電極３１０ａと銅箔３２０ａから構成される。このように銅箔３２０ａ、３２０ｂを下地電極３１０ａ、３１０ｂの働きによって、フィルム２１０ａ、２１０ｂに強固に固定できる。ここで下地電極３１０ａ、３１０ｂとしては、シード層と呼ばれる薄膜（スパッタ等）で形成したものを用いることが望ましい。下地電極３１０ａ、３１０ｂが接着剤の代わりになるため、接着剤に起因する課題が発生しない。

まず図７（Ａ）に示すようにして、フィルム２１０ａ上の下地電極３１０ａ及び銅箔３２０ａを所定パターンにエッチングで成型し、図７（Ｂ）の形状とする。次に、図７（Ｃ）に示すように、中央部に導電ペースト２００が充填されたプリプレグ１７０をセットする。次にこれらを図８（Ａ）に示すようにして、真空プレス装置等を用いて一体成型する。その後、図８（Ｂ）に示すように、フィルム２１０ａ、２１０ｂの表面に穴２６０を形成する。穴２６０の形成にはレーザーを使うことができる。

その後、図８（Ｃ）に示すように、穴２６０を覆うように金属２７０を形成する。そして、金属２７０の不要部をエッチング等で除去する。

そして図８（Ｄ）に示すように、穴２６０の内部およびその周辺に金属２７０を残し、これを第１の実装部１１０、第２の実装部１２０とする。

更に詳しく説明する。図７（Ａ）における下地電極３１０ａ、３１０ｂとしては、ＮｉＣｒ等の金属を使うことができる。例えば、ＮｉＣｒ等をスパッタ法や電子ビーム法のような薄膜法を用いて、フィルム２１０ａ、２１０ｂの上に形成し、更にこの上に続けて銅箔３２０ａ、３２０ｂを形成しても良い。例えば市販の片側銅張り基板として、フィルム２１０ａ、２１０ｂの片面に下地電極３１０ａ、３１０ｂ（例えばＮｉＣｒ層を厚み１０Åから１ミクロン程度を形成することが望ましい。下地電極３１０ａ、３１０ｂの厚みが１０Å未満の場合、密着強度が改善されない場合がある。また１ミクロン以上の厚みにするとコストアップする場合がある）。なおこうした用途に、フィルム２１０の片面にＮｉＣｒ等の下地電極３１０ａ、３１０ｂを介して銅箔３２０が形成された銅張りフィルムもしくはＣＣＬフィルム（ＣＣＬはＣｏｐｐｅｒ Ｃｌａｄ Ｌａｍｉｎａｔｅの略）を使うことができる。また下地電極３１０ａ、３１０ｂに薄膜法以外にめっき法を使っても良い。

なおフィルム２１０ａ、２１０ｂの材質として、ポリイミドフィルム、ポリアミドフィルム、アラミドフィルム等の耐熱性フィルムを使うことが望ましい。高耐熱性の樹脂フィルムを用いることで、半田付け工程等での熱影響を抑えられる。またフィルム２１０ａ、２１０ｂの厚みとしては１００ミクロン以下、特に５ミクロン以上５０ミクロン以下（望ましくは３０ミクロン以下、更に可能なれば２５ミクロン以下）を選ぶことが望ましい。このように極薄の耐熱性フィルムを用いることで、出来上がったインターポーザの総厚を薄くできる。なおこうした耐熱性フィルムの片面に、接着剤を使うことなく銅箔を形成した基板材料（例えば上述したようなシード層を有するＣＣＬ、Ｃｏｐｐｅｒ Ｃｌａｄ Ｌａｍｉｎａｔｅ）を選ぶことができる。こうした接着剤を用いることなく耐熱性フィルムと銅箔を貼り付けた銅張りフィルムを用いることで、多層基板の耐熱性や信頼性を高められる。

そして図８（Ａ）に示すように、これらをプレスし一体化する。なお真空プレス等を使う際、所定の温度プロファイルでサンプルを加熱することで、プリプレグ１７０が軟化、硬化し、絶縁層２４０と変化する。プリプレグ１７０が軟化した際に、フィルム２１０ａに形成された内層配線２３０ａを埋没させ配線厚みを吸収する。そして配線厚みを吸収した状態でプリプレグ１７０が硬化し、絶縁層２４０となりフィルム２１０ａを強固に固定する。またこのときプリプレグ１７０に埋め込まれた導電性ペースト２００も同時に加熱、硬化されＩＶＨ２５０となる。こうしてインターポーザを構成する。こうして内層配線２３０ａ、２３０ｂの厚み（もしくは厚みによる凹凸）を低減（もしくは平坦化）する。

そして図８（Ｂ）に示すようにフィルム２１０ａ、２１０ｂに穴２６０を形成する。そして図８（Ｃ）に示すように、穴２６０を金属２７０で覆った後、図８（Ｄ）に示すように金属２７０をパターニングし、第１の実装部１１０、第２の実装部１２０とする。

こうして、図６に示すようなインターポーザを作成できる。ここで、フィルム２１０ａ、２１０ｂやプリプレグ１７０の厚みを薄く（例えば、４０ミクロン→２０ミクロン→１０ミクロン）することで、総厚が１００ミクロン以下、（あるいは６０ミクロン以下、更には３０ミクロン以下）といった極薄のインターポーザを製造できる。

（実施の形態４）
以下、図９から図１１を用いて実施の形態４について説明する。実施の形態４と、実施の形態３の違いは、最表層の配線が単層（図６）、複数層（図９）の違いである。

図９は実施の形態４におけるインターポーザの断面図である。図９において、インターポーザ１００の最表層に形成された第１の実装部１１０、第２の実装部１２０は、金属の多層構造となっている。実施の形態４では、このように最表層となる第１の実装部１１０、第２の実装部１２０を、下地電極３１０と銅箔３２０からなる多層構造とすることで、フィルム２１０ａ、２１０ｂとの密着性を高めている。

次に図１０、図１１を用いて更に詳しく説明する。図１０、図１１は実施の形態４におけるインターポーザの製造の一例を説明する断面図である。

まず、フィルム２１０ａの両面にＮｉＣｒ等の下地電極３１０をシード層として形成し、その上に銅箔３２０が形成された両面銅張りフィルムもしくはＣＣＬフィルム（ＣＣＬはＣｏｐｐｅｒ Ｃｌａｄ Ｌａｍｉｎａｔｅの略）を用意する。なお下地電極３１０に薄膜法以外にめっき法を使っても良い。なおフィルム２１０ａ、２１０ｂの材質として、ポリイミドフィルム、ポリアミドフィルム、アラミドフィルム等の耐熱性フィルムを使うことが望ましい。

次にこの両面銅張りフィルムの片面のみをパターニングする。そしてこれを図１０（Ａ）に示すようにセットする。図１０（Ａ）において、プリプレグ１７０に形成された貫通孔には導電ペースト２００が充填され、そしてその上下には、片面のみがパターニングされた銅張りフィルムをセットする。そして図１０（Ｂ）に示すように真空プレス等を用いて加熱一体化する。

図１０（Ｂ）は、一体化された後の状態を示す断面図である。図１０（Ａ）における導電ペースト２００は、図１０（Ｂ）においてＩＶＨ２５０となり、フィルム２１０ａ、２１０ｂの表面に形成された内層配線２３０ａ、２３０ｂを互いに強固に接続する。

次に図１０（Ｃ）に示すように、フィルム２１０ａ、２１０ｂに穴２６０を形成する。ここでレーザーを用いることで、銅箔３２０と下地電極３１０、フィルム２１０ａ、２１０ｂに対して、同時に穴２６０を形成できる。またレーザーパワー（あるいはその照射時間、照射パルス数等）を調整することで、内層配線２３０にダメージを与えることを防止できる。

次に図１１（Ａ）に示すように、穴２６０及び最表層の銅箔３２０を覆うように、金属２７０を形成する。ここで金属２７０としては銅を選び、銅箔３２０の導電性を使った電気めっき方法を用いることができる。

その後、図１１（Ｂ）に示すように、第１の実装部１１０、第２の実装部１２０を形成する。ここで第１の実装部１１０、第２の実装部１２０のいずれか一方をランドレスとすることもできる。また図１（Ｃ）に示したようなランド１５０を形成した場合であっても、下地電極３１０によって、接着剤を使うことなくフィルム２１０ａ、２１０ｂとの密着強度を高めることができる。

なお図１０（Ｂ）において、最表層の銅箔３２０を除去した後（下地電極３１０は密着力を高めるためのシード層として残しておくことが望ましい）で、図１０（Ｃ）のように穴２６０を形成してもよい。こうすることで、穴２６０の形成が簡単になる。

以上のようにして、図４（あるいは図４を上から数えた場合）に示すように表層から２層目の２層目絶縁層が絶縁層２４０であり、この絶縁層２４０を貫通する電気的接続が導電性ペースト２００である（あるいは導電性ペーストの硬化物であるＩＶＨ２５０である）ペースト接続層と、前記ペースト接続層に埋没されてなる表層から２層目に設けられた２層目配線である内層配線２３０ａと、前記ペースト接続層に埋設されてなる表層から３層目に設けられた３層目配線である内層配線２３０ｂと、半導体チップ１４０が実装される最表面の前記半導体チップ１４０の電極パッドと相対する位置に設けられ表層から１層目の１層目絶縁層であるフィルム２１０ａを貫通し、露出し、ランドを有する層間接続ビアとを有するインターポーザ１００を提供できる。このように実装部にランド（例えば、図１（Ｃ）では第２の実装部１２０にランド１５０は形成されている。また図３（Ｄ）や図４では第１の実装部１１０、第２の実装部１２０の両方にランドが形成されている）を形成することで、半導体１４０や多層基板３００への実装性を高められる。

また本発明のインターポーザ１００は４層プリント配線基板の構成とすることで、インターポーザ基板を薄く形成できる。なお４層プリント配線基板の構成とするが、最表層（もしくは最裏層）に配線を形成せず、内層配線２３０ａ、２３０ｂだけとしても良い。

ペースト接続層は、熱硬性樹脂と、前記ペースと接続層に形成された貫通孔に充填された導電性ペーストと、から構成しても良い。このようにペースト絶縁層として、プリプレグ１７０の代わりに硬化性樹脂とし、これを絶縁層２４０とすることで、インターポーザ１００の更なる薄層化が可能となる。

また図２に示すようにペースト接続層を、ガラスエポキシもしくはアラミドエポキシのプリプレグ１７０と、前記プリプレグ１７０に形成された貫通孔に充填された導電性ペースト２００と、から構成することができる。このようにペースト絶縁層としてプリプレグ１７０（もしくはその硬化物である絶縁層２４０）とすることで、接着剤を使うことなくインターポーザ１００を形成できる。

ペースト接続層は、ガラスエポキシもしくはアラミドエポキシのプリプレグ１７０と、前記プリプレグ１７０に形成された貫通孔１９０に充填された導電性ペースト２００とすることで、インターポーザ１００の薄層化が可能となる。

また表層から数えて１層目の１層目絶縁層はフィルム２１０であり、前記フィルム２１０表面には接着剤を介することなく配線２２０を形成することができる。

また図４に示すように表層から２層目の２層目絶縁層である絶縁層２４０として、ガラスエポキシもしくはアラミドエポキシのプリプレグ１７０が硬化したものを用いることができる。

また図６（あるいは図６を上から下に数えた場合）に示すように、表層から数えて２層目に形成された２層目配線である内層配線２３０ａと、表層から数えて３層目に形成された３層目配線である内層配線２３０ｂの片方もしくは両方は、スパッタ膜よりなる下地電極３１０を介することで、表層から数えて１層目の１層目絶縁層であるフィルム２１０ａ、もしくは表層から数えて３層目の３層目絶縁層であるフィルム２１０ｂに強固に固定することができる。

また図６に示すように表層から数えて２層目に形成された２層目配線である内層配線２３０ａと、表層から数えて３層目に形成された３層目配線である内層配線２３０ｂと、の片方もしくは両方は、めっき膜からなる下地電極３１０を介することで（あるいはスパッタ等の薄膜からなる下地電極３１０を介することで）、表層から数えて１層目の１層目絶縁層であるフィルム２１０ａ、もしくは表層から数えて３層目の３層目絶縁層であるフィルム２１０ｂに強固に固定することができる。

また図２、図３等で説明したようにプリプレグ１７０等の絶縁基材に貫通孔１９０を加工する孔加工工程と、前記貫通孔１９０に導電性ペースト２００を充填してペースト接続層を形成するペースト接続層形成工程と、片面フィルム基板もしくは両面フィルム基板を作成するフィルム基板作成工程と、前記ペースト接続層の表裏面に前記フィルム基板を同時に積層する積層工程と、前記積層体を熱プレス加工する熱プレス工程と、前記積層体表面に穴を形成する穴形成工程と、前記穴の層間接続ビアとランドを同時に形成するビアランド形成工程と、を少なくとも備えることでインターポーザ基板を高精度に形成できる。

なおプリプレグ１７０は、未硬化状態にあるものが、ペースト接続層として硬化するものであれば良く、織布（あるいは不織布、繊維）の有無、フィラー等の有無にこだわる必要はない。または加熱硬化時に絶縁防止できればよく、織布の代わりに適当なショート防止部材（例えばフィルム等）の中から選ぶことができる。

以上のように、本インターポーザ及びその製造方法は、より薄層化が可能で接着剤の影響の無いインターポーザを提供することができ、従来から広く使われている回路基板の上にも本インターポーザを介することで、様々な半導体を安価に実装することができる。

（Ａ）〜（Ｃ）はそれぞれ本発明の実施の形態１におけるインターポーザの平面図、斜視図、斜視図 （Ａ）〜（Ｄ）は全て実施の形態１におけるインターポーザの製造方法を説明する断面図 （Ａ）〜（Ｄ）は全て実施の形態１におけるインターポーザの製造方法を説明する断面図 インターポーザを使って、半導体と回路基板を接続する様子を模式的に説明する断面図 （Ａ）、（Ｂ）は全て実施の形態２における第１の実装部の拡大断面図 実施の形態３におけるインターポーザを製造する様子を説明する断面図 （Ａ）〜（Ｃ）は全て実施の形態３におけるインターポーザを製造する様子を説明する断面図 （Ａ）〜（Ｄ）は全て実施の形態３におけるインターポーザを製造する様子を説明する断面図 実施の形態４におけるインターポーザの断面図 （Ａ）〜（Ｃ）は全て実施の形態４におけるインターポーザの製造の一例を説明する断面図 （Ａ）、（Ｂ）は全て実施の形態４におけるインターポーザの製造の一例を説明する断面図 フィルムを用いた多層基板をインターポーザとする一例を示す断面図

符号の説明

１００ インターポーザ
１１０ 第１の実装部
１２０ 第２の実装部
１３０ 補助線
１４０ 半導体
１５０ ランド
１６０ ビア
１７０ プリプレグ
１８０ 保護フィルム
１９０ 貫通孔
２００ 導電ペースト
２１０ フィルム
２２０ 配線
２３０ 内層配線
２４０ 絶縁層
２５０ ＩＶＨ
２６０ 穴
２７０ 金属
２８０ 矢印
２９０ バンプ
３００ 多層基板
３１０ 下地電極
３２０ 銅箔

Claims (7)

1. 少なくとも３層の絶縁層を有し、表層から２層目の２層目絶縁層は、それを貫通する電気的接続が導電性ペーストであるペースト接続層となっており、
   前記ペースト接続層に埋没されてなる表層から２層目に設けられた２層目配線と、
   前記ペースト接続層に埋設されてなる表層から３層目に設けられた３層目配線と、
   表層から１層目の１層目絶縁層を貫通し、半導体チップが実装される最表面の前記半導体チップの電極パッドと相対する位置に設けられた、ランドと一体化された層間接続ビアとを設けたインターポーザ基板。
2. インターポーザ基板は４層プリント配線基板である請求項１記載のインターポーザ基板。
3. ペースト接続層は、
   ガラスエポキシもしくはアラミドエポキシのプリプレグと、
   前記プリプレグに形成された貫通孔に充填された導電性ペーストと、
   からなる請求項１に記載のインターポーザ基板。
4. 表層から数えて１層目の１層目絶縁層はフィルムであり、前記フィルム表面には接着剤を介することなく配線が形成されている請求項１に記載のインターポーザ基板。
5. 表層から数えて２層目に形成された２層目配線と、
   表層から数えて３層目に形成された３層目配線と、
   の片方もしくは両方は、スパッタ膜を介して表層から数えて１層目の１層目絶縁層、もしくは表層から数えて３層目の３層目絶縁層に固定されている請求項１記載のインターポーザ基板。
6. 表層から数えて２層目に形成された２層目配線と、
   表層から数えて３層目に形成された３層目配線と、
   の片方もしくは両方は、めっき膜を介して、表層から数えて１層目の１層目絶縁層、もしくは表層から数えて３層目の３層目絶縁層に固定されている請求項１に記載のインターポーザ基板。
7. 絶縁基材に貫通孔を加工する孔加工工程と、
   前記貫通孔に導電性ペーストを充填してペースト接続層を形成するペースト接続層形成工程と、
   フィルム基板を作成するフィルム基板作成工程と、
   前記ペースト接続層の表裏面に前記フィルム基板を同時に積層する積層工程と、
   前記積層体を熱プレス加工する熱プレス工程と、
   前記積層体表面に穴を形成する穴形成工程と、
   前記穴の層間接続ビアとランドを同時に形成するビアランド形成工程と、
   を備えたインターポーザ基板の製造方法。

Images