JPWO2010018708A1 - 部品内蔵モジュールの製造方法及び部品内蔵モジュール - Google Patents

部品内蔵モジュールの製造方法及び部品内蔵モジュール Download PDF

Info

Publication number
JPWO2010018708A1
JPWO2010018708A1 JP2010524681A JP2010524681A JPWO2010018708A1 JP WO2010018708 A1 JPWO2010018708 A1 JP WO2010018708A1 JP 2010524681 A JP2010524681 A JP 2010524681A JP 2010524681 A JP2010524681 A JP 2010524681A JP WO2010018708 A1 JPWO2010018708 A1 JP WO2010018708A1
Authority
JP
Japan
Prior art keywords
resin layer
circuit component
component
core substrate
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010524681A
Other languages
English (en)
Other versions
JP5093353B2 (ja
Inventor
雅人 野村
雅人 野村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2010524681A priority Critical patent/JP5093353B2/ja
Publication of JPWO2010018708A1 publication Critical patent/JPWO2010018708A1/ja
Application granted granted Critical
Publication of JP5093353B2 publication Critical patent/JP5093353B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15156—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】テープや接着剤を使用せずに、簡単に製造できる部品内蔵モジュールの製造方法及び部品内蔵モジュールを提供する。【解決手段】未硬化状態の第１の樹脂層１０上に開口部２を有するコア基板１を積層し、第１の回路部品３を開口部内の第１の樹脂層が露出した部分に付着させる。次に、コア基板１上に未硬化状態の第２の樹脂層２０を積層し、開口部２の内壁と第１の回路部品３との隙間に第２の樹脂層を充填した後、第１の樹脂層１０及び第２の樹脂層２０を硬化させる。【選択図】 図２

Description

本発明は部品内蔵モジュールの製造方法および部品内蔵モジュールに関する。本発明における部品内蔵モジュールとは、コア基板を間にしてその表裏に樹脂層を有し、両樹脂層の間に少なくとも１つの回路部品を内蔵したモジュールのことである。それぞれの樹脂層に部品が埋設されていてもよい。また、表裏の樹脂層の上にさらなる樹脂層を積層したものでもよい。
近年、電子機器の小型化に伴い、チップコンデンサ等の回路部品を実装するための回路基板の小型化が求められている。これを受けて、回路基板内部に回路部品を埋設してモジュールを作製することにより、回路部品の実装面積を削減し、回路基板の小型化を図ることが行われている。中でも、樹脂層の内部に回路部品が埋設された部品内蔵モジュールは、軽量であり、かつセラミック基板のように高温焼成を伴わないため、内蔵する回路部品に制約が少ないという利点がある。
特許文献１には、コア基板に貫通穴を形成し、このコア基板の底面にテープを貼り付けると共に、貫通穴の底面に露出するテープ上に回路部品を付着し、回路部品の周囲と貫通穴の内面との隙間を接着剤で固定した後、テープを剥離し、コア基板の両面に樹脂層を積層する部品内蔵モジュールの製造方法が開示されている。
この方法では、回路部品を仮固定するためにテープが必要であるが、このテープは使用後に廃棄されるので、製造コストの上昇を招くという問題がある。また、回路部品とコア基板の貫通穴との隙間に接着剤を塗布する必要があるが、狭い空間に接着剤を塗布する作業は、時間と精度を必要とする。また、接着剤とコア基板の両面に積層される樹脂層とは一般に異種材料であるから、熱膨張係数が異なり、温度変化にともなって基板に反りが発生する可能性がある。反りを抑制するには接着剤を回路部品と貫通穴との隙間の一部にだけ塗布することが望ましいが、その場合には回路部品の固定強度が低くなるので、テープをコア基板から剥離した際にテープの粘着力によって回路部品が貫通穴から脱落する可能性がある。
特開２００８−１３１０３９号公報
本発明の目的は、上述のような課題を解消できる部品内蔵モジュールの製造方法及び部品内蔵モジュールを提供することにある。
前記目的を達成するため、本発明に係る部品内蔵モジュールの製造方法は、表裏方向に貫通した開口部を有するコア基板を未硬化状態の第１の樹脂層上に積層する工程Ａと、前記開口部内に露出した未硬化状態の前記第１の樹脂層の露出部分に第１の回路部品を付着させる工程Ｂと、前記コア基板上に未硬化状態の第２の樹脂層を積層し、前記開口部の内壁と前記第１の回路部品との隙間に第２の樹脂層を充填する工程Ｃと、前記第１の樹脂層を硬化させる工程Ｄと、前記第２の樹脂層を硬化させる工程Ｅと、を備えることを特徴とする。
また、本発明に係る部品内蔵モジュールは、第１の樹脂層と、前記第１の樹脂層上に積層され、表裏方向に貫通した開口部を有するコア基板と、前記コア基板の開口部に収納され、底面が前記第１の樹脂層上に付着された第１の回路部品と、前記コア基板上に積層され、前記コア基板の開口部と前記第１の回路部品との隙間に充填された第２の樹脂層と、前記第１の樹脂層に形成されるとともに、前記第１の回路部品と電気的に接続された電極と、を備えたことを特徴とする。
本発明では、未硬化の第１の樹脂層上に開口部を有するコア基板を積層し、第１の回路部品を開口部内の第１の樹脂層が露出した部分に付着させる。未硬化とは、半硬化（例えばＢステージ）状態あるいはそれより柔らかい状態をいう。未硬化の第１の樹脂層は粘着性を持つので、コア基板と第１の回路部品とを第１の樹脂層上に仮保持できる。つまり、テープを使用せずに第１の回路部品を仮保持できる。第１の回路部品を仮保持した状態で、コア基板上に未硬化の第２の樹脂層を圧着すると、第２の樹脂層が流動して開口部の内壁と第１の回路部品との隙間に充填される。つまり、コア基板と第１の回路部品とが第１の樹脂層と第２の樹脂層との間に埋設され、一体化される。その後、第１の樹脂層と第２の樹脂層とを硬化させると、部品内蔵モジュールが完成する。このように、テープや接着剤等を用いずに第１の回路部品を仮保持でき、第１の回路部品を保持するための第１の樹脂層をそのままビルトアップ層として用いることができるため、製造工程が簡素化され、低コストな製造方法を実現できる。さらに、テープを剥離する際に回路部品が脱落するといった不具合もない。コア基板に開口部を形成することで、モジュールの機械的強度が低下することが懸念されるが、開口部とコア基板の表面とを樹脂（第２の樹脂層）で封止することで、機械的強度を上げることができる。
第１の回路部品を第１の樹脂層に電気的に接続する方法として、第１の回路部品を付着させる前の第１の樹脂層に、第１の樹脂層を貫通する層間接続導体用穴と層間接続導体用穴に充填された未硬化の導電ペーストとからなる電極を形成し、工程Ｂにおいて、第１の回路部品を電極と接するように第１の樹脂層に付着させ、工程Ｄにおいて、第１の樹脂層を硬化させると同時に導電ペーストを硬化させて第１の回路部品と電極とを電気的に接続してもよい。この場合は、第１の樹脂層の硬化後に第１の回路部品を実装するのではなく、未硬化の第１の樹脂層に導電ペーストにより未硬化の電極を形成しておき、第１の回路部品を電極と接触させた状態で配置した後、第１の樹脂層と電極とを同時に硬化させることで、未硬化の導電ペーストが導電性を有し、第１の回路部品と電極との電気的接続を行うものである。この場合には、第１の回路部品と第１の樹脂層との格別な実装作業を省略できる。
第１の回路部品を第１の樹脂層に電気的に接続する他の方法として、硬化後の第１の樹脂層に第１の回路部品に達するように層間接続導体用穴を形成し、この層間接続導体用穴の中に層間接続導体を形成することにより、第１の回路部品と電気的に接続された電極を形成してもよい。つまり、第１の樹脂層を硬化させた後、第１の樹脂層を貫通する層間接続導体用穴（ビア穴）を形成し、その穴に層間接続導体（ビア）を形成することで、電極を形成することができる。この場合には、層間接続導体を層間接続導体用穴の内面に形成されためっきや、層間接続導体用穴の中に充填された導電ペーストによって形成することができるので、層間接続導体の低抵抗化、接続信頼性の向上を実現することができる。
第１の樹脂層の硬化と第２の樹脂層の硬化とを同時に実施してもよいし、第１の樹脂層の硬化を第２の樹脂層の積層の前に実施してもよい。第１の樹脂層と第２の樹脂層とを同時に硬化させた場合には、熱処理回数を少なくできると共に、第１の樹脂層の硬化と第２の樹脂層の硬化とが同時になり、硬化収縮による部品内蔵モジュールのソリの発生を抑制できる。さらに、回路部品に対する熱履歴回数を少なくできるので、回路部品へのダメージを小さくできる。
第１の回路部品はコア基板の厚みよりも高背な部品であるのが好ましい。回路部品の中にはチップ部品のように背丈が低い部品もあるが、ＳＡＷ素子のような背丈が高い部品もある。このような高背な第１の回路部品をコア基板の開口部に収容することで、コア基板の上面には第１の回路部品の一部しか突出せず、全体として薄型の部品内蔵モジュールを実現できる。
工程Ｃの前に、コア基板上に第１の回路部品より低背な第２の回路部品を実装する工程を備え、工程Ｃにおいて、第２の回路部品を第２の樹脂層中に埋設するのが好ましい。部品内蔵モジュールの実装密度を上げるためには、コア基板上にも回路部品を実装することが望ましい。第１の回路部品より低背な第２の回路部品をコア基板上に実装することにより、第１の回路部品の上面と第２回路部品の上面とが平均化され、全体として薄型で高実装密度の部品内蔵モジュールを実現できる。
第１の樹脂層の裏面に面内導体（パターン配線）を形成してもよい。その場合、未硬化の第１の樹脂層の裏面に銅箔を圧着し、第１の樹脂層を硬化した後で、銅箔をパターン化すれば、面内導体を容易に形成できる。同様に、第２の樹脂層の裏面にも面内導体（パターン配線）を形成してもよい。その場合、未硬化の第２の樹脂層の裏面に銅箔を圧着し、第２の樹脂層を硬化した後で、銅箔をパターン化すれば、面内導体を容易に形成できる。なお、面内導体の形成方法は、銅箔を用いる方法に限らず、めっき法や導電ペーストを印刷する方法などを用いることもできる。
第１の樹脂層と第２の樹脂層とは同一材質よりなるのが望ましい。同一材質であれば、その熱膨張係数も等しいので、温度変化に伴うモジュールの反りや変形を抑制できる。樹脂層としては、例えばエポキシ樹脂などの熱硬化性樹脂、熱硬化性樹脂と無機フィラーとの混合物、ガラス繊維に熱硬化性樹脂を含浸させた樹脂組成物等で構成することができる。
本発明におけるコア基板としては、樹脂基板やガラスエポキシ基板のようなプリント配線板を用いてもよいし、ＬＴＣＣ（低温焼成セラミック基板）のようなセラミック基板を用いてもよい。
以上のように、本発明によれば、未硬化の第１の樹脂層上に開口部を有するコア基板を積層し、第１の回路部品を開口部内の第１の樹脂層が露出した部分に付着させ、コア基板上に未硬化状態の第２の樹脂層を積層して開口部の内壁と第１の回路部品との隙間に第２の樹脂層を充填した後、第１の樹脂層及び前記第２の樹脂層を硬化させるので、第１の回路部品がコア基板より高背な部品であっても、全体の厚みの薄い部品内蔵モジュールを実現できる。また、第１の樹脂層がコア基板及び第１の回路部品の仮固定と、ビルトアップ層としての役割とを有するので、製造工程が簡素化され、製造コストを低減できる。
本発明に係る部品内蔵モジュールの第１実施形態の断面図である。 図１に示す部品内蔵モジュールの製造方法の一例の工程図である。 図１に示す部品内蔵モジュールの製造方法の他の例の工程図である。 本発明に係る部品内蔵モジュールの第２実施形態の断面図である。 本発明に係る部品内蔵モジュールの第３実施形態の断面図である。 図５に示す部品内蔵モジュールの製造方法の一例の工程図である。
〔実施形態１〕
本発明に係る部品内蔵モジュールの第１実施形態について、図１を参照しながら説明する。
図１において、本実施形態の部品内蔵モジュールＡは、コア基板１と、コア基板１の下側に積層された第１の樹脂層１０と、コア基板１の上側に積層された第２の樹脂層２０とで構成されている。コア基板１は、樹脂基板等のプリント配線板のほか、ＬＴＣＣのようなセラミック基板であってもよい。ここでは、コア基板１が多層基板の例を示すが、単層基板であってもよい。第１の樹脂層１０は、コア基板１より薄肉な樹脂層であり、エポキシ樹脂等の熱硬化性樹脂、無機フィラーと熱硬化性樹脂とを含有するもの、さらにはプリプレグを用いることができる。第２の樹脂層２０は第１の樹脂層１０と同じ材質のものが望ましいが、別の材質でもよい。
コア基板１には表裏に貫通する開口部２が形成されており、開口部２の底面は樹脂層１０で閉じられている。開口部２の中には第１の回路部品３が収納され、この回路部品３の端子電極３ａは樹脂層１０に形成された電極（層間接続導体）１１ａと電気的に接続されている。第１の回路部品３は、例えばＳＡＷ素子のような、コア基板１の厚みより背丈の高い高背部品である。第１の回路部品３の上面および周囲は、コア基板１上に形成された第２の樹脂層２０で覆われている。つまり、開口部２の内壁と第１の回路部品３の周囲との隙間にも、第２の樹脂層２０が充填されている。コア基板１の上面および下面には、面内導体４，５がパターン形成され、上面の面内導体４上には第２の回路部品６が実装されている。第２の回路部品６は、例えばチップコンデンサや集積回路素子のような、第１の回路部品３より背丈の低い低背部品であり、コア基板１上に形成された第２の樹脂層２０で覆われている。
コア基板１の下面の面内導体５は、樹脂層１０に形成された層間接続導体１１ｂと電気的に接続されている。樹脂層１０の層間接続導体１１ａ，１１ｂは、それぞれ樹脂層１０の下面にパターン形成された面内導体１２ａ，１２ｂと電気的に接続されている。
このように、高背な第１の回路部品３を開口部２に配置し、低背な第２回路部品６をコア基板１上に実装してあるため、第１の回路部品３の上面と第２回路部品６の上面とが平均化され、全体として薄型で高実装密度の部品内蔵モジュールＡを実現できる。また、開口部２を有するコア基板１は機械的強度が低くなるが、開口部２とコア基板１の表面とを同じ樹脂（第２の樹脂層）２０で封止しているので、機械的強度を上げることができる。
−第１の製造方法−
ここで、前記部品内蔵モジュールＡの製造方法の一例について、図２を参照しながら説明する。なお、図２では単一の部品内蔵モジュールＡの製造方法について説明するが、実際の製造工程では親基板状態の部品内蔵モジュールが作製され、その後で子基板状態にカットされる。
図２の（ａ）は第１工程であり、コア基板１と第１の樹脂層１０とを準備した状態を示す。コア基板１は硬質基板であり、開口部２と面内導体４，５とが形成されている。上面の面内導体４には事前に第２の回路部品６が実装されているが、コア基板１を第１の樹脂層１０と接着した後で第２の回路部品６を実装してもよい。一方、第１の樹脂層１０は未硬化の樹脂シートであり、例えば無機フィラーと熱硬化性樹脂とを含有する未硬化のシート、無機フィラーを含まない熱硬化性樹脂からなる未硬化のシート、プリプレグ等を用いることができる。第１の樹脂層１０には、第１の回路部品３の端子電極３ａ及びコア基板１の面内導体５と対応する位置に、それぞれ層間接続導体１１ａ，１１ｂが形成されている。これら層間接続導体１１ａ，１１ｂは、第１の樹脂層１０を貫通する層間接続導体用穴に未硬化の導電ペーストを充填したものである。さらに、第１の樹脂層１０の下面全面には、銅箔１２が第１の樹脂層１０の接着力により貼り付けられている。
図２の（ｂ）は第２工程であり、第１の樹脂層１０の上にコア基板１を圧着すると共に、第１の回路部品３を開口部２内の第１の樹脂層１０が露出した部分に圧着する。このとき、コア基板１の面内導体５が層間接続導体１１ｂに対応し、かつ第１の回路部品３の端子電極３ａが層間接続導体１１ａに対応するように圧着する。未硬化の第１の樹脂層１０は粘着性を持つので、コア基板１及び第１の回路部品３は第１の樹脂層１０に仮固定される。この時点では、層間接続導体１１ａを構成する導電ペーストも未硬化であるため、第１の回路部品３の端子電極３と層間接続導体１１ａとは電気的に接続されていない。
図２の（ｃ）は第３工程であり、コア基板１上に未硬化の第２の樹脂層２０を積層する。第２の樹脂層２０は未硬化であるため、第２の樹脂層２０が流動して第２の回路部品６の周囲に隙間なく充填されると共に、開口部２の内壁と第１の回路部品３との隙間にも充填される。積層圧着と共に加熱することで、第１の樹脂層１０と第２の樹脂層２０とを一括硬化させる。その結果、コア基板１を間にして第１の樹脂層１０と第２の樹脂層２０とが一体化される。この時、層間接続導体１１ａ，１１ｂも同時に硬化し、導電性を生じるため、層間接続導体１１ａと第１の回路部品３の端子電極３ａとが電気的に接続されると共に、層間接続導体１１ｂとコア基板１の面内導体５とが電気的に接続される。
図２の（ｄ）は第４工程であり、硬化した第１の樹脂層１０の銅箔１２をパターン形成し、面内導体１２ａ，１２ｂを形成することで、部品内蔵モジュールＡを完成する。銅箔１２のパターン形成は、エッチング等の公知の方法により形成できる。なお、面内導体１２ａ，１２ｂは、未硬化の第１の樹脂層１０に銅箔１２を貼り付け、第１の樹脂層１０の硬化後にエッチングする方法のほか、めっき法、導電ペーストの印刷法等によって形成することもできる。
図２に示す製造方法では、第１の樹脂層１０と第２の樹脂層２０とを同時に硬化させたが、工程（ｂ）が終了した段階で第１の樹脂層１０を先に硬化させてもよい。但し、第１の樹脂層１０と第２の樹脂層２０とが同質材料で、かつ同時に硬化させた場合には、両樹脂層の硬化収縮が同じとなるので、ソリの発生を抑制できるという利点がある。
−第２の製造方法−
図３は、前記部品内蔵モジュールＡの製造方法の他の例を示す。図３の（ａ）は第１工程であり、コア基板１と未硬化の第１の樹脂層１０とを準備した状態を示す。コア基板１は図２と同様であるが、第１の樹脂層１０は層間接続導体が形成されていない薄層の樹脂シートである。銅箔も貼り付けられていない。
図３の（ｂ）は第２工程であり、第１の樹脂層１０の上にコア基板１を圧着すると共に、第１の回路部品３を開口部２内の第１の樹脂層１０が露出した部分に圧着する。第１の樹脂層１０には未だ層間接続導体が形成されていないので、コア基板１及び第１の回路部品３を第１の樹脂層１０に対して位置合わせする必要がなく、接着作業が簡単になる。
図３の（ｃ）は第３工程であり、コア基板１上に未硬化の第２の樹脂層２０を積層する。第２の樹脂層２０は未硬化であるため、第２の樹脂層２０が流動して第２の回路部品６の周囲に隙間なく充填されると共に、開口部２の内壁と第１の回路部品３との隙間にも充填される。積層圧着と共に加熱することで、第１の樹脂層１０と第２の樹脂層２０とを一括硬化させる。
図３の（ｄ）は第４工程であり、コア基板１の面内導体５及び第１の回路部品３の端子電極３ａと対応する第１の樹脂層１０の位置に、層間接続導体用穴１１ａ1 ，１１ｂ1 をレーザー加工により形成する。層間接続導体用穴１１ａ1 ，１１ｂ1 を形成することにより、面内導体５及び端子電極３ａが露出する。
図３の（ｅ）は第５工程であり、層間接続導体用穴（ビア穴）１１ａ1 ，１１ｂ1 に導電ペーストを充填、硬化させて層間接続導体１１ａ，１１ｂを形成し、その後で第１の樹脂層１０の表面に、層間接続導体１１ａ，１１ｂと導通する面内導体１２ａ，１２ｂをパターン形成する。層間接続導体１１ａ，１１ｂは、導電ペーストの充填、硬化に限るものではなく、めっき法により層間接続導体用穴１１ａ1 ，１１ｂ1 の内面に導電膜を形成した後、層間接続導体用穴１１ａ1 ，１１ｂ1 に樹脂を埋設してもよい。面内導体１２ａ，１２ｂの形成方法としては、めっき法や、導電ペーストの印刷など、任意の方法を選択できる。
図３に示す製造方法の場合、第１の樹脂層１０が硬化した後で、層間接続導体用穴１１ａ1 ，１１ｂ1 を形成し、導電ペースト又はめっきにより層間接続導体１１ａ，１１ｂを形成するため、コア基板１の面内導体５及び第１の回路部品３の端子電極３ａと層間接続導体１１ａ，１１ｂとを電気的に確実に接続できる。図３に示す製造方法では、第１の樹脂層１０と第２の樹脂層２０とを同時に硬化させたが、第２の樹脂層２０を積層する前に第１の樹脂層１０を硬化させてもよい。その場合、層間接続導体１１ａ，１１ｂの形成を、第２の樹脂層２０の積層の前に行ってもよい。
〔実施形態２〕
図４は部品内蔵モジュールの第２実施形態を示す。この実施形態の部品内蔵モジュールＢでは、第１実施形態の部品内蔵モジュールＡの第１の樹脂層１０の下面に、さらなる樹脂層３０をビルトアップ積層したものである。この樹脂層３０は、第１の樹脂層１０と同様に薄肉な樹脂層であり、その下面には、複数の層間接続導体３１を介して第１の樹脂層１０の面内導体１２ａ，１２ｂと接続された面内導体３２が形成されている。なお、樹脂層３０の下面にさらに樹脂層をビルトアップしてもよいことは勿論である。
〔実施形態３〕
図５は部品内蔵モジュールの第３実施形態を示す。この実施形態の部品内蔵モジュールＣは、実装密度を高めるために、第１の樹脂層１０の裏面の面内導体１２ａ，１２ｂに第３の回路部品４０を実装すると共に、第１の樹脂層１０の裏面に第３の樹脂層５０を積層することで、第３の回路部品４０を第３の樹脂層５０の中に埋設したものである。第３の回路部品４０は第１の回路部品３より低背部品がよい。第３の樹脂層５０は第１，第２の樹脂層１０，２０と同質の材料とするのがよい。第２の樹脂層２０には、コア基板１の面内導体パターン４と接続された複数の層間接続導体２１が形成され、第２の樹脂層２０の表面には、層間接続導体２１と接続された面内導体パターン２２ａが形成されている。
図６は、部品内蔵モジュールＣの製造工程の一例を示す。まず、図６の（ａ）〜（ｄ）は図２の（ａ）〜（ｄ）とほぼ同様であるため、重複説明を省略する。但し、図６の（ｃ）の段階で、第２の樹脂層２０の表面に銅箔２２が配置され、圧着／硬化時に銅箔２２は第２の樹脂層２０の表面に固定される。また、図６の（ｄ）では、第２の樹脂層２０の硬化後に、銅箔２２がパターン形成されて面内導体パターン２２ａとなると共に、コア基板１の上面の面内導体４に達する層間接続導体用穴（ビア穴）をレーザー加工し、その層間接続導体用穴に導電ペーストを充填、硬化させることにより、層間接続導体２１を形成する。また、第２の回路部品６の一部の形状が図２とは異なる。
図６の（ｅ）では、図６の（ｄ）にて得たモジュールを裏返しにし、第１の樹脂層１０の裏面の面内導体１２ａ，１２ｂに第３の回路部品４０を実装する。図６の（ｆ）では、第１の樹脂層１０の上に未硬化の第３の樹脂層５０を熱圧着し、第３の回路部品４０の周囲を第３の樹脂層５０で覆うと共に、第３の樹脂層５０を硬化させることで、部品内蔵モジュールＣを完成する。
図６では、第１の樹脂層１０として予め層間接続導体１１ａ，１１ｂを形成しかつ下面全面に銅箔１２を貼り付けた樹脂シートを使用したが、図３に示すように、層間接続導体及び銅箔を有しない樹脂シートを用い、その硬化後に層間接続導体を形成してもよい。
前記実施例では、第１の回路部品３として、コア基板１より高背な部品を用いた例を示したが、コア基板１と同等の高さあるいはコア基板１より低背の部品であっても構わない。また、第１の樹脂層１０と第２の樹脂層２０の硬化処理は、必ずしも同時である必要はない。すなわち、第１の樹脂層１０にコア基板１と第１の回路部品３とを仮固定した後、第１の樹脂層１０を硬化させ、その後で第２の樹脂層２０を積層、硬化させてもよい。但し、第１の樹脂層１０と第２の樹脂層２０の硬化を同時に行う方が、硬化収縮に伴うモジュールの反りを小さくすることができる点で有利である。
Ａ〜Ｃ 部品内蔵モジュール
１ コア基板
２ 開口部
３ 第１の回路部品
３ａ 端子電極
４，５ 面内導体
６ 第２回路部品
１０ 第１の樹脂層
１１ａ，１１ｂ 電極（層間接続導体）
１２ａ，１２ｂ 面内導体
２０ 第２の樹脂層
２１ 層間接続導体
３０ ビルドアップ樹脂層
４０ 第３の回路部品
５０ 第３の樹脂層

Claims (12)

  1. 表裏方向に貫通した開口部を有するコア基板を未硬化状態の第１の樹脂層上に積層する工程Ａと、
    前記開口部内に露出した未硬化状態の前記第１の樹脂層の露出部分に第１の回路部品を付着させる工程Ｂと、
    前記コア基板上に未硬化状態の第２の樹脂層を積層し、前記開口部の内壁と前記第１の回路部品との隙間に第２の樹脂層を充填する工程Ｃと、
    前記第１の樹脂層を硬化させる工程Ｄと、
    前記第２の樹脂層を硬化させる工程Ｅと、を備えることを特徴とする部品内蔵モジュールの製造方法。
  2. 前記工程Ｂの前の前記第１の樹脂層に、当該第１の樹脂層を貫通する層間接続導体用穴と当該層間接続導体用穴に充填された未硬化の導電ペーストとからなる電極が形成され、
    前記工程Ｂにおいて、前記第１の回路部品を前記電極と接するように前記第１の樹脂層に付着させ、
    前記工程Ｄにおいて、前記第１の樹脂層を硬化させると同時に前記導電ペーストを硬化させて前記第１の回路部品と前記電極とを電気的に接続することを特徴とする請求項１に記載の部品内蔵モジュールの製造方法。
  3. 前記工程Ｄの後、前記第１の樹脂層に前記第１の回路部品に達するように層間接続導体用穴を形成し、当該層間接続導体用穴の中に層間接続導体を形成することにより、前記第１の回路部品と電気的に接続された電極を形成することを特徴とする請求項１に記載の部品内蔵モジュールの製造方法。
  4. 前記工程Ｄと工程Ｅとを同時に実施することを特徴とする請求項１乃至３のいずれか１項に記載の部品内蔵モジュールの製造方法。
  5. 前記第１の回路部品は前記コア基板の厚みよりも高背な部品であることを特徴とする請求項１乃至４のいずれか１項に記載の部品内蔵モジュールの製造方法。
  6. 前記工程Ｃの前に、前記コア基板上に前記第１の回路部品より低背な第２の回路部品を実装する工程を備え、
    前記工程Ｃにおいて、前記第２の回路部品を前記第２の樹脂層中に埋設することを特徴とする請求項１乃至５のいずれか１項に記載の部品内蔵モジュールの製造方法。
  7. 前記第１の樹脂層と前記第２の樹脂層とは同一材質よりなることを特徴とする請求項１乃至６のいずれか１項に記載の部品内蔵モジュールの製造方法。
  8. 第１の樹脂層と、
    前記第１の樹脂層上に積層され、表裏方向に貫通した開口部を有するコア基板と、
    前記コア基板の開口部内に収納され、底面が前記第１の樹脂層上に付着された第１の回路部品と、
    前記コア基板上に積層され、前記コア基板の開口部と前記第１の回路部品との隙間に充填された第２の樹脂層と、
    前記第１の樹脂層に形成されるとともに、前記第１の回路部品と電気的に接続された電極と、を備えたことを特徴とする部品内蔵モジュール。
  9. 前記電極は、前記第１の回路部品に達するように前記第１の樹脂層に形成された層間接続導体であることを特徴とする請求項８に記載の部品内蔵モジュール。
  10. 前記第１の回路部品は前記コア基板の厚みよりも高背な部品であることを特徴とする請求項８又は９に記載の部品内蔵モジュール。
  11. 前記コア基板上に実装され、かつ前記第２の樹脂層中に埋設された、前記第１の回路部品より低背な第２の回路部品をさらに備えることを特徴とする請求項８乃至１０のいずれか１項に記載の部品内蔵モジュール。
  12. 前記第１の樹脂層と前記第２の樹脂層とは同一材質よりなることを特徴とする請求項８乃至１１のいずれか１項に記載の部品内蔵モジュール。
JP2010524681A 2008-08-12 2009-06-09 部品内蔵モジュールの製造方法及び部品内蔵モジュール Expired - Fee Related JP5093353B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010524681A JP5093353B2 (ja) 2008-08-12 2009-06-09 部品内蔵モジュールの製造方法及び部品内蔵モジュール

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2008207831 2008-08-12
JP2008207831 2008-08-12
JP2010524681A JP5093353B2 (ja) 2008-08-12 2009-06-09 部品内蔵モジュールの製造方法及び部品内蔵モジュール
PCT/JP2009/060496 WO2010018708A1 (ja) 2008-08-12 2009-06-09 部品内蔵モジュールの製造方法及び部品内蔵モジュール

Publications (2)

Publication Number Publication Date
JPWO2010018708A1 true JPWO2010018708A1 (ja) 2012-01-26
JP5093353B2 JP5093353B2 (ja) 2012-12-12

Family

ID=41668855

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010524681A Expired - Fee Related JP5093353B2 (ja) 2008-08-12 2009-06-09 部品内蔵モジュールの製造方法及び部品内蔵モジュール

Country Status (3)

Country Link
JP (1) JP5093353B2 (ja)
CN (2) CN102119588B (ja)
WO (1) WO2010018708A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5441007B2 (ja) * 2010-03-10 2014-03-12 Ｔｄｋ株式会社 電子部品内蔵基板の製造方法
KR101383137B1 (ko) * 2010-05-26 2014-04-09 가부시키가이샤 무라타 세이사쿠쇼 부품 내장 기판
JP2013093456A (ja) * 2011-10-26 2013-05-16 Nippon Dempa Kogyo Co Ltd 電子モジュールとその製造方法
KR101326999B1 (ko) * 2012-03-07 2013-11-13 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
CN104471707B (zh) * 2012-07-26 2017-07-04 株式会社村田制作所 半导体模块
JP6166878B2 (ja) * 2012-08-30 2017-07-19 新光電気工業株式会社 配線基板、及び、配線基板の製造方法
US9425122B2 (en) 2012-12-21 2016-08-23 Panasonic Intellectual Property Management Co., Ltd. Electronic component package and method for manufacturing the same
US9825209B2 (en) 2012-12-21 2017-11-21 Panasonic Intellectual Property Management Co., Ltd. Electronic component package and method for manufacturing the same
US9449944B2 (en) 2012-12-21 2016-09-20 Panasonic Intellectual Property Management Co., Ltd. Electronic component package and method for manufacturing same
CN104584207A (zh) 2012-12-21 2015-04-29 松下知识产权经营株式会社 电子部件封装以及其制造方法
JP6171604B2 (ja) * 2013-06-17 2017-08-02 味の素株式会社 部品内蔵回路板の製造方法、および半導体装置
CN105922938B (zh) * 2016-04-26 2020-09-25 北京兴科迪科技有限公司 一种轻量化防眩目后视镜及其制作方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4064570B2 (ja) * 1999-05-18 2008-03-19 日本特殊陶業株式会社 電子部品を搭載した配線基板及び電子部品を搭載した配線基板の製造方法
MXPA02005829A (es) * 2001-06-13 2004-12-13 Denso Corp Tablero de cableados impresos con dispositivo electrico incrustado y metodo para la manufactura de tablero de cableados impresos con dispositivo electrico incrustado.
TW550997B (en) * 2001-10-18 2003-09-01 Matsushita Electric Ind Co Ltd Module with built-in components and the manufacturing method thereof
US7394663B2 (en) * 2003-02-18 2008-07-01 Matsushita Electric Industrial Co., Ltd. Electronic component built-in module and method of manufacturing the same
WO2005101934A1 (ja) * 2004-04-06 2005-10-27 Murata Manufacturing Co., Ltd. 複合型電子部品及びその製造方法
JP2006128229A (ja) * 2004-10-26 2006-05-18 Murata Mfg Co Ltd 複合多層基板
JP2007012761A (ja) * 2005-06-29 2007-01-18 Tdk Corp 半導体ｉｃ内蔵基板及びその製造方法
JP4945974B2 (ja) * 2005-09-09 2012-06-06 大日本印刷株式会社 部品内蔵配線板
JP2008091377A (ja) * 2006-09-29 2008-04-17 Toppan Printing Co Ltd プリント配線基板及びその製造方法
KR100788213B1 (ko) * 2006-11-21 2007-12-26 삼성전기주식회사 전자소자 내장형 인쇄회로기판의 제조방법
JP4551468B2 (ja) * 2007-09-05 2010-09-29 太陽誘電株式会社 電子部品内蔵型多層基板

Also Published As

Publication number Publication date
CN102119588B (zh) 2014-03-05
JP5093353B2 (ja) 2012-12-12
WO2010018708A1 (ja) 2010-02-18
CN102119588A (zh) 2011-07-06
CN103747616A (zh) 2014-04-23
CN103747616B (zh) 2018-03-30

Similar Documents

Publication Publication Date Title
JP5093353B2 (ja) 部品内蔵モジュールの製造方法及び部品内蔵モジュール
JP6281000B2 (ja) 回路基板及びその製造方法
WO2010007704A1 (ja) フレックスリジッド配線板及び電子デバイス
US20090151990A1 (en) Multilayer wiring board and method of making the same
TWI405511B (zh) 具有電子部件的印刷電路板以及其製造方法
WO2010103695A1 (ja) 部品内蔵モジュールの製造方法及び部品内蔵モジュール
KR100747022B1 (ko) 임베디드 인쇄회로기판 및 그 제작방법
JP2014107552A (ja) 多層回路基板及びその製作方法
JP5462450B2 (ja) 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法
JPWO2011148915A1 (ja) モジュール基板およびその製造方法
KR101701380B1 (ko) 소자 내장형 연성회로기판 및 이의 제조방법
JP3733419B2 (ja) 電子部品内蔵型多層基板とその製造方法及びそれに使用するメタルコア基板
JP2008091377A (ja) プリント配線基板及びその製造方法
JP2005268378A (ja) 部品内蔵基板の製造方法
TWI477214B (zh) 具有內埋元件的電路板及其製作方法
JP5749235B2 (ja) 回路部品内蔵基板の製造方法
JP4899409B2 (ja) 多層プリント配線基板及びその製造方法
JP2009289789A (ja) 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法
JP5221682B2 (ja) プリント回路基板及びその製造方法
JP2007280996A (ja) 多層プリント配線基板
JP2007115952A (ja) インターポーザ基板及びその製造方法
JP2007335487A (ja) 半導体装置およびその製造方法
JP2007335487A5 (ja)
JP4529594B2 (ja) 配線基板の製造方法
JP2007115951A (ja) インターポーザ基板及びその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120327

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120427

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120821

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120903

R150 Certificate of patent or registration of utility model

Ref document number: 5093353

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150928

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees