KR101383137B1 - 부품 내장 기판 - Google Patents

부품 내장 기판 Download PDF

Info

Publication number
KR101383137B1
KR101383137B1 KR1020127026606A KR20127026606A KR101383137B1 KR 101383137 B1 KR101383137 B1 KR 101383137B1 KR 1020127026606 A KR1020127026606 A KR 1020127026606A KR 20127026606 A KR20127026606 A KR 20127026606A KR 101383137 B1 KR101383137 B1 KR 101383137B1
Authority
KR
South Korea
Prior art keywords
component
resin
substrate
embedded
electrode
Prior art date
Application number
KR1020127026606A
Other languages
English (en)
Other versions
KR20120135318A (ko
Inventor
유키 야마모토
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20120135318A publication Critical patent/KR20120135318A/ko
Application granted granted Critical
Publication of KR101383137B1 publication Critical patent/KR101383137B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • H05K3/284Applying non-metallic protective coatings for encapsulating mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • H05K1/112Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113Via provided in pad; Pad over filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04Assemblies of printed circuits
    • H05K2201/049PCB for one component, e.g. for mounting onto mother PCB
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09663Divided layout, i.e. conductors divided in two or more parts
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10636Leadless chip, e.g. chip capacitor or resistor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0376Etching temporary metallic carrier substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Abstract

LW 역전형 칩 부품 등의 여러 가지 부품을 내장할 때에 부품 하부의 간극을 높이 방향으로 넓히는 일없이 상기 간극으로 수지가 확실하게 우회해서 충전되도록 한 구조의 부품 내장 기판을 제공한다.
수지층(3)에 매설되는 부품(7)과, 부품(7)의 외부 전극(71a, 71b)이 접합되는 랜드 전극(부품 실장용 전극)(4)을 구비하고, 랜드 전극(4)에 수지층(3)의 경화 전의 수지가 통류하는 횡단 방향의 오목홈(9a)을 형성하고, 실장 상태의 부품(7)을 수지층(3)에 매입할 때 수지층(3)의 경화 전의 수지가 오목홈(9a)을 통류하여 부품(7)의 하측으로 충분하게 우회해서 수지가 양호하게 충전되도록 한다.

Description

부품 내장 기판{SUBSTRATE WITH BUILT-IN COMPONENT}
본 발명은 소위 LW 역전형 콘덴서와 같은 부품(전자 부품)을 수지층에 내장한 부품 내장 기판에 관한 것으로서, 상세하게는 부품 하측의 수지 충전의 개선에 관한 것이다.
종래, 부품 내장 기판(부품 내장 모듈이라고도 칭해진다)으로서 부품을 코어 기판에 실장한 후에 수지층에 매설하는 구조의 것이 알려져 있다[예를 들면 특허문헌 1(단락 [0022]-[0026], 도 4 등) 참조].
이러한 구조의 부품 내장 기판의 수지층은 대부분의 경우 열경화성 수지(또는 열가소성 수지)에 의해 형성된다.
도 9(a)~(c)는 특허문헌 1에 기재된 부품 내장 기판의 제조예를 나타내는 단면도이고, 이 제조예의 경우 우선 도 9(a)에 나타내는 반경화 수지 시트(101)가 준비된다. 반경화 수지 시트(101)는, 예를 들면 무기 필러를 함유한 열경화성 에폭시 수지 시트이고, 상기한 수지층을 형성하는 것이며, 그 양면에 보호 필름(102)이 라미네이트되어 있다. 보호 필름(102)은 폴리에틸렌테레프탈레이트(PET), 폴리페닐렌술파이드(PPS) 등의 얇은 필름이다. 또한, 반경화 수지 시트(101)의 소정 개소에는 층간 접속용 비아홀(108)이 형성되고, 비아홀(108) 내에는 도전성 페이스트(109)가 스크린 인쇄법 등에 의해 충전된다.
다음에, 도 9(b)에 나타내는 바와 같이 보호 필름(102)이 박리 제거된 후에 미리 준비한 회로 기판(110)이, 예를 들면 반경화 수지 시트(101)의 상하에 각 회로 기판(110)의 면 상에 형성되어 있는 비아 접속용 랜드(기판 전극)(112)와, 반경화 수지 시트(101)에 형성되어 있는 비아홀(108)이 위치를 맞춘 상태에서 접합된다. 여기에서, 하측의 회로 기판(110)이 코어 기판이고, 이 코어 기판에 부품(111)이 실장된다.
그리고, 상하의 회로 기판(110)과 반경화 수지 시트(101)가 예를 들면 180℃로 가열해서 프레스되고, 이때 반경화 수지 시트(101)는 일단 연화되고, 그 수지가 도 9(c)의 화살표선으로 나타내는 바와 같이 확대되어 부품(111)이 반경화 수지 시트(101)에 매설되고, 그 후에 반경화 수지 시트(101) 및 도전성 페이스트(109)가 경화해서 부품 내장 기판(100)이 얻어진다.
또한, 이러한 종류의 부품 내장 기판으로서 상기 하측의 회로 기판(110)과 같은 코어 기판을 생략한 코어레스 기판 구조의 것도 알려져 있다.
그런데, 이러한 종류의 부품 내장 기판의 수지층에 내장되는 부품(111)으로서는 콘덴서, 코일(인덕터), 트랜지스터, 집적회로 등의 여러 가지 전자 부품이 있지만, 특히 칩 콘덴서와 같은 실장면이 직사각형으로 되는 직육면체상의 칩 부품으로서 실장면의 두 개의 장변에 접하는 각각의 면에 외부 전극이 형성되는 LW 역전형인 것이 알려져 있다[예를 들면 특허문헌 2(단락 [0007]-[0008] 등) 참조].
도 10(a), (b)는 통상의 칩 콘덴서(200)의 사시도, 평면도를 나타내고, 직사각형상의 칩 콘덴서(200)는 실장면에 있어서의 본체부(201)의 양단(실장면의 두 개의 단변에 접하는 각각의 면)에 외부 전극(202)이 형성되어 있다.
그리고, 칩 콘덴서(200)에 있어서 외부 전극(202)이 형성되는 실장면의 단변측의 2변의 길이는 W 치수, 그것에 직교하는 장변측(길이 방향)의 2변의 길이는 L 치수라고 칭하여지고, 외부 전극(202)의 폭은 e 치수, 외부 전극(102) 사이의 본체부(201)의 길이는 g 치수라고 칭하여지고, 통상의 칩 부품의 경우 도 10(a)(b)로부터도 분명하게 나타내는 바와 같이 L>W이다.
도 11(a), (b)는 LW 역전형 칩 콘덴서(300)의 사시도, 평면도를 나타내고, 칩 콘덴서(300)는 실장면에 있어서의 본체부(301)의 양 끝면(실장면의 두 개의 장변에 접하는 각각의 면)에 외부 전극(302)이 형성된다.
그 때문에, 칩 콘덴서(300)에 있어서는 외부 전극(302)이 형성되는 2개의 면의 길이(W 치수)가 그것에 직교하는 두 개의 측면의 길이(L 치수)보다 길고, 도 11로부터도 분명하게 나타내는 바와 같이 L<W이며, L 치수와 W 치수의 관계가 통상의 칩 콘덴서(200)와는 반대로 되고, g 치수도 통상의 칩 콘덴서(200)보다 작아진다.
그리고, LW 역전형 칩 콘덴서(300)는 ESL(등가직렬 인덕턴스)이 작아 고속화·저구동 전압화가 진행되는 여러 가지 반도체 회로의 ESL(등가직렬 인덕턴스)의 디커플링 용도의 콘덴서로서 유용하다.
일본 특허공개 2004-342859호 공보 일본 특허공개 2009-27148호 공보
상기 LW 역전형 칩 콘덴서(300)를, 예를 들면 도 9의 부품 내장 기판(100)에 부품(111)으로서 내장할 경우 칩 콘덴서(300)는 L<W이고, 또한 g 치수가 작기 때문에 코어 기판[하측의 회로 기판(110)]에 실장하면 하측(코어 기판측)에 외부 전극(302)에 의해 끼워진 가늘고 긴 좁은 통로 형상의 간극이 형성된다. 그 때문에, 칩 콘덴서(300)의 기판 실장 후 칩 콘덴서(300)를 수지층에 매입하는 과정에 있어서 미경화(반경화)의 수지층 수지가 가열·프레스에 의해 확대되어도 수지가 상기 간극으로 충분히 우회하지 않아 충전 불량이 발생하고 그 후의 리플로우 처리에 의한 땜납 플래시 등의 문제가 생긴다.
그리고, 칩 콘덴서(300)뿐만 아니라 여러 가지 LW 역전형 칩 부품에 있어서 상기한 수지의 충전 불량에 따른 문제가 생긴다.
도 12(a), (b)는 상기 문제의 예를 나타내는 부품 내장 기판(400)의 단면도, 그 코어 기판(401)의 상면에서 본 칩 부품(402)의 수지 충전 상태의 하면도이고, 예를 들면 칩 콘덴서(300)와 같은 LW 역전형 칩 부품(402)은 외부 전극(404)이 땜납 등의 접합재(405)에 의해 코어 기판(401) 상면의 각 랜드 전극(406)에 접합되어 코어 기판(401)에 실장된다.
코어 기판(401) 상면의 각 랜드 전극(406)은 코어 기판(401)을 관통하는 비아 도체(407)를 통하여 코어 기판(401)의 하면 전극(408)에 접속된다.
또한, 칩 부품(402)은 도 9의 반경화 수지 시트(101)와 같은 수지층(409)에 매설되어서 내장되지만 칩 부품(402) 하측의 상기 2변의 외부 전극(404)에 끼워진 가늘고 긴 좁은 통로 형상의 간극(α) 부분으로는 상기한 가열·프레스에 의해서도 도 12(b)에 나타내는 바와 같이 수지층(409)의 경화 전의 미경화(반경화) 수지(409a)가 완전하게는 우회하지 않아 충전 불량이 발생해서 문제가 생긴다.
또한, 이러한 충전 불량이 발생하지 않도록 하기 위해서 부품 실장시에, 예를 들면 접합재(405)로서의 땜납의 도포량을 많게 하고, 그 표면 장력에 의해 칩 부품(402)을 밀어 올려서 간극(α)을 높이 방향으로 넓히는 것이 고려된다.
도 13은 접합재(405)로서의 땜납의 도포량을 많게 해서 형성된 부품 내장 기판(500)의 단면도이고, 이 부품 내장 기판(500)은 도 12(a)의 부품 내장 기판(400)과의 비교로부터도 분명하게 나타내어지는 바와 같이 접합재(405)가 칩 부품(402)을 밀어 올려서 간극(α)이 높이 방향으로 넓어져 있다. 그 때문에, 부품 내장 기판(500)은 칩 부품(402)의 하측으로 수지가 우회하기 쉬워 수지의 충전 불량의 발생이 방지된다.
그러나, 부품 내장 기판(500)은 부품 내장 기판(400)보다 부피가 커지게 된다. 따라서, 접합재(405)로서의 땜납의 도포량을 많게 하여 칩 부품(402) 하측의 간극(α)을 높이 방향으로 넓히는 것은 저배화(소형화)의 요청에 응할 수 없어 실용적이지 않다.
그리고, 상기 수지의 충전 불량에 따른 문제는 LW 역전형 칩 부품을 내장하는 부품 내장 기판뿐만 아니라, L>W인 통상의 칩 부품 등을 내장하는 부품 내장 기판에 있어서도 부품 하측의 실장 면적이 넓을 때 등에는 발생한다.
또한, 부품 내장 기판이 코어 기판을 생략한 코어레스 기판 구조인 경우에도 상기 수지의 충전 불량에 따른 문제가 생긴다.
본 발명은, 이러한 종류의 부품 내장 기판에 있어서 LW 역전형 칩 부품 등의 여러 가지 부품을 내장할 때에 부품의 하측 간극을 높이 방향으로 넓히는 일없이 상기 간극으로 수지가 확실하게 우회하여 충전되도록 하는 것을 목적으로 한다.
상기한 목적을 달성하기 위하여 본 발명의 부품 내장 기판은 수지층에 매설되는 부품과, 상기 부품의 외부 전극이 접합되는 부품 실장용 전극을 구비하고, 상기 부품 실장용 전극은 기판체의 상면에 형성되어 있으며, 상기 부품 실장용 전극 및 외부 전극은 상기 수지층에 매설되어 있는 부품 내장 기판으로서, 상기 부품 실장용 전극에는 횡단 방향으로 상기 수지층의 경화 전의 수지가 통류(通流)하는 오목홈이 형성되는 것을 특징으로 하고 있다(청구항 1).
또한, 본 발명의 부품 내장 기판에 있어서는 청구항 1에 기재된 부품 내장 기판에 있어서 상기 부품 실장용 전극은 복수의 분할 전극을 종렬로 배열해서 형성되고, 상기 오목홈은 상기 각 분할 전극 사이의 간극에 의해 형성되는 것을 특징으로 하고 있다(청구항 2).
또한, 본 발명의 부품 내장 기판에 있어서는 청구항 1에 기재된 부품 내장 기판에 있어서 상기 부품 실장용 전극은 긴 직사각형상을 이루고, 상기 실장용 전극의 장변에 직교하는 방향으로 상기 오목홈이 형성되는 것을 특징으로 하고 있다(청구항 3).
또한, 본 발명의 부품 내장 기판에 있어서는 상기 부품은 직육면체형상이고 직사각형 실장면의 두 개의 장변에 접하는 각각의 면에 상기 외부 전극이 형성된 구조인 것을 특징으로 하고 있다(청구항 4).
또한, 본 발명의 부품 내장 기판에 있어서는 상기 부품은 직육면체형상의 칩 콘덴서인 것을 특징으로 하고 있다(청구항 5).
(발명의 효과)
청구항 1의 발명에 의하면, 부품 실장용 전극에 횡단 방향의 오목홈이 형성되기 때문에 외부 전극이 부품 실장용 전극에 접합되어서 실장된 부품을 수지층에 매입할 때 수지층의 경화 전의 수지가 상기 오목홈을 통류하여 부품의 하측으로 충분하게 우회하여 부품 하측의 간극을 높이 방향으로 부피가 커지게 넓히는 일없이 그 간극에 수지가 양호하게 충전된다.
따라서, 부품 하측의 상기 간극으로 수지가 확실하게 우회하여 충전되도록 할 수 있고, 수지의 충전 상태를 양호하게 해서 그 후의 리플로우시의 땜납 플래시 등의 문제의 발생을 방지할 수 있다.
청구항 2의 발명에 의하면, 부품 실장용 전극을 복수의 분할 전극으로 형성함으로써 분할 전극 사이의 간극에 의해 상기 오목홈을 용이하게 형성해서 청구항 1의 발명의 효과를 얻을 수 있다.
청구항 3의 발명에 의하면, 긴 직사각형상의 부품 실장용 전극의 장변에 직교하는 방향으로 오목홈이 형성됨으로써 경화 전의 수지가 오목홈을 통류하여 청구항 1의 효과를 얻을 수 있다.
청구항 4의 발명에 의하면, 부품 하측의 외부 전극 사이의 간극은 가늘고 긴 좁은 통로 형상이어서 특히 수지가 우회하기 어렵게 되지만 상기 오목홈이 형성됨으로써 수지가 상기 오목홈을 통류하여 부품 하측의 간극으로 충분하게 우회하여 충전되어 청구항 1의 발명의 효과를 얻는다.
청구항 5의 발명에 의하면, 상기 LW 역전형 칩 부품이 직육면체상의 칩 콘덴서인 경우에 청구항 3의 발명의 효과가 얻어진다.
도 1의 (a), (b)는 본 발명의 제 1 실시형태인 코어 기판을 갖는 부품 내장 기판의 측면, 끝면의 단면도이다.
도 2의 (a)~(c)는 도 1의 부품 내장 기판의 수지의 충전 상태의 설명도이다.
도 3은 본 발명의 제 2 실시형태의 코어레스 기판 구조의 부품 내장 기판의 단면도이다.
도 4는 도 3의 부품 내장 기판의 오목홈의 설명도이다.
도 5의 (a)~(e)는 도 3의 부품 내장 기판의 제조 공정 설명용 단면도이다.
도 6은 본 발명의 제 3 실시형태의 부품 내장 기판의 일부의 단면도이다.
도 7의 (a), (b)는 각각 본 발명의 오목홈의 다른 예의 설명도이다.
도 8은 본 발명의 오목홈의 또 다른 예의 설명도이다.
도 9의 (a)~(c)는 종래 예의 기판의 제조 공정 설명용 단면도이다.
도 10의 (a), (b)는 통상의 칩 부품의 사시도, 평면도이다.
도 11의 (a), (b)는 LW 역전형 칩 부품의 사시도, 평면도이다.
도 12의 (a), (b)는 종래 예의 기판에 LW 역전형 칩 부품을 내장했을 경우의 단면도, 그 수지 충전의 설명도이다.
도 13은 종래 예의 기판의 간극을 부피가 크게 했을 경우의 단면도이다.
본 발명의 부품 내장 기판의 실시형태에 대해서 도 1~도 8을 참조해서 상술한다.
(제 1 실시형태)
코어 기판을 갖는 제 1 실시형태에 대해서 도 1, 도 2를 참조해서 설명한다.
도 1(a), (b)는 본 실시형태의 부품 내장 기판(1a)을 나타내고, 부품 내장 기판(1a)은 코어 기판이 되는 기판체(2) 상에 수지층(3)을 적층해서 형성된다.
기판체(2)는, 예를 들면 다층/단층의 배선판의 일례인 유리 에폭시 기판에 의해 형성되는 베이스체이고, 상면에는 본 발명의 부품 실장용 전극으로서의 랜드 전극(4)이 인쇄 등으로 형성되며, 하면에는 하면 전극(5)이 인쇄 등으로 형성되고, 랜드 전극(4)과 하면 전극(5)은 기판체(2) 내의 관통형 비아 도체(6)를 통하여 접속되어 있다.
기판체(2)의 상면측(실장면측)에는 부품(7)이 실장되어 있다. 부품(7)은 수지층(3)에 내장되는 여러 가지 전자 부품이면 되지만 본 실시형태에 있어서는 직육면체형상의 LW 역전형 칩 부품, 더욱 구체적으로는 예를 들면 도 11(a), (b)에 나타낸 칩 콘덴서(300)와 같은 LW 역전형 칩 콘덴서(예를 들면 L 치수 : 0.8㎜, W 치수 : 1.6㎜, 높이 : 0.5㎜)이다.
그리고, 부품(7)은 직사각형 실장면(하면)의 두 개의 장변에 접하는 면에 W 치수의 외부 전극(71a, 71b) 각각이 형성되고, 외부 전극(71a, 71b) 사이에 본체부(72)가 끼워진 형상이다.
외부 전극(71a, 71b)은 땜납 등의 접합재(8)에 의해 각각의 랜드 전극(4)에 접속된다.
그런데, 부품(7)의 LW 역전형 칩 콘덴서는 상기한 바와 같이 L<W이고 W 치수가 크고, 또한 g 치수가 작다. 그 때문에, 외부 전극(71a, 71b)의 랜드 전극(4)이 외부 전극(71a, 71b) 각각을 따르는 연속적인 동박 패턴 등으로 형성되면 외부 전극(71a, 71b)이 접합재(8)에 의해 각각의 랜드 전극(4)에 접합되어 부품(7)이 실장됨으로써 부품(7)의 하측에 외부 전극(71a, 71b)에 끼워진 가늘고 긴 좁은 통로 형상의 간극(α)이 형성되고, 수지층(3)의 형성시 간극(α)으로는 경화 전의 미경화(반경화) 수지가 충분하게 우회하지 않게 될 가능성이 있다.
그래서, 본 발명에 있어서는 복수의 분할 전극(41)을 종렬로 배열해서 외부 전극(71a, 71b) 각각의 랜드 전극(4)을 형성하고, 각 분할 전극(41) 사이의 간극(β1)에 의해 수지가 통류하는 횡단 방향의 오목홈(9a)을 형성한다.
구체적으로는, 본 실시형태의 경우 도 2(a)에 나타내는 바와 같이 랜드 전극(4) 각각을, 예를 들면 박 두께가 18㎛인 동박으로 이루어지는 2개의 분할 전극(41)에 의해 형성하고, 외부 전극(71a, 71b) 각각의 길이 방향의 중앙부 아래에 오목홈(9a)을 형성한다.
이 경우, 외부 전극(71a, 71b)이 땜납 등의 접합재(8)에 의해 각 분할 전극(41)에 접합되어서 부품(7)이 실장되면 부품(7)의 하측에는 간극(α)에 연통해서 경화 전의 수지(31)가 통류하는 오목홈(9a)의 간극(β1)이 형성된다. 또한, 각 분할 전극(41)은, 예를 들면 비아 도체(6)에 의해 대향하는 하면 전극(5)에 접속된다.
수지층(3)은, 예를 들면 무기 필러를 함유한 열경화성 에폭시 수지 시트를 진공 환경 하의 열압착(가열·프레스)에 의해 예를 들면 상기한 바와 같이 180℃로 가열·프레스해서 형성된다. 이 가열·프레스에 의해 미경화(반경화를 포함한다)의 수지(31)가 하방 및 좌우 방향으로 확대됨으로써 수지(31)에 부품(7)이 매설되고, 이 상태에서 수지(31)가 경화해서 수지층(3)이 형성된다.
그리고, 상기 가열·프레스에 의해 확대된 경화 전의 수지(31)는 부품(7)의 하면측으로부터 본 도 2(b)의 수지 충전 중의 상태로 나타내는 바와 같이, 부품(7) 하부의 간극(α)에 외부 전극(71a, 71b)의 끝면으로부터 들어갈 뿐만 아니라 간극(β1)의 오목홈(9a)으로부터도 들어간다. 그 때문에, 부품(7)의 하면측으로부터 본 도 2(c)의 충전 완료 후의 상태로 나타내는 바와 같이 간극(α)으로는 수지(31)가 확실하게 우회하여 충전된다.
즉, 본 실시형태의 경우 기판체(2)의 랜드 전극(4)을 형성하는 분할 전극(41) 사이의 간극(β1)에 의해 횡단 방향의 오목홈(9a)을 형성함으로써 실장된 LW 역전형 칩 콘덴서의 부품(7)을 수지층(3)에 매입할 때에 간극(α)을 높이 방향으로 넓혀서 부피가 커지게 하는 일없이 경화 전의 수지(31)가 오목홈(9a)을 통하여 부품(7) 하측의 가늘고 긴 좁은 통로 형상의 간극(α)으로 충분하게 우회하여 간극(α)에 수지가 확실하게 충전된다. 따라서, 리플로우의 땜납 플래시 등의 문제가 발생할 일이 없는 코어 기판 구조의 부품 내장 기판(1a)을 제공할 수 있다.
(제 2 실시형태)
기판체(2)를 갖지 않는 코어레스 기판 구조의 제 2 실시형태에 대해서 도 3~도 5를 참조해서 설명한다.
도 3은 본 실시형태의 부품 내장 기판(1b)을 나타내고, 동 도면에 있어서 도 1, 도 2와 동일한 부호는 동일 또는 상당하는 것을 나타내고, 부품 내장 기판(1b)은 부품(7)의 외부 전극(71a, 71b)의 하측에 베이스체로서 표면 처리에 의해 표면을 땜납이 젖어 확산되기 어렵도록 습윤성이 나쁜 상태로 처리한 동박 등의 금속판(10)이 설치된다. 금속판(10) 상에는 예를 들면 구리 도금에 의해 각각 본 발명의 부품 실장용 전극으로서의 랜드 전극(11)이 형성된다. 그리고, 랜드 전극(11)에 땜납 등의 접합재(8)를 통해 부품(7)의 외부 전극(71a, 71b) 각각이 접합되어 부품(7)이 실장된다. 또한, 부품(7)을 내장하도록 금속판(10) 상에 수지층(3)이 적층되어서 코어레스 기판 구조의 부품 내장 기판(1b)이 형성된다.
그리고, 부품 내장 기판(1b)에 있어서도 부품(7) 하부의 간극(α)으로 경화 전의 수지층(3)의 수지가 우회하도록 하기 위해서 금속판(10) 상의 랜드 전극(11)은 도 4에 나타내는 바와 같이 각각 종렬의 복수(도면에서는 2개)의 분할 전극(12)에 의해 형성되고, 분할 전극(12) 사이의 간극(β2)이 횡단 방향의 오목홈(9b)을 형성한다.
그 때문에, 수지층(3)의 형성시 경화 전의 수지가 오목홈(9b)을 통류하여 외부 전극(71a, 71b) 사이의 간극(α)으로 들어가고, 간극(α)에 수지가 확실하게 충전되어서 부품 내장 기판(1b)은 상기 제 1 실시형태의 부품 내장 기판(1a)과 마찬가지의 효과를 얻는다.
다음에, 부품 내장 기판(1b)의 제조예에 대해서 도 5(a)~(e)의 끝면의 단면도를 참조해서 설명한다.
우선, 도 5(a)의 표면 처리 공정에 의해 땜납이 젖어 확산되지 않는 표면 처리가 실시된 동박(13)을 준비한다. 도면 중의 ·은 표면 처리를 나타낸다.
다음에, 도 5(b)의 도금 공정에 의해 동박(13)의 처리면 상에 랜드 전극(11)을 형성하는 종렬의 분할 전극(12)을 예를 들면 구리 도금(예를 들면 12㎛ 두께)으로 형성한다.
또한, 도 5(c)의 실장 공정에 의해 LW 역전형 칩 콘덴서(L 치수 : 0.8㎜, W 치수 : 1.6㎜, 높이 : 0.5㎜)를 부품(7)으로서 분할 전극(12) 상에 땜납 실장한다.
다음에, 도 5(d)의 수지층 형성 공정에 의해 매입용 수지(열경화성 수지)를 실장한 부품(7)의 상면에 배치해서 진공 환경 하에서 열압착(가열·프레스)한다. 이때, 경화 전의 수지는 분할 전극(12) 사이의 오목홈(9b)으로부터도 부품(7) 하측의 간극(α)으로 우회하여 양호하게 충전되고, 수지층(3)이 형성된다.
그 후, 도 5(e)의 에칭 공정에 의해 동박(13)을 각 분할 전극(12)보다 예를 들면 종, 횡 0.1㎜ 큰 사이즈의 금속판(10)에 에칭해서 부품 내장 기판(1b)을 제조한다.
따라서, 본 실시형태의 경우에는 저배화에 유리한 코어레스 기판 구조의 부품 내장 기판(1b)을 제조할 때에 분할 전극(12) 사이의 오목홈(9b)에 의해 부품(7)의 하부로 수지가 양호하게 우회하여 확실하게 충전되어 부품(7)의 하측에 수지가 양호하게 충전된 부품 내장 기판(1b)을 제공할 수 있어, 그 후의 부품 내장 기판(1b)의 리플로우시의 땜납 플래시 등의 문제의 발생을 방지할 수 있다.
(제 3 실시형태)
다음에, 제 1, 제 2 실시형태의 변형예인 제 3 실시형태에 대해서 도 6을 참조해서 설명한다.
본 실시형태의 경우, 본 발명의 오목홈을 상기 제 1, 제 2 실시형태와 같이 분할 전극 사이의 간극(β1, β2)에 의해 형성하지 않고, 본 발명의 부품 실장용 전극을 하프 에칭 등으로 오목하게 하고, 그 오목부에 의해 형성한다.
도 6은 제 1 실시형태의 랜드 전극(4)에 적용했을 경우의 단면도이고, 랜드 전극(4)은 중앙부에 하프에칭 등으로 오목부(γ)가 형성되고, 이 오목부(γ)에 의해 오목홈(9c)을 형성한다.
이렇게 하여 오목홈(9c)을 형성했을 경우도 제 1, 제 2 실시형태의 경우와 마찬가지의 효과가 얻어진다.
그리고, 본 발명은 상기한 실시형태에 한정되는 것은 아니고, 그 취지를 일탈하지 않는 한에서 상기한 것 이외에 여러 가지 변경을 행할 수 있고, 예를 들면 본 발명의 부품 실장용 전극은 랜드 전극에 한정되는 것은 아니다. 또한, 부품 실장용 전극의 오목홈의 개수는 전극의 길이 등에 따라 적당하게 2개, 3개…로 늘려도 되고, 도 7(a), (b)는 예를 들면 분할 전극(41)에 의해 2개, 3개 각각의 오목홈(9d)이 형성된 경우의 설명도이다.
또한, 오목홈(9a~9d)의 형상이나 폭은 어떠한 것이라도 되고, 예를 들면 도 8의 오목홈(9e)으로 나타내는 바와 같이 간극(α)측(내측)보다 외측이 광폭이 되도록 형성해서 수지가 간극(α)에 한층 유입되기 쉽게 하는 것이 바람직하다.
다음에, 수지층(3)은 광경화 수지 등에 의해 형성되는 것이어도 된다. 또한, 부품(7)은 칩 콘덴서 이외의 여러 가지 LW 역전형(L<W) 칩 부품, 통상 (L>W)인 일반적인 칩 부품, 칩 부품 이외의 전자 부품이어도 되고, 또한 CPU(MPU) 등의 모듈 부품 등이어도 되고, 예를 들면 통상의 칩 부품이어도 실장 면적이 넓은 것에는 본 발명을 적용하는 것이 바람직하다.
또한, 예를 들면 도 1, 도 3의 부품 내장 기판(1a, 1b)을 복수 적층한 다층의 부품 내장 기판에도 본 발명을 적용할 수 있다.
<산업상의 이용 가능성>
본 발명은 여러 가지 용도의 부품 내장 기판에 적용할 수 있다.
1a, 1b : 부품 내장 기판 3 : 수지층
4, 11 : 랜드 전극 7 : 부품
9a, 9b, 9c, 9d, 9e : 오목홈 31 : 수지
41 : 분할 전극 71a, 71b : 외부 전극

Claims (5)

  1. 수지층에 매설되는 부품과,
    상기 부품의 외부 전극이 접합되는 부품 실장용 전극을 구비하고,
    상기 부품 실장용 전극은 기판체의 상면에 형성되어 있으며,
    상기 부품 실장용 전극 및 외부 전극은 상기 수지층에 매설되어 있는 부품 내장 기판으로서,
    상기 부품 실장용 전극에는 횡단 방향으로 상기 수지층의 경화 전 수지가 통류하는 오목홈이 형성되는 것을 특징으로 하는 부품 내장 기판.
  2. 제 1 항에 있어서,
    상기 부품 실장용 전극은 복수의 분할 전극을 종렬로 배열해서 형성되고,
    상기 오목홈은 상기 각 분할 전극 사이의 간극에 의해 형성되는 것을 특징으로 하는 부품 내장 기판.
  3. 제 1 항에 있어서,
    상기 부품 실장용 전극은 긴 직사각형상을 이루고,
    상기 실장용 전극의 장변에 직교하는 방향으로 상기 오목홈이 형성되는 것을 특징으로 하는 부품 내장 기판.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 부품은 직육면체형상이고 직사각형 실장면의 두 개의 장변에 접하는 각각의 면에 상기 외부 전극이 형성된 구조인 것을 특징으로 하는 부품 내장 기판.
  5. 제 4 항에 있어서,
    상기 부품은 직육면체형상의 칩 콘덴서인 것을 특징으로 하는 부품 내장 기판.
KR1020127026606A 2010-05-26 2011-05-24 부품 내장 기판 KR101383137B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010120326 2010-05-26
JPJP-P-2010-120326 2010-05-26
PCT/JP2011/002874 WO2011148615A1 (ja) 2010-05-26 2011-05-24 部品内蔵基板

Publications (2)

Publication Number Publication Date
KR20120135318A KR20120135318A (ko) 2012-12-12
KR101383137B1 true KR101383137B1 (ko) 2014-04-09

Family

ID=45003615

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127026606A KR101383137B1 (ko) 2010-05-26 2011-05-24 부품 내장 기판

Country Status (5)

Country Link
US (1) US20130058055A1 (ko)
JP (1) JP5278608B2 (ko)
KR (1) KR101383137B1 (ko)
CN (1) CN102907187A (ko)
WO (1) WO2011148615A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5884653B2 (ja) * 2011-09-01 2016-03-15 株式会社村田製作所 実装構造
JP6394129B2 (ja) * 2014-07-09 2018-09-26 株式会社村田製作所 電子部品内蔵モジュール
JP6418099B2 (ja) * 2014-09-01 2018-11-07 株式会社村田製作所 電子部品内蔵基板
JP7021625B2 (ja) * 2018-09-28 2022-02-17 豊田合成株式会社 発光装置
WO2021146894A1 (zh) * 2020-01-21 2021-07-29 鹏鼎控股(深圳)股份有限公司 内埋电子元件的电路板及制作方法
CN214505273U (zh) * 2020-09-18 2021-10-26 华为技术有限公司 电子器件和电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0430590A (ja) * 1990-05-28 1992-02-03 Nec Corp 配線基板
JPH11145599A (ja) * 1997-11-14 1999-05-28 Nec Shizuoka Ltd 表面実装部品の半田付け構造
JP2000165042A (ja) 1998-11-30 2000-06-16 Nec Corp 薄膜多層配線基板
JP2006269772A (ja) 2005-03-24 2006-10-05 Nec Saitama Ltd 半導体パッケージ、配線基板、及び半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4431938A (en) * 1981-12-09 1984-02-14 Murata Manufacturing Co., Ltd. Grooved piezoelectric resonating element and a mounting therefore
US5425647A (en) * 1992-04-29 1995-06-20 Alliedsignal Inc. Split conductive pad for mounting components to a circuit board
US6566611B2 (en) * 2001-09-26 2003-05-20 Intel Corporation Anti-tombstoning structures and methods of manufacture
TW533555B (en) * 2001-11-21 2003-05-21 Siliconware Precision Industries Co Ltd Substrate for passive device
US7232957B2 (en) * 2003-09-25 2007-06-19 Sanyo Electric Co., Ltd. Hybrid integrated circuit device and method of manufacturing the same
JP2006303173A (ja) * 2005-04-20 2006-11-02 Mitsubishi Electric Corp 回路基板デバイスおよびその製造方法
JP4533248B2 (ja) * 2005-06-03 2010-09-01 新光電気工業株式会社 電子装置
JP5073351B2 (ja) * 2007-04-12 2012-11-14 日本電波工業株式会社 表面実装用の電子デバイス
CN103747616B (zh) * 2008-08-12 2018-03-30 株式会社村田制作所 元器件内置模块

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0430590A (ja) * 1990-05-28 1992-02-03 Nec Corp 配線基板
JPH11145599A (ja) * 1997-11-14 1999-05-28 Nec Shizuoka Ltd 表面実装部品の半田付け構造
JP2000165042A (ja) 1998-11-30 2000-06-16 Nec Corp 薄膜多層配線基板
JP2006269772A (ja) 2005-03-24 2006-10-05 Nec Saitama Ltd 半導体パッケージ、配線基板、及び半導体装置

Also Published As

Publication number Publication date
JPWO2011148615A1 (ja) 2013-07-25
JP5278608B2 (ja) 2013-09-04
CN102907187A (zh) 2013-01-30
KR20120135318A (ko) 2012-12-12
US20130058055A1 (en) 2013-03-07
WO2011148615A1 (ja) 2011-12-01

Similar Documents

Publication Publication Date Title
US8952262B2 (en) Component-incorporated wiring substrate and method of manufacturing the same
KR100674842B1 (ko) 기판 내장용 적층형 칩 커패시터를 구비하는 인쇄회로 기판
KR101383137B1 (ko) 부품 내장 기판
KR101475172B1 (ko) 부품내장 배선기판
WO2011074283A1 (ja) キャパシタ内蔵配線基板及び部品内蔵配線基板
WO2011121993A1 (ja) 部品集合体
US20140321084A1 (en) Printed circuit board including electronic component embedded therein and method for manufacturing the same
CN103021982A (zh) 集成电路及制造方法
TW201427509A (zh) 具有內埋元件的電路板及其製作方法
KR101139084B1 (ko) 다층 프린트 기판 및 그 제조 방법
JP2009027125A (ja) 配線基板内蔵用部品及びその製造方法、配線基板
US20130258623A1 (en) Package structure having embedded electronic element and fabrication method thereof
US9730322B2 (en) Production method of component-embedded substrate, and component-embedded substrate
KR101420514B1 (ko) 전자부품들이 구비된 기판구조 및 전자부품들이 구비된 기판구조의 제조방법
US9433108B2 (en) Method of fabricating a circuit board structure having an embedded electronic element
KR20140006771A (ko) 부품 내장 기판
WO2013129154A1 (ja) 部品内蔵基板の製造方法
JP5516801B2 (ja) 部品内蔵基板
JP5635958B2 (ja) 部品内蔵配線基板及びその製造方法
JP2009147177A (ja) 配線基板内蔵用コンデンサ及び配線基板
KR101013994B1 (ko) 전자 소자 내장 인쇄회로기판 및 그 제조 방법
KR20100117975A (ko) 임베디드 회로 기판 및 그 제조 방법
JP2010283268A (ja) 部品内蔵基板の製造方法および部品内蔵基板
JP5095456B2 (ja) 部品内蔵配線基板の製造方法
JP2008311508A (ja) 電子部品パッケージおよびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170324

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180323

Year of fee payment: 5