WO2013129154A1 - 部品内蔵基板の製造方法 - Google Patents

部品内蔵基板の製造方法 Download PDF

Info

Publication number
WO2013129154A1
WO2013129154A1 PCT/JP2013/053834 JP2013053834W WO2013129154A1 WO 2013129154 A1 WO2013129154 A1 WO 2013129154A1 JP 2013053834 W JP2013053834 W JP 2013053834W WO 2013129154 A1 WO2013129154 A1 WO 2013129154A1
Authority
WO
WIPO (PCT)
Prior art keywords
hole
resin layer
component
resin
chip
Prior art date
Application number
PCT/JP2013/053834
Other languages
English (en)
French (fr)
Inventor
亨 吉岡
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Publication of WO2013129154A1 publication Critical patent/WO2013129154A1/ja

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09854Hole or via having special cross-section, e.g. elliptical
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10636Leadless chip, e.g. chip capacitor or resistor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06Lamination
    • H05K2203/063Lamination of preperforated insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16Inspection; Monitoring; Aligning
    • H05K2203/167Using mechanical means for positioning, alignment or registration, e.g. using rod-in-hole alignment
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4632Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating thermoplastic or uncured resin sheets comprising printed circuits without added adhesive materials between the sheets
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the present invention relates to a method for manufacturing a component-embedded substrate.
  • the plurality of second resin films at least one second resin film includes a plurality of small protrusions formed in the through hole.
  • a plurality of first resin films are laminated, and a plurality of second resin films are further laminated.
  • the chip component is inserted into the through hole of the second resin film.
  • the chip component is press-fitted into the through hole while crushing the tip of the protrusion.
  • a plurality of resin films formed from a plastic resin and having through holes are prepared.
  • the plurality of resin films have protrusions formed in the through holes.
  • a spacer is arranged between resin films adjacent to each other in the electronic component insertion direction. The spacer is disposed at the base portion of the protrusion. And an electronic component is inserted in the through-hole of the laminated body of the resin film containing a spacer.
  • the size of the through hole of the second resin film on which the protrusion is formed and the position below the second resin film on which the protrusion is formed is the same size.
  • the present invention has been made in view of the above problems, and its purpose is to insert a chip-type electronic component well into a cavity even when a resin layer such as a resin film is displaced in the manufacturing process.
  • Another object of the present invention is to provide a method for manufacturing a component-embedded substrate that can be performed.
  • a component-embedded substrate includes a laminate in which a plurality of resin layers including a first resin layer and one or more projecting portion forming layers are laminated, and a chip-type electronic component incorporated in the laminate. It is a manufacturing method of a built-in substrate.
  • a step of preparing the first resin layer in which the first through hole is formed a step of laminating a protruding portion forming layer having an insertion hole having a plurality of protruding portions on the opening edge portion on the first resin layer, Inserting a chip-type electronic component into a cavity formed by the first through hole and the insertion hole communicating with each other in the stacking direction of the first resin layer and the protruding portion forming layer; and heating the plurality of resin layers.
  • the insertion hole is formed to have an edge body that extends so as to connect the protrusions, and a protrusion that protrudes from the edge body so as to narrow an opening area of the edge body.
  • the opening of the first through hole is larger than the region surrounded by the edge main body.
  • the area surrounded by the edge main body is larger than the outer shape viewed from the stacking direction of the chip-type electronic component.
  • the size of the opening of the first through hole is larger than the outer shape viewed from the stacking direction of the chip-type electronic component.
  • the protrusion forming layer includes a second resin layer in which a second through hole is formed and a third resin layer in which a third through hole is formed.
  • the insertion hole includes a second through hole and a third through hole.
  • the protrusion includes a first protrusion protruding from an opening edge of the second through hole so as to narrow an opening area of the second through hole, and an opening of the third through hole so as to narrow an opening area of the third through hole.
  • the first protrusion and the second protrusion include those arranged so as not to overlap each other when viewed from the stacking direction.
  • the first protrusions and the second protrusions are alternately provided in the extending direction of the opening edge of the insertion hole.
  • the opening of the second through hole is formed in a rectangular shape including a long side portion and a short side portion.
  • a plurality of the first protrusions are formed on the long side.
  • the third resin layer is laminated on the second resin layer.
  • the opening of the third through hole is formed in a rectangular shape, and the opening edge of the third through hole includes a plurality of sides.
  • the second protrusion is provided on each side of the opening edge of the third through hole.
  • a laminated body in which a plurality of resin layers including the first resin layer and two or more protruding portion forming layers are laminated, and a component-embedded substrate including a chip-type electronic component incorporated in the laminated body Is the method.
  • the step of laminating the third resin layer in which the through hole is formed, and the laminating direction of the first resin layer, the second resin layer, and the third resin layer are the first through hole, the second through hole, and the third through hole.
  • the second resin layer includes a first protrusion formed at the opening edge of the second through hole so as to narrow the opening region of the second through hole.
  • the third resin layer includes a second protrusion formed at the opening edge of the third through hole so as to narrow the opening region of the third through hole. The first protrusion and the second protrusion are shifted from each other in the direction in which the opening edge of the second through hole extends.
  • the first projecting portion and the second projecting portion include those arranged so as not to overlap when viewed from the stacking direction.
  • the opening edge portion of the second through hole includes a long side portion and a short side portion. A plurality of the first protrusions are formed on the long side.
  • the third resin layer is laminated on the second resin layer. The opening edge portion of the third through hole includes a plurality of side portions. The second protrusion is provided on each side of the opening edge of the third through hole.
  • the chip-type electronic component can be satisfactorily inserted into the cavity.
  • FIG. 3 is a plan view showing a component built-in substrate 3 according to the first embodiment.
  • FIG. 2 is a cross-sectional view taken along line II-II shown in FIG. It is sectional drawing which shows the process of forming the resin layer 30 of the 1st layer. It is sectional drawing which shows the process of forming the resin layer 35 of the 2nd layer. It is sectional drawing which shows the process of forming the resin layer 38 of the 3rd layer. It is sectional drawing which shows the process of forming the resin layer 40 of the 4th layer. It is sectional drawing which shows the process of forming the resin layer 44 of the 5th layer. It is sectional drawing which shows the process of forming the resin layer 47 of the 6th layer.
  • FIG. 17 is a plan view of the manufacturing process shown in FIG. 16.
  • FIG. 18 is a cross-sectional view showing a step after the manufacturing step shown in FIGS. 16 and 17. It is a top view which shows the state which laminated
  • FIG. 20 is a cross-sectional view taken along line XX-XX shown in FIG.
  • FIG. 3 is a cross-sectional view showing a state where a chip-type electronic component 13 is inserted into a cavity 60.
  • FIG. 22 is a cross-sectional view showing a step after the manufacturing step shown in FIG. 21.
  • FIG. 23 is a cross-sectional view showing a step after the manufacturing step shown in FIG. 22.
  • FIG. 25 is a cross-sectional view taken along line XXV-XXV shown in FIG. 24. It is sectional drawing which shows the manufacturing process of a component built-in board
  • substrate. 7 is a plan view showing a resin layer 63.
  • FIG. 3 is a plan view of a state in which a resin layer 64 is laminated on a resin layer 63.
  • FIG. It is a top view which shows the resin layer 65 in the state which laminated
  • FIG. FIG. 30 is a cross-sectional view taken along line XXX-XX shown in FIG. 29.
  • FIG. 29 is a cross-sectional view taken along line XXX-XXX shown in FIG. 29.
  • FIG. 27 is a cross-sectional view showing a step after the manufacturing step shown in FIG. 26.
  • FIG. 32 is a plan view of the manufacturing process shown in FIG. 31.
  • FIG. 32 is a cross-sectional view showing a step after the manufacturing step shown in FIG. 31.
  • FIG. 1 is a plan view showing a component-embedded substrate 3 according to the first embodiment
  • FIG. 2 is a cross-sectional view taken along the line II-II shown in FIG.
  • the component-embedded substrate 3 includes a resin substrate 5 having a mounting surface 4, a surface conductor 6 formed on the mounting surface 4, and an internal conductor 8 formed in the resin substrate 5.
  • the component built-in substrate 3 includes a chip-type electronic component 13 provided in the resin substrate 5.
  • the resin substrate 5 is formed in a square shape
  • the lateral length L1 is, for example, about 6.5 mm
  • the longitudinal length L2 is, for example, 5 mm. Degree.
  • the resin substrate 5 is formed by laminating a plurality of resin layers and then heating in a pressurized state.
  • a thermosetting resin such as an epoxy resin, a thermoplastic resin such as polyimide or a liquid crystal polymer, or the like is employed.
  • a thermoplastic resin such as polyimide or liquid crystal polymer is preferred because it can be easily laminated and multilayered by pressure bonding.
  • a liquid crystal polymer is suitable as a material for a resin layer of a chip component built-in resin substrate used in a high frequency circuit module because the material has a high Q value and low water absorption.
  • the thickness of the resin layer is not particularly limited, but is preferably 10 to 100 ⁇ m.
  • the surface conductor 6 is typically formed of a metal material.
  • a metal foil made of copper, silver, aluminum, SUS, nickel, gold, an alloy thereof, or the like can be used. Since the specific resistance is small and the loss in the high frequency band is small, a copper (Cu) foil is preferably used.
  • the thickness of the surface conductor 6 is not particularly limited, but is preferably 5 to 50 ⁇ m.
  • the surface conductor 6 is formed on the mounting surface 4 of the resin substrate 5, and an electrode 25 is formed on the back surface (surface facing the mounting surface) of the resin substrate 5.
  • the electrode 25 is also formed of the same metal material as the surface conductor 6.
  • the electrode 25 is connected to a wiring formed on the surface of the circuit board on which the component built-in board 3 is mounted.
  • the internal conductor 8 is formed by a plurality of internal wirings 15 and a plurality of vias 16.
  • a metal foil made of the same metal material as the metal material forming the surface conductor 6 can be used.
  • the via 16 is also formed by a cured product of a conductive paste made of a conductive metal material.
  • the chip-type electronic component 13 is embedded in the resin substrate 5.
  • These chip-type electronic components 13 are, for example, rectangular component bodies, and are components having side terminal electrodes 28 and 29 on the side surfaces.
  • Examples of the chip electronic component 13 include passive components such as a chip capacitor, chip resistor, and chip inductor, and active components such as an IC.
  • the chip-type electronic component 13 has dimensions of a horizontal dimension of 0.6 mm, a vertical dimension of 0.3 mm, and a height dimension of 0.15 mm.
  • the said dimension is an illustration and you may employ
  • the chip-type electronic component 13 includes a dielectric element body 27 having an internal electrode, an electrode 28 provided on one side surface of the dielectric element body 27, and the other side surface of the dielectric element body 27. Electrode 29.
  • the electrodes 28 and 29 are formed of a laminated metal film of Ni (nickel) and Sn (tin).
  • the manufacturing process of the component-embedded substrate 3 includes a step of preparing the first resin layer in which the first through hole is formed, and a protrusion forming layer having an insertion hole including a plurality of protrusions provided at the opening edge. Laminating on the first resin layer. A step of inserting a chip-type electronic component into the cavity formed by the communication between the first through hole and the insertion hole in the stacking direction of the first resin layer and the protruding portion forming layer; And heating the laminated body (resin substrate) including the protruding portion forming layer and integrating the first resin layer and the protruding portion forming layer.
  • FIG. 3 is a cross-sectional view showing a process of forming the first resin layer 30.
  • a resin sheet 31 is prepared in which a metal film such as a metal foil such as copper (Cu) is formed on the surface and holes 34 are formed in the corners.
  • the metal film is patterned by photolithography or the like to form the electrode 25 on the resin sheet 31.
  • the via hole 32 is formed in the resin sheet 31 using a laser or the like.
  • the via hole 32 is filled with a paste 33 containing a metal powder and an organic solvent. In this way, the resin layer 30 shown in FIG. 3 is formed.
  • the hole 34 is a hole into which a pillar portion provided in a mold described later is inserted, and is formed in a corner portion of the resin layer 30 or the like.
  • FIG. 4 is a cross-sectional view showing a process of forming the second resin layer 35
  • FIG. 5 is a cross-sectional view showing a process of forming the third resin layer 38. As shown in FIG. 4
  • resin sheets 36 and 39 having a metal film made of a metal foil on the upper surface are prepared, and the metal film is patterned by photolithography to form the internal wiring 15. To do.
  • via holes 32 are formed in the resin sheets 36 and 39 and the paste 33 is filled. In this way, the resin layers 35 and 38 are formed.
  • FIG. 6 is a cross-sectional view showing a step of forming the fourth resin layer 40
  • FIG. 7 is a cross-sectional view showing a step of forming the fifth resin layer 44.
  • the resin layers 40 and 44 are formed, first, resin sheets 41 and 45 having a metal film made of a metal foil on the upper surface are prepared. Next, the metal film is subjected to photolithography to form the internal wiring 15 on the upper surfaces of the resin sheets 41 and 45.
  • the via holes 32 are formed in the resin sheets 41 and 45 by laser.
  • a paste 33 is filled in the via hole 32. In this way, the resin layer 40 and the resin layer 44 are formed.
  • FIG. 8 is a cross-sectional view showing a step of forming a sixth resin layer 47
  • FIG. 9 is a cross-sectional view showing a step of forming a seventh resin layer 49
  • FIG. 10 is a cross-sectional view showing the step of forming the eighth resin layer 51.
  • the via hole 32 is formed in the resin sheets 48, 50, and 52 with a laser. Next, the via hole 32 is filled with the paste 33. Thereby, the resin layer 51 is formed.
  • the resin sheets 41 and 45 are punched out of the resin sheet 48 and the resin sheet 50 with a mold to form the through holes 42 and 46. Thereby, the resin layer 47 and the resin layer 49 are formed.
  • FIG. 11 is a plan view showing a part of the resin layer 47 (first resin layer). As shown in FIG. 11, a through hole 42 (first through hole) is formed in the resin layer 47. In the example shown in FIG. 11, the through hole 42 is formed in a rectangular shape.
  • FIG. 12 is a plan view showing a part of the resin layer 49 (protrusion forming layer). As shown in FIG. 12, a through hole 46 (insertion hole) is formed in the resin layer 49.
  • the through hole 46 is provided so as to protrude from the edge main body 22 so as to narrow an area surrounded by the edge main body 22 and the edge main body 22 so as to connect the plurality of protrusions 21. And a protruding portion 21 formed thereon.
  • the edge main body 22 is the outer shape of the through hole 46 when the protruding portion 21 is not provided.
  • the region surrounded by the edge main body 22 is a region R indicated by hatching in FIG.
  • the edge main body 22 is formed in a substantially rectangular shape.
  • the broken line shown in FIG. 12 indicates the through hole 42 when the resin layer 49 is laminated on the resin layer 47.
  • the opening region of the through hole 42 is larger than the region R.
  • the protrusion 21 is formed so as to decrease in width as it moves away from the edge main body 22.
  • a chip-type electronic component having a horizontal dimension of 0.6 mm, a vertical dimension of 0.3 mm, and a height dimension of 0.15 mm is arranged as the protruding length L3 from the root portion of the protruding portion 21 to the tip end portion of the protruding portion 21. 0.565 mm or more and 0.590 mm or less.
  • the protruding portion 21 is formed to have a triangular shape, but various shapes such as a semicircular shape can be adopted as the shape of the protruding portion 21.
  • One protrusion 21 is provided on each side of the edge body 22 formed in a rectangular shape. Each protrusion 21 is formed at the center of each side.
  • FIG. 13 is a cross-sectional view showing a process in which the uppermost resin layer 53 is formed.
  • a resin sheet 54 having a metal film made of a metal foil formed on the upper surface is prepared.
  • the metal film is patterned to form the surface conductor 6.
  • the holes 34 are formed in the resin sheet 54 with a laser. Thereby, the resin layer 53 is formed.
  • FIG. 14 is a cross-sectional view showing a process of laminating a plurality of resin layers. As shown in FIG. 14, when laminating resin layers, a plurality of resin layers are laminated using a mold 55.
  • the mold 55 includes a base 56 and a plurality of column portions 57 provided on the upper surface of the base 56. In the process shown in FIG. 13, resin layers 30, 35, 38, 40, 44, 47, and 49 are laminated on the upper surface of the mold 55.
  • the column part 57 is inserted into the hole 34 formed in each resin layer 30, 35, 38, 40, 44, 47, 49.
  • the resin layers 30, 35, 38, 40, 44, 47, and 49 are laminated, the through holes 42 and the through holes 46 are arranged, and a cavity is formed by the through holes 42 and the through holes 46.
  • the resin layers 30, 35, 38, 40, 44, 47, and 49 are heated in a pressurized state.
  • the heating temperature of this heat treatment is lower than the heating temperature for integrating the resin layers 30, 35, 38, 40, 44, 47, 49, 51, 53 to be implemented later. Specifically, it is performed at a temperature at which each resin layer does not flow.
  • FIG. 15 is a cross-sectional view showing the resin layer 49, the resin layer 47, and the resin layer 44 shown in FIG. As shown in FIG. 15, a resin layer 44 in which no through hole is formed, a resin layer 47 in which the through hole 42 is formed, and a resin layer 49 in which the through hole 46 is formed are sequentially laminated. A cavity 60 is formed.
  • the formation region of the edge main body 22 is smaller than the through hole 42.
  • the resin layer 49 is formed with an annular projecting portion 61 that projects inward from the opening edge of the through hole 42.
  • the protrusion part 21 is formed so that it may protrude from the opening edge part of the cyclic
  • FIG. 16 is a cross-sectional view showing the process after the manufacturing process shown in FIG. As shown in FIG. 16, the chip-type electronic component 13 is disposed above the cavity 60, and the chip-type electronic component 13 is pushed into the cavity 60. In addition, when the chip-type electronic component 13 is pushed into the cavity 60, the chip-type electronic component 13 is pushed into the cavity 60 using a mold. In FIG. 16, the die is illustrated. Not.
  • FIG. 17 is a plan view of the manufacturing process shown in FIG. As shown in FIG. 17, when the through hole 42, the through hole 46, and the chip-type electronic component 13 are viewed from above in the stacking direction of the resin layer 49 and the resin layer 47, the through hole 42 is the chip. It is larger than the outer shape of the mold electronic component 13. As shown in FIG. 17, the chip-type electronic component 13 is sized so as to be in contact with the plurality of protruding portions 21 when the chip-type electronic component 13 is pushed into the cavity 60. Further, the outer shape of the chip-type electronic component 13 is smaller than the opening defined by the edge body 22.
  • the chip-type electronic component 13 when the chip-type electronic component 13 is disposed on the resin layer 49, the chip-type electronic component 13 is supported by the plurality of protrusions 21.
  • the edge main body 22 and the chip-type electronic component 13 may have substantially the same size in plan view.
  • FIG. 18 is a cross-sectional view showing a step after the manufacturing step shown in FIGS. 16 and 17.
  • the chip-type electronic component 13 is pushed into the cavity 60.
  • the protruding portion 21 is deformed, and the chip-type electronic component 13 enters the cavity 60.
  • the protruding portion 21 presses the peripheral surface of the chip electronic component 13, and the chip electronic component 13 is held in the cavity 60.
  • the size of the opening of the through hole 42 is larger than the size of the opening defined by the edge body 22. For this reason, when the protrusion part 21 or the annular projecting part 61 is deformed, a part of the projecting part 21 or the annular projecting part 61 can enter the through hole 42.
  • the through-hole 42 large, it is possible to secure a space that allows deformation of the protruding portion 21, and the protruding portion 21 is deformed so as to be favorably bent. It is possible to prevent the chip-type electronic component 13 from being detached due to the repulsive force when it is pushed in, and the chip-type electronic component 13 is favorably held by the pressing force from the protruding portion 21.
  • the process shown in FIGS. 17 and 18 shows a normal state in which the resin layer 47 and the resin layer 49 are arranged at predetermined positions.
  • FIG. 19 is a plan view showing a state in which the resin layer 47 and the resin layer 49 are stacked in a state where the resin layer 47 is displaced from a predetermined position.
  • 20 is a cross-sectional view taken along line XX-XX shown in FIG.
  • the resin layer 47 is laminated in a state shifted to the right side from a predetermined position. At this time, since the through hole 42 of the resin layer 47 is larger than the opening defined by the edge main body 22 of the resin layer 49, the upper surface of the resin layer 47 penetrates even if the resin layer 47 is displaced during lamination. Protruding into the hole 46 can be suppressed.
  • FIG. 21 is a cross-sectional view showing a state in which the chip-type electronic component 13 is inserted into the cavity 60.
  • FIG. 22 is a cross-sectional view showing a step after the manufacturing step shown in FIG. As shown in FIG. 22, a resin layer 51 and a resin layer 53 are sequentially laminated on the resin layers 30, 35, 38, 40, 44, 47 and 49. A column portion 57 is inserted into the hole 34 formed in the resin layer 51 and the resin layer 53.
  • FIG. 23 is a cross-sectional view showing a step after the manufacturing step shown in FIG. As shown in FIG. 23, heat treatment is performed in a state in which a laminate including the resin layers 30, 35, 38, 40, 44, 47, 49, the resin layer 51, and the resin layer 53 is pressurized. Accordingly, the resin layers 51 and 53 are integrated with each other, and the resin layers 30, 35, 38, 40, 44, 47, and 49 and the resin layers 51 and 53 are integrated with each other. At this time, the projecting portion 21 shown in FIG. 18 and the like softens and flows into the through hole 42 to fill the gap. Thereafter, the component-embedded substrate 3 is formed by removing the portion where the hole 34 is formed.
  • an electronic component such as an IC or a chip capacitor is mounted on the surface conductor 6 formed on the mounting surface 4 as necessary.
  • an electronic component such as an IC or a chip capacitor is mounted on the surface conductor 6 formed on the mounting surface 4 as necessary.
  • the process for manufacturing one component-embedded substrate has been described.
  • a plurality of internal wirings 15 for component-embedded substrates are collectively formed on a large resin layer to be a mother substrate.
  • a plurality of component-embedded substrates 3 may be obtained by stacking and then cutting.
  • FIGS. 24 to 33 are plan views of the electronic component built-in substrate 3a according to the second embodiment
  • FIG. 25 is a cross-sectional view taken along the line XXV-XXV shown in FIG.
  • the component built-in substrate 3a includes a resin substrate 5 and a chip-type electronic component 14 provided in the resin substrate 5.
  • the chip-type electronic component 14 includes a dielectric element body 17, an electrode 18 provided on one side surface of the dielectric element body 17, and an electrode 19 provided on the other side surface of the dielectric element body 17.
  • FIG. 26 is a cross-sectional view showing the manufacturing process of the component built-in substrate 3a.
  • resin layers 30, 35, 38, 40, 44, 63, 64, 65 are sequentially stacked on a table 56.
  • the resin layers 30, 35, 38, 40, and 44 are formed in the same manner as in the first embodiment.
  • Heat treatment is performed in a state where the resin layers 30, 35, 38, 40, and 44 are pressurized.
  • FIG. 27 is a plan view showing the resin layer 63.
  • the resin layer 63 has a through hole 66 (first through hole).
  • FIG. 28 is a plan view showing a state in which the resin layer 64 is laminated on the resin layer 63.
  • a through hole 67 (a part of the insertion hole and the second through hole) is formed in the resin layer (projection part forming layer) 64.
  • the through hole 67 is formed in a substantially rectangular shape.
  • the through-hole 67 is formed so as to have an edge main body 68 and a plurality of protrusions 69 provided in the edge main body 68.
  • the edge main body 68 is the outer shape of the through hole 67 in the case where the protruding portion 69 is not provided.
  • the edge main body 68 is formed in a rectangular shape and extends so as to connect the protrusions 69 to each other.
  • the region surrounded by the edge main body 68 is smaller than the opening region of the through hole 66. Specifically, when the resin layers 63 and 64 are viewed in plan view from above the method of laminating the resin layers 63 and 64, the edge main body 68 is located in the through hole 66.
  • the formation area of the edge main body 68 is larger than the outer shape of the chip-type electronic component 14.
  • the edge main body 68 and the outer shape of the chip-type electronic component 14 may have substantially the same size in plan view.
  • the resin layer 64 When viewed in plan with the resin layer 64 and the resin layer 63 laminated, the resin layer 64 is formed with an annular projecting portion 73 that projects inward from the through hole 66.
  • the opening edge portion of the through hole 67 includes two long side portions facing each other and two short side portions facing each other, and two protruding portions 69 are provided on each long side portion.
  • the protrusions 69 formed on the long side portions are arranged with a space therebetween.
  • the protruding portion 69 is formed so as to protrude toward the opposed long side portion, and is provided so as to narrow the opening region (area) of the through hole 67.
  • FIG. 29 is a plan view showing the resin layer 65 in a state where the resin layers 63, 64, 65 are laminated. As shown in FIG. 29, a through hole 70 (a part of an insertion hole and a third through hole) is formed in the resin layer 65 (projection part forming layer).
  • the through hole 70 is formed to have an edge main body 71 and a plurality of protrusions 72 formed in the edge main body 71.
  • the edge part main body 71 is the external shape of the through-hole 70 when the protrusion part 72 is not provided.
  • the edge main body 71 is also formed in a rectangular shape like the resin layer 64, and the edge main body 71 includes two long side portions facing each other and two short side portions facing each other.
  • the protrusion 72 is formed on each side of the edge body 71.
  • edge main body 71 and the edge main body 68 are viewed in a state where the resin layer 64 and the resin layer 65 are laminated, the edge main body 71 and the edge main body 68 substantially coincide with each other.
  • the through hole 66 formed in the resin layer 63 and the edge main body 71 are viewed in plan, the edge main body 71 is located in the through hole 66.
  • the resin layer 65 is formed with an annular projecting portion 74 projecting inward from the opening edge portion of the through hole 66, and the projecting portion 72 is formed so as to project from the annular projecting portion 74.
  • the projecting portion 72 and the projecting portion 69 are viewed from above, the projecting portion 72 and the projecting portion 69 are arranged along the opening edge portions of the through holes 70 and 66 so as not to overlap when viewed from the stacking direction. And are arranged so as to alternate with each other.
  • 30 is a cross-sectional view taken along line XXX-XXX shown in FIG. As shown in FIG. 30, the through hole 66, the through hole 67, and the through hole 70 form a cavity 75 in which the chip electronic component 14 is accommodated.
  • FIG. 31 is a cross-sectional view showing a step after the manufacturing step shown in FIG. As shown in FIG. 31, the chip-type electronic component 14 is disposed on the resin layer 65. 32 is a plan view of the manufacturing process shown in FIG.
  • the chip electronic component 14 is It is smaller than the main parts 71 and 68.
  • the chip-type electronic component 14 is supported by a plurality of protrusions 72. Since the protrusion 72 is provided on each side of the through hole 67, the chip-type electronic component 14 is favorably supported.
  • FIG. 33 is a cross-sectional view showing a step after the manufacturing step shown in FIG. As shown in FIG. 33, the chip electronic component 14 is pushed into the cavity 75. At this time, the peripheral surface of the chip-type electronic component 14 is favorably supported by the protruding portion 69 formed in the resin layer 63 and the protruding portion 72 formed in the resin layer 65. In addition, by forming larger than the through hole 66 and the through hole 67, it is possible to secure a space that allows deformation of both the protruding portion 69 or the protruding portions 67 and 72.
  • the chip-type electronic component 14 is possible to prevent the chip-type electronic component 14 from being detached from the cavity 75 during transportation or the like due to the repulsive force when the protruding portions 69 and 72 are pushed into the chip-type electronic component 14. Further, since the protrusion 65 and the protrusion 72 do not overlap when viewed from the stacking direction, the thickness of the protrusion does not become too thick, and the chip-type electronic component 14 does not become difficult to insert. Moreover, since the several protrusion part 69 presses the long side part of the chip-type electronic component 14, the chip-type electronic component 14 can be hold
  • the present invention is not limited to this, and a through hole and a protruding portion may be formed in three or more resin layers, respectively. .
  • the present invention can be applied to a method for manufacturing a component-embedded substrate.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

部品内蔵基板の製造方法は、第1貫通孔(42)が形成された第1樹脂層(47)を準備する工程と、開口縁部に設けられた複数の突出部を有する挿入孔(46)を備えた突出部形成層(49)を第1樹脂層(47)上に積層する工程と、第1樹脂層(47)と突出部形成層(49)との積層方向に第1貫通孔(42)と挿入孔(46)とが連通することで形成されたキャビティ内にチップ型電子部品を挿入する工程と、チップ型電子部品を挿入した後に、第1樹脂層(47)と突出部形成層(49)とを含む複数の樹脂層を加熱して、第1樹脂層(47)と突出部形成層(49)とを一体化して積層体を得る工程とを備え、挿入孔(46)は、突出部を接続するように延びる縁部本体(22)と、縁部本体(22)の開口面積を狭めるように縁部本体(22)から突出する突出部(21)とを有するように形成され、縁部本体(22)によって囲まれる領域よりも、第1貫通孔(42)の開口部の形成領域の方が大きい。

Description

部品内蔵基板の製造方法
 本発明は、部品内蔵基板の製造方法に関する。
 近年、移動体通信端末やノートPC等の各種電子機器の高機能化や小型化が進められており、これに伴い、電子機器には、多層基板からなる半導体モジュールや機能部品が搭載されている。そして、従来から内部にチップ型電子部品を内蔵した多層基板や、その製造方法について各種提案されている。
 たとえば、特開2006-73763号公報に記載された多層基板の製造方法では、まず、貫通孔が形成されていない複数の第1樹脂フィルムと、貫通孔が形成された複数の第2樹脂フィルムとを準備する。複数の第2樹脂フィルムのうち、少なくとも一枚の第2樹脂フィルムは、貫通孔に形成された複数の小さな突起を含む。
 そして、複数の第1樹脂フィルムを積層し、さらに、複数の第2樹脂フィルムを積層する。その後、チップ部品を第2樹脂フィルムの貫通孔に挿入する。この際、チップ部品は、突起の先端部を潰しつつ、貫通孔内に圧入される。
 特開2008-147254号公報に記載された積層基板の製造方法では、まず、可塑性樹脂から形成され、貫通孔が形成された複数の樹脂フィルムを準備する。複数の樹脂フィルムは、貫通孔に形成された突起部を有する。この製造方法においては、電子部品の挿入方向に隣接する樹脂フィルム間にスペーサを配置する。スペーサは、突起部の付根部分に配置される。そして、スペーサを含む樹脂フィルムの積層体の貫通孔に電子部品を挿入する。
特開2006-73763号公報 特開2008-147254号公報
 特開2006-73763号公報に記載された多層基板の製造方法においては、突起が形成された第2樹脂フィルムの貫通孔の大きさと、この突起が形成された第2樹脂フィルムの下に位置する第2樹脂フィルムの貫通孔の大きさは、同じ大きさである。
 このため、複数の第2樹脂フィルムを積層する工程において、各第2樹脂フィルムが位置ずれすると、チップ部品を貫通孔に挿入できなくなる。特開2008-147254号公報に記載された多層基板の製造方法においても、同様に、各樹脂フィルムに形成された貫通孔の大きさは同じとなるように形成されている。
 このため、製造過程において、樹脂フィルムが位置ずれすると、電子部品を貫通孔に挿入することが困難となる。本発明は、上記のような課題に鑑みてなされた発明であって、その目的は、樹脂フィルムなどの樹脂層が製造過程において位置ずれしたとしても、チップ型電子部品を良好にキャビティ内に挿入することができる部品内蔵基板の製造方法を提供することである。
 本発明に係る部品内蔵基板は、第1樹脂層と、1以上の突出部形成層とを含む複数の樹脂層を複数積層した積層体、ならびに積層体に内蔵されるチップ型電子部品を備える部品内蔵基板の製造方法である。上記第1貫通孔が形成された第1樹脂層を準備する工程と、開口縁部に複数の突出部を有する挿入孔を備えた突出部形成層を第1樹脂層上に積層する工程と、第1樹脂層と突出部形成層との積層方向に第1貫通孔と挿入孔とが連通することで形成されたキャビティ内にチップ型電子部品を挿入する工程と、複数の樹脂層を加熱して、第1樹脂層と突出部形成層とを一体化して積層体を得る工程とを備える。上記挿入孔は、突出部を接続するように延びる縁部本体と、縁部本体の開口領域を狭めるように縁部本体から突出する突出部とを有するように形成される。上記縁部本体によって囲まれる領域よりも、第1貫通孔の開口部の方が大きい。
 好ましくは、上記縁部本体によって囲まれる領域は、チップ型電子部品の積層方向から見た外形よりも大きい。上記第1貫通孔の開口の大きさは、チップ型電子部品の積層方向から見た外形よりも大きい。
 好ましくは、上記突出部形成層は、第2貫通孔が形成された第2樹脂層と、第3貫通孔が形成された第3樹脂層とを含む。上記挿入孔は、第2貫通孔と第3貫通孔とを含む。上記突出部は、第2貫通孔の開口領域を狭めるように第2貫通孔の開口縁部から突出する第1突出部と、第3貫通孔の開口領域を狭めるように第3貫通孔の開口縁部から突出する第2突出部とを含む。上記第1突出部と第2突出部とは互いに、積層方向から見て重ならないように配置されているものを含む。好ましくは、上記第1突出部と第2突出部とは、挿入孔の開口縁部の延びる方向に交互に設けられる。
 好ましくは、上記第2貫通孔の開口部は、長辺部と短辺部とを含む長方形形状に形成される。上記第1突出部は、長辺部に複数形成される。好ましくは、上記第3樹脂層は、第2樹脂層上に積層される。上記第3貫通孔の開口部は、長方形形状に形成され、第3貫通孔の開口縁部は、複数の辺部を含む。上記第2突出部は、第3貫通孔の開口縁部の各辺部に設けられる。
 好ましくは、上記上記第1樹脂層と、2以上の突出部形成層とを含む複数の樹脂層を複数積層した積層体、ならびに積層体に内蔵されるチップ型電子部品を備える部品内蔵基板の製造方法である。第1貫通孔が形成された第1樹脂層を準備する工程と、第1樹脂層上に第2貫通孔が形成された第2樹脂層を積層する工程と、第2樹脂層上に第3貫通孔が形成された第3樹脂層を積層する工程と、第1貫通孔と第2貫通孔と第3貫通孔とが第1樹脂層と第2樹脂層と第3樹脂層との積層方向に配列することで形成されたキャビティにチップ型電子部品を挿入する工程と、チップ型電子部品をキャビティに挿入した後、第1樹脂層と第2樹脂層と第3樹脂層とを加熱して第1樹脂層と第2樹脂層と第3樹脂層とを一体化する工程とを備える。上記第2樹脂層は、第2貫通孔の開口領域を狭めるように第2貫通孔の開口縁部に形成された第1突出部を含む。上記第3樹脂層は、第3貫通孔の開口領域を狭めるように第3貫通孔の開口縁部に形成された第2突出部を含む。上記第1突出部と第2突出部とは、互いに、第2貫通孔の開口縁部の延びる方向にずれる。
 好ましくは、上記第1突出部と第2突出部とは、積層方向から見て重ならないように配置されているものを含む。好ましくは、上記第2貫通孔の開口縁部は、長辺部と短辺部とを含む。上記第1突出部は、長辺部に複数形成される。好ましくは、上記第3樹脂層は、第2樹脂層上に積層される。上記第3貫通孔の開口縁部は、複数の辺部を含む。上記第2突出部は、第3貫通孔の開口縁部の各辺部に設けられる。
 本発明に係る樹脂基板の製造方法によれば、樹脂層が製造過程において位置ずれしたとしても、良好にチップ型電子部品をキャビティ内に挿入することができる。
本実施の形態1に係る部品内蔵基板3を示す平面図である。 図1に示すII-II線における断面図である。 第1層の樹脂層30を形成する工程を示す断面図である。 第2層の樹脂層35を形成する工程を示す断面図である。 第3層の樹脂層38を形成する工程を示す断面図である。 第4層の樹脂層40を形成する工程を示す断面図である。 第5層の樹脂層44を形成する工程を示す断面図である。 第6層の樹脂層47を形成する工程を示す断面図である。 第7層の樹脂層49を形成する工程を示す断面図である。 第8層の樹脂層51を形成する工程を示す断面図である。 樹脂層47の一部を示す平面図である。 樹脂層49の一部を示す平面図である。 最上層の樹脂層53が形成される工程を示す断面図である。 複数の樹脂層を積層する工程を示す断面図である。 図14に示す樹脂層49、樹脂層47および樹脂層44を示す断面図である。 図15に示す製造工程後の工程を示す断面図である。 図16に示す製造工程の平面図である。 図16および図17に示す製造工程後の工程を示す断面図である。 樹脂層47が所定の位置からずれた状態における樹脂層47と樹脂層49とを積層させた状態を示す平面図である。 図19に示すXX-XX線における断面図である。 キャビティ60内にチップ型電子部品13が挿入された状態を示す断面図である。 図21に示す製造工程後の工程を示す断面図である。 図22に示す製造工程後の工程を示す断面図である。 本実施の形態2に係る部品内蔵基板3aの平面図である。 図24に示すXXV-XXV線における断面図である。 部品内蔵基板の製造工程を示す断面図である。 樹脂層63を示す平面図である。 樹脂層63上に樹脂層64を積層した状態における平面図である。 樹脂層63,64,65を積層した状態において、樹脂層65を示す平面図である。 図29に示すXXX-XXX線における断面図である。 図26に示す製造工程後の工程を示す断面図である。 図31に示す製造工程の平面図である。 図31に示す製造工程後の工程を示す断面図である。
 (実施の形態1)
 図1から図23を用いて、本実施の形態1に係る部品内蔵基板3および部品内蔵基板3の製造方法について説明する。
 図1は、本実施の形態1に係る部品内蔵基板3を示す平面図であり、図2は、図1に示すII-II線における断面図である。
 この図1および図2に示すように、部品内蔵基板3は、搭載面4を有する樹脂基板5と、搭載面4に形成された表面導体6と、樹脂基板5内に形成された内部導体8とを備える。
 部品内蔵基板3は、樹脂基板5内に設けられたチップ型電子部品13を備える。
 樹脂基板5は、図1などに示す例においては、方形形状に形成されており、横方向の長さL1は、たとえば、6.5mm程度であり、縦方向の長さL2は、たとえば、5mm程度である。
 樹脂基板5は、複数の樹脂層を積層した後、加圧した状態で加熱することで形成されている。樹脂層の構成材料は、エポキシ樹脂のような熱硬化性樹脂やポリイミドや液晶ポリマーのような熱可塑性樹脂などが採用される。積層や圧着による多層化が容易であることから、ポリイミドや液晶ポリマーのような熱可塑性樹脂が好ましい。特に、液晶ポリマーは材料のQ値が高く、吸水性も小さいことから高周波回路用モジュールに用いられるチップ部品内蔵樹脂基板の樹脂層の材料として好適である。樹脂層の厚さは、特に限定されないが、好ましくは10~100μmである。
 図2において、表面導体6は、典型的には、金属材料によって形成されている。例えば、この金属材料としては、銅、銀、アルミニウム、SUS、ニッケル、金や、それらの合金などからなる金属箔を採用することができる。比抵抗が小さく高周波帯での損失が小さいことから、好ましくは銅(Cu)箔が用いられる。表面導体6の厚さは、特に限定されないが、好ましくは、5~50μmである。
 表面導体6は、樹脂基板5の搭載面4に形成され、樹脂基板5の背面(搭載面と対向する面)には、電極25が形成されている。電極25も表面導体6と同様の金属材料によって形成されている。電極25は、部品内蔵基板3が実装される回路基板の表面に形成された配線などに接続される。
 内部導体8は、複数の内部配線15と、複数のビア16とによって形成されている。内部配線15は、表面導体6を形成する金属材料と同様の金属材料からなる金属箔などを採用することができる。ビア16も導電性の金属材料からなる導電性ペーストの硬化物によって形成されている。
 チップ型電子部品13は、樹脂基板5内に埋め込まれている。これらチップ型電子部品13は、たとえば、矩形状の部品素体であり、側面に側面端子電極28,29を有する部品である。
 チップ型電子部品13としては、たとえば、チップ型コンデンサ、チップ型抵抗、チップ型インダクタのような受動部品と、ICなどの能動部品とが挙げられる。
 なお、本実施の形態においては、チップ型電子部品13として、チップ型コンデンサを採用した例について説明する。本実施の形態1においては、チップ型電子部品13の寸法は、横寸法0.6mm、縦寸法0.3mm、高さ寸法0.15mmとされている。なお、当該寸法は、例示であって、他の寸法設計の部品を採用してもよい。
 図2において、チップ型電子部品13は、内部電極を有する誘電体素体27と、誘電体素体27の一方の側面に設けられた電極28と、誘電体素体27の他方の側面に設けられた電極29とを含む。電極28,29は、Ni(ニッケル)とSn(錫)との積層金属膜などによって形成されている。
 上記のように構成された部品内蔵基板3の製造方法について、図3から図24を用いて説明する。
 部品内蔵基板3の製造工程は、第1貫通孔が形成された第1樹脂層を準備する工程と、開口縁部に設けられた複数の突出部とを含む挿入孔を有する突出部形成層を第1樹脂層上に積層する工程とを含む。さらに、上記第1樹脂層と突出部形成層との積層方向に第1貫通孔と挿入孔とが連通することで形成されたキャビティ内にチップ型電子部品を挿入する工程と、第1樹脂層と突出部形成層とを含む積層体(樹脂基板)を加熱して、第1樹脂層と突出部形成層とを一体化する工程とを含む。
 図3は、第1層の樹脂層30を形成する工程を示す断面図である。樹脂層30を形成する場合には、まず、表面に銅(Cu)などの金属箔などの金属膜が形成され、角部にホール34が形成された樹脂シート31を準備する。その後、金属膜をフォトリソグラフィなどによってパターニングして、樹脂シート31上に電極25を形成する。次に、樹脂シート31にレーザなどを用いて、ビアホール32を形成する。次に、ビアホール32内に金属粉と有機溶剤などを含むペースト33を充填する。このようにして、図3に示す樹脂層30が形成される。なお、ホール34は、後述する金型に設けられた柱部が挿入される穴であり、樹脂層30の角部などに形成されている。
 図4は、第2層の樹脂層35を形成する工程を示す断面図であり、図5は、第3層の樹脂層38を形成する工程を示す断面図である。
 樹脂層35,38を形成する場合には、まず、上面に金属箔からなる金属膜が形成された樹脂シート36,39を準備し、フォトリソグラフィによって金属膜をパターニングして、内部配線15を形成する。次に、樹脂シート36,39にビアホール32を形成して、ペースト33を充填する。このようにして、樹脂層35,38が形成される。
 図6は、第4層の樹脂層40を形成する工程を示す断面図であり、図7は、第5層の樹脂層44を形成する工程を示す断面図である。図6および図7において、樹脂層40,44を形成する場合には、まず、上面に金属箔からなる金属膜が形成された樹脂シート41,45を準備する。次に、金属膜にフォトリソグラフィを施して、各樹脂シート41,45の上面に内部配線15を形成する。
 次に、レーザで樹脂シート41,45にビアホール32を形成する。次に、ビアホール32内にペースト33を充填する。このようにして、樹脂層40および樹脂層44が形成される。
 図8は、第6層の樹脂層47を形成する工程を示す断面図であり、図9は、第7層の樹脂層49を形成する工程を示す断面図である。図10は、第8層の樹脂層51を形成する工程を示す断面図である。
 これら、図8~10において、樹脂層47,49,51を形成する場合には、まず、上面に金属箔からなる金属膜が形成された樹脂シート48,50,52を準備する。次に、金属膜にフォトリソグラフィを施して、内部配線15を形成する。
 次に、レーザで樹脂シート48,50,52にビアホール32を形成する。次に、ビアホール32にペースト33を充填する。これにより、樹脂層51が形成される。
 次に、樹脂シート48および樹脂シート50に、金型で樹脂シート41,45を打ち抜いて、貫通孔42,46を形成する。これにより、樹脂層47および樹脂層49が形成される。
 図11は、樹脂層47(第1樹脂層)の一部を示す平面図である。この図11に示すように、樹脂層47には、貫通孔42(第1貫通孔)が形成される。この図11に示す例においては、貫通孔42は、長方形形状に形成されている。
 図12は、樹脂層49(突出部形成層)の一部を示す平面図である。この図12に示すように、樹脂層49には、貫通孔46(挿入孔)が形成されている。
 具体的には、貫通孔46は、複数の突出部21を接続するように延びる縁部本体22と、縁部本体22によって囲まれる領域を狭めるように、縁部本体22から突出するように設けられた突出部21とを有するように形成されている。言い換えると、縁部本体22は、突出部21がない場合の貫通孔46の外形である。なお、縁部本体22によって囲まれる領域は、図12中のハッチングによって示す領域Rである。
 この図12に示す例においては、縁部本体22は、略長方形形状に形成されている。この図12に示す破線は、樹脂層47上に樹脂層49を積層したときにおいて、貫通孔42を示すものである。この図12からも明らかなように、領域Rよりも貫通孔42の開口領域の方が大きい。
 つまり、樹脂層47と樹脂層49とを積層した状態において、樹脂層47,49の上方から縁部本体22および貫通孔42を平面視すると、縁部本体22は貫通孔42内に位置する。突出部21は、縁部本体22から離れるにつれて、幅が小さくなるように形成されている。突出部21の付根部から突出部21の先端部までの突出長さL3は、たとえば、横寸法0.6mm、縦寸法0.3mm、高さ寸法0.15mmのチップ型電子部品を配置する場合、0.565mm以上0.590mm以下である。なお、この図12に示す例においては、突出部21は三角形形状となるように形成されているが、突出部21の形状としては、半円形状などの各種の形状を採用することができる。
 突出部21は、長方形形状に形成された縁部本体22の各辺部に1つづつ設けられている。なお、各突出部21は、各辺部の中央部に形成されている。
 図13は、最上層の樹脂層53が形成される工程を示す断面図である。この図13において、樹脂層53を形成するには、まず、上面に金属箔からなる金属膜が形成された樹脂シート54を準備する。次に、金属膜をパターニングして、表面導体6を形成する。次に、レーザで樹脂シート54にホール34を形成する。これにより、樹脂層53が形成される。
 図14は、複数の樹脂層を積層する工程を示す断面図である。この図14に示すように、樹脂層を積層する場合には、金型55を用いて、複数の樹脂層を積層する。
 金型55は、台56と、この台56の上面に設けられた複数の柱部57とを備える。この図13に示す工程においては、樹脂層30,35,38,40,44,47,49を金型55の上面に積層する。
 この際、各樹脂層30,35,38,40,44,47,49に形成されたホール34に柱部57が挿入される。そして、樹脂層30,35,38,40,44,47,49が積層され、貫通孔42および貫通孔46が配列し、貫通孔42および貫通孔46によってキャビティが形成される。そして、樹脂層30,35,38,40,44,47,49を加圧した状態で加熱する。この加熱処理の加熱温度は、後で実施する樹脂層30,35,38,40,44,47,49,51,53を一体化するための加熱温度よりも低い。具体的には、各樹脂層が流動しない温度で行う。この加熱処理により、各樹脂層同士の密着性を高めることができ、チップ型電子部品13の挿入時等に樹脂層同士がずれることが抑制される。
 図15は、図14に示す樹脂層49、樹脂層47および樹脂層44を示す断面図である。この図15に示すように、貫通孔が形成されていない樹脂層44と、貫通孔42が形成された樹脂層47と、貫通孔46が形成された樹脂層49とを順次積層されることで、キャビティ60が形成される。
 図12および図15に示すように、樹脂層49および樹脂層47を積層させた状態においては、縁部本体22の形成領域は、貫通孔42よりも小さい。このため、樹脂層49には、貫通孔42の開口縁部よりも内側に張り出す環状張出部61が形成される。そして、突出部21が環状張出部61の開口縁部から突出するように形成される。
 図16は、図15に示す製造工程後の工程を示す断面図であり、キャビティ60の周囲を示す。この図16に示すように、キャビティ60の上方にチップ型電子部品13を配置して、チップ型電子部品13をキャビティ60内に押し込む。なお、チップ型電子部品13をキャビティ60内に押し込む際には、金型を用いてチップ型電子部品13をキャビティ60内に押し込むことになるが、この図16においては、当該金型を図示していない。
 図17は、図16に示す製造工程の平面図である。この図17に示すように、樹脂層49と樹脂層47との積層方向の上方から貫通孔42と、貫通孔46と、チップ型電子部品13とを平面視すると、貫通孔42の方がチップ型電子部品13の外形よりも大きい。また、チップ型電子部品13は図17に示すように、チップ型電子部品13をキャビティ60に押しこむ際に複数の突出部21に接するような大きさとされている。また、チップ型電子部品13の外形は、縁部本体22によって規定される開口部よりも小さい。このため、チップ型電子部品13を樹脂層49上に配置したときには、チップ型電子部品13は、複数の突出部21によって支持されることになる。なお、縁部本体22とチップ型電子部品13とは平面視で略同じ大きさとしてもよい。
 図18は、図16および図17に示す製造工程後の工程を示す断面図である。この図18に示すように、チップ型電子部品13をキャビティ60内に押し込む。この際、突出部21が変形して、チップ型電子部品13がキャビティ60内に入り込む。突出部21は、チップ型電子部品13の周面を押圧し、チップ型電子部品13がキャビティ60内に保持される。
 図17に示すように、貫通孔42の開口部の大きさは、縁部本体22によって規定される開口部の大きさよりも大きい。このため、突出部21や環状張出部61などが変形したときに、突出部21や環状張出部61の一部が貫通孔42内に入り込むことができる。
 このように、貫通孔42を大きく形成することで、突出部21の変形を許容するスペースを確保することができ、突出部21が良好に撓むように変形し、突出部21がチップ型電子部品13によって押し込まれたときの反発力によってチップ型電子部品13が搬送時等に外れてしまうことを防止でき、かつ、突出部21からの押圧力によってチップ型電子部品13が良好に保持される。ここで、図17や図18に示す工程においては、樹脂層47と樹脂層49とが互いに所定の位置に配置された正常な状態を示す。
 図19は、樹脂層47が所定の位置からずれた状態における樹脂層47と樹脂層49とを積層させた状態を示す平面図である。図20は、図19に示すXX-XX線における断面図である。
 図19および図20に示すように、樹脂層47が所定の位置よりも右側にずれた状態で積層されている。この際、樹脂層47の貫通孔42は、樹脂層49の縁部本体22によって規定される開口部よりも大きいため、樹脂層47が積層時に位置ずれしたとしても、樹脂層47の上面が貫通孔46内に出てくることを抑制することができる。
 このため、図20に示すように、チップ型電子部品13を樹脂層49の上方に配置した後、チップ型電子部品13をキャビティ60内に押し込んだとしても、チップ型電子部品13を良好にキャビティ60内に挿入することができる。
 図21は、キャビティ60内にチップ型電子部品13が挿入された状態を示す断面図である。
 図22は、図21に示す製造工程後の工程を示す断面図である。この図22に示すように、樹脂層30,35,38,40,44,47,49上に樹脂層51および樹脂層53を順次積層する。なお、樹脂層51および樹脂層53に形成されたホール34に柱部57が挿入される。
 図23は、図22に示す製造工程後の工程を示す断面図である。この図23に示すように、樹脂層30,35,38,40,44,47,49と、樹脂層51と、樹脂層53とを含む積層体を加圧した状態で、加熱処理を施す。これにより、樹脂層51,53同士が一体化すると共に、樹脂層30,35,38,40,44,47,49と各樹脂層51,53とが一体化する。この際、図18などに示す突出部21などが軟化流動して、貫通孔42内に入り込み、空隙が埋まる。その後、ホール34が形成された部分を除去することで、部品内蔵基板3が形成される。その後、必要に応じて搭載面4に形成された表面導体6上に、ICやチップ型コンデンサなどの電子部品(図示せず)を実装する。なお、本実施の形態においては、1つの部品内蔵基板を製造する工程について説明したが、たとえば、マザー基板となる大判の樹脂層に複数の部品内蔵基板用の内部配線15などを一括して形成し、一括積層したうえで、カットすることで複数の部品内蔵基板3を得るようにしてもよい。
 (実施の形態2)
 図24から図33を用いて、本実施の形態2に係る部品内蔵基板3aおよび部品内蔵基板3aの製造方法について説明する。なお、図24から図33に示す構成のうち、上記図1から図30に示す構成と同一または相当する構成については、同一の符号を付してその説明を省略する場合がある。図24は、本実施の形態2に係る電子部品内蔵基板3aの平面図であり、図25は、図24に示すXXV-XXV線における断面図である。
 図24および図25に示すように、部品内蔵基板3aは、樹脂基板5と、樹脂基板5内に設けられたチップ型電子部品14とを含む。
 チップ型電子部品14は、誘電体素体17と、誘電体素体17の一方の側面に設けられた電極18と、誘電体素体17の他方の側面に設けられた電極19とを含む。
 上記のように形成された部品内蔵基板3aの製造方法について説明する。図26は、部品内蔵基板3aの製造工程を示す断面図である。この図26に示すように、樹脂層30,35,38,40,44,63,64,65を台56上に順次積層する。樹脂層30,35,38,40,44は、上記実施の形態1と同様に形成されている。樹脂層30,35,38,40,44を加圧した状態で熱処理を施す。
 図27は、樹脂層63を示す平面図である。この図27に示すように、樹脂層63には、貫通孔66(第1貫通孔)が形成されている。図28は、樹脂層63上に樹脂層64を積層した状態における平面図である。この図28に示すように、樹脂層(突出部形成層)64には、貫通孔67(挿入孔の一部であり第2貫通孔である)が形成されている。貫通孔67はほぼ長方形形状に形成されている。
 貫通孔67は、縁部本体68と、縁部本体68に設けられた複数の突出部69とを有するように形成されている。言い換えると、縁部本体68は、突出部69がない場合の貫通孔67の外形である。縁部本体68は、長方形形状に形成されており、各突出部69同士を接続するように延びる。縁部本体68によって囲まれる領域は、貫通孔66の開口領域よりも小さい。具体的には、樹脂層63,64の積層方法の上方から樹脂層63,64を平面視すると、縁部本体68は、貫通孔66内に位置する。また、縁部本体68と、チップ型電子部品14とを平面視すると、縁部本体68の形成領域の方がチップ型電子部品14の外形よりも大きい。なお、縁部本体68とチップ型電子部品14の外形とは平面視で略同じ大きさとしてもよい。
 樹脂層64と樹脂層63とを積層した状態で平面視すると、樹脂層64には、貫通孔66よりも内側に張り出す環状張出部73が形成されている。貫通孔67の開口部縁部は、互いに対向する2つの長辺部と、互いに対向する2つの短辺部とを含み、突出部69は、各長辺部に2つ設けられている。各長辺部に形成された突出部69同士は、互いに間隔をあけて配置されている。突出部69は、対向する長辺部にむけて突出するように形成されており、貫通孔67の開口領域(面積)を狭めるように設けられている。
 図29は、樹脂層63,64,65を積層した状態において、樹脂層65を示す平面図である。この図29に示すように、樹脂層65(突出部形成層)には、貫通孔70(挿入孔の一部であり第3貫通孔である)が形成されている。
 貫通孔70は、縁部本体71と、縁部本体71に形成された複数の突出部72とを有するように形成されている。言い換えると、縁部本体71は、突出部72がない場合の貫通孔70の外形である。縁部本体71も、樹脂層64と同様に長方形形状に形成されており、縁部本体71は、互いに対向する2つの長辺部と、互いに対向する2つの短辺部とを含む。突出部72は、縁部本体71の各辺部に形成されている。
 樹脂層64と樹脂層65とを積層した状態で、縁部本体71と縁部本体68とを見ると、縁部本体71と縁部本体68とは互いに略一致する。樹脂層63に形成された貫通孔66と、縁部本体71とを平面視すると、縁部本体71は、貫通孔66内に位置する。樹脂層65には、貫通孔66の開口縁部よりも内側に張り出す環状張出部74が形成され、突出部72は環状張出部74から突出するように形成されている。
 突出部72と、突出部69とを上方から平面視すると、突出部72と突出部69とは、貫通孔70,66の開口縁部に沿って、積層方向から見て重ならないように配置され、かつ、互いに交互となるように配置されている。図30は、図29に示すXXX-XXX線における断面図である。この図30に示すように、貫通孔66と貫通孔67と貫通孔70とによって、チップ型電子部品14が収容されるキャビティ75が形成される。
 ここで、図29に示されるように、樹脂層63に形成された貫通孔66と、樹脂層64に形成された貫通孔67と、縁部本体71とを平面視すると、縁部本体71および貫通孔67は、貫通孔66内に位置する。このため、本実施の形態2においても、樹脂層64,65と、樹脂層63とが相対的に位置ずれしたとしても、樹脂層63の上面が、樹脂層64,65内に張り出すことを抑制することができる。このため、チップ型電子部品14を良好にキャビティ75内に挿入することができ、部品内蔵基板3aの歩留まりを向上させることができる。
 図31は、図26に示す製造工程後の工程を示す断面図である。この図31に示すように、樹脂層65上にチップ型電子部品14を配置する。図32は、図31に示す製造工程の平面図である。
 この図31および図32に示すように、チップ型電子部品14の上方から縁部本体71と、縁部本体68と、チップ型電子部品14とを平面視すると、チップ型電子部品14は、縁部本体71,68よりも小さい。チップ型電子部品14は、複数の突出部72によって支持される。突出部72は、貫通孔67の各辺部に設けられているため、チップ型電子部品14が良好に支持される。
 図33は、図31に示す製造工程後の工程を示す断面図である。この図33に示すように、チップ型電子部品14がキャビティ75内に押し込まれる。この際、チップ型電子部品14の周面は、樹脂層63に形成された突出部69と、樹脂層65に形成された突出部72とによって良好に支持される。また、貫通孔66と貫通孔67よりも大きく形成することで、突出部69または突出部67,72の両方の変形を許容するスペースを確保することができる。これにより、突出部69,72がチップ型電子部品14に押し込まれたときの反発力によってチップ型電子部品14が搬送時等にキャビティ75から外れてしまうことを防止できる。また、突出部65と突出部72は積層方向から見て重なっていないので、突出部の厚みが厚くなりすぎることがなく、チップ型電子部品14が挿入しにくくなることもない。また、複数の突出部69がチップ型電子部品14の長辺部を押圧するため、チップ型電子部品14を良好に保持することができる。また、高さ方向に異なる位置にある突出部65と突出部72によって立体的にチップ型電子部品14を保持することができ、さらに保持力が高めることができる。
 以上のように本発明の実施の形態について説明を行なったが、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。さらに、上記数値などは、例示であり、上記数値および範囲にかぎられない。
 例えば、突出部形成層は2つの樹脂層からなる例を開示したが、これに限定されるものではなく、3つ以上の樹脂層にそれぞれ貫通孔および突出部を形成したものであってもよい。また、第1貫通孔が形成された第1樹脂層の下層に、第1貫通孔と重なる第4貫通孔が形成された第4樹脂層を形成してもよい。
 本発明は、部品内蔵基板の製造方法に適用することができる。
 3,3a 部品内蔵基板、4 搭載面、5 樹脂基板、6 表面導体、8 内部導体、9 接合部、13 チップ型電子部品、15 内部配線、16 ビア、20,25,28,29 電極、27 誘電体素体、30,35,38,40,44,47,49,51,53 樹脂層、31,36,39,41,45,48,50,52,54 樹脂シート、32 ビアホール、33 ペースト、34 ホール、42,46 穴部。

Claims (10)

  1.  第1樹脂層と、1以上の突出部形成層とを含む複数の樹脂層を複数積層した積層体、ならびに前記積層体に内蔵されるチップ型電子部品を備える部品内蔵基板の製造方法であって、
    第1貫通孔が形成された前記第1樹脂層を準備する工程と、
     開口縁部に複数の突出部を有する挿入孔を備えた前記突出部形成層を前記第1樹脂層上に積層する工程と、
     前記第1樹脂層と前記突出部形成層との積層方向に前記第1貫通孔と前記挿入孔とが連通することで形成されたキャビティ内に前記チップ型電子部品を挿入する工程と、
     前記複数の樹脂層を加熱して、前記第1樹脂層と前記突出部形成層とを一体化して前記積層体を得る工程と、
     を備え、
     前記挿入孔は、前記突出部を接続するように延びる縁部本体と、前記縁部本体の開口領域を狭めるように前記縁部本体から突出する前記突出部とを有するように形成され、
     前記縁部本体によって囲まれる領域よりも、前記第1貫通孔の開口部の方が大きい、部品内蔵基板の製造方法。
  2.  前記縁部本体によって囲まれる領域は、前記チップ型電子部品の積層方向から見た外形よりも大きく、
     前記第1貫通孔の開口の大きさは、前記チップ型電子部品の積層方向から見た外形よりも大きい、請求項1に記載の部品内蔵基板の製造方法。
  3.  前記突出部形成層は、第2貫通孔が形成された第2樹脂層と、第3貫通孔が形成された第3樹脂層とを含み、
     前記挿入孔は、前記第2貫通孔と前記第3貫通孔とを含み、
     前記突出部は、前記第2貫通孔の開口領域を狭めるように前記第2貫通孔の開口縁部から突出する第1突出部と、前記第3貫通孔の開口領域を狭めるように前記第3貫通孔の開口縁部から突出する第2突出部とを含み、
     前記第1突出部と前記第2突出部とは互いに、積層方向から見て重ならないように配置されているものを含む、請求項1または請求項2に記載の部品内蔵基板の製造方法。
  4.  前記第1突出部と前記第2突出部とは、前記挿入孔の開口縁部の延びる方向に交互に設けられた、請求項3に記載の部品内蔵基板の製造方法。
  5.  前記第2貫通孔の開口部は、長辺部と短辺部とを含む長方形形状に形成され、
     前記第1突出部は、前記長辺部に複数形成された、請求項3または請求項4に記載の部品内蔵基板の製造方法。
  6.  前記第3樹脂層は、前記第2樹脂層上に積層され、
     前記第3貫通孔の開口部は、長方形形状に形成され、前記第3貫通孔の開口縁部は、複数の辺部を含み、
     前記第2突出部は、前記第3貫通孔の開口縁部の各辺部に設けられた、請求項3から請求項5のいずれかに記載の部品内蔵基板の製造方法。
  7.  第1樹脂層と、2以上の突出部形成層とを含む複数の樹脂層を複数積層した積層体、ならびに前記積層体に内蔵されるチップ型電子部品を備える部品内蔵基板の製造方法であって、
    第1貫通孔が形成された第1樹脂層を準備する工程と、
     前記第1樹脂層上に第2貫通孔が形成された第2樹脂層を積層する工程と、
     前記第2樹脂層上に第3貫通孔が形成された第3樹脂層を積層する工程と、
     前記第1貫通孔と前記第2貫通孔と前記第3貫通孔とが前記第1樹脂層と前記第2樹脂層と前記第3樹脂層との積層方向に配列することで形成されたキャビティにチップ型電子部品を挿入する工程と、
     前記チップ型電子部品を前記キャビティに挿入した後、前記第1樹脂層と前記第2樹脂層と前記第3樹脂層とを加熱して前記第1樹脂層と前記第2樹脂層と前記第3樹脂層とを一体化する工程と、
     を備え、
     前記第2樹脂層は、前記第2貫通孔の開口領域を狭めるように前記第2貫通孔の開口縁部に形成された第1突出部を含み、
     前記第3樹脂層は、前記第3貫通孔の開口領域を狭めるように前記第3貫通孔の開口縁部に形成された第2突出部を含み、
     前記第1突出部と前記第2突出部とは、互いに、前記第2貫通孔の開口縁部の延びる方向にずれた、部品内蔵基板の製造方法。
  8.  前記第1突出部と前記第2突出部とは、積層方向から見て重ならないように配置されているものを含む、請求項7に記載の部品内蔵基板の製造方法。
  9.  前記第2貫通孔の開口縁部は、長辺部と短辺部とを含み、
     前記第1突出部は、前記長辺部に複数形成された、請求項7または請求項8に記載の部品内蔵基板の製造方法。
  10.  前記第3樹脂層は、前記第2樹脂層上に積層され、
     前記第3貫通孔の開口縁部は、複数の辺部を含み、
     前記第2突出部は、前記第3貫通孔の開口縁部の各辺部に設けられた、請求項7から請求項9のいずれかに記載の部品内蔵基板の製造方法。
PCT/JP2013/053834 2012-02-27 2013-02-18 部品内蔵基板の製造方法 WO2013129154A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-039908 2012-02-27
JP2012039908 2012-02-27

Publications (1)

Publication Number Publication Date
WO2013129154A1 true WO2013129154A1 (ja) 2013-09-06

Family

ID=49082355

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/053834 WO2013129154A1 (ja) 2012-02-27 2013-02-18 部品内蔵基板の製造方法

Country Status (1)

Country Link
WO (1) WO2013129154A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016111358A (ja) * 2014-12-09 2016-06-20 サムソン エレクトロ−メカニックス カンパニーリミテッド. 電子素子内蔵基板及びその製造方法
WO2017010228A1 (ja) * 2015-07-13 2017-01-19 株式会社村田製作所 樹脂基板、部品搭載樹脂基板およびその製造方法
WO2020235957A1 (en) * 2019-05-23 2020-11-26 Samsung Electronics Co., Ltd. Electronic device including connection structure for electrically connecting printed circuit board and housing

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006073763A (ja) * 2004-09-01 2006-03-16 Denso Corp 多層基板の製造方法
JP2008147254A (ja) * 2006-12-06 2008-06-26 Denso Corp 多層基板及び多層基板の製造方法
JP2009246315A (ja) * 2008-04-01 2009-10-22 Kyocera Corp 部品内蔵基板および実装構造体

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006073763A (ja) * 2004-09-01 2006-03-16 Denso Corp 多層基板の製造方法
JP2008147254A (ja) * 2006-12-06 2008-06-26 Denso Corp 多層基板及び多層基板の製造方法
JP2009246315A (ja) * 2008-04-01 2009-10-22 Kyocera Corp 部品内蔵基板および実装構造体

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016111358A (ja) * 2014-12-09 2016-06-20 サムソン エレクトロ−メカニックス カンパニーリミテッド. 電子素子内蔵基板及びその製造方法
WO2017010228A1 (ja) * 2015-07-13 2017-01-19 株式会社村田製作所 樹脂基板、部品搭載樹脂基板およびその製造方法
JPWO2017010228A1 (ja) * 2015-07-13 2017-12-14 株式会社村田製作所 樹脂基板、部品搭載樹脂基板およびその製造方法
US10568209B2 (en) 2015-07-13 2020-02-18 Murata Manufacturing Co., Ltd. Resin substrate, component-mounted resin substrate, and method of manufacturing component-mounted resin substrate
WO2020235957A1 (en) * 2019-05-23 2020-11-26 Samsung Electronics Co., Ltd. Electronic device including connection structure for electrically connecting printed circuit board and housing
US11445597B2 (en) 2019-05-23 2022-09-13 Samsung Electronics Co., Ltd. Electronic device including connection structure for electrically connecting printed circuit board and housing

Similar Documents

Publication Publication Date Title
JP5756515B2 (ja) チップ部品内蔵樹脂多層基板およびその製造方法
US8284561B2 (en) Embedded component package structure
CN204335177U (zh) 电子元器件内置模块
US9484397B2 (en) Component-embedded substrate
JP5660260B2 (ja) 電子部品内蔵モジュール及び通信端末装置
WO2013187117A1 (ja) 高周波モジュール
US9750134B2 (en) Method for producing a printed circuit board with multilayer sub-areas in sections
JP5462450B2 (ja) 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法
WO2013129154A1 (ja) 部品内蔵基板の製造方法
JP5110164B2 (ja) 部品内蔵モジュール及びその製造方法
JP6268791B2 (ja) 樹脂多層基板およびその製造方法
JP5708903B2 (ja) 回路基板およびその製造方法
US9433108B2 (en) Method of fabricating a circuit board structure having an embedded electronic element
JP5641072B2 (ja) 回路基板
JP5574068B2 (ja) 部品内蔵基板
JP2014225504A (ja) 樹脂多層基板の製造方法
JP5574067B2 (ja) 部品内蔵基板
JP6070290B2 (ja) 樹脂多層部品およびその製造方法
WO2010125858A1 (ja) 樹脂多層回路基板及び樹脂多層回路基板の製造方法
JP2010141029A (ja) プリント配線板及びその製造方法
JP5825171B2 (ja) 電子装置およびその製造方法
WO2016080141A1 (ja) 部品内蔵基板および部品内蔵基板の製造方法
JP2009158641A (ja) 部品内蔵モジュールの製造方法
JP2011071360A (ja) 回路基板の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13755867

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13755867

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP