JP6418099B2 - 電子部品内蔵基板 - Google Patents

電子部品内蔵基板 Download PDF

Info

Publication number
JP6418099B2
JP6418099B2 JP2015155196A JP2015155196A JP6418099B2 JP 6418099 B2 JP6418099 B2 JP 6418099B2 JP 2015155196 A JP2015155196 A JP 2015155196A JP 2015155196 A JP2015155196 A JP 2015155196A JP 6418099 B2 JP6418099 B2 JP 6418099B2
Authority
JP
Japan
Prior art keywords
electronic component
substrate
component built
built
embedded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015155196A
Other languages
English (en)
Other versions
JP2016105453A (ja
Inventor
服部　和生
和生 服部
力 藤本
力 藤本
高橋　優
優 高橋
長一朗 藤居
長一朗 藤居
裕文 足立
裕文 足立
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to PCT/JP2015/073660 priority Critical patent/WO2016035590A1/ja
Priority to KR1020177005344A priority patent/KR101972797B1/ko
Priority to CN201580046624.XA priority patent/CN106688315B/zh
Publication of JP2016105453A publication Critical patent/JP2016105453A/ja
Priority to US15/444,425 priority patent/US10356908B2/en
Application granted granted Critical
Publication of JP6418099B2 publication Critical patent/JP6418099B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0133—Elastomeric or compliant polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Chemical & Material Sciences (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)

Description

この発明は、基板と、基板の主面に実装された電子部品と、その電子部品を埋設した埋設層とを備える電子部品内蔵基板に関するものである。
近年、携帯型電子機器の薄型化を受けて、国際公開第２０１１／１３５９２６号（特許文献１）のように、基板内部に電子部品を埋設することにより基板の薄型化を図った電子部品内蔵基板が提案されている。
図４４は、特許文献１に記載されている電子部品内蔵基板１００の断面図である。図４４に記載の電子部品内蔵基板１００では、基板１０８に電子部品１０１、１０２が実装されており、それらの電子部品１０１、１０２を埋設した埋設層１０９が形成されている。
このような電子部品内蔵基板１００は、軽量であり、かつセラミック基板のように高温焼成を伴わないため、内蔵する電子部品に制約が少ないという利点がある。
ここで、特許文献１に記載の電子部品内蔵基板１００の埋設層１０９に埋設されている電子部品１０１、１０２として、積層セラミックコンデンサを考える。図４５に、積層セラミックコンデンサ２０１の断面図を示す。
積層セラミックコンデンサ２０１は、セラミック積層体２０２と、セラミック積層体２０２の表面に設けられる第１の外部電極２０３および第２の外部電極２０４と、を備える。セラミック積層体２０２は、セラミック誘電体層２０５が第１の内部電極２０６と第２の内部電極２０７との間に挿入されてなるコンデンサ素子が、並列接続されて積層されたものである。そのような積層セラミックコンデンサ２０１は、信頼性および耐久性に優れ、小型大容量を実現することができる。
小型大容量の積層セラミックコンデンサ２０１は、セラミック積層体２０２を構成するセラミック誘電体層２０５の材料として、チタン酸バリウムを基本材料とする高誘電率のセラミック材料を用いることが多い。そのようなセラミック積層体２０２を備える積層セラミックコンデンサ２０１に電圧を印加すると、電歪効果および逆圧電効果により、印加された電圧の大きさに応じた歪みがセラミック積層体２０２に発生する。それに伴い、セラミック積層体２０２が、積層方向への膨張、積層方向と直交する面方向への収縮を繰り返す。
近年、積層セラミックコンデンサ２０１の小型化・薄層化の進展に伴い、誘電体に印加される電界強度が高くなったため、上記のセラミック積層体２０２の歪みの度合いも大きくなっている。
ここで、図４６（Ａ）に示すように、積層セラミックコンデンサ２０１が、接続部材Ｓにより基板Ｂに実装された場合を考える。積層セラミックコンデンサ２０１に電圧が印加されると、図４６（Ｂ）に示すように、セラミック積層体２０２に発生した歪みが、接続部材Ｓを介して積層セラミックコンデンサ２０１に固着されている基板Ｂを振動させる。
このような基板Ｂの振動は、基板Ｂに例えばショックセンサなどの加速度センサが実装されていた場合、加速度センサの誤作動を引き起こす可能性がある。
また、その振動数が可聴域である２０Ｈｚ〜２０ｋＨｚである場合、可聴音として人間の耳に認識される。この現象は「鳴き（ａｃｏｕｓｔｉｃ ｎｏｉｓｅ）」とも言われ、電子機器の静寂化に伴い、ノートパソコン、携帯電話、デジタルカメラなどの様々なアプリケーションの電源回路などにおける設計の課題となっている。
国際公開第２０１１／１３５９２６号
積層セラミックコンデンサ２０１を上記のように基板Ｂに接続部材Ｓにより実装し、さらに特許文献１に記載のように埋設層に埋設した場合、接続部材Ｓと埋設層とが共にセラミック積層体２０２の歪みを基板Ｂに伝達することが考えられる。その場合、前述の基板Ｂの振動が大きくなり、また可聴音が大きくなることが懸念される。
そこで、この発明の目的は、埋設層内の電子部品に電圧が印加され、電子部品に歪みが発生したとしても、基板の振動が低減され、さらに基板の振動による可聴音の発生が防止または低減された電子部品内蔵基板を提供することである。
この発明では、埋設層内の電子部品に電圧が印加され、電子部品に歪みが発生したとしても、基板の振動を低減し、さらに振動による可聴音の発生を防止または低減するため、基板の弾性率についての改良が図られる。さらに、この発明では、上記の目的のため、基板の厚み、埋設層の厚み、および電子部品の高さの関係、電子部品の配置の仕方、または埋設層の形状についての改良が図られる。
この発明に係る電子部品内蔵基板は、基板と、基板の主面に実装された第１の電子部品と、基板の主面に設けられ、第１の電子部品を埋設する埋設層と、を備えている。
第１の電子部品は、セラミック積層体と、外部電極とを備える積層セラミックコンデンサを含んでいる。セラミック積層体は、交互に積層されたセラミック誘電体層と内部電極とを含む積層部と、積層部を間に挟む第１の側部および第２の側部とを有し、かつ互いに対向する２つの端面と、２つの端面を接続する側面とを有している。外部電極は、内部電極と接続され、セラミック積層体の表面に設けられている。基板の主面に直交する方向である厚み方向において、第１の側部は、積層部と基板の主面との間に位置している。そして、埋設層の弾性率は、基板の弾性率よりも小さい。
上記の電子部品内蔵基板では、埋設層内の第１の電子部品に電圧が印加され、第１の電子部品に歪みが発生したとしても、可聴周波数域内での基板の振動が低減され、延いては基板の振動による可聴音の発生が防止または低減される。なお、ここで言う可聴周波数域とは、前述のように２０Ｈｚ〜２０ｋＨｚの周波数域である。
この発明に係る電子部品内蔵基板は、以下の特徴を備えることが好ましい（第１の好ましい形態）。すなわち、厚み方向における電子部品内蔵基板の中央面が、セラミック積層体を通る位置にある。
ここで、厚み方向における電子部品内蔵基板の中央面とは、電子部品内蔵基板の内部において、電子部品内蔵基板の一方主面からの距離と、他方主面からの距離とが等しくなるように想定した面を指す。
上記の電子部品内蔵基板では、第１の電子部品に歪みが発生したとしても、電子部品内蔵基板の厚み方向における中央面より上側部分と下側部分とは、互いの振動を打ち消し合う。したがって、可聴周波数域内での基板の振動が低減され、延いては基板の振動による可聴音の発生が防止または低減される。
この発明に係る電子部品内蔵基板の第１の好ましい形態は、以下の特徴を備えることが好ましい（第２の好ましい形態）。すなわち、厚み方向において、セラミック積層体の第１の側部の厚みは、第２の側部の厚みより厚い。
上記の電子部品内蔵基板の第２の好ましい形態では、積層部と基板との距離を長くすることができる。この場合、基板の厚み、埋設層の厚み、および第１の電子部品の高さの関係が調整しやすくなる。すなわち、厚み方向における電子部品内蔵基板の中央面が、積層体を通る位置にあるように設計しやすくなる。したがって、可聴周波数域内での基板の振動の低減が容易となり、延いては基板の振動による可聴音の発生の防止または低減が容易となる。
また、例えば特開２０１３−６５８２０号公報に記載されているように、第１の電子部品を基板に接続するための接続部材の頂上の基板からの高さと、積層部の高さとの関係を調整することにより、可聴周波数域内での基板の振動の低減をさらに効果的に行なうことができる。
この発明に係る電子部品内蔵基板の第１の好ましい形態は、以下の特徴を備えることも好ましい（第３の好ましい形態）。すなわち、第１の電子部品は、外部電極に接続された電極端子をさらに備え、電極端子は、基板に接続されている。
上記の電子部品内蔵基板の第３の好ましい形態では、第２の好ましい形態と同じく、積層部と基板との距離を長くすることができ、基板の厚み、埋設層の厚み、および第１の電子部品の高さの関係が調整しやすくなる。したがって、第２の好ましい形態と同様の効果を得ることができる。
また、例えば特開２０１０−１２３６１４号公報に記載されているように、電極端子の形状を調整することにより、可聴周波数域内での基板の振動の低減をさらに効果的に行なうことができる。
この発明に係る電子部品内蔵基板の第１の好ましい形態は、以下の特徴を備えることも好ましい（第４の好ましい形態）。すなわち、第１の電子部品は、第１の側部と基板との間に位置するインターポーザをさらに備え、インターポーザは、基板に接続されている。
上記の電子部品内蔵基板の第４の好ましい形態では、第２および第３の好ましい形態と同じく、積層部と基板との距離を長くすることができ、基板の厚み、埋設層の厚み、および第１の電子部品の高さの関係が調整しやすくなる。したがって、第２および第３の好ましい形態と同様の効果を得ることができる。
また、例えば特開２０１２−２０４５７２号公報に記載されているように、インターポーザに対する積層セラミックコンデンサの接続方向を規定する、あるいはインターポーザを特定の構造とすることにより、可聴周波数域内での基板の振動の低減をさらに効果的に行なうことができる。
この発明に係る電子部品内蔵基板の第１ないし第４の好ましい形態は、以下の特徴を備えることが好ましい（第５の好ましい形態）。すなわち、厚み方向において、電子部品内蔵基板の中央面は、第１の電子部品の積層部の中央面と、セラミック積層体の第２の側部との間に位置している。
ここで、厚み方向における第１の電子部品の積層部の中央面とは、基板に接続された状態における第１の電子部品の積層部の、基板の主面に平行で、かつ最も近い側面からの距離と、基板の主面に平行で、かつ最も遠い側面からの距離とが等しくなるように、積層部の内部に想定した面を指す。後述する厚み方向における第２の電子部品の積層部の中央面も、上記と同様に定義される。さらに、基板の主面に平行であるとは、厳密に平行であることを意味するものではなく、側面に凹凸がある場合や、側面が若干傾いている場合であっても、巨視的に見て平行と見なせる位置関係にあることを指す。
上記の電子部品内蔵基板の第５の好ましい形態では、電子部品内蔵基板の中央面より上側部分と下側部分とは、より効果的に互いの振動を打ち消し合う。したがって、可聴周波数域内での基板の振動が確実に低減され、延いては基板の振動による可聴音の発生が確実に防止または低減される。
この発明に係る電子部品内蔵基板は、以下の特徴を備えることも好ましい（第６の好ましい形態）。すなわち、この発明に係る電子部品内蔵基板は、基板の主面に実装され、埋設層に埋設された第２の電子部品をさらに備えている。
第２の電子部品は、セラミック積層体と、外部電極とを備える積層セラミックコンデンサを含んでいる。セラミック積層体は、交互に積層されたセラミック誘電体層と内部電極とを含む積層部と、積層部を間に挟む一対の側部とを有し、かつ互いに対向する２つの端面と、２つの端面を接続する側面とを有している。外部電極は、内部電極と接続され、セラミック積層体の表面に設けられている。
第１の電子部品のセラミック積層体の側面と、第２の電子部品のセラミック積層体の側面とは、埋設層を介して互いに対向している。基板の主面に直交する方向である厚み方向において、第１の電子部品の積層部の中央面と基板の主面との間隔は、第２の電子部品の積層部の中央面と基板の主面との間隔より広くなっている。そして、厚み方向において、電子部品内蔵基板の中央面は、第１の電子部品の積層部の中央面と、第２の電子部品の積層部の中央面との間に位置している。
上記の電子部品内蔵基板の第６の好ましい形態では、電子部品内蔵基板の中央面は、第１の電子部品の積層部の中央面より基板側に位置し、かつ第２の電子部品の積層部の中央面より埋設層の外表面側に位置していることになる。
上記の位置関係において、第１の電子部品に電圧が印加されると、第１の電子部品に発生した歪みは、電子部品内蔵基板の中央面より基板側の部分に、基板の他方主面を凹面に変形させるような曲げモーメントを発生させる。一方、第２の電子部品に電圧が印加されると、第２の電子部品に発生した歪みは、電子部品内蔵基板の中央面より埋設層の外表面側の部分に、埋設層の外表面を凹面に変形させるような曲げモーメントを発生させる。
すなわち、電子部品内蔵基板の中央面が、上記の位置にあるとき、第１の電子部品および第２の電子部品に歪みが発生したとしても、電子部品内蔵基板の中央面より基板側の部分と埋設層の外表面側の部分とが、互いの曲げモーメントを打ち消し合い、その結果として曲げモーメントに基づく変形による振動を打ち消し合う。したがって、第１の電子部品および第２の電子部品の各積層部の中央面と電子部品内蔵基板の中央面との位置関係が上記の条件を満足することにより、可聴周波数域内での基板の振動が低減され、延いては基板の振動による可聴音の発生が防止または低減される。
この発明に係る電子部品内蔵基板の第６の好ましい形態は、以下の特徴を備えることが好ましい（第７の好ましい形態）。すなわち、厚み方向において、第１の電子部品の積層部の中央面と電子部品内蔵基板の中央面との間隔は、第２の電子部品の積層部の中央面と電子部品内蔵基板の中央面との間隔より短い。
例えば、第１の電子部品は、第２の電子部品より厚み方向における幅が大きく、電圧印加時における歪みの度合いが、第２の電子部品より大きいとすると、電子部品内蔵基板の中央面より基板側の部分に発生する曲げモーメントは、電子部品内蔵基板の中央面より埋設層の外表面側の部分に発生する曲げモーメントより大きくなる。
上記の電子部品内蔵基板の第７の好ましい形態では、厚み方向において、第１の電子部品の積層部の中央面と電子部品内蔵基板の中央面との間隔は、第２の電子部品の積層部の中央面と電子部品内蔵基板の中央面との間隔より短くしている。そのようにすることで、電子部品内蔵基板の中央面より基板側の部分を変形させようとする曲げモーメントと、電子部品内蔵基板の中央面より埋設層の外表面側の部分を変形させようとする曲げモーメントの釣り合いを効果的に取ることができる。
すなわち、電子部品内蔵基板の中央面より基板側の部分と埋設層の外表面側の部分とが、効果的に互いの曲げモーメントに基づく変形による振動を打ち消し合う。したがって、第１の電子部品および第２の電子部品の各積層部の中央面と電子部品内蔵基板の中央面との位置関係が上記の条件を満足することにより、可聴周波数域内での基板の振動がさらに低減され、延いては基板の振動による可聴音の発生が効果的に防止または低減される。
この発明に係る電子部品内蔵基板は、以下の特徴を備えることも好ましい（第８の好ましい形態）。すなわち、この発明に係る電子部品内蔵基板は、基板の主面に実装され、埋設層に埋設された第２の電子部品をさらに備えている。
第２の電子部品は、セラミック積層体と、外部電極とを備える積層セラミックコンデンサを含んでいる。セラミック積層体は、交互に積層されたセラミック誘電体層と内部電極とを含む積層部と、積層部を間に挟む一対の側部とを有し、かつ互いに対向する２つの端面と、２つの端面を接続する側面とを有している。外部電極は、内部電極と接続され、セラミック積層体の表面に設けられている。
第１の電子部品のセラミック積層体の側面と、第２の電子部品のセラミック積層体の側面とは、埋設層を介して互いに対向している。そして、第１の電子部品のセラミック積層体におけるセラミック誘電体層と内部電極との積層方向と、第２の電子部品のセラミック積層体におけるセラミック誘電体層と内部電極との積層方向とは、互いに直交している。
上記の電子部品内蔵基板の第８の好ましい形態では、それぞれの電子部品に電圧が印加された際に、第１の電子部品に発生する歪みが埋設層に伝達されて発生する振動と、第２の電子部品に発生する歪みが埋設層に伝達されて発生する振動とが、互いに打ち消し合う。
すなわち、埋設層に埋設されているそれぞれの電子部品に、電圧の印加による歪みが発生したとしても、埋設層を介した振動の伝達を低減することができる。したがって、電子部品内蔵基板の回路上で、第１の電子部品と第２の電子部品とを上記のように配置することにより、可聴周波数域内での基板の振動が低減され、延いては基板の振動による可聴音の発生が防止または低減される。
この発明に係る電子部品内蔵基板の第８の好ましい形態は、以下の特徴を備えることが好ましい（第９の好ましい形態）。すなわち、第１の電子部品と第２の電子部品とは、導電パターンを介して直接接続されている。なお、第１の電子部品と第２の電子部品との接続は、並列接続または直列接続のいずれでもよい。
上記の電子部品内蔵基板の第９の好ましい形態では、第１の電子部品と第２の電子部品とに印加される電圧は、実質的に位相のずれがない。すなわち、第１の電子部品に発生する歪みが埋設層に伝達されて発生する振動と、第２の電子部品に発生する歪みが埋設層に伝達されて発生する振動とが、互いに確実に打ち消し合う。したがって、電子部品内蔵基板の回路上で、第１の電子部品と第２の電子部品とを上記のように配置することにより、可聴周波数域内での基板の振動が確実に低減され、延いては基板の振動による可聴音の発生が確実に防止または低減される。
この発明に係る電子部品内蔵基板の第８または第９の好ましい形態は、以下の特徴を備えることが好ましい（第１０の好ましい形態）。すなわち、基板の主面を基準面としたとき、第１の電子部品の積層部の中心の高さが、第２の電子部品の積層部の最低部の高さと最高部の高さとの間にあり、第２の電子部品の積層部の中心の高さが、第１の電子部品の積層部の最低部の高さと最高部の高さとの間にある。
ここで、基板の主面を基準面としたときの第１の電子部品の積層部の最低部の高さと最高部の高さとは、基板に接続された状態における第１の電子部品の積層部の、基板の主面からの高さが最も低い箇所の高さと、最も高い箇所の高さとを指す。第２の電子部品の積層部の最低部の高さと最高部の高さも、上記と同様に定義される。
上記の電子部品内蔵基板の第１０の好ましい形態では、第１の電子部品に発生する歪みが埋設層に伝達されて発生する振動と、第２の電子部品に発生する歪みが埋設層に伝達されて発生する振動とが、すれ違うことなく効果的に干渉する。
すなわち、それぞれの電子部品に発生する歪みが埋設層に伝達されて発生する振動が、互いに確実に打ち消し合う。したがって、電子部品内蔵基板の回路上で、第１の電子部品と第２の電子部品とを上記のように配置することにより、可聴周波数域内での基板の振動が確実に低減され、延いては基板の振動による可聴音の発生が確実に防止または低減される。
この発明に係る電子部品内蔵基板は、以下の特徴を備えることも好ましい（第１１の好ましい形態）。すなわち、埋設層の表面は、凹部を有している。
上記の電子部品内蔵基板の第１１の好ましい形態では、埋設層の外表面に凹部を有するため、その凹部が埋設層を介した第１の電子部品の振動の伝達を抑制する。その結果、可聴周波数域内での電子部品内蔵基板の大きな振動が抑制される。したがって、第１の電子部品の電圧印加時の歪みに伴って発生する可聴周波数域内での基板の振動が低減され、延いては基板の振動による可聴音の発生が防止または低減される。
この発明に係る電子部品内蔵基板の第１１の好ましい形態は、以下の特徴を備えることが好ましい（第１２の好ましい形態）。すなわち、凹部は、第１の電子部品の電圧印加時の歪みに伴って発生する基板の振動を、可聴周波数域内において小さくするように設けられている。
上記の電子部品内蔵基板の第１２の好ましい形態では、凹部が埋設層を介した第１の電子部品の振動の伝達を効果的に抑制する。その結果、可聴周波数域内での基板の大きな振動が効果的に抑制される。したがって、第１の電子部品の電圧印加時の歪みに伴って発生する可聴周波数域内での基板の振動がさらに低減され、延いては基板の振動による可聴音の発生がさらに防止または低減される。
この発明に係る電子部品内蔵基板の第１２の好ましい形態は、以下の特徴を備えることが好ましい（第１３の好ましい形態）。すなわち、凹部は、基板の主面を基準面としたとき、凹部の最低部の高さが第１の電子部品の積層部の中心の高さより低い。
ここで、基板の主面を基準面としたときの凹部の最低部の高さとは、凹部の底部における、基板の主面からの高さが最も低い箇所の高さを指す。
上記の電子部品内蔵基板の第１３の好ましい形態では、凹部の最低部の高さが第１の電子部品の積層部の中心の高さより低くなっているため、埋設層のうち大きく変形する部分が他の部分から分離されており、埋設層を介した第１の電子部品の振動の伝達をより効果的に抑制することができる。したがって、第１の電子部品の電圧印加時の歪みに伴って発生する基板の振動が確実に低減され、延いては基板の振動による可聴音の発生が確実に防止または低減される。
この発明に係る電子部品内蔵基板の第１１ないし第１３の好ましい形態は、以下の特徴を備えることが好ましい（第１４の好ましい形態）。すなわち、凹部は、埋設層より弾性率が高く、かつ凹部の体積の少なくとも一部を占める挿入部材をさらに備えている。
上記の電子部品内蔵基板の第１４の好ましい形態では、凹部が埋設層より弾性率が高く、かつ凹部の体積の少なくとも一部を占める挿入部材を備えているため、埋設層中を伝わる第１の電子部品の振動の波形が挿入部材の部分で乱される。
すなわち、埋設層を介した第１の電子部品の振動の伝達をより効果的に抑制することができる。したがって、第１の電子部品の電圧印加時の歪みに伴って発生する基板の振動が確実に低減され、延いては基板の振動による可聴音の発生が確実に防止または低減される。
また、凹部内に埋設層より弾性率の高い挿入部材が挿入されることにより、部分的に薄くなった埋設層の厚みを、凹部が形成されていない状態に近づけることができる。そのため、耐湿性や電子部品内蔵基板の剛性を、凹部が形成されただけの状態から向上させることができる。
この発明に係る電子部品内蔵基板では、埋設層内の第１の電子部品に電圧が印加され、第１の電子部品に歪みが発生したとしても、可聴周波数域内での基板の振動が低減され、延いては基板の振動による可聴音の発生が防止または低減される。
この発明に係る電子部品内蔵基板の第１の実施形態である電子部品内蔵基板１の上面図である。 図１に示した電子部品内蔵基板１の断面図である。（Ａ）は図１のＹ１−Ｙ１線を含む面の矢視断面図である。（Ｂ）は図１のＸ１−Ｘ１線を含む面の矢視断面図である。 図１に示した電子部品内蔵基板１において、第１の電子部品１０の実装方向を変えた例を説明するための、図２（Ａ）に相当する断面図である。 図１に示した電子部品内蔵基板１において、埋設層Ｒが樹脂材料部ＲＭと、その表面に設けられた導電材料部ＣＭとを含む例を説明するための、図２（Ａ）に相当する断面図である。 図１に示した電子部品内蔵基板１に設けられた埋設層Ｒの厚みと音圧との関係を、シミュレーションにより求めた結果を示すグラフである。 図１に示した電子部品内蔵基板１の第１の変形例としての電子部品内蔵基板１−１の、図１に相当する上面図である。 図６に示した電子部品内蔵基板１−１の、図２に相当する断面図である。 図１に示した電子部品内蔵基板１の第２の変形例としての電子部品内蔵基板１−２の、図１に相当する上面図である。 図８に示した電子部品内蔵基板１−２の、図２に相当する断面図である。 図１および図２に示した電子部品内蔵基板１の製造方法の一例を説明するためのもので、実装工程を模式的に示す図である。 図１および図２に示した電子部品内蔵基板１の製造方法の一例を説明するためのもので、埋設層形成工程を模式的に示す図である。 この発明に係る電子部品内蔵基板の第２の実施形態である電子部品内蔵基板１Ａの上面図である。 図１２に示した電子部品内蔵基板１Ａの断面図である。（Ａ）は図１２のＹ１−Ｙ１線を含む面の矢視断面図である。（Ｂ）は図１２のＸ１−Ｘ１線を含む面の矢視断面図である。 図１２に示した電子部品内蔵基板１Ａにおいて、埋設層Ｒが樹脂材料部ＲＭと、その表面に設けられた導電材料部ＣＭとを含む例を説明するための、図１３（Ａ）に相当する断面図である。 図１２に示した電子部品内蔵基板１Ａにおいて、第１の電子部品１０および第２の電子部品２０の少なくとも一方の実装方向を変えた例を説明するための、図１３（Ａ）に相当する断面図である。 図１２に示した電子部品内蔵基板１Ａにおいて、第１の電子部品１０および第２の電子部品２０の相対的な位置を変えた例を説明するための、図１２に相当する上面図である。 図１２および図１３に示した電子部品内蔵基板１Ａの製造方法の一例を説明するためのもので、実装工程を模式的に示す図である。 図１２および図１３に示した電子部品内蔵基板１Ａの製造方法の一例を説明するためのもので、埋設層形成工程を模式的に示す図である。 図１２に示した電子部品内蔵基板１Ａの第１の変形例としての電子部品内蔵基板１Ａ−１の、図１３（Ａ）に相当する断面図である。 図１２に示した電子部品内蔵基板１Ａの第２の変形例としての電子部品内蔵基板１Ａ−２の断面図である。（Ａ）は図１３（Ａ）に相当する断面図である。（Ｂ）は図２０（Ａ）のＸ２１−Ｘ２１線を含む面の矢視断面図である。 図１２に示した電子部品内蔵基板１Ａの第３の変形例としての電子部品内蔵基板１Ａ−３の断面図である。（Ａ）は図１３（Ａ）に相当する断面図である。（Ｂ）は図２１（Ａ）のＸ３１−Ｘ３１線を含む面の矢視断面図である。 この発明に係る電子部品内蔵基板の第３の実施形態である電子部品内蔵基板１Ｂの断面図である。（Ａ）は（Ｂ）のＹ１−Ｙ１線を含む面の矢視断面図である。（Ｂ）は（Ａ）のＺ１−Ｚ１線を含む面の矢視断面図である。 図２２に示した電子部品内蔵基板１Ｂが備える第１の電子部品１０および第２の電子部品２０の、電圧が印加されたときの歪みの状態を説明する概略断面図である。（Ａ）は図２２（Ａ）に相当する概略断面図である。（Ｂ）は図２２（Ｂ）に相当する概略断面図である。 図２２に示した電子部品内蔵基板１Ｂの第１の変形例としての電子部品内蔵基板１Ｂ−１の、図２２（Ｂ）に相当する断面図である。 図２２に示した電子部品内蔵基板１Ｂの第２の変形例としての電子部品内蔵基板１Ｂ−２の、図２２（Ａ）に相当する断面図である。 図２５に示した電子部品内蔵基板１Ｂ−２が備えている第１の電子部品１０、第２の電子部品２０および第３の電子部品３０の、電圧が印加されたときの歪みの状態を説明する概略断面図である。 図２５に示した電子部品内蔵基板１Ｂ−２のさらなる変形例の、図２２（Ａ）に相当する断面図である。 図２２に示した電子部品内蔵基板１Ｂの第３の変形例としての電子部品内蔵基板１Ｂ−３の、図２２（Ａ）に相当する断面図である。 この発明に係る電子部品内蔵基板の第４の実施形態である電子部品内蔵基板１Ｃの上面図である。 図２９に示した電子部品内蔵基板１Ｃの断面図である。（Ａ）は図２９のＹ１−Ｙ１線を含む面の矢視断面図である。（Ｂ）は図２９のＸ１−Ｘ１線を含む面の矢視断面図である。 図２９および図３０に示した電子部品内蔵基板１Ｃの製造方法の一例を説明するためのもので、実装工程を模式的に示す図である。 図２９および図３０に示した電子部品内蔵基板１Ｃの製造方法の一例を説明するためのもので、埋設層形成工程を模式的に示す図である。 図２９および図３０に示した電子部品内蔵基板１Ｃの製造方法の一例を説明するためのもので、凹部態様決定工程を模式的に示す図である。 図２９および図３０に示した電子部品内蔵基板１Ｃの製造方法の一例を説明するためのもので、凹部形成工程を模式的に示す図である。 図２９および図３０に示した電子部品内蔵基板１Ｃの製造方法の別の一例を説明するためのもので、凹部形成工程を基板Ｂが集合体ＡＧである状態で行なった後、電子部品内蔵基板１Ｃに分割する例を模式的に示す図である。 図２９および図３０に示した電子部品内蔵基板１Ｃの製造方法の別の一例を説明するためのもので、集合体ＡＧを個々の基板Ｂを分割した後、それらに凹部形成工程を行なって電子部品内蔵基板１Ｃとする例を模式的に示す図である。 図２９および図３０に示した電子部品内蔵基板１Ｃの第１の変形例としての電子部品内蔵基板１Ｃ−１の上面図である。 図３７に示した電子部品内蔵基板１Ｃ−１の断面図である。（Ａ）は図３７のＹ２−Ｙ２線を含む面の矢視断面図である。（Ｂ）は図３７のＸ２−Ｘ２線を含む面の矢視断面図である。 図２９および図３０に示した電子部品内蔵基板１Ｃの第２の変形例としての電子部品内蔵基板１Ｃ−２の上面図である。 図３９に示した電子部品内蔵基板１Ｃ−２の断面図である。（Ａ）は図３９のＹ２−Ｙ２線を含む面の矢視断面図である。（Ｂ）は図３９のＸ２−Ｘ２線を含む面の矢視断面図である。 図２９および図３０に示した電子部品内蔵基板１Ｃの第３の変形例としての電子部品内蔵基板１Ｃ−３の上面図である。 図４１に示した電子部品内蔵基板１Ｃ−３の断面図である。（Ａ）は図４１のＹ３−Ｙ３線を含む面の矢視断面図である。（Ｂ）は図４１のＸ３−Ｘ３線を含む面の矢視断面図である。 図２９および図３０に示した電子部品内蔵基板１Ｃの第４ないし第６の変形例としての電子部品内蔵基板１Ｃ−４ないし１Ｃ−６の断面図である。（Ａ）は電子部品内蔵基板１Ｃ−４を示す。（Ｂ）は電子部品内蔵基板１Ｃ−５を示す。（Ｃ）は電子部品内蔵基板１Ｃ−６を示す。 背景技術の電子部品内蔵基板１００の断面図である。 この発明が解決しようとする課題を説明するための、積層セラミックコンデンサ２０１の断面図である。 この発明が解決しようとする課題を説明するための、積層セラミックコンデンサ２０１を基板Ｂに実装した状態の断面図である。（Ａ）は電圧が印加されていない状態である。（Ｂ）は電圧が印加されたときの歪みの状態を説明する概略断面図である。
以下にこの発明の実施形態を示して、この発明の特徴とするところをさらに詳しく説明する。
−電子部品内蔵基板の第１の実施形態−
この発明に係る電子部品内蔵基板の第１の実施形態である電子部品内蔵基板１について、図１〜図４を用いて説明する。
＜電子部品内蔵基板の構造＞
図１は、電子部品内蔵基板１の上面図である。図２（Ａ）は図１のＹ１−Ｙ１線を含む面の矢視断面図である。図２（Ｂ）は図１のＸ１−Ｘ１線を含む面の矢視断面図である。
電子部品内蔵基板１は、基板Ｂと、第１の電子部品１０と、埋設層Ｒとを備える。第１の電子部品１０は、実質的に平行な一方主面と他方主面とを有する基板Ｂの一方主面に実装されている。埋設層Ｒは、後述するようにフィラーとしてガラス材料やシリカなどを分散させた樹脂材料を用いて形成される。埋設層Ｒは、基板Ｂの一方主面に、第１の電子部品１０を埋設するように設けられている。埋設層Ｒの弾性率は、基板Ｂの弾性率よりも小さい。なお、埋設層Ｒは、後述する図３のように、樹脂材料部と、その表面に設けられた導電材料部とを含むように形成されてもよい。
基板Ｂは、前述の図４４に相当する多層基板であり、内部電極やビアなどを不図示として、簡略化して図示されている。基板Ｂは、図４４に示される多層基板と同様、絶縁層と、配線層を備えている。絶縁層は、ガラスやシリカなどの織布または不織布と、絶縁性の樹脂とを含んでいる。また、この発明の実施形態では、第１の電子部品１０を強調するため、基板Ｂと、第１の電子部品１０との大きさの関係は、実際のものとは異なっている。
第１の電子部品１０は、セラミック積層体１１と、第１の外部電極１２および第２の外部電極１３とを備える積層セラミックコンデンサを含んでいる。セラミック積層体１１は、積層部ＣＰ１と、積層部ＣＰ１を間に挟む第１の側部Ｐ１１と、第２の側部Ｐ１２とを備える。積層部ＣＰ１は、セラミック誘電体層１４が第１の内部電極１５と第２の内部電極１６との間に挿入されてなるコンデンサ素子が積層された、いわゆる静電容量発現部に相当する。第１の側部Ｐ１１および第２の側部Ｐ１２は、積層部ＣＰ１を外部環境から保護する、いわゆる第１の保護部および第２の保護部に相当する。また、セラミック積層体１１は、対向する２つの端面と、２つの端面を接続する側面とを有する。
ここで、基板Ｂの一方主面に直交する方向を、電子部品内蔵基板１の厚み方向と定義する。そのように定義したとき、基板Ｂに実装された第１の電子部品１０の積層部ＣＰ１における厚み方向の最下面、すなわち、基板Ｂの一方主面に平行かつ最も基板Ｂに近い側面を、最下面ＣＰ１ｌとする。また、積層部ＣＰ１における厚み方向の最上面、すなわち、基板Ｂの一方主面に平行かつ最も基板Ｂから遠い側面を、最上面ＣＰ１ｕとする。そして、最下面ＣＰ１ｌと最上面ＣＰ１ｕとの間の中央を通る中央面をＣＰ１ｍとする。
さらに、それぞれの側面が基板Ｂの一方主面に平行であるとは、厳密に平行であることを意味するものではなく、側面に凹凸がある場合や、側面が若干傾いている場合であっても、巨視的に見て平行と見なせる位置関係にあることを指す。
第１の実施形態においては、第１の電子部品１０は、セラミック積層体１１のコンデンサ素子が積層された方向である積層方向が基板Ｂの一方主面と直交するようにして、基板Ｂに実装されている。そして、厚み方向において、セラミック積層体１１のうち積層部ＣＰ１の下側、すなわち積層部ＣＰ１と基板Ｂの一方主面との間に位置する部分が第１の側部Ｐ１１となり、積層部ＣＰ１の上側が第２の側部Ｐ１２となる。
なお、電子部品内蔵基板１は、図３に示すように、セラミック積層体１１の積層方向が基板Ｂの一方主面に沿うようにして、第１の電子部品１０を基板Ｂに実装してもよい。図３は、図１のＹ１−Ｙ１線を含む面の矢視断面図（図２（Ａ））に相当する。
この場合も、厚み方向において、セラミック積層体１１のうち積層部ＣＰ１の下側、すなわち積層部ＣＰ１と基板Ｂの一方主面との間に位置する部分が第１の側部Ｐ１１となり、積層部ＣＰの上側が第２の側部Ｐ１２となる。
セラミック誘電体層１４が電歪性または逆圧電効果を有することにより、セラミック誘電体層１４を含む第１の電子部品１０は、電圧印加時に歪みが発生する。代表的な電歪性または逆圧電効果を有するセラミック材料としては、例えばチタン酸バリウムを基本材料とする高誘電率のセラミック材料が挙げられる。
第１の実施形態においては、第１の電子部品１０として積層セラミックコンデンサを例示しているが、この発明は、第１の電子部品１０として誘電体層が樹脂材料により構成された積層コンデンサである積層型金属化フィルムコンデンサを用いた場合についても適用できる。
セラミック積層体１１は、互いに対向する２つの端面と、２つの端面を接続する側面とを有する。第１の外部電極１２は第１の内部電極１５と接続され、第２の外部電極１３は、第２の内部電極１６と接続されている。第１の外部電極１２および第２の外部電極１３は、それぞれセラミック積層体１１の表面に設けられる。
図２（Ａ）および（Ｂ）において、第１の電子部品１０は、第１の実装ランドＬ１１および第２の実装ランドＬ１２上に例えばはんだのような接続部材Ｓを用いて接続されている。第１の実装ランドＬ１１および第２の実装ランドＬ１２の材質ならびに接続部材の材質は、既存のものから適宜選択して用いることができる。はんだ以外の接続部剤として、たとえば導電性接着剤、ビア導体などを用いることができる。第１の実装ランドＬ１１および第２の実装ランドＬ１２は、不図示の導電パターンを含んでなる配線上にある。第１の電子部品１０には、この配線を通じて電圧が印加されることになる。
なお、電子部品内蔵基板１は、基板Ｂの厚み、埋設層Ｒの厚み、および第１の電子部品１０の高さの調整による電子部品内蔵基板１の振動の抑制に影響がなければ、複数の第１の電子部品１０が実装されていてもよい。また、同様に電子部品内蔵基板１には、積層セラミックコンデンサ以外の電子部品が実装されていてもよい。
積層セラミックコンデンサを含んでいる第１の電子部品１０は、前述のようにチタン酸バリウムを基本材料とする高誘電率のセラミック材料が用いられることが多いため、電圧印加時の歪みにより振動する虞がある。この振動は、接続部材Ｓを介して第１の電子部品１０に固着されている基板Ｂに伝達されるが、第１の電子部品１０が埋設層Ｒに埋設されている場合には、埋設層Ｒを介しても基板Ｂに伝達される。
埋設層Ｒは歪みの伝達媒体として機能するものの、埋設層Ｒの弾性率を基板Ｂの弾性率より小さくしているので、埋設層Ｒは、歪みの伝達を緩衝する。その結果、埋設層Ｒの弾性率が基板Ｂの弾性率と同じか、それよりも大きい時に比べて、基板Ｂの振動が低減される。
電子部品内蔵基板１の厚みは、基板Ｂの厚みＴBと埋設層Ｒの厚みＴRとの和で表される。ここで、厚み方向における電子部品内蔵基板１の中央面ＭＰは、前述のように電子部品内蔵基板１の一方主面（基板Ｂの外表面）からの距離Ｔ1および他方主面（埋設層Ｒの外表面）からの距離Ｔ2が等しくなるように想定した面として定義される。
そして、電子部品内蔵基板１では、厚み方向において、第１の側部Ｐ１１は、積層部ＣＰ１と基板Ｂの一方主面との間に位置している。さらに、厚み方向における電子部品内蔵基板の中央面ＭＰが、積層部ＣＰ１を通る位置にある。
電子部品内蔵基板１の厚み方向における中央面ＭＰが、積層部ＣＰ１を通る位置にあるとき、第１の電子部品１０に歪みが発生したとしても、電子部品内蔵基板１の厚み方向における中央面ＭＰより上側部分と下側部分とは、互いの振動を打ち消し合う。
電子部品内蔵基板１が振動するのは、電圧印加で歪んだ第１の電子部品１０の端面が、電子部品内蔵基板１を曲げようとするモーメントを発生させるためである。中央面ＭＰが積層部ＣＰ１を通る位置にあるとき、電子部品内蔵基板１の中央面ＭＰより上側部分に働くモーメントと、下側部分に働くモーメントとは、向きが反対となり、かつその大きさが近くなる。
すなわち、中央面ＭＰより上側部分に働くモーメントと、下側部分に働くモーメントとが互いに打ち消し合う。したがって、中央面ＭＰより上側部分と下側部分とが互いの振動を打ち消し合うことになり、電子部品内蔵基板１の振動の発生が抑制されるものと考えられる。
なお、埋設層Ｒは、図４に示すように、樹脂材料部ＲＭと、その表面に設けられた導電材料部ＣＭとを含むように形成されてもよい。図４は、図１のＹ１−Ｙ１線を含む面の矢視断面図（図２（Ａ））に相当する。
樹脂材料部ＲＭは、後述するように、例えばフィラーとしてガラス材料やシリカなどを分散させた絶縁性の樹脂材料を用いて形成することができる。導電材料部ＣＭは、例えば導電性樹脂材料の塗布や、金属材料のスパッタリングなどのいわゆる薄膜形成法などによって形成することができる。この場合、導電材料部ＣＭの外表面が電子部品内蔵基板１の他方主面となる。したがって、厚み方向における電子部品内蔵基板１の中央面ＭＰの位置も、それに合わせて決定される。
ここで、有限要素法に基づくシミュレーションにより、電子部品内蔵基板１の中央面ＭＰが、積層部ＣＰ１を通る位置にあるとき、中央面ＭＰより上側部分と下側部分とが互いの振動を打ち消し合うことを検証した。図５は、基板Ｂの一方主面に設けられた埋設層の厚みＴRと、振動の大きさに対応する音圧（可聴域内に発生する振動のうち、最も大きな振幅を音の大きさに変換したもの）との関係を示すグラフである。
音圧は、第１の電子部品１０のＬ方向（図２（Ｂ）において基板Ｂと水平な方向）に発生した音（いわゆる「鳴き」）の大きさを表している。シミュレーションにおいて、第１の電子部品１０は、第１の内部電極１５および第２の内部電極１６が基板Ｂと平行となるように実装されたものと仮定されている。
また、第１の電子部品１０（積層セラミックコンデンサ）の積層部ＣＰ１の積層方向の厚みは０．４７ｍｍ、第１の側部Ｐ１１の厚みは０．０４ｍｍ、および第２の側部Ｐ１２の厚みは０．０４ｍｍである。さらに、基板Ｂの厚みＴBは０．８ｍｍ、基板Ｂの弾性率ＥBは２０ＧＰａ、および基板Ｂの一方主面を基準面とした積層部ＣＰ１の積層方向の中央面ＣＰｍの高さは０．３１５ｍｍとしている。
基板Ｂの弾性率ＥBは、一般的に用いられるガラスエポキシ基板の弾性率（曲げ弾性率）として妥当と思われる値を用いている。第１の電子部品１０は、Ｌ方向の長さが２４ｍｍの埋設層Ｒ内に埋設されているとして、埋設層Ｒの厚みＴRの変化による音圧の変化を計算した。
図５では、埋設層Ｒの弾性率ＥRを１５ＧＰａ、２５ＧＰａおよび３５ＧＰａとしたときの３通りのシミュレーション結果が示されている。まず、基板Ｂと埋設層Ｒの第２部分Ｒ2とが、互いの振動を打ち消し合って音圧が極小となっている埋設層Ｒの厚みＴRに着目した。埋設層Ｒの弾性率ＥRが上記の各値であるとき、音圧が極小となる埋設層Ｒの厚みＴRは、それぞれ１．６ｍｍ、１.３ｍｍおよび１．１５ｍｍである。
上記から、埋設層Ｒの弾性率ＥRが１５ＧＰａのとき、電子部品内蔵基板１の厚みは、基板Ｂの厚みＴBと埋設層Ｒの厚みＴRとの和で、２.４ｍｍとなる。したがって、基板Ｂの一方主面を基準面とした電子部品内蔵基板１の厚み方向の中央面ＭＰの高さは、（２．４／２）−０．８＝０．４ｍｍとなる。
一方、基板Ｂの一方主面を基準面とした積層部ＣＰ１の積層方向の最下面ＣＰ１ｌの高さは、積層部ＣＰ１の中央面ＣＰ１ｍの高さが０．３１５ｍｍであり、積層部ＣＰ１の積層方向の厚みは０．４７ｍｍであることから、０．３１５−（０．４７／２）＝０．０８ｍｍとなる。また、積層部ＣＰ１の積層方向の最上面ＣＰ１ｕの高さは、０．３１５＋（０．４７／２）＝０．５５ｍｍとなる。
また、埋設層Ｒの弾性率ＥRが２５ＧＰａのとき、電子部品内蔵基板１の厚みは、基板Ｂの厚みＴBと埋設層Ｒの厚みＴRとの和で、２.１ｍｍとなる。したがって、基板Ｂの一方主面を基準面とした電子部品内蔵基板１の厚み方向の中央面ＭＰの高さは、（２．１／２）−０．８＝０．２５ｍｍとなる。
一方、基板Ｂの一方主面を基準面とした積層部ＣＰ１の積層方向の最下面ＣＰ１ｌの高さおよび最上面ＣＰ１ｕの高さは、上記と同じくそれぞれ０．０８ｍｍおよび０．５５ｍｍとなる。
さらに、埋設層Ｒの弾性率ＥRが３５ＧＰａのとき、電子部品内蔵基板１の厚みは、基板Ｂの厚みＴBと埋設層の厚みＴRとの和で、１．９５ｍｍとなる。したがって、基板Ｂの一方主面を基準面とした電子部品内蔵基板１の厚み方向の中央面ＭＰの高さは、（１．９５／２）−０．８＝０．１７５ｍｍとなる。
一方、基板Ｂの一方主面を基準面とした積層部ＣＰ１の積層方向の最下面ＣＰ１ｌの高さおよび最上面ＣＰ１ｕの高さは、上記と同じくそれぞれ０．０８ｍｍおよび０．５５ｍｍとなる。
以上の結果をまとめると、以下の表１および表２のようになる。
表１と表２との比較から、電子部品内蔵基板の中央面ＭＰが、積層部ＣＰ１の厚み方向の最下面ＣＰ１ｌの高さ以上、かつ最上面ＣＰ１ｕの高さ以下である、すなわち積層部ＣＰ１を通る位置にあるとき、振動による可聴音の発生が低減されていることが分かった。
なお、前述したように、基板Ｂの表面および内部の少なくとも一方には、Ｃｕなどの金属からなる導電パターンが複数の層で形成されている場合、あるいは基板Ｂの絶縁層にガラスなどの織布が埋設されている場合が好ましい。この場合、埋設層の弾性率ＥRは基板の弾性率ＥB以下となる傾向にある。
すなわち、埋設層Ｒの弾性率ＥRが基板Ｂの弾性率ＥB以下であり、電子部品内蔵基板１の中央面ＭＰが、積層部ＣＰ１の中央面ＣＰ１ｍ以上の部分を通る位置にあるとき、電子部品内蔵基板１の中央面ＭＰより上側部分と下側部分とは、効果的に互いの振動を打ち消し合うと言える。したがって、基板Ｂの一方主面に形成された埋設層Ｒの厚みＴRが上記の条件を満足することにより、基板Ｂの振動が確実に低減され、延いては振動による可聴音の発生が確実に防止または低減される。
なお、図１および図２に示した実施形態においては、セラミック積層体１１の第１の側部Ｐ１１の厚みと第２の側部Ｐ１２の厚みとが実質的に同じとなっている。一方、セラミック積層体１１の第１の側部Ｐ１１の厚みを第２の側部Ｐ１２の厚みよりも厚くしてもよい。それにより、前述の図１および図２に示した実施形態に比べて、積層部ＣＰ１と基板Ｂとの距離を長くすることができる。
この場合、基板Ｂの厚みＴB、埋設層Ｒの厚みＴR、および第１の電子部品１０の高さの関係が調整しやすくなる。すなわち、厚み方向における電子部品内蔵基板１の中央面ＭＰが、積層部ＣＰ１を通る位置にあるように設計しやすくなる。したがって、可聴周波数域内での基板Ｂの振動の低減が容易となり、延いては基板Ｂの振動による可聴音の発生の防止または低減が容易となる。
また、第１の電子部品１０を第１の実装ランドＬ１１および第２の実装ランドＬ１２に接続するための接続部材Ｓの頂上の基板Ｂからの高さと、積層部ＣＰ１の高さとの関係を調整することにより、電子部品内蔵基板１の振動の低減をさらに効果的に行なうことができる。
＜第１の実施形態の第１の変形例＞
電子部品内蔵基板１の第１の変形例としての電子部品内蔵基板１−１について、図６および図７を用いて説明する。
図６は、電子部品内蔵基板１−１の上面図である。図７（Ａ）は図６のＹ２−Ｙ２線を含む面の矢視断面図である。図７（Ｂ）は図６のＸ２−Ｘ２線を含む面の矢視断面図である。
電子部品内蔵基板１−１は、第１の電子部品１０が電極端子付き積層コンデンサである。電極端子付き積層コンデンサは、接続部材Ｓによって一方側が第１の外部電極１２に接続された第１の電極端子Ｔ１１と、一方側が第２の外部電極１３に接続された第２の電極端子Ｔ１２とを備える。
そして、この第１の電子部品１０は、第１の電極端子Ｔ１１の他方側が第１の実装ランドＬ１１に接続されると共に、第２の電極端子Ｔ１２の他方側が第２の実装ランドＬ１２に接続されることにより、基板Ｂの一方主面に実装されている。なお、基板Ｂは、前述の第１の実施形態と同様に、簡略化して図示されている。
電子部品内蔵基板１−１では、第１の電子部品１０の第１の側部Ｐ１１の厚みを第２の側部Ｐ１２の厚みよりも厚くした場合と同じく、積層部ＣＰ１と基板Ｂとの距離を長くすることができる。すなわち、基板Ｂの厚みＴB、埋設層Ｒの厚みＴR、および第１の電子部品１０の高さの関係を調整して、厚み方向における電子部品内蔵基板１−１の中央面ＭＰが、積層部ＣＰ１を通る位置にあるように設計しやすくなる。したがって、電子部品内蔵基板１−１の厚み方向における中央面ＭＰより上側部分と下側部分との振動の打ち消し合いによる振動の低減が容易となり、延いては基板Ｂの振動による可聴音の発生の防止または低減が容易となる。
＜第１の実施形態の第２の変形例＞
電子部品内蔵基板１の第２の変形例としての電子部品内蔵基板１−２について、図８および図９を用いて説明する。
図８は、電子部品内蔵基板１−２の上面図である。図９（Ａ）は図８のＹ３−Ｙ３線を含む面の矢視断面図である。図９（Ｂ）は図８のＸ３−Ｘ３線を含む面の矢視断面図である。
電子部品内蔵基板１−２は、第１の電子部品１０が、いわゆるインターポーザＩを有している。インターポーザＩは、実質的に平行な一方主面と他方主面とを有し、一方主面に第１の中継ランドＩＬ１１および第２の中継ランドＩＬ１２が設けられており、他方主面に第３の中継ランドＩＬ２１および第４の中継ランドＩＬ２２が設けられている。第１の中継ランドＩＬ１１および第２の中継ランドＩＬ１２は、それぞれ第３の中継ランドＩＬ２１および第４の中継ランドＩＬ２２と導通している。
インターポーザＩの第１の中継ランドＩＬ１１および第２の中継ランドＩＬ１２は、接続部材Ｓにより、それぞれ第１の外部電極１２および第２の外部電極１３と接続されている。また、インターポーザＩの他方主面に設けられた第３の中継ランドＩＬ２１および第４の中継ランドＩＬ２２は、接続部材Ｓにより、それぞれ基板Ｂ上の第１の実装ランドＬ１１および第２の実装ランドＬ１２と接続されている。
その結果、第１の外部電極１２は、インターポーザＩを介して第１の実装ランドＬ１１に接続されている。また、第２の外部電極１３は、インターポーザＩを介して第２の実装ランドＬ１２に接続されている。なお、基板Ｂは、前述の第１の実施形態およびその第１の変形例と同様に、簡略化して図示されている。
電子部品内蔵基板１−２では、セラミック積層体１１の第１の側部Ｐ１１の厚みを第２の側部Ｐ１２の厚みよりも厚くした場合、および電子部品内蔵基板１−１と同じく、積層部ＣＰ１と基板Ｂとの距離を長くすることができる。すなわち、基板Ｂの厚みＴB、埋設層Ｒの厚みＴR、および第１の電子部品１０の高さの関係を調整して、厚み方向における電子部品内蔵基板１の中央面ＭＰが、積層部ＣＰ１を通る位置にあるように設計しやすくなる。したがって、電子部品内蔵基板１−２の厚み方向における中央面ＭＰより上側部分と下側部分との振動の打ち消し合いによる振動の低減が容易となり、延いては振動による可聴音の発生の防止または低減が容易となる。
＜電子部品内蔵基板の製造方法＞
この発明に係る電子部品内蔵基板の第１の実施形態である電子部品内蔵基板１の製造方法の一例について、図１０および図１１を用いて説明する。図１０および図１１は、電子部品内蔵基板１の製造方法の一例において順次行なわれる実装工程および埋設層形成工程をそれぞれ模式的に示す図である。なお、図１０および図１１の各図は、図１のＹ１−Ｙ１線を含む面の矢視断面図（図２（Ａ））に相当する。
＜実装工程＞
図１０（Ａ）および（Ｂ）は、電子部品内蔵基板１の製造方法の実装工程を模式的に示す図である。実装工程により、第１の電子部品１０は、基板Ｂの一方主面に実装された状態となる。
図１０（Ａ）は、第１の電子部品１０と、第１の電子部品１０を実装する基板Ｂとを準備する段階を示す。第１の電子部品１０は、前述の構造を有し、電圧印加時に歪みが発生する積層セラミックコンデンサである。基板Ｂは、第１の電子部品１０を接続するための第１の実装ランドＬ１１および第２の実装ランドＬ１２（第２の実装ランドＬ１２は不図示）を一方主面に備えている。
図１０（Ｂ）は、第１の電子部品１０を、接続部材Ｓを用いて第１の実装ランドＬ１１および第２の実装ランドＬ１２に接続することにより、基板Ｂの一方主面に実装した段階を示す。その際、基板Ｂの一方主面に直交する方向である厚み方向において、第１の側部Ｐ１１は、積層部ＣＰ１と基板Ｂの一方主面との間に位置している。
＜埋設層形成工程＞
図１１（Ａ）および（Ｂ）は、電子部品内蔵基板１の製造方法の埋設層形成工程を模式的に示す図である。埋設層形成工程により、基板Ｂの一方主面に、第１の電子部品１０が埋設される埋設層Ｒが設けられた状態となる。
図１１（Ａ）は、第１の電子部品１０が実装された基板Ｂの一方主面に、例えばディスペンサＤにより、一点鎖線で表される所定の厚みとなるように、液状の樹脂ＬＲを塗布する段階を示す。
塗布に用いる装置は、上記のディスペンサＤに限らず、既存の塗布装置を用いることができる。例えば、カーテンコーターやスピンコーターなどの種々のコーターを用いてもよい。また、液状の樹脂ＬＲは、単一の樹脂材料からなるものに限らず、絶縁性の樹脂材料中にフィラーとしてガラス材料やシリカなどを含むものを用いることができる。
さらに、埋設層Ｒは、図１１（Ａ）のような液状の樹脂ＬＲを塗布する方法に限らず、半硬化状態でシート状のプリプレグを基板Ｂの一方主面に載置し、第１の電子部品１０が埋設されるように押圧することにより形成してもよい。
図１１（Ｂ）は、第１の電子部品１０が埋設された液状の樹脂ＬＲを加熱し、硬化させることにより、硬化後の埋設層Ｒとした段階を示す。なお、前述したように、埋設層Ｒは、樹脂材料部ＲＭと、その表面に設けられた導電材料部ＣＭとを含むように形成されてもよい（図４参照）。
電子部品内蔵基板１の厚みは、基板Ｂの厚みＴBと埋設層Ｒの厚みＴRとの和で表される。ここで、電子部品内蔵基板１の厚み方向の中央面ＭＰは、前述のように電子部品内蔵基板１の一方主面（基板Ｂの外表面）からの距離Ｔ1および他方主面（埋設層Ｒの外表面）からの距離Ｔ2が等しくなるように想定した面として定義される。
そして、埋設層Ｒは、電子部品内蔵基板１の中央面ＭＰが、積層部ＣＰ１を通る位置にある、言い換えると積層部ＣＰ１の厚み方向の最下面ＣＰ１ｌの高さ以上、かつ最上面ＣＰ１ｕの高さ以下であるように設けられる。
上記の関係は、前述のように、第１の電子部品１０に歪みが発生したとしても、電子部品内蔵基板１の厚み方向の中央面ＭＰより上側部分と下側部分とが、互いの振動を打ち消し合う条件を表していると考えられる。
なお、埋設層形成工程において、埋設層Ｒの弾性率ＥRを基板Ｂの弾性率ＥB以下とし、厚み方向において、電子部品内蔵基板１の中央面ＭＰが、積層部ＣＰ１の中央面ＣＰｍ以上の部分を通る位置となるように、埋設層Ｒを設けることが好ましい。この場合、電子部品内蔵基板１の中央面ＭＰより上側部分と下側部分とは、効果的に互いの振動を打ち消し合う。
埋設層Ｒの厚みＴRの調整は、液状の樹脂ＬＲの硬化時の体積変化を見込んで、液状の樹脂ＬＲを硬化後に厚みＴRとなるように塗布してもよい。また、予め多めに液状の樹脂ＬＲを塗布し、硬化後に余分な樹脂を除去することにより、埋設層Ｒの厚みＴRを所望の値としてもよい。
−電子部品内蔵基板の第２の実施形態−
この発明に係る電子部品内蔵基板の第２の実施形態である電子部品内蔵基板１Ａについて、図１２および図１３を用いて説明する。
＜電子部品内蔵基板の構造＞
図１２は、電子部品内蔵基板１Ａの上面図である。図１２における点線は、埋設層Ｒを透視した場合の第１の電子部品１０および第２の電子部品２０の各構成要素、ならびに第１の実装ランドＬ１１、第２の実装ランドＬ１２、第３の実装ランドＬ２１および第４の実装ランドＬ２２を表している。図１３（Ａ）は図１２のＹ１−Ｙ１線を含む面の矢視断面図である。図１３（Ｂ）は図１２のＸ１１−Ｘ１１線を含む面の矢視断面図である。図１３（Ｃ）は図１２のＸ１２−Ｘ１２線を含む面の矢視断面図である。
電子部品内蔵基板１Ａは、基板Ｂと、第１の電子部品１０および第２の電子部品２０と、埋設層Ｒと、を備える。
基板Ｂは、実質的に平行な一方主面と他方主面とを有する。第１の電子部品１０および第２の電子部品２０は、基板Ｂの一方主面に実装されている。図１２は、第１の電子部品１０のセラミック積層体１１の長手方向の中央面と、第２の電子部品２０のセラミック積層体２１の長手方向の中央面とが、同一面（Ｙ１−Ｙ１線を含む面）内に含まれるようにして基板Ｂ上に実装されている例を示している。
基板Ｂは、前述の図４４に相当する多層基板であり、内部電極やビアなどを不図示として、簡略化して図示されている。基板Ｂは、図４４に示される多層基板と同様、絶縁層と、配線層を備えている。絶縁層は、ガラスやシリカなどの織布または不織布と、絶縁性の樹脂とを含んでいる。また、この発明の実施形態では、第１の電子部品１０および第２の電子部品２０を強調するため、基板Ｂと、第１の電子部品１０および第２の電子部品２０との大きさの関係は、実際のものとは異なっている。
第１の電子部品１０は、セラミック積層体１１と、第１の外部電極１２および第２の外部電極１３とを備える積層セラミックコンデンサを含んでいる。セラミック積層体１１は、積層部ＣＰ１と、積層部ＣＰ１を間に挟む第１の側部Ｐ１１と、第２の側部Ｐ１２とを備える。積層部ＣＰ１は、セラミック誘電体層１４が第１の内部電極１５と第２の内部電極１６との間に挿入されてなるコンデンサ素子が積層された、いわゆる静電容量発現部に相当する。第１の側部Ｐ１１および第２の側部Ｐ１２は、積層部ＣＰ１を外部環境から保護する、いわゆる第１の保護部および第２の保護部に相当する。また、セラミック積層体１１は、対向する２つの端面と、２つの端面を接続する側面とを有する。
第１の電子部品１０の第１の外部電極１２および第２の外部電極１３は、それぞれセラミック積層体１１の表面に設けられている。第１の外部電極１２は、セラミック積層体１１の一方端面において第１の内部電極１５と接続されている。また、第２の外部電極１３は、セラミック積層体１１の他方端面において第２の内部電極１６と接続されている。
第２の電子部品２０は、第１の電子部品１０と同様に、セラミック積層体２１と、第１の外部電極２２および第２の外部電極２３とを備える積層セラミックコンデンサを含んでいる。セラミック積層体２１は、積層部ＣＰ２と、積層部ＣＰ２を間に挟む第１の側部Ｐ２１と、第２の側部Ｐ２２とを備える。積層部ＣＰ２は、セラミック誘電体層２４が第１の内部電極２５と第２の内部電極２６との間に挿入されてなるコンデンサ素子が積層された、いわゆる静電容量発現部に相当する。第１の側部Ｐ２１および第２の側部Ｐ２２は、積層部ＣＰ２を外部環境から保護する、いわゆる第１の保護部および第２の保護部に相当する。また、セラミック積層体２１は、対向する２つの端面と、２つの端面を接続する側面とを有する。
第２の電子部品２０の第１の外部電極２２および第２の外部電極２３は、それぞれセラミック積層体２１の表面に設けられている。第１の外部電極２２は、セラミック積層体２１の一方端面において第１の内部電極２５と接続されている。また、第２の外部電極２３は、セラミック積層体２１の他方端面において第２の内部電極２６と接続されている。
第１の電子部品１０および第２の電子部品２０は、それぞれが備えるセラミック誘電体層が電歪性または逆圧電効果を有することにより、電圧印加時に歪みが発生する。代表的な電歪性または逆圧電効果を有するセラミック材料としては、例えばチタン酸バリウムを基本材料とする高誘電率のセラミック材料が挙げられる。
図１３（Ａ）および（Ｂ）において、第１の電子部品１０は、第１の実装ランドＬ１１および第２の実装ランドＬ１２上に接続部材Ｓを用いて接続されている。同様にして、第２の電子部品２０は、第３の実装ランドＬ２１および第４の実装ランドＬ２２上に接続部材Ｓを用いて接続されている。
第１の実装ランドＬ１１、第２の実装ランドＬ１２、第３の実装ランドＬ２１および第４の実装ランドＬ２２の材質ならびに接続部材の材質は、既存のものから適宜選択して用いることができる。接続部材Ｓとしては、例えばはんだ、導電性接着剤、およびビア導体などを用いることができる。第１の実装ランドＬ１１および第２の実装ランドＬ１２は、不図示の導電パターンを含んでなる配線上にある。第１の電子部品１０には、この配線を通じて電圧が印加されることになる。同様に、第３の実装ランドＬ２１および第４の実装ランドＬ２２は、不図示の導電パターンを含んでなる配線上にある。第２の電子部品２０には、この配線を通じて電圧が印加されることになる。
ここで、基板Ｂの一方主面に直交する方向を、電子部品内蔵基板１Ａの厚み方向と定義する。そのように定義したとき、厚み方向における第１の電子部品１０の積層部ＣＰ１の中央面をＣＰ１ｍとする。また、厚み方向における第２の電子部品２０の積層部ＣＰ２の中央面をＣＰ２ｍとする。
電子部品内蔵基板１Ａでは、第１の電子部品１０は、セラミック積層体１１におけるコンデンサ素子の積層方向が厚み方向と同一方向となるようにして、基板Ｂに実装されている。そして、厚み方向において、セラミック積層体１１のうち積層部ＣＰ１の下側、すなわち積層部ＣＰ１と基板Ｂの一方主面との間に位置している部分が第１の側部Ｐ１１となり、積層部ＣＰ１の上側が第２の側部Ｐ１２となる。
また、第２の電子部品２０も、セラミック積層体２１におけるコンデンサ素子の積層方向が厚み方向と同一方向となるようにして、基板Ｂに実装されている。そして、厚み方向において、セラミック積層体２１のうち積層部ＣＰ２の下側、すなわち積層部ＣＰ２と基板Ｂの一方主面との間に位置している部分が第１の側部Ｐ２１となり、積層部ＣＰ２の上側が第２の側部Ｐ２２となる。
埋設層Ｒは、後述するようにフィラーとしてガラス材料やシリカなどを分散させた樹脂材料を用いて形成されている。埋設層Ｒは、基板Ｂの一方主面に、第１の電子部品１０および第２の電子部品２０を埋設して設けられている。
積層セラミックコンデンサを含んでいる第１の電子部品１０および第２の電子部品２０は、前述のようにチタン酸バリウムを基本材料とする高誘電率のセラミック材料が用いられることが多いため、電圧印加時の歪みにより振動する虞がある。この振動は、接続部材Ｓを介して第１の電子部品１０および第２の電子部品２０が実装されている基板Ｂに伝達されるが、第１の電子部品１０および第２の電子部品２０が埋設層Ｒに埋設されている場合には、埋設層Ｒを介しても基板Ｂに伝達され得る。
電子部品内蔵基板１Ａの厚みは、基板Ｂの厚みＴBと埋設層Ｒの厚みＴRとの和で表される。ここで、厚み方向における電子部品内蔵基板１Ａの中央面ＭＰは、電子部品内蔵基板１Ａの一方主面（基板Ｂの他方主面）からの距離Ｔ1および他方主面（埋設層Ｒの外表面）からの距離Ｔ2が等しくなるように想定した面として定義される。
電子部品内蔵基板１Ａでは、第１の電子部品１０の側面と、第２の電子部品２０の側面とは、埋設層Ｒを介して対向している。また、第１の電子部品１０が第２の電子部品２０より大型の積層セラミックコンデンサとなっている。そのため、厚み方向において、第１の電子部品１０の積層部ＣＰ１の中央面ＣＰ１ｍと基板Ｂの一方主面との間隔ｄ1mは、第２の電子部品２０の積層部ＣＰ２の中央面ＣＰ２ｍと基板の一方主面との間隔ｄ2mより広くなっている。
そして、厚み方向において、電子部品内蔵基板１Ａの中央面ＭＰが、第１の電子部品１０の積層部ＣＰ１の中央面ＣＰ１ｍと第２の電子部品２０の積層部ＣＰ２の中央面ＣＰ２ｍとの間に位置している。言い換えると、電子部品内蔵基板１Ａの中央面ＭＰは、第１の電子部品１０の積層部ＣＰ１の中央面ＣＰ１ｍより基板Ｂ側に位置し、かつ第２の電子部品２０の積層部ＣＰ２の中央面ＣＰ２ｍより埋設層Ｒの外表面側に位置していることになる。
なお、図１３（Ａ）においては、電子部品内蔵基板１Ａの中央面ＭＰは、第１の電子部品１０の積層部ＣＰ１の中央面ＣＰ１ｍからの間隔ｄ1と、第２の電子部品２０の積層部ＣＰ２の中央面ＣＰ２ｍからの間隔ｄ2とが、ほぼ等しくなるような位置にある。一方、後述するように、埋設層Ｒの形成厚みを調整することにより、上記の間隔ｄ1および間隔ｄ2を調整するようにしてもよい。
電子部品内蔵基板１Ａが振動するのは、電圧印加で歪んだ第１の電子部品１０および第２の電子部品２０の端面が、電子部品内蔵基板１Ａを曲げようとするモーメントを発生させるためである。上記の位置関係において、第１の電子部品１０に電圧が印加されると、第１の電子部品１０に発生した歪みは、中央面ＭＰより基板Ｂ側の部分（下側部分）に、基板Ｂの他方主面を凹面に変形させるような曲げモーメントを発生させる。一方、第２の電子部品２０に電圧が印加されると、第２の電子部品２０に発生した歪みは、中央面ＭＰより埋設層Ｒの外表面側の部分（上側部分）に、埋設層Ｒの外表面を凹面に変形させるような曲げモーメントを発生させる。
電子部品内蔵基板１Ａの厚み方向における中央面ＭＰが、上記の位置にあるとき、第１の電子部品１０および第２の電子部品２０に歪みが発生したとしても、上記の下側部分と上側部分とは、互いの曲げモーメントを打ち消し合い、その結果として曲げモーメントに基づく変形による振動を打ち消し合う。したがって、第１の電子部品１０および第２の電子部品２０の各積層部の中央面と電子部品内蔵基板１Ａの中央面ＭＰとの位置関係が上記の条件を満足することにより、電子部品内蔵基板１Ａの振動が低減され、延いては振動による可聴音の発生が防止または低減される。
なお、埋設層Ｒは、図１４に示すように、樹脂材料部ＲＭと、その表面に設けられた導電材料部ＣＭとを含むように形成されてもよい。図１４は、図１２のＹ１−Ｙ１線を含む面の矢視断面図（図１３（Ａ））に相当する。
樹脂材料部ＲＭは、後述するように、例えばフィラーとしてガラス材料やシリカなどを分散させた絶縁性の樹脂材料を用いて形成することができる。導電材料部ＣＭは、例えば導電性樹脂材料の塗布や、金属材料のスパッタリングなどのいわゆる薄膜形成法などによって形成することができる。この場合、導電材料部ＣＭの外表面が電子部品内蔵基板１Ａの他方主面となる。したがって、厚み方向における電子部品内蔵基板１Ａの中央面ＭＰの位置も、それに合わせて決定される。
また、電子部品内蔵基板１Ａは、図１５に示すように、第１の電子部品１０および第２の電子部品２０の少なくとも一方が、コンデンサ素子の積層方向が厚み方向と直交するようにして基板Ｂに実装されていてもよい。図１５では、第２の電子部品２０のコンデンサ素子の積層方向が厚み方向と直交する例を示している。
さらに、電子部品内蔵基板１Ａは、図１６に示すように、第１の電子部品１０のセラミック積層体１１の長手方向の中央面と、第２の電子部品２０のセラミック積層体２１の長手方向の中央面とが、同一面内に含まれないようにして、第１の電子部品１０および第２の電子部品２０が基板Ｂ上に実装されていてもよい。
なお、電子部品内蔵基板１Ａは、基板Ｂの厚み、埋設層Ｒの厚み、ならびに第１の電子部品１０および第２の電子部品２０の高さの調整による電子部品内蔵基板１Ａの振動の抑制に影響がなければ、複数の第１の電子部品１０および第２の電子部品２０が実装されていてもよい。また、同様に電子部品内蔵基板１Ａには、積層セラミックコンデンサ以外の電子部品が実装されていてもよい。
第２の実施形態においては、第１の電子部品１０および第２の電子部品２０の具体例として積層セラミックコンデンサを例示しているが、これに限らず、この発明は、第１の電子部品１０および第２の電子部品２０の少なくとも一方が、誘電体層が樹脂材料により構成された積層コンデンサである積層型金属化フィルムコンデンサを用いた場合についても適用できる。
なお、電子部品内蔵基板１Ａでは、第１の電子部品１０のセラミック積層体１１における第１の側部Ｐ１１の厚みと第２の側部Ｐ１２の厚みとが実質的に同じとなっているが、第１の側部Ｐ１１の厚みを第２の側部Ｐ１２の厚みよりも厚くしてもよい。その場合、厚み方向において、第１の電子部品１０の積層部ＣＰ１の中央面ＣＰ１ｍと電子部品内蔵基板１Ａの中央面ＭＰとの間隔ｄ1と、第２の電子部品２０の積層部ＣＰ２の中央面ＣＰ２ｍと電子部品内蔵基板１Ａの中央面ＭＰとの間隔ｄ2とを調整し易くなる。
上記の間隔ｄ1が間隔ｄ2より短くなるように埋設層Ｒを設けた場合、前述のように、電子部品内蔵基板１Ａの中央面ＭＰより下側部分を変形させようとする曲げモーメントと、電子部品内蔵基板１Ａの中央面ＭＰより上側部分を変形させようとする曲げモーメントの釣り合いを効果的に取ることができる。すなわち、電子部品内蔵基板１Ａの中央面ＭＰより下側部分と上側部分とが、効果的に互いの曲げモーメントに基づく変形による振動を打ち消し合う。したがって、第１の電子部品１０および第２の電子部品２０の各積層部の中央面と電子部品内蔵基板１Ａの中央面ＭＰとの位置関係が上記の条件を満足することにより、電子部品内蔵基板１Ａの振動が低減され、延いては振動による可聴音の発生が防止または低減される。
＜電子部品内蔵基板の製造方法＞
この発明に係る電子部品内蔵基板の第２の実施形態である電子部品内蔵基板１Ａの製造方法の一例について、図１７および図１８を用いて説明する。図１７および図１８は、電子部品内蔵基板１Ａの製造方法の一例において順次行なわれる実装工程および埋設層形成工程をそれぞれ模式的に示す図である。なお、図１７および図１８の各図は、図１３のＹ１−Ｙ１線を含む面の矢視断面図（図１４（Ａ））に相当する。
＜実装工程＞
図１７（Ａ）および（Ｂ）は、電子部品内蔵基板１Ａの製造方法の実装工程を模式的に示す図である。実装工程により、第１の電子部品１０および第２の電子部品２０は、基板Ｂの一方主面に実装された状態となる。
図１７（Ａ）は、第１の電子部品１０および第２の電子部品２０と、第１の電子部品１０および第２の電子部品２０を実装する基板Ｂとを準備する段階を示す。第１の電子部品１０および第２の電子部品２０は、前述の構造を有し、電圧印加時に歪みが発生する積層セラミックコンデンサを含んでいる。基板Ｂは、第１の電子部品１０を接続するための第１の実装ランドＬ１１および第２の実装ランドＬ１２（第２の実装ランドＬ１２は不図示）、ならびに第２の電子部品２０を接続するための第３の実装ランドＬ２１および第４の実装ランドＬ２２（第４の実装ランドＬ２２は不図示）を一方主面に備えている。
図１７（Ｂ）は、第１の電子部品１０および第２の電子部品２０を、接続部材Ｓを用いて上記の各実装ランドに接続することにより、基板Ｂの一方主面に実装した段階を示す。実装工程においては、第１の電子部品１０の側面と第２の電子部品２０の側面とが対向するように、第１の電子部品１０と第２の電子部品２０とを離間して実装する。さらに、厚み方向において、第１の電子部品１０の積層部ＣＰ１の中央面ＣＰ１ｍと基板Ｂの一方主面との間隔ｄ1mが、第２の電子部品２０の積層部ＣＰ２の中央面ＣＰ２ｍと基板Ｂの一方主面との間隔ｄ2mより広くなるようにする。図１７の場合、第１の電子部品１０が第２の電子部品２０より大型の積層セラミックコンデンサであるため、各電子部品の積層部の中央面と基板Ｂの一方主面との間隔の関係は満足される。
また、第１の電子部品１０および第２の電子部品２０は、それぞれが備えるセラミック積層体のコンデンサ素子の積層方向が厚み方向と同一方向となるようにして、基板Ｂに実装されている。なお、前述のように、第１の電子部品１０および第２の電子部品２０の少なくとも一方が、コンデンサ素子の積層方向が厚み方向と直交するようにして基板Ｂに実装されていてもよい（図１５参照）。
＜実装工程＞
図１８（Ａ）ないし（Ｃ）は、電子部品内蔵基板１Ａの製造方法の埋設層形成工程を模式的に示す図である。埋設層形成工程により、基板Ｂの一方主面に、第１の電子部品１０および第２の電子部品２０が埋設される埋設層Ｒが設けられた状態となる。
図１８（Ａ）は、第１の電子部品１０および第２の電子部品２０が実装された基板Ｂの一方主面に、例えばディスペンサＤにより、一点鎖線で表される所定の厚みとなるように液状の樹脂ＬＲを塗布している段階を示す。また図１８（Ｂ）は、液状の樹脂ＬＲが所定の厚みまで塗布されることにより、未硬化の埋設層ＵＣＲが形成された段階を示す。塗布に用いる装置は、上記のディスペンサＤに限らず、既存の塗布装置を用いることができる。例えば、カーテンコーターやスピンコーターなどの種々のコーターを用いてもよい。
また、液状の樹脂ＬＲは、単一の樹脂材料からなるものに限らず、絶縁性の樹脂材料中にフィラーとしてガラス材料やシリカなどを含むものを用いることができる。なお、未硬化の埋設層ＵＣＲは、図１８（Ａ）のような液状の樹脂ＬＲを塗布する方法に限らず、半硬化状態でシート状のプリプレグを基板Ｂの一方主面に載置し、第１の電子部品１０および第２の電子部品２０が埋設されるように押圧することにより付与してもよい。
図１８（Ｃ）は、未硬化の埋設層ＵＣＲを加熱し、硬化させることにより埋設層Ｒとし、電子部品内蔵基板１Ａが完成した段階を示す。なお、前述したように、埋設層Ｒは、樹脂材料部ＲＭと、その表面に設けられた導電材料部ＣＭとを含むように形成されてもよい（図１４参照）。この段階により、基板Ｂの一方主面に、第１の電子部品１０および第２の電子部品２０を埋設した埋設層Ｒが設けられた状態となる。
電子部品内蔵基板１Ａの厚みは、前述のように基板Ｂの厚みＴBと埋設層Ｒの厚みＴRとの和で表される。ここで、厚み方向における電子部品内蔵基板１Ａの中央面ＭＰは、電子部品内蔵基板１Ａの一方主面（基板Ｂの他方主面）からの距離Ｔ1および他方主面（埋設層Ｒの外表面）からの距離Ｔ2が等しくなるように想定した面として定義される。そして、埋設層Ｒは、厚み方向において、電子部品内蔵基板１Ａの中央面ＭＰが、第１の電子部品１０の積層部ＣＰ１の中央面ＣＰ１ｍと第２の電子部品２０の積層部ＣＰ２の中央面ＣＰ２ｍとの間に位置するように設けられる。
上記の関係は、第１の電子部品１０および第２の電子部品２０に歪みが発生したとしても、上記の下側部分と上側部分とは、互いの曲げモーメントを打ち消し合い、その結果として曲げモーメントに基づく変形による振動を打ち消し合う条件を表していると考えられる。
埋設層Ｒの厚みＴRの調整は、未硬化の埋設層ＵＣＲの硬化時の体積変化を見込んで、未硬化の埋設層ＵＣＲが硬化後に厚みＴRとなるように、液状の樹脂ＬＲを塗布してもよい。また、予め厚めに未硬化の埋設層ＵＣＲを形成しておき、硬化後に余分な樹脂を除去することにより、埋設層Ｒの厚みＴRを所望の値としてもよい。
＜第２の実施形態の第１の変形例＞
電子部品内蔵基板１Ａの第１の変形例としての電子部品内蔵基板１Ａ−１について、図１９を用いて説明する。なお、電子部品内蔵基板１Ａ−１は、第１の電子部品１０および第２の電子部品２０に加えて、第３の電子部品３０を備える点が前述の電子部品内蔵基板１Ａと異なるが、それ以外は共通であるため、共通する箇所の説明については省略する。なお、基板Ｂは、前述の各実施形態と同様に、簡略化して図示されている。
＜電子部品内蔵基板の構造＞
図１９は、電子部品内蔵基板１Ａ−１の、図１３（Ａ）に相当する断面図である。電子部品内蔵基板１Ａ−１は、基板Ｂの一方主面に実装された、第３の電子部品３０をさらに備える。第３の電子部品３０は、第１の電子部品１０および第２の電子部品２０と同様の構造を有する積層セラミックコンデンサである。
第３の電子部品３０は、第５の実装ランドＬ３１および第６の実装ランドＬ３２（第６の実装ランドＬ３２は不図示）上に接続部材Ｓを用いて接続されている。第５の実装ランドＬ３１および第６の実装ランドＬ３２は、不図示の導電パターンを含んでなる配線上にある。第３の電子部品３０には、この配線を通じて電圧が印加されることになる。また、埋設層Ｒは、基板Ｂの一方主面に、第１の電子部品１０、第２の電子部品２０および第３の電子部品３０を埋設して設けられている。
電子部品内蔵基板１Ａ−１の厚み方向において、第３の電子部品３０の積層部ＣＰ３の中央面ＣＰ３ｍは、電子部品内蔵基板１Ａの中央面ＭＰより基板Ｂ側に位置している。かつ、電子部品内蔵基板１Ａ−１の中央面ＭＰと、第３の電子部品３０の積層部ＣＰ３の中央面ＣＰ３ｍとの間隔ｄ3は、電子部品内蔵基板１Ａの中央面ＭＰと、第２の電子部品２０の積層部ＣＰ２の中央面ＣＰ２ｍとの間隔ｄ2以下である。
したがって、厚み方向において、第３の電子部品３０の積層部ＣＰ３の中央面ＣＰ３ｍと基板Ｂの一方主面との間隔ｄ3mは、第２の電子部品２０の積層部ＣＰ２の中央面ＣＰ２ｍと基板Ｂの一方主面との間隔ｄ2mより広くなっている。そして、第１の電子部品１０の一方側面と、第２の電子部品２０の側面とが、埋設層Ｒを介して対向しており、第１の電子部品１０の他方側面と、第３の電子部品３０の側面とが、埋設層Ｒを介して対向している。
前述のように、第１の電子部品１０に発生した歪みによる曲げモーメントは、第２の電子部品２０に発生した歪みによる曲げモーメントより大きい。このような場合、電子部品内蔵基板１Ａ−１が第３の電子部品３０をさらに備え、かつ第１の電子部品１０、第２の電子部品２０および第３の電子部品３０が上記の位置関係を有するようにする。そして、電子部品内蔵基板１Ａ−１の厚み方向における中央面ＭＰが、第１の電子部品１０の積層部ＣＰ１の中央面ＣＰ１ｍと第２の電子部品２０の積層部ＣＰ２の中央面ＣＰ２ｍとの間に位置しているようにする。
そのようにすることで、電子部品内蔵基板１Ａ−１の中央面ＭＰより下側部分を変形させようとする曲げモーメントと、電子部品内蔵基板１Ａ−１の中央面ＭＰより上側部分を変形させようとする曲げモーメントの釣り合いを効果的に取ることができる。そのため、電子部品内蔵基板１Ａ−１の中央面ＭＰより下側部分と上側部分とが、効果的に互いの曲げモーメントに基づく変形による振動を打ち消し合う。したがって、第１の電子部品１０、第２の電子部品２０および第３の電子部品３０の位置関係が上記の条件を満足することにより、電子部品内蔵基板１Ａ−１の振動がさらに低減され、延いては基板Ｂの振動による可聴音の発生が効果的に防止または低減される。
第１の変形例においては、第３の電子部品３０の具体例として積層セラミックコンデンサを例示している。これに限らず、この発明は、第１の電子部品１０ないし第３の電子部品３０のうちの少なくとも１つが、誘電体層が樹脂材料により構成された積層コンデンサである積層型金属化フィルムコンデンサを用いた場合についても適用できる。
＜電子部品内蔵基板の製造方法＞
電子部品内蔵基板１Ａ−１の製造方法は、基本的には、前述の電子部品内蔵基板１の製造方法における実装工程および埋設層形成工程に準じる。
すなわち、実装工程においては、基板Ｂの一方主面に、第１の電子部品１０の一方側面と、第２の電子部品２０の側面とが離間して対向し、かつ第１の電子部品１０の他方側面と、第３の電子部品３０の側面とが離間して対向するように、第１の電子部品１０、第２の電子部品２０および第３の電子部品３０を実装する。
また、埋設層形成工程においては、厚み方向において、電子部品内蔵基板１Ａ−１の中央面ＭＰが、第１の電子部品１０の積層部ＣＰ１の中央面ＣＰ１ｍと第２の電子部品２０の積層部ＣＰ２の中央面ＣＰ２ｍとの間に位置するように、基板Ｂの一方主面に第１の電子部品１０、第２の電子部品２０および第３の電子部品３０を埋設する埋設層Ｒが設けられる。
その際、第３の電子部品３０の積層部ＣＰ３の中央面ＣＰ３ｍが、電子部品内蔵基板１Ａ−１の中央面ＭＰより基板Ｂ側に位置し、かつ電子部品内蔵基板１Ａ−１の中央面ＭＰと、第３の電子部品３０の積層部ＣＰ３の中央面ＣＰ３ｍとの間隔ｄ3が、電子部品内蔵基板１Ａ−１の中央面ＭＰと、第２の電子部品２０の積層部ＣＰ２の中央面ＣＰ２ｍとの間隔ｄ2以下となるようにする。上記の製造方法では、振動がさらに低減され、振動による可聴音の発生が効果的に防止または低減された電子部品内蔵基板１Ａ−１を、効率的に製造することができる。
＜第２の実施形態の第２の変形例＞
電子部品内蔵基板１Ａの第２の変形例としての電子部品内蔵基板１Ａ−２について、図２０を用いて説明する。なお、電子部品内蔵基板１Ａ−２は、第１の電子部品１０の態様が前述の電子部品内蔵基板１Ａと異なるが、それ以外は共通であるため、共通する箇所の説明については省略する。なお、基板Ｂは、前述の各実施形態と同様に、簡略化して図示されている。
＜電子部品内蔵基板の構造＞
図２０（Ａ）は、電子部品内蔵基板１Ａ−２の、図１３（Ａ）に相当する断面図である。図２０（Ｂ）は、図２０（Ａ）のＸ２１−Ｘ２１線を含む面の矢視断面図である。
電子部品内蔵基板１Ａ−２は、第１の電子部品１０が電極端子付き積層コンデンサである。電極端子付き積層コンデンサは、接続部材Ｓによって一方側が第１の外部電極１２に接続された第１の電極端子Ｔ１１と、一方側が第２の外部電極１３に接続された第２の電極端子Ｔ１２とを備える。
そして、この第１の電子部品１０は、第１の電極端子Ｔ１１の他方側が第１の実装ランドＬ１１に接続されると共に、第２の電極端子Ｔ１２の他方側が第２の実装ランドＬ１２に接続されることにより、基板Ｂの一方主面に実装されている。なお、基板Ｂは、前述の各実施形態と同様に、簡略化して図示されている。
電子部品内蔵基板１Ａ−２では、厚み方向において、第１の電子部品１０の積層部ＣＰ１の中央面ＣＰ１ｍと電子部品内蔵基板１Ａ−２の中央面ＭＰとの間隔ｄ1と、第２の電子部品２０の積層部ＣＰ２の中央面ＣＰ２ｍと電子部品内蔵基板１Ａ−２の中央面ＭＰとの間隔ｄ2とを調整し易くなる。
また、上記の間隔ｄ1が間隔ｄ2より短くなるように埋設層Ｒを設け、電子部品内蔵基板１Ａ−２の厚み方向における中央面ＭＰが、第１の電子部品１０の積層部ＣＰ１の中央面ＣＰ１ｍと、第２の電子部品２０の積層部ＣＰ２の中央面ＣＰ２ｍとの間に位置しているようにする。
そのようにした場合、電子部品内蔵基板１Ａ−２の中央面ＭＰより下側部分を変形させようとする曲げモーメントと、電子部品内蔵基板１Ｂの中央面ＭＰより上側部分を変形させようとする曲げモーメントの釣り合いを効果的に取ることができる。そのため、電子部品内蔵基板１Ａ−２の中央面ＭＰより下側部分と上側部分とが、効果的に互いの曲げモーメントに基づく変形による振動を打ち消し合う。したがって、電子部品内蔵基板１Ａ−２の厚み方向における中央面ＭＰより下側部分と上側部分との振動の打ち消し合いによる振動の低減が容易となり、延いては振動による可聴音の発生の防止または低減が容易となる。
＜第２の実施形態の第３の変形例＞
電子部品内蔵基板１Ａの第３の変形例としての電子部品内蔵基板１Ａ−３について、図２１を用いて説明する。なお、電子部品内蔵基板１Ａ−２は、第１の電子部品１０の態様が前述の電子部品内蔵基板１Ａと異なるが、それ以外は共通であるため、共通する箇所の説明については省略する。なお、基板Ｂは、前述の各実施形態と同様に、簡略化して図示されている。
＜電子部品内蔵基板の構造＞
図２１（Ａ）は、電子部品内蔵基板１Ａ−３の、図１３（Ａ）に相当する断面図である。図２１（Ｂ）は、図２１（Ａ）のＸ３１−Ｘ３１線を含む面の矢視断面図である。
電子部品内蔵基板１Ａ−３は、第１の電子部品１０が、いわゆるインターポーザＩを有している。インターポーザＩは、実質的に平行な一方主面と他方主面とを有し、一方主面に第１の中継ランドＩＬ１１および第２の中継ランドＩＬ１２が設けられており、他方主面に第３の中継ランドＩＬ２１および第４の中継ランドＩＬ２２が設けられている。第１の中継ランドＩＬ１１および第２の中継ランドＩＬ１２は、それぞれ第３の中継ランドＩＬ２１および第４の中継ランドＩＬ２２と導通している。
インターポーザＩの第１の中継ランドＩＬ１１および第２の中継ランドＩＬ１２は、接続部材Ｓにより、それぞれ第１の外部電極１２および第２の外部電極１３と接続されている。また、インターポーザＩの他方主面に設けられた第３の中継ランドＩＬ２１および第４の中継ランドＩＬ２２は、接続部材Ｓにより、それぞれ基板Ｂ上の第１の実装ランドＬ１１および第２の実装ランドＬ１２と接続されている。
その結果、第１の外部電極１２は、インターポーザＩを介して第１の実装ランドＬ１１に接続されている。また、第２の外部電極１３は、インターポーザＩを介して第２の実装ランドＬ１２に接続されている。
電子部品内蔵基板１Ａ−３では、厚み方向において、第１の電子部品１０の積層部ＣＰ１の中央面ＣＰ１ｍと電子部品内蔵基板１Ａ−３の中央面ＭＰとの間隔ｄ1と、第２の電子部品２０の積層部ＣＰ２の中央面ＣＰ２ｍと電子部品内蔵基板１Ａ−３の中央面ＭＰとの間隔ｄ2とを調整し易くなる。
また、上記の間隔ｄ1が間隔ｄ2より短くなるように埋設層Ｒを設け、電子部品内蔵基板１Ａ−３の厚み方向における中央面ＭＰが、第１の電子部品１０の積層部ＣＰ１の中央面ＣＰ１ｍと、第２の電子部品２０の積層部ＣＰ２の中央面ＣＰ２ｍとの間に位置しているようにする。
そのようにした場合、電子部品内蔵基板１Ａ−３の中央面ＭＰより下側部分を変形させようとする曲げモーメントと、電子部品内蔵基板１Ｂの中央面ＭＰより上側部分を変形させようとする曲げモーメントの釣り合いを効果的に取ることができる。そのため、電子部品内蔵基板１Ａ−３の中央面ＭＰより下側部分と上側部分とが、効果的に互いの曲げモーメントに基づく変形による振動を打ち消し合う。したがって、電子部品内蔵基板１Ａ−３の厚み方向における中央面ＭＰより下側部分と上側部分との振動の打ち消し合いによる振動の低減が容易となり、延いては振動による可聴音の発生の防止または低減が容易となる。
−電子部品内蔵基板の第３の実施形態−
この発明に係る電子部品内蔵基板の第３の実施形態である電子部品内蔵基板１Ｂについて、図２２および図２３を用いて説明する。
＜電子部品内蔵基板の構造＞
図２２は、電子部品内蔵基板１Ｂの断面図である。図２２（Ａ）は図２２（Ｂ）のＹ１−Ｙ１線を含む面の矢視断面図である。図２２（Ｂ）は図２２（Ａ）のＺ１−Ｚ１線を含む面の矢視断面図である。
電子部品内蔵基板１Ｂは、基板Ｂと、第１の電子部品１０および第２の電子部品２０と、埋設層Ｒとを備える。第１の電子部品１０および第２の電子部品２０は、基板Ｂの一方主面に実装されている。埋設層Ｒは、基板Ｂの一方主面に、第１の電子部品１０および第２の電子部品２０を埋設して設けられている。
基板Ｂは、前述の図４４に相当する多層基板であり、内部電極やビアなどを不図示として、簡略化して図示されている。基板Ｂは、図４４に示される多層基板と同様、絶縁層と、配線層を備えている。絶縁層は、ガラスやシリカなどの織布または不織布と、絶縁性の樹脂とを含んでいる。また、この発明の実施形態では、第１の電子部品１０および第２の電子部品２０を強調するため、基板Ｂと、第１の電子部品１０および第２の電子部品２０との大きさの関係は、実際のものとは異なっている。
第１の電子部品１０は、セラミック積層体１１と、第１の外部電極１２および第２の外部電極１３とを備える積層セラミックコンデンサを含んでいる。セラミック積層体１１は、セラミック誘電体層１４が第１の内部電極１５と第２の内部電極１６との間に挿入されてなるコンデンサ素子が積層された積層部ＣＰ１を、保護層としてのセラミック誘電体層１４で挟んだ構造となっている。
セラミック積層体１１は、互いに対向する２つの端面と、２つの端面を接続する側面とを有する。第１の外部電極１２は第１の内部電極１５と接続され、第２の外部電極１３は、第２の内部電極１６と接続されている。第１の外部電極１２および第２の外部電極１３は、それぞれセラミック積層体１１の表面に設けられる。
第２の電子部品２０は、第１の電子部品１０と同様の構造を有する積層セラミックコンデンサを含んでいる。第２の電子部品２０は、セラミック積層体２１と、第１の外部電極２２および第２の外部電極２３とを備える。セラミック積層体２１は、セラミック誘電体層２４が第１の内部電極２５と第２の内部電極２６との間に挿入されてなるコンデンサ素子が積層された積層部ＣＰ２を、保護層としてのセラミック誘電体層２４で挟んだ構造となっている。
セラミック積層体２１は、互いに対向する２つの端面と、２つの端面を接続する側面とを有する。第１の外部電極２２は第１の内部電極２５と接続され、第２の外部電極２３は、第２の内部電極２６と接続されている。第１の外部電極２２および第２の外部電極２３は、それぞれセラミック積層体２１の表面に設けられる。
第１の電子部品１０は、第１の実装ランドＬ１１および第２の実装ランドＬ１２上に、例えばはんだのような接続部材Ｓを用いて接続されている。同様に、第２の電子部品２０は、第３の実装ランドＬ２１および第４の実装ランドＬ２２上に、同じくはんだのような接続部材Ｓを用いて接続されている。第１の実装ランドＬ１１ないし第４の実装ランドＬ２２の材質ならびに接続部材Ｓの材質は、既存のものから適宜選択して用いることができる。
第１の実装ランドＬ１１および第３の実装ランドＬ２１は、導電パターンＣＴ１〜ＣＴ３を含んでなる配線上にあり、第２の実装ランドＬ１２および第４の実装ランドＬ２２は、導電パターンＣＴ４〜ＣＴ６を含んでなる配線上にある。すなわち、図２２（Ｂ）において、第１の電子部品１０と第２の電子部品２０とは、導電パターンＣＴ２およびＣＴ５によって並列かつ直接接続されている。
ここで、直接接続されているとは、第１の電子部品１０が実装される実装ランドと第２の電子部品２０が実装される実装ランドとが導電パターンによって繋がることにより、第１の電子部品１０と第２の電子部品２０とが電気的に導通していることを意味する。そのため、第１の電子部品１０および第２の電子部品２０には、実質的に位相のずれがない電圧が印加されることになる。
また、第１の電子部品１０の側面と、第２の電子部品２０の側面とは、埋設層Ｒを介して互いに対向している。図２２（Ａ）および（Ｂ）において、上述のように第１の電子部品１０と第２の電子部品２０との間には別の電子部品は実装されていない。しかしながら、後述する双方の電子部品から埋設層Ｒに伝達される振動の相殺に影響がなければ、別の電子部品が実装されていてもよい。
第１の電子部品１０は、セラミック積層体１１の積層方向ＳＤ１が、基板Ｂの一方主面の法線方向と平行となるように基板Ｂに実装されている。一方、第２の電子部品２０は、セラミック積層体２１の積層方向ＳＤ２が、基板Ｂの一方主面と平行となるように基板Ｂに実装されている。すなわち、電子部品内蔵基板１Ｂにおいて、第１の電子部品１０のセラミック積層体１１の積層方向ＳＤ１と、第２の電子部品２０のセラミック積層体２１の積層方向ＳＤ２とは、互いに直交している。なお、ここでいう直交とは、第１の電子部品１０および第２の電子部品２０の実装時に姿勢が傾くなどの実装ばらつきを含むものとする。
図２３は、電子部品内蔵基板１Ｂが備える第１の電子部品１０および第２の電子部品２０の、電圧が印加されたときの歪みの状態を説明する概略断面図である。歪みの状態を分かりやすくするため、第１の電子部品１０のセラミック積層体１１および第２の電子部品２０のセラミック積層体２１の外形変化のみを誇張して図示している。ここで、図２３（Ａ）は図２２（Ａ）に相当する概略断面図である。図２３（Ｂ）は図２２（Ｂ）に相当する概略断面図である。
図２３（Ａ）および（Ｂ）に示すように、それぞれの電子部品に電圧が印加された際に、第１の電子部品１０に発生する歪みと第２の電子部品２０に発生する歪みとが、逆方向になっている。その結果、第１の電子部品１０に発生する歪みが埋設層Ｒに伝達されて発生する振動と、第２の電子部品２０に発生する歪みが埋設層Ｒに伝達されて発生する振動とは、互いに打ち消し合うことになる。すなわち、埋設層Ｒに埋設されているそれぞれの電子部品に電圧の印加による歪みが発生したとしても、埋設層Ｒを介した振動の伝達が低減される。
＜第３の実施形態の第１の変形例＞
電子部品内蔵基板１Ｂの第１の変形例としての電子部品内蔵基板１Ｂ−１について、図２４を用いて説明する。
＜電子部品内蔵基板の構造＞
図２４は、電子部品内蔵基板１Ｂ−１の、図２２（Ｂ）に相当する断面図である。図２４では、第１の実装ランドＬ１１および第２の実装ランドＬ１２と、第３の実装ランドＬ２１および第４の実装ランドＬ２２とは、導電パターンＣＴ１、ＣＴ５およびＣＴ３を含んでなる配線上にある。すなわち、図２４において、第１の電子部品１０と第２の電子部品２０とは、導電パターンＣＴ５によって直列かつ直接接続されている。そのため、電子部品内蔵基板１Ｂと同様に、第１の電子部品１０および第２の電子部品２０には、実質的に位相のずれがない電圧が印加されることになる。
＜第３の実施形態の第２の変形例＞
電子部品内蔵基板１Ｂの第２の変形例としての電子部品内蔵基板１Ｂ−２について、図２５および図２６を用いて説明する。
図２５は、電子部品内蔵基板１Ｂ−２の、図２２（Ａ）に相当する断面図である。電子部品内蔵基板１Ｂ−２は、電子部品内蔵基板１Ｂに加えて、第３の電子部品３０をさらに備える。なお、第１の電子部品１０および第３の電子部品３０は、同様の構造を有する積層セラミックコンデンサであることが好ましい。なお、基板Ｂは、前述の各実施形態と同様に、簡略化して図示されている。
ここで、第１の電子部品１０のセラミック積層体１１の積層方向ＳＤ１と、第３の電子部品３０のセラミック積層体３１の積層方向ＳＤ３とは、基板Ｂの一方主面の法線方向と平行となっている。また、第２の電子部品２０のセラミック積層体２１の積層方向ＳＤ２は、基板Ｂの一方主面と平行となっている。すなわち、第１の電子部品１０のセラミック積層体１１の積層方向ＳＤ１および第３の電子部品３０のセラミック積層体３１の積層方向ＳＤ３と、第２の電子部品２０のセラミック積層体２１の積層方向ＳＤ２とは、互いに直交している。
図２６は、電子部品内蔵基板１Ｂ−２が備えている第１の電子部品１０、第２の電子部品２０および第３の電子部品３０の、電圧が印加されたときの歪みの状態を説明する概略断面図である。前述の図２３と同様に、歪みの状態を分かりやすくするため、第１の電子部品１０のセラミック積層体１１、第２の電子部品２０のセラミック積層体２１および第３の電子部品３０のセラミック積層体３１の外形変化のみを誇張して図示している。
図２６に示すように、それぞれの電子部品に電圧が印加された際に、第１の電子部品１０および第３の電子部品３０に発生する歪みと、第２の電子部品２０に発生する歪みとが、逆方向になっている。ここで、第１の電子部品１０、第２の電子部品２０および第３の電子部品３０は、第１の電子部品１０および第３の電子部品３０に基づく振動と、第２の電子部品２０に基づく振動とが、互いに打ち消し合うように設定される。
電子部品内蔵基板１Ｂ−２においては、１つの電子部品（第２の電子部品２０）に基づく振動を、２つの電子部品（第１の電子部品１０および第３の電子部品３０）に基づく振動で打ち消すようにしている。一般に、積層セラミックコンデンサに電圧が印加された際に発生する歪み量は、セラミック積層体の積層方向に直交する方向の収縮量よりも、セラミック積層体の積層方向の膨張量の方が大きい。そのため、第１の電子部品１０の数を第２の電子部品２０の数よりも多くすることによって、より効果的に振動を打ち消し合うことが可能となる。
なお、第１の電子部品１０の数と第２の電子部品２０の数との比は、図２５および図２６に示した２：１に限らず、各電子部品に発生する歪み量によって適宜変更される。各電子部品に発生する歪み量は、セラミック誘電体層の比誘電率およびコンデンサ素子の積層数にも依存する。したがって、上記の歪み量の方向性と合わせて、全体として効果的に振動を打ち消し合うように、第１の電子部品１０の数と第２の電子部品２０の数との比を選択する。
例えば、１つの第２の電子部品２０の左右に、それぞれ複数の第１の電子部品１０を実装するようにしてもよい。図２７に、電子部品内蔵基板１Ｂ−２のさらなる変形例として、１つの第２の電子部品２０の左右に、それぞれ２つの第１の電子部品１０を実装し、第１の電子部品１０の数と第２の電子部品２０の数との比を４：１にした場合を示す。
すなわち、電子部品内蔵基板１Ｂと同様に、埋設層Ｒに埋設されている各電子部品に電圧の印加による歪みが発生したとしても、埋設層Ｒを介した振動の伝達が低減される。
＜第３の実施形態の第３の変形例＞
電子部品内蔵基板１Ｂの第３の変形例としての電子部品内蔵基板１Ｂ−３について、図２８を用いて説明する。
図２８は、電子部品内蔵基板１Ｂ−３の、図２２（Ａ）に相当する断面図である。図２８に示すように、電子部品内蔵基板１Ｂ−３では、第１の電子部品１０の大きさと、第２の電子部品２０との大きさが異なっている。なお、基板Ｂは、前述の各実施形態と同様に、簡略化して図示されている。
電子部品内蔵基板１Ｂ−３は、基板Ｂの一方主面を基準面としたとき、第１の電子部品１０の積層部ＣＰ１の中心の高さ１０Ｃが、第２の電子部品２０の積層部ＣＰ２の最低部の高さ２０Ｌと最高部の高さ２０Ｕとの間にある。また、第２の電子部品２０の積層部ＣＰ２の中心の高さ２０Ｃが、第１の電子部品１０の積層部ＣＰ１の最低部の高さ１０Ｌと最高部の高さ１０Ｕとの間にある。すなわち、電子部品内蔵基板１Ｂ−３では、第１の電子部品１０の積層部ＣＰ１の中心の高さ１０Ｃが、第２の電子部品２０の積層部ＣＰ２の高さ方向の幅内に入っている。また、第２の電子部品２０の積層部ＣＰ２の中心の高さ２０Ｃが、第１の電子部品１０の積層部ＣＰ１の高さ方向の幅内に入っている。
積層部は、前述のように、セラミック誘電体層が２枚の内部電極の間にセラミック誘電体層が挿入されてなるコンデンサ素子が積層された部分であり、積層セラミックコンデンサにおける静電容量の発現に関与する部分である。また、電圧の印加に伴って、電歪効果および逆圧電効果により、印加された電圧の大きさに応じた歪みが発生する振動発生源でもある。
そのため、上述の条件を満たすとき、２つの振動発生源の基板Ｂの一方主面からの高さ位置が、ほぼ重なることになる。言い換えると、第１の電子部品１０に発生する歪みが埋設層Ｒに伝達されて発生する振動と、第２の電子部品２０に発生する歪みが埋設層Ｒに伝達されて発生する振動とが、すれ違うことなく効果的に干渉する。その結果、第１の電子部品１０の大きさと第２の電子部品２０の大きさとが異なっていても、それぞれの電子部品に基づく振動が、互いに確実に打ち消し合う。すなわち、埋設層Ｒに埋設されている各電子部品に電圧の印加による歪みが発生したとしても、埋設層Ｒを介した振動の伝達が低減される。
＜電子部品内蔵基板の製造方法＞
電子部品内蔵基板１Ｂの製造方法は、基本的には、前述の電子部品内蔵基板１の製造方法における実装工程および埋設層形成工程に準じる。
すなわち、実装工程において、第１の電子部品１０および第２の電子部品２０は、第１の電子部品１０におけるセラミック誘電体層１４と、第１の内部電極１５と、第２の内部電極１６との積層方向ＳＤ１と、第２の電子部品２０におけるセラミック誘電体層２４と、第１の内部電極２５と、第２の内部電極２６の積層方向ＳＤ２とが、互いに直交するように実装される。
また、埋設層形成工程において、埋設層Ｒは、第１の電子部品１０の側面と第２の電子部品２０の側面とが埋設層Ｒを介して互いに対向するように設けられる。上記の電子部品内蔵基板の製造方法では、基板Ｂの振動が低減され、延いては基板Ｂの振動による可聴音の発生が防止または低減された電子部品内蔵基板１Ｂを、効率的に製造することができる。
−電子部品内蔵基板の第４の実施形態−
この発明に係る電子部品内蔵基板の第４の実施形態である電子部品内蔵基板１Ｃについて、図２９および図３０を用いて説明する。
＜電子部品内蔵基板の構造＞
図２９は、電子部品内蔵基板１Ｃの上面図である。図３０（Ａ）は図２９のＹ１−Ｙ１線を含む面の矢視断面図である。図３０（Ｂ）は図２９のＸ１−Ｘ１線を含む面の矢視断面図である。
電子部品内蔵基板１Ｃは、基板Ｂと、第１の電子部品１０と、埋設層Ｒとを備える。第１の電子部品１０は、基板Ｂの一方主面に実装されている。埋設層Ｒは、基板Ｂの一方主面に、第１の電子部品１０を埋設して設けられている。
基板Ｂは、前述の図４４に相当する多層基板であり、内部電極やビアなどを不図示として、簡略化して図示されている。基板Ｂは、図４４に示される多層基板と同様、絶縁層と、配線層を備えている。絶縁層は、ガラスやシリカなどの織布または不織布と、絶縁性の樹脂とを含んでいる。また、この発明の第１の実施形態では、第１の電子部品１０を強調するため、基板Ｂと、第１の電子部品１０との大きさの関係は、実際のものとは異なっている。
第１の電子部品１０は、セラミック積層体１１と、第１の外部電極１２および第２の外部電極１３とを備える積層セラミックコンデンサを含んでいる。セラミック積層体１１は、セラミック誘電体層１４が第１の内部電極１５と第２の内部電極１６との間に挿入されてなるコンデンサ素子が積層された積層部ＣＰ１を、保護層としてのセラミック誘電体層１４で挟んだ構造となっている。
セラミック積層体１１は、互いに対向する２つの端面と、２つの端面を接続する側面とを有する。第１の外部電極１２は第１の内部電極１５と接続され、第２の外部電極１３は、第２の内部電極１６と接続されている。第１の外部電極１２および第２の外部電極１３は、それぞれセラミック積層体１１の表面に設けられる。
図３０（Ａ）および（Ｂ）において、第１の電子部品１０は、第１の実装ランドＬ１１および第２の実装ランドＬ１２上に、例えばはんだのような接続部材Ｓを用いて接続されている。第１の実装ランドＬ１１および第２の実装ランドＬ１２の材質ならびに接続部材Ｓの材質は、既存のものから適宜選択して用いることができる。第１の実装ランドＬ１１および第２の実装ランドＬ１２は、不図示の導電パターンを含んでなる配線上にある。第１の電子部品１０には、この配線を通じて電圧が印加されることになる。
なお、電子部品内蔵基板１Ｃは、後述する凹部ＲＣによる埋設層Ｒを介した第１の電子部品１０の振動の伝達の抑制に影響がなければ、複数の第１の電子部品１０が実装されていてもよい。また、同様に電子部品内蔵基板１Ｃには、積層セラミックコンデンサ以外の電子部品が実装されていてもよい。
埋設層Ｒの外表面は、凹部ＲＣを有している。凹部ＲＣは、第１の電子部品１０の電圧印加時の歪みに伴って発生する電子部品内蔵基板１Ｃの振動を、可聴周波数域である２０Ｈｚ〜２０ｋＨｚの範囲内において小さくするように形成されている。凹部ＲＣは、図３０（Ａ）および（Ｂ）では、埋設層Ｒの外表面に、半球状で等間隔となるように設けられているが、例えば下記のメカニズムが発現するような形態および位置であれば、これに限らず、後述するように種々の態様で形成することができる。
第１の電子部品１０は、積層セラミックコンデンサを含んでおり、チタン酸バリウムを基本材料とする高誘電率のセラミック材料を用いることが多いため、電圧印加時の歪みにより振動する虞がある。この振動は、接続部材Ｓを介して第１の電子部品１０が接続されている基板Ｂに伝達されるが、第１の電子部品１０が埋設層Ｒに埋設されている場合には、埋設層Ｒを介しても基板Ｂに伝達される。
ここで、埋設層Ｒの外表面が凹部ＲＣを有しない場合には、埋設層Ｒを介した第１の電子部品１０の振動の伝達を抑制するものがない。その結果、第１の電子部品１０の振動が伝達された基板Ｂが共振して、可聴周波数域内において大きく振動する虞がある。一方、埋設層Ｒの外表面に凹部ＲＣを有する場合、凹部ＲＣが埋設層Ｒを介した第１の電子部品１０の振動の伝達を抑制する。その結果、基板Ｂの共振が発生しなくなるか、共振したとしても基板Ｂの振幅が小さくなるか、あるいは共振周波数が可聴周波数域外にずれると考えられる。
共振周波数が可聴周波数域外にずれるように埋設層Ｒの表面に凹部ＲＣを設けた場合、可聴周波数域外で基板Ｂの振動が大きくなったとしても、いわゆる「鳴き」として感じられることはない。
すなわち、上記のいずれにしても、可聴周波数域内での基板Ｂの大きな振動が抑制される。したがって、第１の電子部品１０の電圧印加時の歪みに伴って発生する可聴周波数域内での基板Ｂの振動が小さくなり、可聴音の発生を防止または低減することができる。なお、上記のメカニズムは推定であり、別のメカニズムによる可能性もある。
＜電子部品内蔵基板の製造方法＞
この発明に係る電子部品内蔵基板の第４の実施形態である電子部品内蔵基板１Ｃの製造方法の一例について、図３１ないし図３４を用いて説明する。図３１ないし図３４は、電子部品内蔵基板１Ｃの製造方法の一例において順次行なわれる実装工程、埋設層形成工程、凹部態様決定工程および凹部形成工程をそれぞれ模式的に示す図である。なお、図３１ないし図３４の各図は、図２９のＹ１−Ｙ１線を含む面の矢視断面図に相当する。
＜実装工程＞
図３１（Ａ）および（Ｂ）は、電子部品内蔵基板１Ｃの製造方法の実装工程を模式的に示す図である。実装工程により、第１の電子部品１０は、基板Ｂの一方主面に実装された状態となる。
図３１（Ａ）は、第１の電子部品１０と、第１の電子部品１０を実装する基板Ｂとを準備する段階を示す。第１の電子部品１０は、前述のように、セラミック積層体１１の表面に第１の外部電極１２および第２の外部電極１３が設けられ、電圧印加時に歪みが発生する積層セラミックコンデンサを含んでいる。基板Ｂは、第１の電子部品１０を接続するための第１の実装ランドＬ１１および第２の実装ランドＬ１２（Ｌ１２は不図示）を一方主面に備えている。図３１（Ｂ）は、第１の電子部品１０を、例えばはんだのような接続部材Ｓを用いて、第１の実装ランドＬ１１および第２の実装ランドＬ１２に接合することにより、基板Ｂの一方主面に実装した段階を示す。
＜埋設層形成工程＞
図３２（Ａ）および（Ｂ）は、電子部品内蔵基板１Ｃの製造方法の埋設層形成工程を模式的に示す図である。埋設層形成工程により、基板Ｂの一方主面に、第１の電子部品１０を埋設して埋設層Ｒが設けられた状態となる。
図３２（Ａ）は、第１の電子部品１０が実装された基板Ｂの一方主面に、例えばディスペンサＤにより、一点鎖線で表される所定の厚みとなるように、液状の樹脂ＬＲを塗布する段階を示す。塗布に用いる装置は、上記のディスペンサＤに限らず、既存の塗布装置を用いることができる。例えば、カーテンコーターやスピンコーターなどの種々のコーターを用いてもよい。また、液状の樹脂ＬＲは、単一の樹脂材料からなるものに限らず、樹脂材料中にフィラーとしてガラス材料やシリカなどを含むものを用いることができる。
さらに、埋設層Ｒは、図３２（Ａ）のような液状の樹脂ＬＲを塗布する方法に限らず、半硬化状態でシート状のプリプレグを基板Ｂの一方主面に載置し、第１の電子部品１０が埋設されるように押圧することにより形成してもよい。
図３２（Ｂ）は、第１の電子部品１０が埋設された液状の樹脂ＬＲを加熱し、硬化させることにより、硬化後の埋設層Ｒとした段階を示す。
＜凹部態様決定工程＞
図３３（Ａ）ないし（Ｃ）は、電子部品内蔵基板１Ｃの製造方法の凹部態様決定工程を模式的に示す図である。凹部態様決定工程により、後述の凹部形成工程で形成するべき凹部の態様が決定される。
図３３（Ａ）は、埋設層形成工程後の電子部品内蔵基板に、所定の周波数および振幅の交流電圧を印加して振動を発生させ、発生した振動を音としてマイクＭで計測し、音圧をオシロスコープＯＳにより表示した段階を示す。この段階では、埋設層Ｒの外表面に後述の凹部ＲＣが形成されていないので、電子部品内蔵基板からは可聴周波数域内で大きな音が計測される。
なお、発生した振動の計測は、上記のようなマイクＭおよびオシロスコープＯＳを用いた方法に限らず、例えばレーザー変位計などにより電子部品内蔵基板の変位を測定し、その変位周期から求めるようにしてもよい。この場合、電子部品内蔵基板のどの個所が大きく変位しているかも併せて測定できるので、後述の凹部形成工程において振動抑制に効果的な凹部形成位置を求めることができる。
図３３（Ｂ）は、図３３（Ａ）での計測結果を踏まえ、埋設層Ｒの外表面に試験的に凹部を形成した段階を示す。凹部の形成は、後述の凹部形成工程で示すように、例えばレーザー加工機ＬＭからレーザー光ＬＢを照射して、埋設層Ｒの外表面を掘削することにより行なうことができる。形成された凹部が前述のメカニズムを発現するためには十分な態様ではない場合、電子部品内蔵基板から発生する音は、図３３（Ａ）の場合と比較すると小さくなっているものの、この段階ではまだ十分小さくなっていない。
図３３（Ｃ）は、図３３（Ｂ）での計測結果を踏まえ、埋設層Ｒの外表面に形成した凹部をさらに深くした段階を示す。この段階では、形成された凹部ＲＣが前述のメカニズムを発現するために十分な態様となっており、電子部品内蔵基板から発生する音が十分小さくなっている。この凹部ＲＣを、以後、電子部品内蔵基板の埋設層Ｒの外表面に形成していく態様とする。
この凹部態様決定工程は、実際の製品となる電子部品内蔵基板１Ｃの一群のうちの幾つかを用いて行なってもよく、あるいは実際の製品とは別の、試験的に作製した電子部品内蔵基板の一群のうちの幾つかを用いて行なってもよい。また、凹部態様決定工程は、上記のように実験的に行なわず、例えば有限要素法によるシミュレーションを用いて、凹部の形成態様の変化に伴う可聴周波数域内での電子部品内蔵基板の振動の変化を計算することにより行なってもよい。
＜凹部形成工程＞
図３４（Ａ）および（Ｂ）は、電子部品内蔵基板１Ｃの製造方法の凹部形成工程を模式的に示す図である。凹部形成工程により、埋設層Ｒの外表面に、第１の電子部品１０の電圧印加時の歪みに伴って発生する電子部品内蔵基板の振動を小さくするように凹部ＲＣが形成された状態となる。
図３４（Ａ）は、凹部態様決定工程により決定された態様の凹部ＲＣの加工を、レーザー加工機ＬＭからレーザー光ＬＢを照射して、埋設層Ｒの外表面を掘削することにより行なう段階である。埋設層Ｒの外表面を掘削するために用いる装置は、上記のレーザー加工機ＬＭに限らず、既存の加工機を用いることができる。例えば、ドリル加工機、ダイシングソーおよびサンドブラスト装置などを用いてもよい。
図３４（Ｂ）は、埋設層Ｒの外表面に、第１の電子部品１０の電圧印加時の歪みに伴って発生する電子部品内蔵基板の振動を小さくするように、凹部ＲＣが形成され、電子部品内蔵基板１Ｃが完成した段階を示す。なお、凹部ＲＣは、埋設層Ｒの上面全体に等間隔に形成される必要はなく、電子部品内蔵基板の振動を小さくするために効果的な位置に形成されていればよい。
以上の工程により、可聴周波数域内での振動が小さく、可聴音の発生が防止または低減された電子部品内蔵基板１Ｃが効率的に製造される。なお、以上で説明した電子部品内蔵基板１Ｃの製造方法における凹部態様決定工程は、一度行なえば同じ構成の電子部品内蔵基板については繰り返し行なう必要はない。また、電子部品内蔵基板の振動を小さくする凹部の態様を見込みで想定し、凹部形成工程により埋設層Ｒの外表面にそのような凹部ＲＣを有する電子部品内蔵基板１Ｃを作成した後、発生する振動を確認するようにしてもよい。これらの場合、凹部態様決定工程を省略して、埋設層形成工程から凹部形成工程に移ることができる。
この発明の第４の実施形態に係る電子部品内蔵基板１Ｃは、図３５（Ａ）〜（Ｃ）に示すように、基板Ｂが集合体ＡＧである状態で凹部形成工程を行なうことにより得ることもできる。
図３５（Ａ）は、基板Ｂが集合体ＡＧである状態で、一方主面に第１の電子部品１０を埋設して埋設層Ｒが設けられた段階を示す。なお、第１の電子部品１０以外に実装されている電子部品などについては、図示を省略している。図３５（Ｂ）は、その状態で凹部形成工程を行ない、凹部ＲＣが形成された段階を示す。図３５（Ｃ）は、凹部ＲＣが形成された後、図３５（Ｂ）上で二点鎖線により表された分割線に沿って分割し、個々の電子部品内蔵基板１Ｃに分割された段階を示す。この場合、電子部品内蔵基板１Ｃの製造を効率的に行なうことができる。
一方、この発明の第４の実施形態に係る電子部品内蔵基板１Ｃは、図３６（Ａ）〜（Ｃ）に示すように、集合体ＡＧを個々の基板Ｂを分割した後、それらに凹部形成工程を行なうことにより得ることもできる。
図３６（Ａ）は、図３５（Ａ）と同様に、基板Ｂが集合体ＡＧである状態で、一方主面に第１の電子部品１０を埋設して埋設層Ｒが設けられた段階を示す。第１の電子部品１０以外に実装されている電子部品などについては、同様に図示を省略している。図３６（Ｂ）は、図３６（Ａ）上で二点鎖線により表された分割線に沿って個々の基板Ｂに分割した段階を示す。図３６（Ｃ）は、分割された個々の基板Ｂに対して凹部形成工程を行ない、凹部ＲＣを形成することにより、電子部品内蔵基板１Ｃとした段階を示す。この場合、個々の電子部品内蔵基板の振動状態に合わせて、凹部ＲＣの形成の仕方を微調整することができるため、品質ばらつきの極めて小さい電子部品内蔵基板１Ｃを得ることができる。
＜第４の実施形態の第１の変形例＞
電子部品内蔵基板１Ｃの第１の変形例としての電子部品内蔵基板１Ｃ−１について、図３７および図３８を用いて説明する。なお、電子部品内蔵基板１Ｃ−１は、凹部ＲＣの態様が電子部品内蔵基板１Ｃと異なるが、それ以外は共通であるため、共通する箇所の説明については省略する。
＜電子部品内蔵基板の構造＞
図３７は、電子部品内蔵基板１Ｃ−１の上面図である。図３８（Ａ）は図３７のＹ２−Ｙ２線を含む面の矢視断面図である。図３８（Ｂ）は図３７のＸ２−Ｘ２線を含む面の矢視断面図である。
電子部品内蔵基板１Ｃ−１では、凹部ＲＣは、第１の電子部品１０の端面近傍に、セラミック積層体１１の互いに対向する２つの端面を仮想的に繋ぐ方向（長手方向）と直交するように形成された溝状となっている。さらに、基板Ｂの一方主面を基準面としたとき、凹部ＲＣの最低部の高さＣＢは、第１の電子部品１０の積層部ＣＰ１の中心の高さ１０Ｃより低くなっている。
図４６（Ｂ）を参照すると、第１の電子部品１０の電圧印加時の歪みは、基板Ｂの一方主面を基準面としたときの高さ方向において、第１の電子部品１０の積層部ＣＰ１の中心近傍で最も大きくなっていると想定される。言い換えると、この付近の埋設層Ｒが最も大きく変形し、第１の電子部品１０の振動を基板Ｂに伝達する。すなわち、凹部ＲＣの最低部の高さＣＢが第１の電子部品１０の積層部ＣＰ１の中心の高さ１０Ｃより低くなるように凹部ＲＣを形成して空間を設けることにより、埋設層Ｒのうち大きく変形する部分を他の部分から分離することができる。
積層セラミックコンデンサを含んでいる第１の電子部品１０において、前述の「鳴き」に大きな影響を与える振動は、一般には長手方向側の振動である（図４６（Ｂ）参照）。したがって、第１の電子部品１０の長手方向と直交するような溝状の凹部ＲＣを形成して空間を設けることにより、埋設層Ｒを介した第１の電子部品１０の振動の伝達が、より効果的に抑制される。
なお、図３７および図３８に示した電子部品内蔵基板１Ｃ−１では、凹部ＲＣが溝状に形成されているが、これに限らず円柱状の穴であってもよい。その場合、凹部ＲＣは、上記のように第１の電子部品１０の電圧印加時において埋設層Ｒが最も大きく変形する箇所の近傍に配置されることが好ましい。また、そのような穴が複数個形成されていてもよい。
＜第４の実施形態の第２の変形例＞
電子部品内蔵基板１Ｃの第２の変形例としての電子部品内蔵基板１Ｃ−２について、図３９および図４０を用いて説明する。なお、電子部品内蔵基板１Ｃ−２は、凹部ＲＣの形成位置が電子部品内蔵基板１Ｃ−１と異なるが、それ以外は共通であるため、共通する箇所の説明については省略する。
＜電子部品内蔵基板の構造＞
図３９は、電子部品内蔵基板１Ｃ−２の上面図である。図４０（Ａ）は図３９のＹ２−Ｙ２線を含む面の矢視断面図である。図４０（Ｂ）は図３９のＸ２−Ｘ２線を含む面の矢視断面図である。
電子部品内蔵基板１Ｃ−２では、凹部ＲＣは、第１の電子部品１０の側面近傍に、セラミック積層体１１の側面と平行に形成された溝状となっている。さらに、電子部品内蔵基板１Ｃ−１と同様に、基板Ｂの一方主面を基準面としたとき、凹部ＲＣの最低部の高さＣＢは、第１の電子部品１０の積層部ＣＰ１の中心の高さ１０Ｃより低くなっている。
第１の電子部品１０の基板Ｂ上への実装のされ方によっては、前述の「鳴き」に対して、セラミック積層体１１の側面に直交する方向の振動が大きな影響を与えることもあり得る。このような場合は、電子部品内蔵基板１Ｃ−１のように溝状の凹部ＲＣを形成して空間を設けることにより、セラミック積層体１１の側面近傍の埋設層Ｒのうち大きく変形する部分を他の部分から分離することができる。
なお、溝状の凹部ＲＣは、第１の電子部品１０の端面近傍および側面近傍の両方に形成するようにしてもよい。いずれの場合であっても、第１の電子部品１０の電圧印加時において埋設層Ｒが最も大きく変形する箇所の近傍に配置されることが好ましい。
＜第４の実施形態の第３の変形例＞
電子部品内蔵基板１Ｃの第３の変形例としての電子部品内蔵基板１Ｃ−３について、図４１および図４２を用いて説明する。なお、電子部品内蔵基板１Ｃ−３は、電子部品内蔵基板１Ｃ、１Ｃ−１および１Ｃ−２と凹部ＲＣの態様までは共通であるため、共通する箇所の説明については省略する。
＜電子部品内蔵基板の構造＞
図４１は、電子部品内蔵基板１Ｃ−３の上面図である。図４２（Ａ）は図４１のＹ３−Ｙ３線を含む面の矢視断面図である。図４２（Ｂ）は図４１のＸ３−Ｘ３線を含む面の矢視断面図である。
電子部品内蔵基板１Ｃ−３は、凹部ＲＣ内に、凹部ＲＣの体積の少なくとも一部を占める挿入部材ＩＭをさらに備えている。図４１および図４２においては、凹部ＲＣは挿入部材ＩＭにより完全に充填されている。挿入部材ＩＭは、樹脂、金属およびセラミックなどの埋設層Ｒより弾性率の高い材料が選ばれる。また、挿入部材ＩＭの弾性率は、埋設層Ｒの弾性率の２倍以上であることが好ましい。
凹部ＲＣ内に備えられる挿入部材ＩＭの弾性率を埋設層Ｒの弾性率より高くすることで、伝達される第１の電子部品１０の振動の波形が挿入部材ＩＭの部分で乱れると考えられる。そのため、埋設層Ｒを介した第１の電子部品１０の振動の伝達が、より効果的に抑制される。したがって、第１の電子部品１０の電圧印加時の歪みに伴って発生する電子部品内蔵基板の振動が確実に小さくなり、可聴音の発生を確実に防止または低減することができる。
また、凹部ＲＣが、凹部ＲＣ内に埋設層Ｒより弾性率の高い別の挿入部材ＩＭをさらに備えることにより、部分的に薄くなった埋設層Ｒの厚みを、凹部ＲＣが形成されていない状態に近づけることができる。そのため、耐湿性や電子部品内蔵基板の剛性を、凹部ＲＣが形成されただけの状態から向上させることができる。
＜第４の実施形態の第４の変形例＞
電子部品内蔵基板１Ｃの第４ないし第６の変形例としての電子部品内蔵基板１Ｃ−４ないし１Ｃ−６について、図４３を用いて説明する。なお、電子部品内蔵基板１Ｃ−４および１Ｃ−５は、凹部ＲＣ内において挿入部材ＩＭが備えられている位置が電子部品内蔵基板１Ｃ−３と異なるが、それ以外は共通であるため、共通する箇所の説明については省略する。また、電子部品内蔵基板１Ｃ−６は、導電層ＣＬをさらに備える点が電子部品内蔵基板１Ｃ−５と異なるが、それ以外は共通であるため、同様に共通する箇所の説明については省略する。
＜電子部品内蔵基板の構造＞
図４３は、電子部品内蔵基板１Ｃ−４ないし１Ｃ−６の、図４１のＸ３−Ｘ３線を含む面の矢視断面図に相当する断面図である。
図４３（Ａ）は、電子部品内蔵基板１Ｃ−４を示す。電子部品内蔵基板１Ｃ−４では、凹部ＲＣ内において、第１の電子部品１０の積層部ＣＰ１の中心近傍に挿入部材ＩＭが備えられている。なお、挿入部材ＩＭは、凹部ＲＣの底部に接していなくてもよい。この例では、第１の電子部品１０の電圧印加時において最も大きく振動する箇所に着目して挿入部材ＩＭを備えるようにしている。したがって、金属およびセラミックなどを挿入部材ＩＭとして用いる場合に、挿入部材ＩＭの体積を減少させることにより、電子部品内蔵基板１Ｃ−４の製造コストを低減することができる。
図４３（Ｂ）は、電子部品内蔵基板１Ｃ−５を示す。電子部品内蔵基板１Ｃ−５では、凹部ＲＣの内面を被覆するように挿入部材ＩＭが備えられている。なお、挿入部材ＩＭは、同様に凹部ＲＣの底部に接していなくてもよい。この例では、凹部ＲＣの大部分は空間として維持されている。したがって、前述の第１の変形例で説明した凹部ＲＣを形成して空間を設けることにより振動の伝達を抑制する効果と、第３の変形例で説明した振動の波形を挿入部材ＩＭの部分で乱す効果とを共に得ることができる。さらに、金属およびセラミックなどを挿入部材ＩＭとして用いる場合に、挿入部材ＩＭの体積を減少させることにより、電子部品内蔵基板１Ｃ−５の製造コストを低減することができる。
図４３（Ｃ）は、電子部品内蔵基板１Ｃ−６を示す。電子部品内蔵基板１Ｃ−６では、埋設層Ｒの表面に導電層ＣＬが形成されている。導電層ＣＬは、基板Ｂに備えられている不図示の接地端子に接続されている。この例では、凹部ＲＣの内面を被覆する挿入部材ＩＭと、導電層ＣＬとを接続することにより、高いシールド効果を得ることができる。
なお、この発明は上記の実施形態に限定されるものではなく、この発明の範囲内において、種々の応用、変形を加えることが可能である。
１ 電子部品内蔵基板
１０ 第１の電子部品（積層セラミックコンデンサ）
１１ セラミック積層体
１２ 第１の外部電極
１３ 第２の外部電極
１４ セラミック誘電体層
１５ 第１の内部電極
１６ 第２の内部電極
Ｂ 基板
ＣＰ１ 積層部
ＣＰ１ｌ 積層部ＣＰ１の厚み方向の最下面
ＣＰ１ｍ 積層部ＣＰ１の厚み方向の中央面
ＣＰ１ｕ 積層部ＣＰ１の厚み方向の最上面
ＭＰ 電子部品内蔵基板の厚み方向の中央面
Ｐ１１ 第１の側部
Ｐ１２ 第２の側部
Ｒ 埋設層
Ｔ1 電子部品内蔵基板の厚み方向の中央面より下側部分の厚み
Ｔ2 電子部品内蔵基板の厚み方向の中央面より上側部分の厚み
ＴB 基板Ｂの厚み
ＥB 基板Ｂの弾性率
ＴR 埋設層Ｒの厚み
ＥR 埋設層Ｒの弾性率

Claims (13)

  1. 基板と、
    前記基板の主面に実装された第１の電子部品と、
    前記基板の前記主面に設けられ、前記第１の電子部品を埋設する埋設層と、
    を備える電子部品内蔵基板であって、
    前記第１の電子部品は、交互に積層されたセラミック誘電体層と内部電極とを含む積層部と、前記積層部を間に挟む第１の側部および第２の側部とを有し、かつ互いに対向する２つの端面と、前記２つの端面を接続する側面とを有するセラミック積層体と、前記内部電極と接続され、前記セラミック積層体の表面に設けられた外部電極と、を備える積層セラミックコンデンサを含み、
    前記基板の前記主面に直交する方向である厚み方向において、前記第１の側部は、前記積層部と前記基板の前記主面との間に位置し、
    前記埋設層の弾性率は、前記基板の弾性率よりも小さく、
    前記厚み方向における前記電子部品内蔵基板の中央面は、前記セラミック積層体を通る位置にあり、
    前記基板の前記主面に実装され、前記埋設層に埋設された第２の電子部品をさらに備え、
    前記第２の電子部品は、交互に積層されたセラミック誘電体層と内部電極とを含む積層部と、前記積層部を間に挟む一対の側部とを有し、かつ互いに対向する２つの端面と、前記２つの端面を接続する側面とを有するセラミック積層体と、前記内部電極と接続され、前記セラミック積層体の表面に設けられた外部電極と、を備える積層セラミックコンデンサを含み、
    前記第１の電子部品のセラミック積層体の側面と、前記第２の電子部品のセラミック積層体の側面とは、前記埋設層を介して互いに対向しており、
    前記基板の前記主面に直交する方向である厚み方向において、前記第１の電子部品の前記積層部の中央面と前記基板の前記主面との間隔は、前記第２の電子部品の前記積層部の中央面と前記基板の前記主面との間隔より広く、
    前記厚み方向において、前記電子部品内蔵基板の中央面は、前記第１の電子部品の前記積層部の前記中央面と、前記第２の電子部品の前記積層部の前記中央面との間に位置していることを特徴とする、電子部品内蔵基板。
  2. 前記厚み方向において、前記第１の電子部品における前記セラミック積層体の前記第１の側部の厚みは、前記第２の側部の厚みより厚いことを特徴とする、請求項１に記載の電子部品内蔵基板。
  3. 前記第１の電子部品は、前記外部電極に接続された電極端子をさらに備え、
    前記電極端子は、前記基板に接続されていることを特徴とする、請求項１に記載の電子部品内蔵基板。
  4. 前記第１の電子部品は、前記第１の側部と前記基板との間に位置するインターポーザをさらに備え、
    前記インターポーザは、前記基板に接続されていることを特徴とする、請求項１に記載の電子部品内蔵基板。
  5. 前記厚み方向において、前記電子部品内蔵基板の中央面は、前記第１の電子部品の前記積層部の中央面と、前記セラミック積層体の前記第２の側部との間に位置していることを特徴とする、請求項１から４のいずれか１項に記載の電子部品内蔵基板。
  6. 前記厚み方向において、前記第１の電子部品の前記積層部の前記中央面と前記電子部品内蔵基板の前記中央面との間隔は、前記第２の電子部品の前記積層部の前記中央面と前記電子部品内蔵基板の前記中央面との間隔より短いことを特徴とする、請求項１に記載の電子部品内蔵基板。
  7. 前記第１の電子部品のセラミック積層体における前記セラミック誘電体層と前記内部電極との積層方向と、前記第２の電子部品のセラミック積層体における前記セラミック誘電体層と前記内部電極との積層方向とは、互いに直交していることを特徴とする、請求項１に記載の電子部品内蔵基板。
  8. 前記第１の電子部品と前記第２の電子部品とは、導電パターンを介して直接接続されていることを特徴とする、請求項７に記載の電子部品内蔵基板。
  9. 前記基板の前記主面を基準面としたとき、前記第１の電子部品の前記積層部の中心の高さが、前記第２の電子部品の前記積層部の最低部の高さと最高部の高さとの間にあり、前記第２の電子部品の前記積層部の中心の高さが、前記第１の電子部品の前記積層部の最低部の高さと最高部の高さとの間にあることを特徴とする、請求項７または８に記載の電子部品内蔵基板。
  10. 前記埋設層の表面は、凹部を有していることを特徴とする、請求項１に記載の電子部品内蔵基板。
  11. 基板と、
    前記基板の主面に実装された第１の電子部品と、
    前記基板の前記主面に設けられ、前記第１の電子部品を埋設する埋設層と、
    を備える電子部品内蔵基板であって、
    前記第１の電子部品は、交互に積層されたセラミック誘電体層と内部電極とを含む積層部と、前記積層部を間に挟む第１の側部および第２の側部とを有し、かつ互いに対向する２つの端面と、前記２つの端面を接続する側面とを有するセラミック積層体と、前記内部電極と接続され、前記セラミック積層体の表面に設けられた外部電極と、を備える積層セラミックコンデンサを含み、
    前記基板の前記主面に直交する方向である厚み方向において、前記第１の側部は、前記積層部と前記基板の前記主面との間に位置し、
    前記埋設層の弾性率は、前記基板の弾性率よりも小さく、
    前記厚み方向における前記電子部品内蔵基板の中央面は、前記セラミック積層体を通る位置にあり、
    前記埋設層の表面は、凹部を有しており、
    前記凹部は、前記第１の電子部品の電圧印加時の歪みに伴って発生する基板の振動を、可聴周波数域内において小さくするように設けられていることを特徴とする、電子部品内蔵基板。
  12. 前記凹部は、前記基板の前記主面を基準面としたとき、前記凹部の最低部の高さが前記第１の電子部品の前記積層部の中心の高さより低いことを特徴とする、請求項１１に記載の電子部品内蔵基板。
  13. 前記凹部は、前記埋設層より弾性率が高く、かつ前記凹部の体積の少なくとも一部を占める挿入部材をさらに備えていることを特徴とする、請求項１１または１２に記載の電子部品内蔵基板。
JP2015155196A 2014-09-01 2015-08-05 電子部品内蔵基板 Active JP6418099B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
PCT/JP2015/073660 WO2016035590A1 (ja) 2014-09-01 2015-08-24 電子部品内蔵基板
KR1020177005344A KR101972797B1 (ko) 2014-09-01 2015-08-24 전자부품 내장 기판
CN201580046624.XA CN106688315B (zh) 2014-09-01 2015-08-24 电子部件内置基板
US15/444,425 US10356908B2 (en) 2014-09-01 2017-02-28 Electronic component containing substrate

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP2014176995 2014-09-01
JP2014176995 2014-09-01
JP2014184095 2014-09-10
JP2014184095 2014-09-10
JP2014224733 2014-11-04
JP2014224733 2014-11-04
JP2014235402 2014-11-20
JP2014235402 2014-11-20

Publications (2)

Publication Number Publication Date
JP2016105453A JP2016105453A (ja) 2016-06-09
JP6418099B2 true JP6418099B2 (ja) 2018-11-07

Family

ID=56102822

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015155196A Active JP6418099B2 (ja) 2014-09-01 2015-08-05 電子部品内蔵基板

Country Status (4)

Country Link
US (1) US10356908B2 (ja)
JP (1) JP6418099B2 (ja)
KR (1) KR101972797B1 (ja)
CN (1) CN106688315B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7019946B2 (ja) 2016-12-05 2022-02-16 株式会社村田製作所 積層コンデンサ内蔵基板
KR20180073357A (ko) * 2016-12-22 2018-07-02 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
KR102538906B1 (ko) * 2017-09-27 2023-06-01 삼성전기주식회사 복합 전자부품 및 그 실장 기판
KR102505433B1 (ko) * 2018-04-20 2023-03-03 삼성전기주식회사 전자 부품
KR102240705B1 (ko) * 2018-10-11 2021-04-15 삼성전기주식회사 전자 부품
KR102584974B1 (ko) 2018-10-17 2023-10-05 삼성전기주식회사 적층 세라믹 전자부품 및 그에 포함된 인터포저
JP2020202220A (ja) * 2019-06-07 2020-12-17 株式会社村田製作所 積層セラミック電子部品
JP7327305B2 (ja) * 2020-07-13 2023-08-16 Tdk株式会社 金属端子付き電子部品、及び金属端子付き電子部品の製造方法
WO2024071083A1 (ja) * 2022-09-28 2024-04-04 太陽誘電株式会社 回路基板

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4328530A (en) * 1980-06-30 1982-05-04 International Business Machines Corporation Multiple layer, ceramic carrier for high switching speed VLSI chips
JP3264037B2 (ja) * 1993-04-28 2002-03-11 株式会社村田製作所 コンデンサアレイ
JPH0855752A (ja) 1994-08-10 1996-02-27 Taiyo Yuden Co Ltd 積層コンデンサの実装方法及び積層コンデンサ
JP2002208668A (ja) * 2001-01-10 2002-07-26 Hitachi Ltd 半導体装置およびその製造方法
JP2002232110A (ja) * 2001-02-02 2002-08-16 Tohoku Pioneer Corp 積層セラミックコンデンサを実装した回路基板
JP4827157B2 (ja) * 2002-10-08 2011-11-30 Ｔｄｋ株式会社 電子部品
US7006359B2 (en) * 2003-07-14 2006-02-28 Avx Corporation Modular electronic assembly and method of making
KR100674842B1 (ko) * 2005-03-07 2007-01-26 삼성전기주식회사 기판 내장용 적층형 칩 커패시터를 구비하는 인쇄회로 기판
US7838419B2 (en) * 2006-12-20 2010-11-23 Intel Corporation Systems and methods to laminate passives onto substrate
US7898818B2 (en) * 2007-03-07 2011-03-01 Dell Products, Lp Variably orientated capacitive elements for printed circuit boards and method of manufacturing same
JP2008218937A (ja) * 2007-03-08 2008-09-18 Showa Shell Sekiyu Kk 小型（小面積）のｃｉｓ系薄膜太陽電池モジュール
JP5007746B2 (ja) * 2007-06-15 2012-08-22 株式会社村田製作所 部品内蔵基板
JP5133813B2 (ja) * 2008-08-11 2013-01-30 レノボ・シンガポール・プライベート・リミテッド 積層セラミック・コンデンサの単位配置構造、全体配置構造およびプリント配線基板
JP5045649B2 (ja) * 2008-11-17 2012-10-10 株式会社村田製作所 セラミックコンデンサ及びそれを備えた電子部品
JP2010225620A (ja) * 2009-03-19 2010-10-07 Panasonic Corp 回路モジュール
WO2010150522A1 (ja) * 2009-06-22 2010-12-29 株式会社村田製作所 部品内蔵モジュールの製造方法および部品内蔵モジュール
JP2011171436A (ja) * 2010-02-17 2011-09-01 Tdk Corp 電子部品内蔵モジュール及び電子部品内蔵モジュールの製造方法
ES2502467T3 (es) * 2010-03-19 2014-10-03 Jx Nippon Oil & Energy Corporation Composición lubricante
JPWO2011135926A1 (ja) * 2010-04-27 2013-07-18 株式会社村田製作所 電子部品内蔵基板、および複合モジュール
WO2011148615A1 (ja) * 2010-05-26 2011-12-01 株式会社村田製作所 部品内蔵基板
EP2421339A1 (de) * 2010-08-18 2012-02-22 Dyconex AG Verfahren zum Einbetten von elektrischen Komponenten
JP2012094671A (ja) * 2010-10-27 2012-05-17 Tdk Corp 電子部品
KR101208172B1 (ko) 2010-12-02 2012-12-04 삼성전기주식회사 전자 부품 정렬장치, 전자 부품 포장체 및 전자 부품 실장 기판
JP5360158B2 (ja) * 2011-08-05 2013-12-04 株式会社村田製作所 チップ部品構造体
JP5884653B2 (ja) * 2011-09-01 2016-03-15 株式会社村田製作所 実装構造
KR101309326B1 (ko) * 2012-05-30 2013-09-16 삼성전기주식회사 적층 칩 전자부품, 그 실장 기판 및 포장체
JP5874682B2 (ja) * 2012-08-09 2016-03-02 株式会社村田製作所 コンデンサ部品及びコンデンサ部品実装構造体

Also Published As

Publication number Publication date
US20170171980A1 (en) 2017-06-15
CN106688315B (zh) 2020-02-21
KR101972797B1 (ko) 2019-04-29
US10356908B2 (en) 2019-07-16
KR20170036772A (ko) 2017-04-03
CN106688315A (zh) 2017-05-17
JP2016105453A (ja) 2016-06-09

Similar Documents

Publication Publication Date Title
JP6418099B2 (ja) 電子部品内蔵基板
TWI395242B (zh) 對同一印刷電路板焊盤圖形之具有多層陶瓷電容在其上之印刷電路板固定結構及其方法，多層陶瓷電容水平粘貼及排列方法之封裝單元
JP6395002B2 (ja) 積層セラミックキャパシタの回路基板実装構造
KR101587800B1 (ko) 콘덴서 소자의 실장 구조체 및 콘덴서 소자의 실장방법
JP5664597B2 (ja) 実装構造及び実装方法
US9148955B2 (en) Mounting structure of circuit board having multi-layered ceramic capacitor thereon
KR101973419B1 (ko) 복합 전자 부품 및 그 실장 기판
WO2016035590A1 (ja) 電子部品内蔵基板
US20150136464A1 (en) Electronic Device
US20190037696A1 (en) Multilayer capacitor built-in substrate
JP6424570B2 (ja) 電子部品内蔵基板およびその製造方法
KR20170130290A (ko) 콘덴서 소자의 실장 구조체
JP6256306B2 (ja) 電子部品内蔵基板およびその製造方法
US10510489B2 (en) Mounting structure and multilayer capacitor built-in substrate
JP6375889B2 (ja) 電子部品内蔵基板およびその製造方法
WO2017199436A1 (ja) 電子部品内蔵基板およびその製造方法
KR102122933B1 (ko) 전자부품의 실장 기판 및 전자부품 실장용 페이스트
KR20190111867A (ko) 연성코일과 그 제조방법 및 이를 포함하는 전자부품

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180703

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180823

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180911

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180924

R150 Certificate of patent or registration of utility model

Ref document number: 6418099

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150