JP5007746B2

JP5007746B2 - 部品内蔵基板

Info

Publication number: JP5007746B2
Application number: JP2009520404A
Authority: JP
Inventors: 悟野田
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2007-06-15
Filing date: 2008-05-20
Publication date: 2012-08-22
Anticipated expiration: 2028-05-20
Also published as: JPWO2008155967A1; JP2012019247A; WO2008155967A1

Description

この発明は、絶縁層にチップ部品を内蔵した部品内蔵基板及びその製造方法に関し、詳しくは、チップ部品の外部電極と電極層との接続の改良に関する。

一般に、チップ部品は、内部電極と、内部電極を有する絶縁体と、絶縁体の両端に形成された外部電極を備える。内部電極と外部電極とは、電気的に接続されている。

そして、このチップ部品を内蔵した部品内蔵基板において従来は、１個又は複数個のチップ部品の外部電極をプリント基板、セラミック多層基板、樹脂多層基板等の配線板の電極層を構成するランドに半田付けし、この状態でチップ部品を樹脂層に埋設して部品内蔵基板が製造される。

しかしながら、チップ部品を半田付けして製造すると、半田フィレットが前記樹脂層内に残存する。そのため、この種の部品内蔵基板を他の基板に半田リフロー等で実装するような場合、リフロー加熱により、前記樹脂層内に残存していた半田が液化して半田フラッシュが発生するおそれがある。

また、チップ部品の外部電極を半田付けするためには、比較的大面積の複数個のランドを設ける必要があり、高密度配線の妨げになって部品内蔵基板の小型化が図られない。

そこで、この種の部品内蔵基板を製造する場合、チップ部品を絶縁層下面の電極層のランドに半田付けして接続する代わりに、チップ部品の外部電極をビア導体又はスルーホール導体を通して絶縁層上面の電極層に直接接続することが考えられている（例えば、特許文献１参照）。
特開２００３−３０９３７３号公報

前記特許文献１に記載されているように外部電極（端子電極）に対してレーザを照射してビア導体やスルーホール導体を形成すると、以下の問題が生じる。

すなわち、セラミックコンデンサ等の現在市場に流通しているチップ部品は、外部電極がＳｎやＮｉ等の金属ペーストを塗布等して形成される。

この場合、部品内蔵基板１００は、図１０に模式的に図示するように、例えばセラミックコンデンサ等のチップ部品１０１の左、右の外部電極１０２ａ、１０２ｂが、それぞれチップ部品１０１の端面を覆う端面部分αと、端面部分αからチップ部品１０１の絶縁体１０３の上、下及び左、右の側面に延出した縁状の延長部分βとからなり、それらの表面（電極表面）は微視的には平坦ではなく湾曲している。

そのため、上面側の延長部分βの上方からレーザを照射し、外部電極１０２ａ、１０２ｂそれぞれにつながる穴１０４ａを形成すると、前記湾曲に起因したレーザの乱反射により、穴１０４ａはレーザ光源に近い表面側（開口側）の口径が広がる。

したがって、形成されるビア導体１０４は、ストレート性が損なわれて表面側（開口側）が広い円錐台形状になる可能性がある。なお、ビア導体１０４は、穴１０４ａに導電性ペーストを充填してなる。穴１０４ａにめっきを成長させた場合や、穴１０４ａの内壁にめっき膜を形成した後、その内部の中空部に非導電性ペーストを充填した場合も含む。

そして、外部電極１０２ａ、１０２ｂ側（先端側）で径小にならないようにするため、穴１０４ａは、表面側の口径をある程度大きくして形成する必要がある。

その結果、ビア導体１０４の間隔等で定まる部品内蔵基板１００の導電層を狭ピッチ化することができず部品内蔵基板の小型化が阻害される問題がある。また、前記湾曲に起因して、穴１０４ａを形成したときに外部電極１０２ａ、１０２ｂとチップ部品１０１が埋設される樹脂層１０５との界面に隙間が生じ易く、ビア導体１０４を形成する際に、前記隙間に導電性ペーストやめっき液が浸透する問題もある。

そして、それらの問題は、セラミックコンデンサ以外の種々のチップ部品を内蔵する場合にも同様に生じる。また、ビア導体１０４に代えてスルーホール導体を形成する場合にも同様に生じる。なお、スルーホール導体は、穴１０４ａの内壁にめっきを施してなり、中空の状態である。

本発明は、部品内蔵基板の絶縁層に埋設されたチップ部品の外部電極を絶縁層上の電極層に接続するビア導体やスルーホール導体のストレート性を高くすることを目的とし、また、そのような部品内蔵基板の製造方法を提供することも目的とする。

上記した目的を達成するために、本発明の部品内蔵基板は、チップ部品と、該チップ部品が埋設された絶縁層と、該絶縁層上の電極層とを有し、前記チップ部品と前記電極層とが前記絶縁層に形成されたビア導体又はスルーホール導体によって電気的に接続された部品内蔵基板であって、前記チップ部品は、内部電極を有する絶縁体と、該絶縁体の両端に形成され、前記内部電極と接続された外部電極とを備え、前記外部電極は前記絶縁体の端面を覆う端面部分と、該端面部分から前記絶縁体の側面に延出した縁状の延長部分とからなり、前記延長部分の少なくとも前記ビア導体又はスルーホール導体の形成位置に、表面粗さの指標Ｒｚにおいて、０＜Ｒｚ＜５μｍを満たす平坦化された面が形成され、該平坦化された面上に一様な厚さの前記絶縁層が配されていることを特徴としている（請求項１）。

そして、前記延長部分の平坦化された面は、平面研磨によって形成されていることが実用的で好ましい（請求項２）。

さらに、ビア導体やスルーホール導体のストレート性を一層高めるため、少なくとも前記平坦化された面を含む前記外部電極の表面には、銅又は銀或いはそれらの合金めっきが施されていることが、一層好ましい（請求項３）。

請求項１の発明によれば、絶縁層に埋設されたチップ部品は、内部電極を有する絶縁体の両端に形成された外部電極につき、上面側の延長部分の少なくともビア導体又はスルーホール導体の形成位置の部分が平坦化されて表面（電極表面）の湾曲が解消する。

そのため、絶縁層の上方からレーザ照射を照射した際、前記湾曲に起因してレーザが乱反射することはない。したがって、チップ部品を絶縁層上面の電極層に接続するためのビア導体又はスルーホール導体は、絶縁層の上面の口径が広がらず、ストレート性が高い円柱状になる。

そのため、チップ部品と電極層とを接続するビア導体やスルーホール導体のストレート性が高い部品内蔵基板を提供することができる。

この場合、ビア導体又はスルーホール導体の間隔等で定まる電極層の狭ピッチ化を図ることができる。また、外部電極と樹脂層との界面に隙間が生じることはなく、ビア導体又はスルーホール導体を形成する際に導電性ペーストやめっき液が前記隙間に浸透する事態も生じない。

請求項２の発明によれば、前記延長部分の平坦化を、実用的で容易な平面研磨によって実現し、請求項１の発明の効果を奏する部品内蔵基板を提供することができる。

請求項３の発明によれば、外部電極の平坦化された面が、銅又は銀或いはそれらの合金のめっきにより極めて平坦な鏡面になり、前記ビア導体やスルーホール導体のストレート性が一層向上し、前記絶縁層上の電極層を更に一層、狭ピッチ化することができる。

一実施形態の部品内蔵基板の一部の断面図である。図１のチップ部品の説明図である。図１の部品内蔵基板の製造の工程Ａの説明図である。図１の部品内蔵基板の製造の工程Ｂの説明図である。図１の部品内蔵基板の製造の工程Ｃの説明図である。図１の部品内蔵基板の製造の工程Ｄの説明図である。図１の部品内蔵基板の製造の工程Ｅの説明図である。他の実施形態の部品内蔵基板の一部の断面図である。図８の部品内蔵基板の製造の一部の工程の説明図である。従来例のビア導体の説明図である。

符号の説明

１Ａ、１Ｂ部品内蔵基板
２絶縁層
３チップ部品
４ａ、４ｂ外部電極
４１端面部分
４２延長部分
５ビア導体
６電極層
１１めっき層

つぎに、本発明をより詳細に説明するため、その実施形態について、図１〜図９にしたがって詳述する。

（一実施形態）
まず、請求項１、２、３、５、６、７に対応する一実施形態について、図１〜図８を参照して説明する。

図１は本実施形態の部品内蔵基板１Ａの一部の断面図、図２はそのチップ部品の説明図、図３〜図７は部品内蔵基板１Ａの製造工程の説明図である。なお、各図においては、見易くするため、適宜断面を示すハッチングを省略している。

［部品内蔵基板１Ａの構成］
図１に示す本実施形態の部品内蔵基板１Ａは、樹脂からなる絶縁層２に１個又は複数個のチップ部品３を埋設し、各チップ部品３の左、右の両端面に形成された外部電極４ａ、４ｂを、ビア導体５（又はスルーホール導体）を通して絶縁層２上の電極層６に電気的に接続した構成である。

そして、チップ部品３は配線板７上に薄い非導電性接着シート８を介して配設され、本実施形態の場合、この状態でチップ部品３が絶縁層２に埋設されている。

なお、非導電性接着シート８は配線板７への位置固定の機能を果たすものである。また、配線板７は、例えばプリント基板、セラミック基板および樹脂基板とこれらの多層基板、ＳＵＳ等の転写板等からなる。また、配線板７及び非導電性接着シート８は、不要になる場合には、製造後等に除去される。

また、部品内蔵基板１Ａと、従来の半田付け接続の部品内蔵基板と比較すると、半田付け接続の場合は、前記配線板７及び非導電性接着シート８の位置に、ランドが設けられる。このランド上にチップ部品３が配設され、外部電極４ａ、４ｂが各ランドに半田付けされて電気的に接続される。ランドの有無等の点で、部品内蔵基板１Ａは外見上も従来の半田付け接続の部品内蔵基板と全く異なる。

つぎに、チップ部品３の構成を、図２を参照して説明すると、チップ部品３は、例えば積層セラミックコンデンサの場合、セラミックからなる絶縁体９内に、左、右端から中央に突出して重合した対の平板状内部電極１０ａ、１０ｂが形成されている。また、絶縁体９の外側において、左、右の端面に、銀等の金属ペーストで形成された外部電極４ａ、４ｂが取り付けられている。そして、各平板状内部電極１０ａは外部電極４ａに接続され、各平板状内部電極１０ｂは外部電極４ｂに接続されている。

外部電極４ａ、４ｂは、詳しくは、絶縁体９の端面を覆う端面部分４１と、該端面部分４１から絶縁体９の上、下及び左、右の側面に延出した縁状の延長部分４２とからなり、上面側の延長部分４２は、少なくともビア導体５の形成位置４２ａが平坦化されている。

その結果、ビア導体５の形成位置４２ａを底面とする絶縁層２の左、右のビア導体５は円柱状に形成され、図１０の従来のビア導体１０４のように円錐台形状に広がらない。

したがって、絶縁層２に埋設されたチップ部品３の外部電極４ａ、４ｂを、従来の半田付けではなく、絶縁層２内に形成したビア導体５を通して絶縁層２上の電極層６に直接接続する構成であって、ビア導体５が絶縁層２の表面側で広がらず、ビア導体５のストレート性を高くした部品内蔵基板１Ａを提供することができる。

この場合、ビア導体５のストレート性が高いため、ビア導体５の間隔等で定まる電極層６の狭ピッチ化を図り、部品内蔵基板１Ａを極めて小型化することができる。

また、ビア導体５の形成位置の部分４２ａが平坦化されているため、外部電極４ａ、４ｂと樹脂層２との界面に、上記の湾曲に起因した隙間が生じることがなく、この隙間にビア導体５の導電性ペーストやめっき液が浸透することもない。

ところで、シミュレーションや実験等により、外部電極４ａ，４ｂの平坦化した面の十点表面粗さの指標Ｒｚが、０＜Ｒｚ＜５μｍであることが好ましいことが判明した。なお、平坦化する面積はビア導体５の径等に依存し、例えばチップ部品３が「０６０３サイズ」と呼ばれる０．６×０．３×０．３ｍｍの積層セラミックコンデンサの場合には、ビア導体５の径が１００μｍ程度になり、ビア導体５の位置ずれも考慮すると、平坦化する面積は１００±２０μｍ程度であることが好ましい。

そして、ビア導体５の形成位置４２ａの平坦化は、種々の研磨によって実現することができるが、簡単には、周知の平面研磨によって実現することが容易で好ましい。

［製造方法］
つぎに、部品内蔵基板１Ａの製造方法を、請求項６に記載の工程順の場合について、図１及び図３〜図７を参照して説明する。

図３、図４は本発明の第二の工程の説明用の断面図であり、図３はチップ部品を配線板に固定する工程Ａの説明用の断面図、図４は本平坦化の工程Ｂの説明用の断面図である。図５は工程Ｃ（本発明の第三の工程）の説明用の断面図、図６は工程Ｄ（本発明の第四の工程）の説明図であり、（ａ）はビア導体の穴が形成された状態の断面図、（ｂ）はビア導体が形成された状態の断面図である。図７は工程Ｅ（本発明の第五の工程）の説明用の断面図である。

まず、外部電極４ａ、４ｂの平坦化を施す前のチップ部品３を用意し（本発明の第一の工程）、図３の工程Ａにより、表面に非導電性接着シート８を敷設した配線板７上に、用意したチップ部品３を配設し、非導電性接着シート８によりチップ部品３を配線板７上に固定して支持する。

なお、配線板７は表面にチップ部品３の位置調整用マークが形成されたガラスエポキシ樹脂基板等からなる。また、チップ部品３は例えば前記した「０６０３サイズ」の積層セラミックコンデンサであり、例えば表面実装部品（ＳＭＤ）の実装マウンタにより、配線板７の前記各マークの位置に自動的に配設される。また、非導電性接着シート８は例えば非導電性接着剤を全面スクリーン印刷により配線板７に予め塗布して敷設される。

つぎに、図３の状態で例えば１５０℃、６０秒の乾燥加熱を施した後、非導電性接着シート８を介して配線板７上に固定したチップ部品３につき、図４の工程Ｂにより、左、右の外部電極４ａ、４ｂの上面側の延長部分４２の少なくともビア導体５の形成位置４２ａを平坦化する。

具体的には、平面研磨機を用いて外部電極４ａ、４ｂの延長部分４２のうち、ビア導体５の形成位置４２ａを、０＜Ｒｚ＜５μｍとなるように平面研磨して平坦化する。これによって、後述のレーザ照射の乱反射を抑制する。なお、平面研磨機での研磨でも実用的な精度で平坦化を施すことができるが、その後、外部電極４ａ、４ｂの前記形成位置４２ａの平坦化した表面を、さらに基板研磨機により馬布研磨して一層平坦化することが、レーザ照射の乱反射をより一層抑制する上から好ましい。

つぎに、図５の工程Ｃにより、前記平坦化が施されたチップ部品３を絶縁層２に埋設する。具体的には、例えば真空弾性体プレスにより、樹脂シートでチップ部品３が配設された配線板７の表面側を一様にラミネートし、配線板７上の全てのチップ部品３を一様な厚みの絶縁層２に埋設する。絶縁層２は熱硬化性樹脂により形成されていることが好ましく、加熱によって硬化される。

つぎに、図６の工程Ｄにより、つぎに説明する周知の穴加工を施して、絶縁層２内に、外部電極４ａ、４ｂの前記形成位置４２ａ（延長部分４２のうち平坦化された部分）に電気的に接続された上下方向のビア導体５を形成する。

まず、図６（ａ）の矢印線に示すレーザを、絶縁層２の上方からチップ部品３の外部電極４ａ、４ｂのビア導体５の前記形成位置４２ａに照射し、上下方向の穴５１を形成する。このとき、外部電極４ａ、４ｂの前記形成位置４２ａが平坦化されているので、従来の湾曲に起因したレーザの乱反射がなく、円柱状の穴５１を形成することができる。なお、前記レーザは、具体的には、炭酸ガス（ＣＯ_２）レーザである。

さらに、図６（ｂ）に示すように、前記円柱状の穴５１にめっきや導電性ペーストを充填して前記形成位置４２ａに電気的に接続した上下方向のビア導体５を形成する。なお、ビア導体５に替えて、穴５１の内壁にめっき膜を形成してスルーホール導体を形成することも可能である。

なお、チップ部品３が「０６０３サイズ」の積層セラミックコンデンサの場合には、前記したようにビア導体５の径は１００μｍ程度であり、ビア導体５の位置ずれも考慮すると、平坦化する前記形成位置４２ａの面積は１００±２０μｍ程度であることが好ましい。

つぎに、図７の工程Ｅにより、絶縁層２上に、ビア導体５に電気的に接続される電極層６を設け、部品内蔵基板１Ａを製造する。電極層６は絶縁層２上にめっきを施す等、周知の方法によって形成することができる。また、予め銅箔が貼付された絶縁層２を用い、銅箔をエッチング等により加工することによって電極層６を形成してもよい。

以上の実施形態の場合、チップ部品３の左、右の外部電極４ａ、４ｂにつき、上面側の延長部分４２のうち少なくともビア導体５の形成位置４２ａが平坦化されて表面（電極表面）の湾曲が解消される。そして、ビア導体５をストレート性が高い円柱状に形成することができる。そのため、チップ部品３と電極層６とを接続するビア導体５のストレート性が高い部品内蔵基板１Ａを提供することができる。

この場合、ビア導体５の間隔等で定まる電極層６の狭ピッチ化等を図って部品内蔵基板１Ａを一層小型化することができる。また、外部電極４ａ、４ｂと樹脂層２との界面に隙間が生じることがなく、ビア導体５を形成する際の導電性ペーストやめっき液等が前記隙間に浸透する事態も生じない。

また、前記延長部分４２の平坦化を、実用的で容易な平面研磨によって実現することができる。さらに、前記延長部分４２の平坦化を、０＜Ｒｚ＜５μｍにする具体的な構成で実現することができる利点もある。

ところで、上記実施形態においては、配線板７上でチップ部品３の外部電極４ａ、４ｂを研磨して平坦化し、さらに、配線板７及びチップ部品３を絶縁層２により埋設する請求項６の工程順で製造する方法を記載した。しかし、請求項５の工程順で製造してもよく、この場合は、第一の工程により、用意したチップ部品３の外部電極４ａ、４ｂを配線板７とは異なる板上で予め研磨して平坦化し、第二の工程により、研磨後のチップ部品３を配線板７上に非導電性接着シート８を介して固定し、第三の工程（工程Ｃ）により、配線板７及びチップ部品３を絶縁層２により埋設し、その後、第四、第五の工程（工程Ｄ、Ｅ）を施して部品内蔵基板１Ａが製造される。

（他の実施形態）
つぎに、請求項４、８に対応する他の実施形態について、図８、図９を参照して説明する。

図８は本実施形態の部品内蔵基板１Ｂの一部の断面図、図９は部品内蔵基板１Ｂの一部の製造工程の説明図である。なお、それらの図面において、図１〜図７と同一符号は同一若しくは相当するものを示す。

［部品内蔵基板１Ｂの構成］
本実施形態の部品内蔵基板１Ｂが前記実施形態の部品内蔵基板１Ａと異なる点は、図８に示すように、チップ部品３の外部電極４ａ、４ｂにおいて、上面側の延長部分４２のうち平坦化されたビア導体５の形成位置４２ａの表面が、銅（Ｃｕ）又は銀（Ａｇ）或いはそれらの合金のめっき層１１により極めて平坦な鏡面に形成されている点である。

このようにすると、外部電極４ａ、４ｂの前記形成位置４２ａが厚膜であって、平坦化した表面がポーラスでレーザ反射を吸収等して妨げるような場合にも、めっき層１１の平坦な鏡面によりレーザ反射の特性を改善する。これによって、ビア導体５のストレート性が一層向上し、絶縁層２上の電極層６が更に一層、狭ピッチ化される。

［製造方法］
つぎに、部品内蔵基板１Ｂの製造方法について、図９を参照して説明する。

部品内蔵基板１Ｂを製造する場合は、図９（ａ）に示す上述の工程Ｂと同図（ｃ）に示す上述の工程Ｃの間に、同図（ｂ）に示すめっき工程を追加する。

そして、工程Ｂにより、例えば平面研磨によってチップ部品３の左、右の外部電極４ａ、４ｂの上面側の延長部分４２の少なくともビア導体５の形成位置４２ａを平坦化すると、工程Ｃによってチップ部品３を絶縁層２に埋設する前に、前記のめっき工程により、例えば周知の無電解Ｃｕめっき処理等を行なって、前記形成位置４２ａの表面にめっき層１１を形成し、乾燥後に前記工程Ｃに移行する。

したがって、本実施形態の場合は、製造された部品内蔵基板１Ｂのビア導体５のストレート性を一層向上することができ、部品内蔵基板１Ｂを一層高密度に配線して小型化することができる。

そして、本発明は上記した両実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて上述したもの以外に種々の変更を行なうことが可能であり、例えば、ビア導体５に代えてスルーホール導体を形成する場合にも同様に適用することができる。なお、ビア導体５やスルーホール導体の構造等はどのようであってもよい。

また、チップ部品３の種類や寸法等はどのようであってもよく、絶縁層２やビア導体５、電極層６等の寸法や素材がどのようであってもよい。

さらに、本発明の部品内蔵基板の製造方法は、少なくとも前記工程Ａから工程Ｅを含むものであればよく、それらの工程の前後、途中に他の工程を含むものであってもよく、工程の手順が異なっていてもよい。

本発明は、種々の部品内蔵基板及びその製造方法に適用することができる。

Claims

チップ部品と、該チップ部品が埋設された絶縁層と、該絶縁層上の電極層とを有し、前記チップ部品と前記電極層とが前記絶縁層に形成されたビア導体又はスルーホール導体によって電気的に接続された部品内蔵基板であって、
前記チップ部品は、内部電極を有する絶縁体と、該絶縁体の両端に形成され、前記内部電極と接続された外部電極とを備え、
前記外部電極は前記絶縁体の端面を覆う端面部分と、該端面部分から前記絶縁体の側面に延出した縁状の延長部分とからなり、
前記延長部分の少なくとも前記ビア導体又はスルーホール導体の形成位置に、表面粗さの指標Ｒｚにおいて、０＜Ｒｚ＜５μｍを満たす平坦化された面が形成され、該平坦化された面上に一様な厚さの前記絶縁層が配されていることを特徴とする部品内蔵基板。
請求項１に記載の部品内蔵基板において、
前記延長部分の平坦化された面は、平面研磨によって形成されていることを特徴とする部品内蔵基板。
請求項１または２に記載の部品内蔵基板において、
少なくとも前記平坦化された面を含む前記外部電極の表面には、銅又は銀或いはそれらの合金めっきが施されていることを特徴とする部品内蔵基板。