JPWO2008155957A1 - 部品内蔵基板の製造方法および部品内蔵基板 - Google Patents

部品内蔵基板の製造方法および部品内蔵基板 Download PDF

Info

Publication number
JPWO2008155957A1
JPWO2008155957A1 JP2008549296A JP2008549296A JPWO2008155957A1 JP WO2008155957 A1 JPWO2008155957 A1 JP WO2008155957A1 JP 2008549296 A JP2008549296 A JP 2008549296A JP 2008549296 A JP2008549296 A JP 2008549296A JP WO2008155957 A1 JPWO2008155957 A1 JP WO2008155957A1
Authority
JP
Japan
Prior art keywords
layer
interlayer connection
conductor
component
connection conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008549296A
Other languages
English (en)
Inventor
祐介 山越
祐介 山越
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2008155957A1 publication Critical patent/JPWO2008155957A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H05K1/187—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding the patterned circuits being prefabricated circuits, which are not yet attached to a permanent insulating substrate, e.g. on a temporary carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09045—Locally raised area or protrusion of insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

部品内蔵基板において、口径が小さくストレート性の高い層間接続導体を形成し、層間接続導体間ピッチの狭小化および部品内蔵基板の小型化を達成することができる部品内蔵基板の製造方法および部品内蔵基板を提供する。部品内蔵基板４０において、第二層１１では、未硬化の状態で部品９を埋設し樹脂層１１を硬化させた後、第二層１１を上下方向に貫通する孔１２を形成し、前記孔１２に導電性ペーストを充填して第二の層間接続導体８を形成する。そして、複数のランド２ａを含む第一の面内導体２、第一層６および第二層１１を順次積層して圧着し、加熱することにより第一層６を硬化し、一体化した構造を形成する。

Description

本発明は、樹脂に部品を内蔵した部品内蔵基板の製造方法およびその部品内蔵基板に関する。
近年、電子機器の小型化、高性能化に伴い、コンデンサ、チップ抵抗、チップコイル、ＩＣなどの電子部品を高密度、高機能に内蔵した部品内蔵基板が種々提案されている。
この種の部品内蔵基板では、例えば多層構造基板（多層プリント配線板など）、若しくは配線済みの転写板等に部品を搭載し、それを樹脂にて埋め込んで一体化した部品内蔵層に、レーザー等で上下面に配置された面内導体を導通するための孔を形成し、その後前記孔に導通性を持たせるために、前記孔内にめっきを施すまたは導電性ペーストを充填して層間接続導体を形成し、上下面の面内導体との電気的接続を行っている。
そして、前記層間接続導体が形成される孔には、その形成過程の違いにより、「貫通孔」と「有底孔」と呼ばれるものがある。
貫通孔とは、部品内蔵層の上面及び下面に面内導体を配さない状態で、上面の方向からレーザーを照射する等して形成するものをいう（例えば、特許文献１参考）。前記特許文献１では、貫通孔に導電性ペーストを充填した後に上下面の面内導体とともに部品を内蔵した樹脂を硬化させ、貫通孔を形成した部品内蔵層と面内導体を一体化している。
また、有底孔とは、部品内蔵層の下面に面内導体を配した状態で、上面の方向からレーザーを照射して形成するものをいう。例えば、未硬化の樹脂に部品および面内導体を配置し、樹脂を硬化させ一体化した後、部品内蔵層に有底孔を形成し、この有底孔に導電性ペーストを充填するというものがある。
特開平１１−２２０２６２号公報（段落[００５６]−[００６４]、図２等）
前記特許文献１のように貫通孔を形成すると、未硬化の樹脂に貫通孔を形成した後、面内導体等と部品内蔵層を一体化して樹脂を硬化させるため、樹脂の硬化収縮により貫通孔のストレート性が損なわれ、面内導体内のランドとの位置ずれが生じるという問題がある。
また、有底孔は、面内導体のランドを底面として形成される。レーザーを照射して有底孔を形成した場合ランドからレーザーが跳ね返り、反射したレーザーによって有底孔が切削されるため、孔の口径が大きくなる。また、ランドを傷つけないために弱いレーザーしか当てることができず、孔の形状がテーパー状（断面台形状）になる。そうすると、部品内蔵層の上面からめっきを施す際にめっき層が有底孔の底面まで形成され、または部品内蔵層の上面から導電性ペーストを充填する際にペーストが有底孔の底面にまで達するようにするためには、孔の口径（孔の上部の開口径）を大きくする必要がある。その結果、有底孔の場合、狭ピッチのランド形成ができず、部品内蔵基板の小型化を阻害することとなる。
本発明は、口径が小さく、ストレート性の高い層間接続導体を形成し、小型化かつ信頼性の向上を達成することができる部品内蔵基板の製造方法および部品内蔵基板を提供することを目的とする。
上記した目的を達成するために、本発明における部品内蔵基板の製造方法は、複数のランドを含む第一の面内導体を形成する工程と、未硬化の樹脂からなる第一層の、所定の前記ランドに対応する位置に第一の層間接続導体を形成する工程と、未硬化の樹脂からなる第二層に部品を埋設した上で前記第二層を硬化する工程と、前記硬化した第二層の上面から下面にかけて貫通する第二の層間接続導体を、前記第一の層間接続導体に対応する位置に形成する工程と、前記第一の面内導体、前記第一層および前記第二層を順次積層した後、前記第一層を硬化し、前記第一の面内導体、前記第一層および前記第二層を一体化する工程とを備え、前記第一の面内導体、前記第一の層間接続導体および前記第二の層間接続導体を順次電気的に接続することを特徴としている（請求項１）。
また、本発明における部品内蔵基板の製造方法は、複数のランドを含む第一の面内導体を有する未硬化の樹脂からなる第一層に、所定の前記ランドを底面とする第一の層間接続導体を形成する工程と、未硬化の樹脂からなる第二層に部品を埋設した上で前記第二層を硬化する工程と、前記硬化した第二層の上面から下面にかけて貫通する第二の層間接続導体を、前記第一の層間接続導体に対応する位置に形成する工程と、前記第一層および前記第二層を順次積層した後、前記第一層を硬化し、前記第一層および前記第二層を一体化する工程とを備え、前記第一の面内導体、前記第一の層間接続導体および前記第二の層間接続導体を順次電気的に接続することを特徴としている（請求項２）。
また、請求項１または２に記載の部品内蔵基板の製造方法は、前記第二層の上面に、前記第二の層間接続導体と電気的に接続された第二の面内導体を形成する工程をさらに備えることを特徴としている（請求項３）。
また、請求項１または２に記載の部品内蔵基板の製造方法は、一方主面に第二の面内導体を有する未硬化状態の第三層を用意し、該第三層を前記第二層上に積層することにより前記第二の層間接続導体と前記第二の面内導体とを電気的に接続する工程とをさらに備えることを特徴としている（請求項４）。
また、請求項１ないし４のいずれかに記載の部品内蔵基板の製造方法は、未硬化状態の前記第二層に前記部品を埋設した上で前記第二層を硬化した後、前記部品を露出させる工程を備えることを特徴としている（請求項５）。
また、請求項１ないし５のいずれかに記載の部品内蔵基板の製造方法は、転写板に形成された電極上に前記部品を実装した後、前記部品を未硬化状態の前記第二層に埋設し、前記第二層を硬化した後に前記転写板を前記第二層から剥離することを特徴としている（請求項６）。
また、請求項１ないし６のいずれかに記載の部品内蔵基板の製造方法は、前記第一層および前記第二層が同一材料よりなることを特徴としている（請求項７）。
また、本発明における部品内蔵基板は、複数のランドを含む第一の面内導体と、前記第一の面内導体上に配設された樹脂からなる第一層と、前記第一層に形成され、所定の前記ランドと電気的に接続された第一の層間接続導体と、前記第一層上に配設され、部品が埋設された樹脂からなる第二層と、前記第二層に形成され、前記第一の層間接続導体と電気的に接続された第二の層間接続導体と、前記第二層の上面に、前記第二の層間接続導体と電気的に接続されて形成された第二の面内導体とを備えたことを特徴としている（請求項８）。
また、本発明における部品内蔵基板は、複数のランドを含む第一の面内導体と、前記第一の面内導体上に配設された樹脂からなる第一層と、前記第一層に形成され、所定の前記ランドと電気的に接続された第一の層間接続導体と、前記第一層上に配設され、部品が埋設された樹脂からなる第二層と、前記第二層に形成され、前記第一の層間接続導体と電気的に接続された第二の層間接続導体と、前記第二層上に配設された樹脂からなる第三層と、前記第三層に形成され、前記第二の層間接続導体と電気的に接続された第三の層間接続導体と、前記第三層の上面に、前記第三の層間接続導体と電気的に接続されて形成された第二の面内導体とを備えたことを特徴としている（請求項９）。
本発明において、第二層には部品が埋設されるため、第二層はその他の層に比べて高さを要する。本製造方法によれば、第二層に部品を埋設した上でこれを硬化し、その後貫通孔からなる第二の層間接続導体を形成するため、第二の層間接続導体のストレート性が損なわれることを防止でき、部品内蔵基板全体の信頼性向上に寄与する。また、第二の層間接続導体を有底孔ではなく貫通孔に形成することにより、小口径の第二の層間接続導体を形成することができるため、部品内蔵基板の小型化を実現することができる。特に、請求項５に係る発明によれば、第二層を部品の高さ程度に低背化することにより、よりストレート性のよい貫通孔を形成することができる。
本発明の第１の実施形態である部品内蔵基板の断面図である。 図１の部品内蔵基板における第一の面内導体の製造工程の説明図である。 図１の部品内蔵基板における第一層の製造工程の説明図である。 図１の部品内蔵基板における第二層の製造工程の説明図である。 図１の部品内蔵基板における第一の面内導体、第一層および第二層の一体化前の断面図である。 第２の実施形態である部品内蔵基板の断面図である。 図６の部品内蔵基板の第三層の製造工程の説明図である。 図６の部品内蔵基板における第一の面内導体、第一層、第二層および第三層の一体化前の断面図である。 第３の実施形態である部品内蔵基板の断面図である。 図９の部品内蔵基板における第一層の製造工程の説明図である。 図９の部品内蔵基板における第一層、第二層および第三層の一体化前の断面図である。 第３の実施形態の変形例である部品内蔵基板の断面図である。 図１２の部品内蔵基板の製造工程における第一層および第二層および第三層の一体化前の断面図である。 図１２の部品内蔵基板における転写板剥離後の部品内蔵基板の断面図である。 第４の実施形態である部品内蔵基板の断面図である。 図１５の部品内蔵基板における第二層の製造工程の説明図である。 図１５の部品内蔵基板の製造工程における第一層および第二層および第三層の一体化前の断面図である。 図１５の部品内蔵基板における転写板剥離後の部品内蔵基板の断面図である。 第５の実施形態である部品内蔵基板の断面図である。 図１９の部品内蔵基板における第二層の製造工程の説明図である。 図１９の部品内蔵基板における第二層の製造工程の説明図である。 図１９の部品内蔵基板の製造工程における第一層および第二層および第三層の一体化前の断面図である。 図１９の部品内蔵基板における転写板剥離後の部品内蔵基板の断面図である。
符号の説明
２ 第一の面内導体
２ａ ランド
５，２２ 第一の層間接続導体
６ 第一層
８，３４，４５ 第二の層間接続導体
９ 部品
１１，３１，４１ 第二層
１６，３２ 第三層
１７，２６，３６ 第二の面内導体
１９，２８，３８ 第三の層間接続導体
２６ａ，３６ａ ランド
４２ 電極
４０，５０，６０，７０，８０，９０ 部品内蔵基板
（第１の実施形態）
請求項１、３、８に対応する第１の実施形態について、図１ないし図５を参照して説明する。なお、図１は部品内蔵基板の断面図、図２ないし図５はその製造方法の説明図である。
図１に示す部品内蔵基板４０において、板状の基体１の上面には複数のランド２ａを含む第一の面内導体２が形成されている。第一の面内導体２の上面には樹脂からなる第一層６が配設され、第一層６には基体１上面に形成された複数のランド２ａのうち、所定のランド２ａと電気的に接続された第一の層間接続導体５が形成されている。第一層６の上面にはさらに、樹脂からなる第二層１１が配設されている。第二層１１には、部品９が埋設され、また第一の層間接続導体５と電気的に接続された第二の層間接続導体８が形成されている。第二層１１の上面には第二の面内導体１３が形成され、第二の面内導体１３は第二の層間接続導体８と電気的に接続されている。なお、第一層６には、部品９の電極１０に対応する位置にも第一の層間接続導体５が形成されており、この第一の層間接続導体５も第一の面内導体２の所定のランド２ａと電気的に接続されている。すなわち、第一の面内導体２と第二の面内導体１３とは第一の層間接続導体５および第二の層間接続導体８を介して接続され、第一の面内導体２と部品９の電極１０とは第一の層間接続導体５を介して接続されている。
前記第一の面内導体２は、後述するように樹脂、ガラスエポキシ、樹脂多層板などからなる板状の基体１の表面に形成されるが、ＳＵＳ等の転写板を用いて形成されてもよい。
前記第一層６および第二層１１は、硬化処理の容易さなどを考慮して、例えばエポキシ系樹脂等の熱硬化性樹脂により形成することが好ましく、これ以外にも紫外線により硬化する光硬化性樹脂により形成してもよい。ただし、硬化による収縮率の低いものを選定するのが望ましい。また、第一層６および第二層１１を同一材質により形成することが好ましい。これにより、部品内蔵基板内で熱膨張係数等を均一化させることができ、信頼性向上に寄与する。
また前記第一の層間接続導体５および第二の層間接続導体８には、導電性ペーストがそれぞれ充填されている。これらによって、部品内蔵基板４０の下面、上面に配設される第一の面内導体２と第二の面内導体１３、および第一の面内導体２と第二層１１に埋設される部品９の電極１０がそれぞれ電気的に接続される。
次に、部品内蔵基板４０の製造方法について、以下に説明する。
図２は第一の面内導体２の製造工程の説明図である。まず、同図（ａ）に示す板状の基体１の上面全面に、同図（ｂ）に示すように銅箔層３を形成し、その後、同図（ｃ）に示すように、例えばエッチングにより前記銅箔層３をパターンに加工することにより、複数のランド２ａを含む第一の面内導体２が形成される。なお、第一の面内導体２は、基体１の上面全面にめっきにより銅又は銅合金その他の導電性金属からなる導電層を形成し、導電層をパターニングすることによっても形成し得る。
また、上記したようにＳＵＳ等からなる転写板により第一の面内導体２を形成する場合、未硬化状態の第一層６を転写板に積層、加圧し、第一層６を硬化した後に転写板を剥離すれば、第一の面内導体２を第一層６に転写、形成することができる。
図３は第一層６の製造工程の説明図である。同図（ａ）に示す未硬化状態の樹脂からなる第一層６に、上方から前記第一の面内導体２のランド２ａに対応する位置にレーザー光を照射し、同図（ｂ）に示すように、第一層６に上下方向に貫通する孔７を形成する。そして、同図（ｃ）に示すように、孔７に導電性ペーストを充填して、第一の層間接続導体５を形成する。
ここで、導電性ペーストは、具体的には導電材料（金属）を混入した樹脂ペーストである。
なお、導電性ペーストを充填する代わりに、図３（ｂ）に示す孔７の内周面にめっき加工を施して第一の層間接続導体５を形成することもできる。さらに、孔７の内周面にめっき加工を施した後、導電性ペースト又は非導電性ペーストを充填して第一の層間接続導体５を形成してもよい。また、導電性ペーストを孔７の所定の高さまで充填した後、孔７の内周面にめっき加工を施して第一の層間接続導体５を形成してもよい。
第一層６には部品等が埋設されず薄層からなる。したがって、未硬化の状態で第一層６に孔７を形成し、その後、後述するように第一層６を硬化させても、樹脂の硬化収縮の影響により孔７の形状が変動することはほとんどない。
図４は第二層１１の製造工程の説明図である。まず、同図（ａ）に示すように未硬化の樹脂からなる第二層１１を用意し、同図（ｂ）に示すようにチップコンデンサ、チップ抵抗、チップコイル、ＩＣ等の部品９を埋設する。ここで、１０は上記した部品９の電極である。そして、その後同図（ｃ）に示すように、部品９を埋設した第二層１１を硬化し、同図（ｄ）に示すように、第一層６の第一の層間接続導体５のうち所定のものに対応する位置にレーザー光を照射し、第二層１１を上下方向に貫通する孔１２を形成する。続いて、同図（ｅ）に示すように、孔１２に導電性ペーストを充填して第二の層間接続導体８を形成する。
なお、導電性ペーストを充填する代わりに、図４（ｄ）の孔１２の内周面にめっき加工を施して第二の層間接続導体８を形成してもよい。また、前記めっき加工を施した孔１２に、導電性ペースト又は非導電性ペーストを充填して第二の層間接続導体８を形成してもよく、導電性ペーストを前記孔１２の所定の高さまで充填した後、孔１２の内周面にめっき加工を施して第二の層間接続導体８を形成してもよい。
また、第二層１１には、前記第一層６と同様、熱硬化性エポキシ系樹脂を用いるのが好ましいが、その他の熱硬化性または光硬化性を有する樹脂を用いてもよいのはもちろんであり、硬化による収縮率の低いものが望ましい点も第一層６と同様である。
第二層１１は部品９が埋設されるため、一定の高さを有する。孔１２は第二層１１が硬化した状態で形成されるため、形成後にその形状が変動することはない。また、孔１２は上下両面に面内導体を配さず貫通孔として形成されるので、第二の層間接続導体８の形状はテーパー状ではなく、ストレートな形状となる。
次に、図５に示すように、上記した工程を経て形成された複数のランド２ａを含む第一の面内導体２、第一層６および第二層１１を一体化する。このとき基体１の第一の面内導体２、第一層６および第二層１１を順次積層して圧着し、この状態で第一層６を硬化し、第一の面内導体２の所定のランド２ａ、第一の層間接続導体５および第二の層間接続導体８、ならびに所定のランド２ａ、第一の層間接続導体５および部品９の電極１０を電気的に接続する。
最後に、一体化した前記部品内蔵基板４０の上面に、銅、銅合金その他の導電性金属からなるめっきを施し、導電層を形成する。そして、エッチング等によりこの導電層をパターン加工して、第二の面内導体１３を形成し、図１の部品内蔵基板４０が得られる。なお、第二の面内導体１３は必ずしもパターン加工されていなくてもよい。例えば、この工程により得られた部品内蔵基板４０が多層基板の最上層に形成される場合には、第二の面内導体１３がシールド電極となるよう、第二層１１の上面全面に形成されていてもよい。
以上の第１の実施形態によれば、孔１２は上下両面に面内導体を配さない状態で形成される貫通孔よりなる。したがって、第二の層間接続導体８を形成するための孔１２の口径が大きくなることはなく、狭ピッチの配線が可能になる。また、第二層１１の硬化後に第二の層間接続導体８が形成されるので、第二層１１の硬化収縮によって、第二の層間接続導体８のストレート性が損なわれることもない。したがって、信頼性の高い配線が可能となる。なお、上述したように、第一の層間接続導体５は第一層６が未硬化の状態で形成される。しかしながら、第一層６は薄層であるため、第一層６の硬化収縮が第一の層間接続導体５のストレート性に与える影響は僅かである。それゆえ、第二の層間接続導体８を形成するための孔１２の口径を小さくし、かつストレート性を維持することによって、部品内蔵基板４０全体の狭ピッチ化および信頼性向上が実現される。
（第２の実施形態）
請求項１、４、９に対応する第２の実施形態について、図６ないし図８を参照して説明する。図６は部品内蔵基板５０の断面図、図７および図８はその製造工程の説明図である。なお、図６ないし図８において、図１ないし図５と同一符号は同一もしくは相当するものを示す。
本実施形態の部品内蔵基板５０は、前記第１の実施形態における部品内蔵基板４０と同様の第一の面内導体２、第一層６および第二層１１を備えている。第一の面内導体２、第一層６および第二層１１は第１の実施形態と同様の構成である。そして、図６に示すように、第二層１１上に、第二の面内導体１７を有する第三層１６を備えた点で、前記第１の実施形態と異なる。
図７は、第二の面内導体１７を配設した第三層１６の製造工程の説明図である。同図（ａ）に示すように、未硬化状態の樹脂からなる第三層１６の上面に、例えば銅箔層からなる第二の面内導体１７を形成する。なお、第三層１６は未硬化状態であるため、銅箔を圧着することにより容易に銅箔層からなる第二の面内導体１７が形成できる。その後第三層１６の下面から、第二層１１の第二の層間接続導体８に対応する位置にレーザー光を照射し、同図（ｂ）に示すように、第二の面内導体１７を底面とする孔１８を形成する。そして、同図（ｃ）に示すように、孔１８に導電性ペーストを充填して、第三の層間接続導体１９を形成する。
なお、前記第１の実施形態と同様、導電性ペーストに代えて、図７（ｂ）に示す孔１８の内周面にめっき加工を施して第三の層間接続導体１９を形成することも可能である。また、孔１８の内周面をめっき加工した後、導電性ペーストを充填して第三の層間接続導体１９を形成してもよい。さらに、孔１８に導電性ペーストを所定の高さまで充填した後、めっき加工を施して第三の層間接続導体１９を形成してもよい。
また、第三層１６には、前記第１の実施形態における第一層６および第二層１１と同様、熱硬化性エポキシ系樹脂を用いるのが好ましいが、その他の熱硬化性または光硬化性を有する樹脂を用いてもよく、硬化による収縮率の低いものが望ましい。また、第一層６および第二層１１、第三層１６を同一材質により形成することが好ましい。これにより、部品内蔵基板内で熱膨張係数等を均一化させることができ、信頼性向上に寄与する。
第三層１６は部品が埋設されず薄層からなる。したがって、第三層１６が未硬化の状態で孔１８を形成した後、後述するように第三層１６を硬化させても、第三層１６の硬化収縮により孔１８の形状が変動することはほとんどない。また、第三の層間接続導体１９を形成するための孔１８は第二の面内導体１７を底面として形成される有底孔であるため、第三の層間接続導体１９の形状は図７に示すようにテーパー状になる。しかしながら、第三層１６は薄層であるため、導電性ペースト充填性を高めるために、孔１８の口径を大きく形成する必要もない。したがって、第三の層間接続導体１９を形成するための孔１８の形状及び口径が、部品内蔵基板全体の信頼性及び狭ピッチ化に及ぼす影響はほとんどない。
次に、図８に示すように、第一の面内導体２、第一層６、第二層１１および前記第三層１６を順次積層して圧着し、これらを一体化する。この状態で第一層６および第三層１６を加熱等により硬化し、第一の面内導体２の所定のランド２ａ、第一の層間接続導体５、第二の層間接続導体８および第三の層間接続導体１９ならびに所定のランド２ａ、第一の層間接続導体５および部品９の電極１０を電気的に接続し、図６の部品内蔵基板５０を形成する。
そして、一体化した前記部品内蔵基板５０の上面に形成された銅箔層を、例えばエッチングによりパターン加工して、第二の面内導体１７を形成する。なお、銅箔層に代えて、めっき等により銅又は銅合金その他の導電性金属からなる導電層を形成してもよい。さらに、ＳＵＳ等の転写板を用いて第二の面内導体１７を形成することも可能である。
このように、第２の実施形態においても第１の実施形態と同様、第二層１１が硬化した状態で第二の層間接続導体８が形成されるため、第二の層間接続導体８のストレート性が損なわれることはない。また、第二の層間接続導体８を形成するための孔１２は貫通孔よりなるため、第二の層間接続導体８を形成するための孔１２の口径が大きくなることもない。最も高さのある第二層１１に形成される第二の層間接続導体８を小口径でストレートな形状とすることによって、部品内蔵基板５０全体の狭ピッチ化および信頼性向上が実現される。
また、第２の実施形態によれば、第二の面内導体１７を有する第三層１６を備えるため、前記第１の実施形態のように、第一の面内導体２、第一層６および第二層１１を一体化した後に、第二層１１の上面に導電層をめっきにより形成する工程が不要になる。さらに、第二の面内導体１７を底面として第三の層間接続導体１９を形成するので、第二の面内導体１７と第三の層間接続導体１９との導通信頼性を向上させることができる。
（第３の実施形態）
請求項２、４に対応する第３の実施形態について、図９ないし図１１を参照して説明する。図９は部品内蔵基板６０の断面図、図１０及び図１１はその製造工程の説明図である。なお、図９ないし図１１において、図１ないし図８と同一符号は同一もしくは相当するものを示す。
本実施形態の部品内蔵基板６０は、図９に示すように予め第一の面内導体２に第一層６を積層し圧着して一体化した後に、未硬化の状態で第一の層間接続導体２２を形成する点が、前記第２の実施形態の部品内蔵基板５０と相違する。なお、第二層１１、第三層１６および第二の面内導体１７の構成は第２の実施形態と同様である。
図１０に本実施形態における第一層６の製造工程を示す。同図（ａ）に示すように、前記第１の実施形態の第一の面内導体２の形成方法と同様に、板状基体１の上面に複数のランド２ａを含む第一の面内導体２を形成し、さらにその上面に未硬化の樹脂からなる第一層６を形成する。その後、同図（ｂ）に示すように、第一の面内導体２の各ランド２ａに対応する位置にレーザー光を照射して、前記ランド２ａを底面とする孔２１を形成する。そして、同図（ｃ）に示すように、前記孔２１に導電性ペーストを充填し、第一の層間接続導体２２を形成する。ここで形成された第一の層間接続導体２２は、孔２１の形状がテーパー状（断面台形状）に形成されるが、前記第一層６が薄いため、テーパー状であっても支障はない。また、前記孔２１に導電性ペーストを充填する代わりに、めっき加工等を施すこともできる。
その後、図１１に示すように第一の面内導体２を含む第一層６、第二層１１および第二の面内導体１７を備えた第三層１６を順次積層して圧着し、これらを一体化する。この状態で第一層６および第三層１６を加熱等により硬化し、第一の面内導体２の所定のランド２ａ、第一の層間接続導体２２、第二の層間接続導体８、第三の層間接続導体１９および第二の面内導体１７ならびに所定のランド２ａ、第一の層間接続導体２２および部品９の電極１０を電気的に接続し、図９の部品内蔵基板６０を形成する。
このように、第３の実施形態においても、第二層１１が硬化した状態で第二の層間接続導体８が形成されるため、第二の層間接続導体８のストレート性が損なわれることはない。また、第二の層間接続導体８を形成するための孔１２は貫通孔であるから、孔１２の口径が大きくなることもない。最も高さのある第二層１１に形成される第二の層間接続導体８を小口径でストレートな形状とすることによって、部品内蔵基板６０全体の狭ピッチ化および信頼性向上が実現される。
したがって、第３の実施形態によれば、第一の面内導体２を底面として、第一の層間接続導体２２を形成するため、第一の面内導体２と第一の層間接続導体２２との導通信頼性を向上させることができる。
また、ＳＵＳ等からなる転写板により第一の面内導体２を形成する場合には、未硬化状態の第一層６を転写板に積層し圧着して一体化し、所定の工程を経て第一層６を硬化した後、転写板を剥離すればよく、第一の面内導体２を第一層６に転写して形成することができる。
（変形例）
請求項２、４に対応する第３の実施形態の変形例について、図１２ないし図１４を参照して説明する。図１２は部品内蔵基板７０の断面図、図１３および図１４はその製造方法の説明図である。なお、図１２ないし図１４において、図１ないし図１１と同一符号は同一もしくは相当するものを示す。
本変形例の部品内蔵基板７０では、前記第３の実施形態における部品内蔵基板６０の第二の面内導体１７に代えて、図１２に示すように第二の面内導体２６を含む転写板２５を未硬化の樹脂からなる第三層１６に積層し圧着して一体化し、第三層１６を形成している。ここで、第二の面内導体２６は、第三層１６に埋設される。その状態で第二の面内導体２６の複数のランド２６ａに対応する位置に、第三層１６の下面よりレーザー照射することにより、第二の面内導体２６を底面とする孔（図示せず）を形成し、前記孔に導電性ペーストを充填して、第三の層間接続導体２８を形成する。
その後、図１３に示すように第一の面内導体２を含む第一層６、第二層１１および第二の面内導体２６を備えた第三層１６を順次積層して圧着し、これらを一体化する。この状態で第一層６および第三層１６を加熱等により硬化し、第一の面内導体２の所定のランド２ａ、第一の層間接続導体２２、第二の層間接続導体８、第三の層間接続導体２８および第二の面内導体２６の所定のランド２６ａならびに所定のランド２ａ、第一の層間接続導体２２および部品９の電極１０を電気的に接続し、図１２の部品内蔵基板７０を形成する。そして、図１４に示すように、第三層１６の上面から転写板２５を剥離する。
ここで、第三層１６に含まれる第二の面内導体２６だけでなく、第一層６に含まれる第一の面内導体２も転写板を用いて形成してもよい。
したがって、本変形例によると、ＳＵＳ等からなる転写板２５により第二の面内導体２６を形成する場合、未硬化状態の第三層１６を転写板に積層して圧着し、加熱等により第三層１６を硬化した後に転写板２５を剥離すれば、第二の面内導体２６を第三層１６に転写し形成することができる。そして、この場合、第一層６、第二層１１および第三層１６の一体化後に、エッチング等により第二の面内導体１７にパターンを形成する工程が不要になる。また、第一の面内導体２についても同様である。
なお、第一層６、第二層１１、第三層１６には、熱硬化性エポキシ系樹脂を用いるのが好ましいが、その他の熱硬化性または光硬化性を有する樹脂を用いてもよく、硬化による収縮率の低いものが望ましい。また、第一層６、第二層１１、第三層１６を同一材質により形成することが好ましい。これにより、部品内蔵基板内で熱膨張係数等を均一化させることができ、信頼性向上に寄与する。
（第４の実施形態）
請求項５に対応する第４の実施形態について、図１５ないし図１８を参照して説明する。図１５は部品内蔵基板８０の断面図、図１６ないし図１８はその製造方法の説明図である。なお、図１５ないし図１８において、図１ないし図１４と同一符号は同一もしくは相当するものを示す。
本実施形態の部品内蔵基板８０は、第１および第２の実施形態とほぼ同様であるが、図１５に示すように、第二層３１に部品９を埋設した後、第二層３１を第一層６および第三層３２と一体化する前に、第二層３１の上面に部品９が露出するように、第二層３１の上面を研磨し、第二層３１を低背化している点が第１および第２実施形態と異なる。なお、第一層６の構成は、第１および第２の実施形態と同様である。
図１６は第二層３１の製造工程の説明図である。まず、同図（ａ）に示すように未硬化の樹脂からなる第二層３１を用意し、同図（ｂ）に示すようにチップコンデンサ、チップ抵抗、チップコイル、ＩＣ等の部品９を埋設する。ここで、１０は上記した部品９の電極である。そして、その後同図（ｃ）に示すように、部品９を埋設した第二層３１を硬化し、同図（ｄ）に示すように、第二層３１の上面に部品９が露出するように機械的に研磨して、第二層３１を低背化する。
そして、図１６（ｅ）に示すように、第一層６の第一の層間接続導体５のうち所定のものに対応する位置にレーザー光を照射し、第二層３１を上下方向に貫通する孔３３を形成する。続いて、同図（ｆ）に示すように、孔３３に導電性ペーストを充填して第二の層間接続導体３４を形成する。
ここで、孔３３は第二層３１が硬化した状態で形成されるため、形成後にその形状が変動することはない。また、孔３３は上下両面に面内導体を配さず貫通孔として形成されるので、第二の層間接続導体３４の形状はテーパー状ではなく、ストレートな形状となる。また、第二層３１は部品９が上面に露出する程度の高さに低背化されるため、孔３３の形状をよりストレートに形成することができる。
また、第三層３２の構成は、第３の実施形態の変形例と同様である。つまり、図１７に示すように、第二の面内導体３６を含む転写板３５を未硬化の樹脂からなる第三層３２に積層し圧着して一体化し、第三層３２を形成している。ここで、第二の面内導体３６は、第三層３２に埋設される。その状態で第二の面内導体３６の複数のランド３６ａに対応する位置に、第三層３２の下面よりレーザー照射することにより、第二の面内導体３６を底面とする孔（図示せず）を形成し、前記孔に導電性ペーストを充填して、第三の層間接続導体３８を形成する。
その後、図１７に示すように、第一の面内導体２、第一層６、第二層３１および第二の面内導体３６を備えた第三層３２を順次積層して圧着し、これらを一体化する。この状態で第一層６および第三層３２を加熱等により硬化し、第一の面内導体２の所定のランド２ａ、第一の層間接続導体５、第二の層間接続導体３４、第三の層間接続導体３８および第二の面内導体３６の所定のランド３６ａならびに所定のランド２ａ、第一の層間接続導体５および部品９の電極１０、第三の層間接続導体３８および第二の面内導体３６の所定のランド３６ａを電気的に接続し、図１５の部品内蔵基板８０を形成する。そして、図１８に示すように、第三層３２の上面から転写板３５を剥離する。
ここで、第三層３２に含まれる第二の面内導体３６だけでなく、第一層６に含まれる第一の面内導体２も転写板を用いて形成してもよい。
したがって、第４実施形態によると、第二層３１を第一層６および第三層３２と一体化する前に、第二層３１を低背化するため、よりストレートな第二の層間接続導体３４を形成することができる。したがって、第二の層間接続導体３４を形成するための孔３３をより小口径化することができ、狭ピッチ化が可能となる。また、部品９の電極１０が第二層３１の上面に露出している場合には、該電極１０と第三層３２に形成された第三の層間接続導体３８を直接電気的に接続することもできるため、配線の自由度がより大きくなり、効率のよい配線が可能となる。
なお、第二層３１を低背化する工程は、孔３３の形成前に限らず、第二層３１に部品９を埋設して硬化した後第一層６、第二層３１、第三層３２を一体化する前であれば、孔３３の形成後や、孔３３に導電性ペーストを充填して第二の層間接続導体３４を形成した後であってもよい。
また、第４実施形態によると、ＳＵＳ等からなる転写板３５により第二の面内導体３６を形成するため、第一層６、第二層３１および第三層３２の一体化後に、エッチング等により第二の面内導体３６にパターンを形成する工程が不要になる。
なお、第三層３２は本実施形態のように転写板３５を使用する場合に限らず、めっき導電層や銅箔等によって第二の面内導体を形成し、エッチング等により第二の面内導体３６にパターンを形成することとしてもよい。
また、第二層３１の低背化は、第二層３１の上面を機械的に研磨する方法に限らず、その他の方法であってもよい。例えば、部品９が第二層３１の上面に露出するように、第二層３１を所定の厚さに切断することとしてもよい。また、上記したように、部品９の電極１０を露出させてもよいし、させないこととしてもよい。
また、図１６（ｅ）の孔３３に導電性ペーストを充填する代わりに、孔３３の内周面にめっき加工を施して第二の層間接続導体３４を形成してもよい。また、前記めっき加工を施した孔３３に、導電性ペースト又は非導電性ペーストを充填して第二の層間接続導体３４を形成してもよく、導電性ペーストを前記孔３３の所定の高さまで充填した後、孔３３の内周面にめっき加工を施して第二の層間接続導体３４を形成してもよい。
また、第一層６、第二層３１、第三層３２には、熱硬化性エポキシ系樹脂を用いるのが好ましいが、その他の熱硬化性または光硬化性を有する樹脂を用いてもよく、硬化による収縮率の低いものが望ましい。また、第一層６、第二層３１、第三層３２を同一材質により形成することが好ましい。これにより、部品内蔵基板内で熱膨張係数等を均一化させることができ、信頼性向上に寄与する。
（第５の実施形態）
請求項６に対応する第５の実施形態について、図１９ないし図２３を参照して説明する。図１９は部品内蔵基板９０の断面図、図２０ないし図２３はその製造方法の説明図である。なお、図１９ないし図２３において、図１ないし図１８と同一符号は同一もしくは相当するものを示す。
本実施形態の部品内蔵基板９０は、第４の実施形態とほぼ同様であるが、図１９に示すように、第二層４１において部品９を電極４２に実装した状態で樹脂層に埋設する点が第４の実施形態と異なっている。なお、第一層６、第三層３２および第二の面内導体３６の構成は第４の実施形態と同様である。
図２０および２１は第二層４１の製造工程の説明図である。まず、図２０（ａ）に示すように、電極４２を含む転写板４３を用意し、同図（ｂ）に示すように、電極４２の対応する位置に部品９の電極１０を位置合わせして部品９を実装する。そして、同図（ｃ）および（ｄ）に示すように、電極４２と部品９を未硬化状態の第二層４１に埋設し、硬化する。その後、同図（ｅ）に示すように、転写板４３を剥離する。
そして、転写板４３を剥離した後、図２１（ａ）、（ｂ）に示すように、第二層４１の上面に部品９が露出するように第二層４１の上面を機械的に研磨する。その後、同図（ｃ）に示すように、第一層６の第一の層間接続導体５のうち所定のものに対応する位置にレーザー光を照射し、第二層４１を上下方向に貫通する孔４４を形成する。さらに、同図（ｄ）に示すように、前記孔４４に導電性ペーストを充填して第二の層間接続導体４５を形成する。
孔４４は第二層４１が硬化した状態で形成されるため、形成後にその形状が変動することはない。また、孔４４は上下両面に面内導体を配さず貫通孔として形成されるので、第二の層間接続導体４５の形状はテーパー状ではなく、ストレートな形状となる。また、第二層４１は部品９が上面に露出する程度の高さに低背化されるため、孔４４の形状をよりストレートに形成することができる。
また、第三層３２の構成は、第４の実施形態と同様である。つまり、図１９に示すように、第二の面内導体３６を含む転写板３５を未硬化の樹脂からなる第三層３２に積層し圧着して一体化し、第三層３２を形成している。ここで、第二の面内導体３６は、第三層３２に埋設される。その状態で第二の面内導体３６の複数のランド３６ａに対応する位置に、第三層３２の下面よりレーザー照射することにより、第二の面内導体３６を底面とする孔（図示せず）を形成し、前記孔に導電性ペーストを充填して、第三の層間接続導体３８を形成する。
その後、図２２に示すように、第一の面内導体２、第一層６、第二層４１および第三層３２を順次積層して圧着し、これらを一体化する。この状態で第一層６および第三層３２を加熱等により硬化し、第一の面内導体２の所定のランド２ａ、第一の層間接続導体５、第二の層間接続導体４５、第三の層間接続導体３８および第二の面内導体３６の所定のランド３６ａならびに所定のランド２ａ、第一の層間接続導体５、電極４２および部品９の電極１０、第三の層間接続導体３８および第二の面内導体３６の所定のランド３６ａを電気的に接続し、図１９の部品内蔵基板９０を形成する。そして、図２３に示すように、第三層３２の上面から転写板３５を剥離する。
ここで、第三層３２に含まれる第二の面内導体３６だけでなく、第一層６に含まれる第一の面内導体２も転写板を用いて形成してもよい。
したがって、第５の実施形態によると、部品９を電極４２に実装した後未硬化状態の第二層４１に埋設するため、第二層４１を硬化するときに部品９の位置ずれが起こりにくく、第一層６、第二層４１、第三層３２を位置精度よく一体化することができる。
また、第二層４１を第一層６および第三層３２と一体化する前に、第二層４１を低背化するため、よりストレートな第二の層間接続導体４５を形成することができる。したがって、第二の層間接続導体４５を形成するための孔４４をより小口径化することができ、狭ピッチ化が可能となる。また、部品９の電極１０が第二層４１の上面に露出している場合には、該電極１０と第三層３２に形成された第三の層間接続導体３８を直接電気的に接続することもできるため、配線の自由度がより大きくなり、効率のよい配線が可能となる。
なお、第二層４１を低背化する工程は、孔４４の形成前に限らず、第二層４１に部品９を埋設して硬化した後第一層６、第二層４１、第三層３２を一体化する前であれば、孔４４の形成後や、孔４４に導電性ペーストを充填して第二の層間接続導体４５を形成した後であってもよい。また、第二層４１の低背化を行わないこととしてもよい。
また、第５実施形態によると、ＳＵＳ等からなる転写板３５により第二の面内導体３６を形成するため、第一層６、第二層４１および第三層３２の一体化後に、エッチング等により第二の面内導体３６にパターンを形成する工程が不要になる。
なお、第三層３２は本実施形態のように転写板３５を使用する場合に限らず、めっき導電層や銅箔等によって第二の面内導体を形成し、エッチング等により第二の面内導体にパターンを形成することとしてもよい。
また、第二層４１の低背化は、第二層４１の上面を機械的に研磨する方法に限らず、その他の方法であってもよい。例えば、部品９が第二層４１の上面に露出するように、第二層４１を所定の厚さに切断することとしてもよい。また、第二層４１の低背化を行わないこととしてもよい。
また、第１ないし第４の実施形態と同様、導電性ペーストを充填する代わりに、図２１（ｃ）の孔４４の内周面にめっき加工を施して第二の層間接続導体４５を形成してもよい。また、前記めっき加工を施した孔４４に、導電性ペースト又は非導電性ペーストを充填して第二の層間接続導体４５を形成してもよく、導電性ペーストを前記孔４４の所定の高さまで充填した後、孔４４の内周面にめっき加工を施して第二の層間接続導体４５を形成してもよい。
また、第一層６、第二層４１、第三層３２には、熱硬化性エポキシ系樹脂を用いるのが好ましいが、その他の熱硬化性または光硬化性を有する樹脂を用いてもよく、硬化による収縮率の低いものが望ましい。また、第一層６、第二層４１、第三層３２を同一材質により形成することが好ましい。これにより、部品内蔵基板内で熱膨張係数等を均一化させることができ、信頼性向上に寄与する。
なお、本発明は上記した実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて、上述したもの以外に種々の変更を行うことが可能である。
例えば、前記第１の実施形態において、前記第３の実施形態のように、上面に複数のランド２ａを含む第一の面内導体２を形成した板状の基体１の上面に、未硬化の樹脂からなる第一層６を形成し、未硬化状態の第一層６の上面側から、第一の面内導体２の所定のランド２ａに対応する位置にレーザー光を照射し、ランド２ａを底面とする第一の層間接続導体２２を形成してもよい（請求項２、３に対応）。また、第２、４、５の実施形態においても、第一の層間接続導体を同様の方法で形成してもよい。
また、上記した第一層および第二層は同一材料より形成してもよく、また、第三層も同一材料より形成してもよい（請求項７に対応）。
本発明は、種々の機能、特性の部品内蔵基板に適用することができる。

Claims (9)

  1. 複数のランドを含む第一の面内導体を形成する工程と、
    未硬化の樹脂からなる第一層の、所定の前記ランドに対応する位置に第一の層間接続導体を形成する工程と、
    未硬化の樹脂からなる第二層に部品を埋設した上で前記第二層を硬化する工程と、
    前記硬化した第二層の上面から下面にかけて貫通する第二の層間接続導体を、前記第一の層間接続導体に対応する位置に形成する工程と、
    前記第一の面内導体、前記第一層および前記第二層を順次積層した後、前記第一層を硬化し、前記第一の面内導体、前記第一層および前記第二層を一体化する工程とを備え、
    前記第一の面内導体、前記第一の層間接続導体および前記第二の層間接続導体を順次電気的に接続することを特徴とする部品内蔵基板の製造方法。
  2. 複数のランドを含む第一の面内導体を有する未硬化の樹脂からなる第一層に、所定の前記ランドを底面とする第一の層間接続導体を形成する工程と、
    未硬化の樹脂からなる第二層に部品を埋設した上で前記第二層を硬化する工程と、
    前記硬化した第二層の上面から下面にかけて貫通する第二の層間接続導体を、前記第一の層間接続導体に対応する位置に形成する工程と、
    前記第一層および前記第二層を順次積層した後、前記第一層を硬化し、前記第一層および前記第二層を一体化する工程とを備え、
    前記第一の面内導体、前記第一の層間接続導体および前記第二の層間接続導体を順次電気的に接続することを特徴とする部品内蔵基板の製造方法。
  3. 前記第二層の上面に、前記第二の層間接続導体と電気的に接続された第二の面内導体を形成する工程をさらに備えることを特徴とする請求項１または２に記載の部品内蔵基板の製造方法。
  4. 一方主面に第二の面内導体を有する未硬化状態の第三層を用意し、該第三層を前記第二層上に積層することにより前記第二の層間接続導体と前記第二の面内導体とを電気的に接続する工程をさらに備えることを特徴とする請求項１または２に記載の部品内蔵基板の製造方法。
  5. 未硬化状態の前記第二層に前記部品を埋設した上で前記第二層を硬化した後、前記部品を露出させる工程を備えることを特徴とする請求項１ないし４のいずれかに記載の部品内蔵基板の製造方法。
  6. 転写板に形成された電極上に前記部品を実装した後、前記部品を未硬化状態の前記第二層に埋設し、前記第二層が硬化した後に前記転写板を前記第二層から剥離することを特徴とする請求項１ないし５のいずれかに記載の部品内蔵基板の製造方法。
  7. 前記第一層および前記第二層が同一材料よりなることを特徴とする請求項１ないし６のいずれかに記載の部品内蔵基板の製造方法。
  8. 複数のランドを含む第一の面内導体と、
    前記第一の面内導体上に配設された樹脂からなる第一層と、
    前記第一層に形成され、所定の前記ランドと電気的に接続された第一の層間接続導体と、
    前記第一層上に配設され、部品が埋設された樹脂からなる第二層と、
    前記第二層に形成され、前記第一の層間接続導体と電気的に接続された第二の層間接続導体と、
    前記第二層の上面に、前記第二の層間接続導体と電気的に接続されて形成された第二の面内導体とを備えたことを特徴とする部品内蔵基板。
  9. 複数のランドを含む第一の面内導体と、
    前記第一の面内導体上に配設された樹脂からなる第一層と、
    前記第一層に形成され、所定の前記ランドと電気的に接続された第一の層間接続導体と、
    前記第一層上に配設され、部品が埋設された樹脂からなる第二層と、
    前記第二層に形成され、前記第一の層間接続導体と電気的に接続された第二の層間接続導体と、
    前記第二層上に配設された樹脂からなる第三層と、
    前記第三層に形成され、前記第二の層間接続導体と電気的に接続された第三の層間接続導体と、
    前記第三層の上面に、前記第三の層間接続導体と電気的に接続されて形成された第二の面内導体とを備えたことを特徴とする部品内蔵基板。
JP2008549296A 2007-06-19 2008-05-12 部品内蔵基板の製造方法および部品内蔵基板 Pending JPWO2008155957A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007161513 2007-06-19
JP2007161513 2007-06-19
PCT/JP2008/058698 WO2008155957A1 (ja) 2007-06-19 2008-05-12 部品内蔵基板の製造方法および部品内蔵基板

Publications (1)

Publication Number Publication Date
JPWO2008155957A1 true JPWO2008155957A1 (ja) 2010-08-26

Family

ID=40156117

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008549296A Pending JPWO2008155957A1 (ja) 2007-06-19 2008-05-12 部品内蔵基板の製造方法および部品内蔵基板

Country Status (6)

Country Link
US (1) US20090101400A1 (ja)
EP (1) EP2066161A4 (ja)
JP (1) JPWO2008155957A1 (ja)
KR (1) KR20090010963A (ja)
CN (1) CN101543152A (ja)
WO (1) WO2008155957A1 (ja)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5024348B2 (ja) * 2009-03-23 2012-09-12 株式会社デンソー 基板の表面に樹脂絶縁膜のパターンを形成する方法及び半導体装置
TWI405306B (zh) * 2009-07-23 2013-08-11 Advanced Semiconductor Eng 半導體封裝件、其製造方法及重佈晶片封膠體
US20110084372A1 (en) * 2009-10-14 2011-04-14 Advanced Semiconductor Engineering, Inc. Package carrier, semiconductor package, and process for fabricating same
CN102044417B (zh) * 2009-10-14 2014-06-18 株式会社电装 半导体设备以及在其基片上图案化树脂绝缘层的方法
US8378466B2 (en) * 2009-11-19 2013-02-19 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with electromagnetic interference shielding
TWI497679B (zh) * 2009-11-27 2015-08-21 Advanced Semiconductor Eng 半導體封裝件及其製造方法
TWI408785B (zh) * 2009-12-31 2013-09-11 Advanced Semiconductor Eng 半導體封裝結構
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
US8372689B2 (en) * 2010-01-21 2013-02-12 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with three-dimensional fan-out and manufacturing methods thereof
US8320134B2 (en) * 2010-02-05 2012-11-27 Advanced Semiconductor Engineering, Inc. Embedded component substrate and manufacturing methods thereof
TWI419283B (zh) * 2010-02-10 2013-12-11 Advanced Semiconductor Eng 封裝結構
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
CN102201382B (zh) * 2010-03-26 2013-01-23 日月光半导体制造股份有限公司 半导体封装件及其制造方法
US8278746B2 (en) * 2010-04-02 2012-10-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages including connecting elements
US8624374B2 (en) * 2010-04-02 2014-01-07 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with fan-out and with connecting elements for stacking and manufacturing methods thereof
JP5581830B2 (ja) * 2010-06-11 2014-09-03 富士通株式会社 部品内蔵基板の製造方法及び部品内蔵基板
EP2592915B1 (en) * 2010-07-06 2022-01-26 Fujikura, Ltd. Manufacturing method for laminated wiring board
WO2012015084A1 (en) * 2010-07-30 2012-02-02 Lg Innotek Co., Ltd. Printed circuit board and method of manufacturing the same
TWI451546B (zh) 2010-10-29 2014-09-01 Advanced Semiconductor Eng 堆疊式封裝結構、其封裝結構及封裝結構之製造方法
US8941222B2 (en) 2010-11-11 2015-01-27 Advanced Semiconductor Engineering Inc. Wafer level semiconductor package and manufacturing methods thereof
US9406658B2 (en) * 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
US9171792B2 (en) 2011-02-28 2015-10-27 Advanced Semiconductor Engineering, Inc. Semiconductor device packages having a side-by-side device arrangement and stacking functionality
US8487426B2 (en) 2011-03-15 2013-07-16 Advanced Semiconductor Engineering, Inc. Semiconductor package with embedded die and manufacturing methods thereof
KR101283747B1 (ko) * 2011-05-30 2013-07-08 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
US9064883B2 (en) * 2011-08-25 2015-06-23 Intel Mobile Communications GmbH Chip with encapsulated sides and exposed surface
FI20125725L (fi) * 2012-06-26 2013-12-27 Tellabs Oy Mekaanisella suojauksella varustettu piirikorttijärjestely
US8878360B2 (en) * 2012-07-13 2014-11-04 Intel Mobile Communications GmbH Stacked fan-out semiconductor chip
JP5285819B1 (ja) * 2012-11-07 2013-09-11 太陽誘電株式会社 電子回路モジュール
US9406552B2 (en) 2012-12-20 2016-08-02 Advanced Semiconductor Engineering, Inc. Semiconductor device having conductive via and manufacturing process
CN103874346B (zh) * 2014-03-26 2017-02-01 中国科学院微电子研究所 一种电路板的制作方法
JP6354285B2 (ja) * 2014-04-22 2018-07-11 オムロン株式会社 電子部品を埋設した樹脂構造体およびその製造方法
JP2017130581A (ja) * 2016-01-21 2017-07-27 イビデン株式会社 プリント配線板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003124380A (ja) * 2001-10-15 2003-04-25 Matsushita Electric Ind Co Ltd 電子部品内蔵モジュールおよびその製造方法
JP2005109307A (ja) * 2003-10-01 2005-04-21 Matsushita Electric Ind Co Ltd 回路部品内蔵基板およびその製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4635356A (en) * 1984-12-28 1987-01-13 Kabushiki Kaisha Toshiba Method of manufacturing a circuit module
JP2817487B2 (ja) * 1991-12-09 1998-10-30 株式会社村田製作所 チップ型方向性結合器
JP3866282B2 (ja) * 1994-05-27 2007-01-10 アッサ アブロイ アイデンティフィケイション テクノロジー グループ エービー 電子モジュールの製造方法及びこの方法により得られた電子モジュール
US6038133A (en) * 1997-11-25 2000-03-14 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for producing the same
JP2001144432A (ja) * 1999-11-02 2001-05-25 Internatl Business Mach Corp <Ibm> 絶縁層上の導体層の製造方法およびビルドアップ回路基板の製造方法
JP4744689B2 (ja) * 2000-12-11 2011-08-10 パナソニック株式会社 粘性流体転写装置及び電子部品実装装置
TW511405B (en) * 2000-12-27 2002-11-21 Matsushita Electric Ind Co Ltd Device built-in module and manufacturing method thereof
MXPA02005829A (es) * 2001-06-13 2004-12-13 Denso Corp Tablero de cableados impresos con dispositivo electrico incrustado y metodo para la manufactura de tablero de cableados impresos con dispositivo electrico incrustado.
JP4392157B2 (ja) * 2001-10-26 2009-12-24 パナソニック電工株式会社 配線板用シート材及びその製造方法、並びに多層板及びその製造方法
US7176055B2 (en) * 2001-11-02 2007-02-13 Matsushita Electric Industrial Co., Ltd. Method and apparatus for manufacturing electronic component-mounted component, and electronic component-mounted component
JP3739699B2 (ja) * 2001-12-20 2006-01-25 松下電器産業株式会社 電子部品実装済み部品の製造方法及び製造装置
JP2003142797A (ja) * 2001-11-02 2003-05-16 Matsushita Electric Ind Co Ltd 電子部品実装済完成品の製造方法及び電子部品実装済完成品
JP2003249763A (ja) * 2002-02-25 2003-09-05 Fujitsu Ltd 多層配線基板及びその製造方法
US6946205B2 (en) * 2002-04-25 2005-09-20 Matsushita Electric Industrial Co., Ltd. Wiring transfer sheet and method for producing the same, and wiring board and method for producing the same
JP4016340B2 (ja) * 2003-06-13 2007-12-05 ソニー株式会社 半導体装置及びその実装構造、並びにその製造方法
US7258549B2 (en) * 2004-02-20 2007-08-21 Matsushita Electric Industrial Co., Ltd. Connection member and mount assembly and production method of the same
JP2005276981A (ja) * 2004-03-24 2005-10-06 Matsushita Electric Ind Co Ltd 回路部品内蔵モジュールの製造方法
WO2006011320A1 (ja) * 2004-07-30 2006-02-02 Murata Manufacturing Co., Ltd. 複合型電子部品及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003124380A (ja) * 2001-10-15 2003-04-25 Matsushita Electric Ind Co Ltd 電子部品内蔵モジュールおよびその製造方法
JP2005109307A (ja) * 2003-10-01 2005-04-21 Matsushita Electric Ind Co Ltd 回路部品内蔵基板およびその製造方法

Also Published As

Publication number Publication date
EP2066161A1 (en) 2009-06-03
EP2066161A4 (en) 2010-11-17
WO2008155957A1 (ja) 2008-12-24
KR20090010963A (ko) 2009-01-30
CN101543152A (zh) 2009-09-23
US20090101400A1 (en) 2009-04-23

Similar Documents

Publication Publication Date Title
JPWO2008155957A1 (ja) 部品内蔵基板の製造方法および部品内蔵基板
US8302299B2 (en) Method of manufacturing a multilayer printed circuit board with a built-in electronic device
TWI337515B (en) Multilayer circuit board with embedded components and method of manufacture
KR101976602B1 (ko) 인쇄회로 기판 및 그 제조 방법
KR100819278B1 (ko) 인쇄회로 기판 및 그 제조 방법
US7718901B2 (en) Electronic parts substrate and method for manufacturing the same
JP2007142403A (ja) プリント基板及びその製造方法
KR101319902B1 (ko) 수지 다층 기판 및 그 수지 다층 기판의 제조방법
JP2010157709A (ja) プリント配線板及びその製造方法
US7463475B2 (en) Multilayer electronic component, electronic device, and method for manufacturing multilayer electronic component
KR100820633B1 (ko) 전자소자 내장 인쇄회로기판 및 그 제조방법
JP2008159973A (ja) 電子部品モジュールおよびこれを内蔵した部品内蔵回路基板
JP2008124247A (ja) 部品内蔵基板及びその製造方法
JP4657870B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
KR102052761B1 (ko) 칩 내장 기판 및 그 제조 방법
KR101067214B1 (ko) 인쇄회로기판 및 그 제조방법
JPH1070363A (ja) 印刷配線板の製造方法
JP2003031954A (ja) 電子部品内蔵型多層基板とその製造方法
KR100658437B1 (ko) 범프기판를 이용한 인쇄회로기판 및 제조방법
JP2010040906A (ja) 部品内蔵基板の製造方法および部品内蔵基板
JP6147549B2 (ja) 部品内蔵プリント配線板の製造方法、および部品内蔵プリント配線板
KR101770895B1 (ko) 미세 비아를 구현한 회로기판의 제조방법
JP5413748B2 (ja) プリント配線基板及びその製造方法
WO2010095208A1 (ja) 部品内蔵モジュール及びその製造方法
KR101555142B1 (ko) 칩 내장형 연성회로기판 제조방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110607

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111011